JPS60182870A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPS60182870A JPS60182870A JP59037342A JP3734284A JPS60182870A JP S60182870 A JPS60182870 A JP S60182870A JP 59037342 A JP59037342 A JP 59037342A JP 3734284 A JP3734284 A JP 3734284A JP S60182870 A JPS60182870 A JP S60182870A
- Authority
- JP
- Japan
- Prior art keywords
- shading distortion
- voltage
- signal line
- comparator
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007599 discharging Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 abstract description 8
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000003705 background correction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/403—Discrimination between the two tones in the picture signal of a two-tone original
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は画像処理装置に係り、さらに詳細には基準部材
を走査して得たシェーディング歪データに基づきシェー
ディング歪補正を行なう画像処理装置に関する。
を走査して得たシェーディング歪データに基づきシェー
ディング歪補正を行なう画像処理装置に関する。
［従来技術］
従来、ファクシミリ装置や複写機などの様々な画像処理
を行なう装置が知られているが、これらの多くは原稿を
光源により照明してその反射光を用いて読み取りを行な
っている。蛍光灯などの光源はその全長に渡って均一な
光量を得るのが困難であるので、通常この種の装置では
読み取った画信号をシェーディング歪補正する機構が設
けられる。
を行なう装置が知られているが、これらの多くは原稿を
光源により照明してその反射光を用いて読み取りを行な
っている。蛍光灯などの光源はその全長に渡って均一な
光量を得るのが困難であるので、通常この種の装置では
読み取った画信号をシェーディング歪補正する機構が設
けられる。
第１図に従来のシェーディング歪補正を行なう画像処理
装置の構造を示す。
装置の構造を示す。
第１図において符号ｌで示されているものは光電変換素
子としてのＣＣＤセンサで、原稿の反射光はレンズ、プ
リズムなどの光学系を介してＣＣＤセンサｌ上に結像さ
−れる。
子としてのＣＣＤセンサで、原稿の反射光はレンズ、プ
リズムなどの光学系を介してＣＣＤセンサｌ上に結像さ
−れる。
ＣＣＤセンサ１からの画像データ読み出しタイミングは
読取制御部７により制御される。ＣＣＤセンサ１の出力
は増幅器３により所定レベルまで増幅され、続いてコン
パレータ１１により２値化されて出力される。この際、
コンパレータ１１の基準電圧を変化させることによりシ
ェーディング歪補正が行なわれる。
読取制御部７により制御される。ＣＣＤセンサ１の出力
は増幅器３により所定レベルまで増幅され、続いてコン
パレータ１１により２値化されて出力される。この際、
コンパレータ１１の基準電圧を変化させることによりシ
ェーディング歪補正が行なわれる。
コンパレータ１１の基準電圧は、ランダムアクセスメモ
リなどから構成されたメモリ９に格納されているシェー
ディング歪データに基づいて決定される。すなわち、読
取制御部７がＣＣＤセンサ１からのデータ出刃と、メモ
リ９に格納されているシェーディング歪データの読み出
しを連動させ、ＣＣＤセンサ１の読み取り位置に対応し
てＡ／Ｄ 、Ｄ／Ａ変換器５を介してコンパレータ１１
の２ （ｉｆｊ化基準基準電圧化させ、光源の光量分布
に対応してシェーディング歪補正が行なわれる。
リなどから構成されたメモリ９に格納されているシェー
ディング歪データに基づいて決定される。すなわち、読
取制御部７がＣＣＤセンサ１からのデータ出刃と、メモ
リ９に格納されているシェーディング歪データの読み出
しを連動させ、ＣＣＤセンサ１の読み取り位置に対応し
てＡ／Ｄ 、Ｄ／Ａ変換器５を介してコンパレータ１１
の２ （ｉｆｊ化基準基準電圧化させ、光源の光量分布
に対応してシェーディング歪補正が行なわれる。
シェーディング歪データの入力はＣＣＤセンサ１により
標憎白色板などの基準部材を走査することにより行なわ
れる。基準部材を走査して得たＣＣＤセンサ１の出力は
Ａ／Ｄ 、Ｄ／Ａ変換器５によりデジタル値に変換され
、読み取り位置に対応してメモリ９に格納される。
標憎白色板などの基準部材を走査することにより行なわ
れる。基準部材を走査して得たＣＣＤセンサ１の出力は
Ａ／Ｄ 、Ｄ／Ａ変換器５によりデジタル値に変換され
、読み取り位置に対応してメモリ９に格納される。
読み取り速度を高速化したい場合、上記のような構成の
画像処理装置では、Ａ／Ｄ 、 Ｄ／Ａ変換器５の高速
化が要求される。一般に高速なＡ／Ｄ 、Ｄ／Ａ変換器
は構造が複雑で、コストも高く、画像処理装置全体の価
格を上昇させる、という欠点があった。
画像処理装置では、Ａ／Ｄ 、 Ｄ／Ａ変換器５の高速
化が要求される。一般に高速なＡ／Ｄ 、Ｄ／Ａ変換器
は構造が複雑で、コストも高く、画像処理装置全体の価
格を上昇させる、という欠点があった。
［目 的］
本発明は以上の点に鑑みてなされたもので、確実なシェ
ーディング歪補正を行なえ、また簡単安価で高速な画像
処理装置を提供することを目的とする。
ーディング歪補正を行なえ、また簡単安価で高速な画像
処理装置を提供することを目的とする。
［実施例］
以下、図面に示す実施例に基づいて本発明の詳細な説明
する。ただし、以下では第１図の従来例と同一ないし相
当する部材には同一符号を付し、その詳細な説明は省略
する。
する。ただし、以下では第１図の従来例と同一ないし相
当する部材には同一符号を付し、その詳細な説明は省略
する。
第２図に示すように、本発明ではＣＣＤセンサ１の出力
は増幅器３で増幅された後、コンパレータ１１の外、ピ
ークホールド回路２３およびコンパレータ４１の十入力
端子に入力される。ピークホールド回路２３の出力信号
線２３ａはアナログスイッチ３５の接点の１つに接続さ
れる。このアナログスイッチ３５の他方の接点は接地さ
れており、さらにそのコモン接点には゛抵抗３７および
コンデンサ３９から成る充放電回路が接続されている。
は増幅器３で増幅された後、コンパレータ１１の外、ピ
ークホールド回路２３およびコンパレータ４１の十入力
端子に入力される。ピークホールド回路２３の出力信号
線２３ａはアナログスイッチ３５の接点の１つに接続さ
れる。このアナログスイッチ３５の他方の接点は接地さ
れており、さらにそのコモン接点には゛抵抗３７および
コンデンサ３９から成る充放電回路が接続されている。
この充放電回路の出力はコンパレータ４１の一入力端子
に接続されるとともに抵抗４３．４５により分圧されて
コンパレータ１１の２値化基準電圧とされる。
に接続されるとともに抵抗４３．４５により分圧されて
コンパレータ１１の２値化基準電圧とされる。
一方、コンパレータ４１の出力信号線４１ａはアンドゲ
ート２９．３１およびオアゲート２７から構成されたゲ
ート回路に接続されている。すなわち、アンドゲート２
９の一方の入力端子にコンパレータ４１の出力が接続さ
れており、アントゲ−１・３１の一方の入力端子にはメ
モリ９の出力データが入力されている。アンドゲート２
９．３１は読取制御部７の信号線７ｂによりゲートされ
るようになっている。このとき、アンドゲート３１のゲ
ート入力は反転されているので、アンドゲート２９．３
１は一方が開いているときには他方が閉じるようになっ
ている。アンドゲート２９．３１の出力はオアゲート２
７に入力され、その論理和がＤフリップフロップ２５の
データ入力とされている。
ート２９．３１およびオアゲート２７から構成されたゲ
ート回路に接続されている。すなわち、アンドゲート２
９の一方の入力端子にコンパレータ４１の出力が接続さ
れており、アントゲ−１・３１の一方の入力端子にはメ
モリ９の出力データが入力されている。アンドゲート２
９．３１は読取制御部７の信号線７ｂによりゲートされ
るようになっている。このとき、アンドゲート３１のゲ
ート入力は反転されているので、アンドゲート２９．３
１は一方が開いているときには他方が閉じるようになっ
ている。アンドゲート２９．３１の出力はオアゲート２
７に入力され、その論理和がＤフリップフロップ２５の
データ入力とされている。
Ｄフリップフロップ２５は信号線７ａを介して読取制御
部７によりＣＣＤセンサ１の１ビ・ントの読み出しごと
にクロックされる。Ｄフリップフロップ２５の出力信号
線２５ａはメモリ９の入力端子およびアナログスイッチ
３５の制御端子に接続されている。ここでは信号線２５
ａハイレベルの際にアナログスイ・ンチ３５がト側の信
号線２３ａに接続されるものとする。メモリ９のり−ド
／ライ）・のタイミング制御は読取制御部７により信号
線７ｃを介して行なわれる。
部７によりＣＣＤセンサ１の１ビ・ントの読み出しごと
にクロックされる。Ｄフリップフロップ２５の出力信号
線２５ａはメモリ９の入力端子およびアナログスイッチ
３５の制御端子に接続されている。ここでは信号線２５
ａハイレベルの際にアナログスイ・ンチ３５がト側の信
号線２３ａに接続されるものとする。メモリ９のり−ド
／ライ）・のタイミング制御は読取制御部７により信号
線７ｃを介して行なわれる。
次に以上の構成における動作を第３図のタイミングチャ
ート図を参照して詳細に説明する。第３図は第２図中の
各信号線７ａ、４１ａ、各接続点３ａ、２５ａ、４１ｂ
およびメモリ９のメモリアドレスの変化を示している。
ート図を参照して詳細に説明する。第３図は第２図中の
各信号線７ａ、４１ａ、各接続点３ａ、２５ａ、４１ｂ
およびメモリ９のメモリアドレスの変化を示している。
シェーディング歪データ読み取りの際、第３図の最下段
に示すピークホールド回路２３を介してコンデンサ３９
に充電された電圧、すなわち接続点４１ｂの電圧と、信
号１１３ａの増幅器３の出力はコンパレータ４１により
比較され、その結果コンパレータ４１の出力信号線４１
ａの波形は第３図３段目に示されるように、増幅器３の
出力の方が高い場合にハイレベルになる。
に示すピークホールド回路２３を介してコンデンサ３９
に充電された電圧、すなわち接続点４１ｂの電圧と、信
号１１３ａの増幅器３の出力はコンパレータ４１により
比較され、その結果コンパレータ４１の出力信号線４１
ａの波形は第３図３段目に示されるように、増幅器３の
出力の方が高い場合にハイレベルになる。
このとき、信号線７ｂはハイレベルにされており、信号
線４１ａのデータは信号線７ａの読み取りクロックに同
期してＤフリップフロップ２５にラッチされる。この結
果、信号線２５ａの波形は第３図４段目に示される波形
となる。
線４１ａのデータは信号線７ａの読み取りクロックに同
期してＤフリップフロップ２５にラッチされる。この結
果、信号線２５ａの波形は第３図４段目に示される波形
となる。
信号線３ａの電圧が接続点４１ｂよりも高い場合には信
号線２５ａはクロックに同期してハイレベルになり、こ
れによりアナログスイッチ３５が信号線２３ａ側に接続
される。したがってピークホールド回路２３により保持
された増幅器３の出力ピーク値によりコンデンサ３９が
抵抗３７を介して充電され、この結果接続点４１ｂの電
圧が上昇する。
号線２５ａはクロックに同期してハイレベルになり、こ
れによりアナログスイッチ３５が信号線２３ａ側に接続
される。したがってピークホールド回路２３により保持
された増幅器３の出力ピーク値によりコンデンサ３９が
抵抗３７を介して充電され、この結果接続点４１ｂの電
圧が上昇する。
一方、信号線３ａの電圧が接続点４１ｂよりも低い場合
には上記と逆の動作によりアナログスイッチ３５が接地
側に切り換えられるので、コンデンサ３９が抵抗３７を
介して放電され、接続点４１ｂの電圧が下げられる。
には上記と逆の動作によりアナログスイッチ３５が接地
側に切り換えられるので、コンデンサ３９が抵抗３７を
介して放電され、接続点４１ｂの電圧が下げられる。
以上のような動作により、第３図最下段に示すように接
続点４１ｂにＣＣＤセンサ１の出力に対応した波形が現
われる。以上の動作の際、接続点２５ａのデータは、信
号線７ａの読み取りクロックに同期してアドレスを変え
ながらメモリ９に保存しておく。
続点４１ｂにＣＣＤセンサ１の出力に対応した波形が現
われる。以上の動作の際、接続点２５ａのデータは、信
号線７ａの読み取りクロックに同期してアドレスを変え
ながらメモリ９に保存しておく。
一方、画像処理の際には読取制御部７が信号線７ｂをロ
ーレベルにし、Ｄフリップフロップ２５に−イモリ９の
出力信号が入力されるようにする。
ーレベルにし、Ｄフリップフロップ２５に−イモリ９の
出力信号が入力されるようにする。
その結果アナログスイッチ３５がシェーディング歪デー
タ読み取りの際と同様のパターンで切り換えられる。こ
のとき、ピークホールド回路２３の出力（２３ａ）は原
稿の白（背景）部分の濃度に応じて変化するので、この
白部分の領域では接続点４１ｂの電圧は基準部材の走査
の際とほぼ同様に変化する。すなわち、接続点４１ｂに
は第３図最下段とほぼ相似の電圧波形が再生される。
タ読み取りの際と同様のパターンで切り換えられる。こ
のとき、ピークホールド回路２３の出力（２３ａ）は原
稿の白（背景）部分の濃度に応じて変化するので、この
白部分の領域では接続点４１ｂの電圧は基準部材の走査
の際とほぼ同様に変化する。すなわち、接続点４１ｂに
は第３図最下段とほぼ相似の電圧波形が再生される。
接続点４１ｂに第３図最下段の波形が再生される。
したがって、このシェーディング歪データに応じた接続
点４１ｂの電圧変化が分圧用の抵抗４３．４５を介して
コンパレータ１１に与えられ、しきい値レベルが変化さ
せられシェーディング歪に応じた画像データ補正が行な
われる。
点４１ｂの電圧変化が分圧用の抵抗４３．４５を介して
コンパレータ１１に与えられ、しきい値レベルが変化さ
せられシェーディング歪に応じた画像データ補正が行な
われる。
以上のような充放電回路を用いた構成は従来のＤ／Ａな
いしＡ／Ｄ変換器による構成より比較的簡単に高速化で
きるので従来より安価かつ高速にシェーディング補正処
理を行なうことが可能になる。したがって、従来と同等
の製造コストによりより高速なシェーディング歪補正処
理を含む画像処理を行なうことができる。
いしＡ／Ｄ変換器による構成より比較的簡単に高速化で
きるので従来より安価かつ高速にシェーディング補正処
理を行なうことが可能になる。したがって、従来と同等
の製造コストによりより高速なシェーディング歪補正処
理を含む画像処理を行なうことができる。
また、従来のＡ／Ｄ、Ｄ／Ａ変換による構成ではＣＯＤ
の画素１ビツトにつき、数ビット（多くの場合８ビツト
）を割り当てて濃度レベルを表現し、これをメモリに保
存していたが、本実施例によれば上記のようにＣＯＤの
画素１ビツトあたり１ビツトのメモリを確保すればよい
ので、必要なメモリを容量を従来の数分の１に低減でき
る、という効果がある。また、メモリアクセスの時間を
大幅に短縮できるので、高速なメモリ素子を用いる必要
もなくなる、という利点がある。ただし。
の画素１ビツトにつき、数ビット（多くの場合８ビツト
）を割り当てて濃度レベルを表現し、これをメモリに保
存していたが、本実施例によれば上記のようにＣＯＤの
画素１ビツトあたり１ビツトのメモリを確保すればよい
ので、必要なメモリを容量を従来の数分の１に低減でき
る、という効果がある。また、メモリアクセスの時間を
大幅に短縮できるので、高速なメモリ素子を用いる必要
もなくなる、という利点がある。ただし。
ＣＯＤ画素１つにＤフリップフロップ２５複数のクロッ
クを対応させるようにし、より精密なシェーディング歪
波形の保存、再生を行なうようにしてもよい。このクロ
ックレートを上げ、より精密なシェーディング歪波形の
保存、再生を行なうようにしてもよい。
クを対応させるようにし、より精密なシェーディング歪
波形の保存、再生を行なうようにしてもよい。このクロ
ックレートを上げ、より精密なシェーディング歪波形の
保存、再生を行なうようにしてもよい。
［効 果］
以上の説明から明らかなように、本発明によれば、基準
部材を走査して得たシェーディング歪データに基づきシ
ェーディング歪補正を行なう画像処理装置において、前
記シェーディング歪データの記憶手段への保存および再
生を行なう充放電回路を設けた構成を採用しているため
、簡単な構成により安価に高速なシェーディング歪補正
処理を含む画像処理動作を行なえる優れた画像処理装置
を提供することができる。
部材を走査して得たシェーディング歪データに基づきシ
ェーディング歪補正を行なう画像処理装置において、前
記シェーディング歪データの記憶手段への保存および再
生を行なう充放電回路を設けた構成を採用しているため
、簡単な構成により安価に高速なシェーディング歪補正
処理を含む画像処理動作を行なえる優れた画像処理装置
を提供することができる。
第１図は従来の画像処理装置の構成を説明する点の信号
波形を示す波形図である。 ｌ・・・ＣＣＤセンサ ７・・・読取制御部９・・・メ
モリ １１．４１・・・コンパレータ ２３・・・ピークホールド回路 ２５・・・Ｄフリップフロップ ２７・・・オアゲート ２９・・・アンドゲート３５・
・・アナログスイッチ ３７．４３．３５・・・抵抗 ３９・・・コンデンサ
波形を示す波形図である。 ｌ・・・ＣＣＤセンサ ７・・・読取制御部９・・・メ
モリ １１．４１・・・コンパレータ ２３・・・ピークホールド回路 ２５・・・Ｄフリップフロップ ２７・・・オアゲート ２９・・・アンドゲート３５・
・・アナログスイッチ ３７．４３．３５・・・抵抗 ３９・・・コンデンサ
Claims (1)
- 基準部材を走査して得たシェーディング歪データに基づ
きシェーディング歪補正を行なう画像処理装置において
、前記シェーディング歪データの記憶手段への保存およ
び再生を行なう充放電回路を設けたことを特徴とする画
像処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59037342A JPS60182870A (ja) | 1984-03-01 | 1984-03-01 | 画像処理装置 |
| US07/188,755 US4947445A (en) | 1984-03-01 | 1988-05-02 | Shading correction using variable slicing threshold |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59037342A JPS60182870A (ja) | 1984-03-01 | 1984-03-01 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60182870A true JPS60182870A (ja) | 1985-09-18 |
| JPH0560297B2 JPH0560297B2 (ja) | 1993-09-02 |
Family
ID=12494929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59037342A Granted JPS60182870A (ja) | 1984-03-01 | 1984-03-01 | 画像処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4947445A (ja) |
| JP (1) | JPS60182870A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5267055A (en) * | 1988-05-11 | 1993-11-30 | Canon Kabushiki Kaisha | Image signal processing apparatus |
| US5606160A (en) * | 1993-03-25 | 1997-02-25 | Asahi Kogaku Kogyo Kabushiki Kaisha | Symbol reading device |
| JPH0787312A (ja) * | 1993-09-13 | 1995-03-31 | Canon Inc | 画像読取装置 |
| KR100193795B1 (ko) * | 1995-07-21 | 1999-06-15 | 윤종용 | 쉐이딩 보정회로 및 방법 |
| US5901243A (en) * | 1996-09-30 | 1999-05-04 | Hewlett-Packard Company | Dynamic exposure control in single-scan digital input devices |
| US7391450B2 (en) * | 2002-08-16 | 2008-06-24 | Zoran Corporation | Techniques for modifying image field data |
| US7408576B2 (en) * | 2002-08-16 | 2008-08-05 | Zoran Corporation | Techniques for modifying image field data as a function of radius across the image field |
| US7388610B2 (en) * | 2002-08-16 | 2008-06-17 | Zoran Corporation | Techniques of modifying image field data by extrapolation |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3976833A (en) * | 1974-11-21 | 1976-08-24 | Xerox Corporation | Amplifier back-ground control apparatus for use in a document scanning system |
| JPS5317034A (en) * | 1976-07-30 | 1978-02-16 | Sharp Corp | Image sensor output correcting system |
| US4174528A (en) * | 1978-06-30 | 1979-11-13 | International Business Machines Corporation | Exposure control for document scanner arrays |
| US4420742A (en) * | 1980-05-09 | 1983-12-13 | Hitachi, Ltd. | Scan signal processing system |
| US4589034A (en) * | 1980-12-05 | 1986-05-13 | Canon Kabushiki Kaisha | Image processing apparatus |
| US4408231A (en) * | 1981-07-31 | 1983-10-04 | International Business Machines Corporation | Method and apparatus for calibrating a linear array scanning system |
| US4524388A (en) * | 1981-08-11 | 1985-06-18 | Konishiroku Photo Industry Co., Ltd. | Shading correction device |
| US4454539A (en) * | 1982-01-26 | 1984-06-12 | Sperry Corporation | Automatic level control circuitry |
| JPS58177071A (ja) * | 1982-04-09 | 1983-10-17 | Fuji Xerox Co Ltd | シエ−デイング補正装置 |
| JPS5927675A (ja) * | 1982-08-04 | 1984-02-14 | Toshiba Corp | シエ−デイング補正方式 |
| US4691239A (en) * | 1982-12-23 | 1987-09-01 | Nelson Martin N | Dynamic video system and method |
| US4717963A (en) * | 1983-03-25 | 1988-01-05 | Canon Kabushiki Kaisha | Image information read apparatus |
-
1984
- 1984-03-01 JP JP59037342A patent/JPS60182870A/ja active Granted
-
1988
- 1988-05-02 US US07/188,755 patent/US4947445A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0560297B2 (ja) | 1993-09-02 |
| US4947445A (en) | 1990-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4420742A (en) | Scan signal processing system | |
| JPH0219672B2 (ja) | ||
| JPS5927675A (ja) | シエ−デイング補正方式 | |
| JPH04260275A (ja) | 画像読取装置 | |
| JPS60182870A (ja) | 画像処理装置 | |
| CN1328900C (zh) | 图像读取装置 | |
| JPS6340071B2 (ja) | ||
| US5267055A (en) | Image signal processing apparatus | |
| JPH0249589B2 (ja) | ||
| JPS60237765A (ja) | 画像読取装置 | |
| JPS61238175A (ja) | 画像処理装置 | |
| JPH0354510B2 (ja) | ||
| US4763201A (en) | Image readout apparatus | |
| JPS6352571A (ja) | 読み取り装置 | |
| JP2770950B2 (ja) | 画像信号処理装置 | |
| JPH0324827B2 (ja) | ||
| JPS633502B2 (ja) | ||
| JPS6211101Y2 (ja) | ||
| JPS6387072A (ja) | 画像読み取り装置 | |
| JPS61198876A (ja) | 画像読取装置 | |
| JPS63164565A (ja) | シエ−デイング補正装置 | |
| JPS6225549A (ja) | 画像読取り方式 | |
| JPH01284980A (ja) | 画像信号処理装置 | |
| JPH01183955A (ja) | 読み取り装置 | |
| JPS645508B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |