JPH0436503B2 - - Google Patents

Info

Publication number
JPH0436503B2
JPH0436503B2 JP57166605A JP16660582A JPH0436503B2 JP H0436503 B2 JPH0436503 B2 JP H0436503B2 JP 57166605 A JP57166605 A JP 57166605A JP 16660582 A JP16660582 A JP 16660582A JP H0436503 B2 JPH0436503 B2 JP H0436503B2
Authority
JP
Japan
Prior art keywords
signal
image signal
peak value
threshold voltage
minimum value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57166605A
Other languages
English (en)
Other versions
JPS5957572A (ja
Inventor
Isao Sagara
Yasuo Inoe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57166605A priority Critical patent/JPS5957572A/ja
Publication of JPS5957572A publication Critical patent/JPS5957572A/ja
Publication of JPH0436503B2 publication Critical patent/JPH0436503B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40Picture signal circuits
    • H04N1/403Discrimination between the two tones in the picture signal of a two-tone original

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Facsimile Image Signal Circuits (AREA)

Description

【発明の詳細な説明】 本発明は、フアクシミリ装置における原稿読取
信号の2値化方式に関し、特に原稿読取信号のピ
ーク値および最小値とシエーデイング波形信号と
から2値化用しきい電圧信号を得、これによつて
原稿読取信号を2値化処理するようにした2値化
方式に関するものである。
一般にフアクシミリ装置においてはCCDフオ
トセンサ等によつて原稿の読取が行なわれ、原稿
読取信号(以下、画信号と称す)は適当に増幅さ
れた後、適当に設定されたしきい電圧によつて2
値化されるようになつているが、従来にあつては
2値化処理を良好に行ない得ないという欠点があ
る。これは、画信号中には本来の画信号の他に外
部からの光によるシエーデイング信号が含まれて
いるからであり、また、本来の画信号と雖も原稿
上における記録情報の濃度や反射率が変化してい
る場合にはそれに応じ信号レベルもまた変化する
など、画信号の信号レベルが様々に変化するよう
になつているからである。したがつて、常時固定
化されたしきい電圧信号によつて2値化処理を行
なう場合は正しい2値化方号を得ることは困難と
なるものである。正しい2値化信号を得るために
はシエーデイング波形信号などを制御パラメータ
としてしきい電圧信号の大きさを制御し、この制
御されたしきい電圧信号によつて画信号を2値化
処理することが従来より考えられている。しか
し、従来にあつてはしきい電圧信号の制御パラメ
ータはシエーデイング波形信号のみ、画信号のピ
ーク値のみといつた具合にほぼ1種類とされてい
たことから、場合によつては正しい2値化信号が
得られないというものである。例えば第1図a,
bはシエーデイング波形信号によつてしきい電圧
信号を制御する場合に、反射率がそれぞれ低、高
とされたインク文字が如何に2値化処理されるか
を示したものである。しきい電圧信号VTHは画信
号VSのピーク値VPよりも低くなるべく図示の如
くに発生あるいは制御されるが、インク文字の反
射率が高い場合には本来黒レベルとして2値化処
理されるべき画信号部分が誤つて白レベルとして
2値化処理されることを示す。即ち、画信号VS
中における凹部分は黒レベルに対応するものであ
るが、第1図bに示すように反射率が高い場合に
は凹部分での信号レベルが大きくなり、しきい電
圧信号VTHのそれよりも大となる場合は白レベル
として2値化処理されるというものである。画信
号VSのピーク値VPの50%といつた具合にしきい
電圧信号を制御する場合にも同様な不具合が生じ
るわけであり、この場合には更に2値化処理を一
様に行ない得なく画信号VSの中央部分における
黒レベルは誤つて白レベルと判定されるが、中央
部分以外の黒レベルは黒レベルとして2値化され
るといつた不具合を併せ持つている。
よつて本発明の目的は、外部からの光や記録情
報自体の濃度、反射率が変化する場合であつても
画信号を確実に2値化し得る2値化方式を供する
にある。
この目的のため本発明は、シエーデイング波形
信号、画信号のピーク値、更には画信号の最小値
をも考慮してしきい電圧信号を発生あるいは制御
し、このようにして得た電圧信号によつて画信号
を2値化処理するようにしたものである。
以下、本発明を第2図,第3図により説明す
る。
第2図は本発明に係る2値化回路の一例での概
略構成を示したものであり、本例では予めシエー
デイング波形信号は原稿の読取が開始される度に
D/A変換器、デイジタルメモリおよびD/A変
換器よりなるシエーデイング波形信号再生回路3
に記憶されるようになつている。一方、ライン対
応の画信号VSからはそのピーク値VPおよび最小
値VLがそれぞれピーク値検出回路1、最小値検
出回路2によつて検出されるようになつている。
第3図に示す如く画信号VSがCCDフオトセンサ
等から増幅器を介し転送されてくる度に時間帯
T1においてその画信号のピーク値VPおよび最小
値VLが検出されるものであり、これらの検出値
は次のライン対応の画信号VS′が得られるまでの
間時間帯T2においてサンプルホールド回路4,
5にホールドされる。したがつて、次のライン対
応の画信号VS′の転送に同期してシエーデイング
波形信号再生回路3よりシエーデイング波形信号
を読み出し、これとサンプルホールド回路4,5
からのピーク値VP、最小値VLとにもとづき波形
合成回路6がしきい電圧信号VTHを発生あるいは
制御するようにすれば、画信号VS′はしきい電圧
信号VTHと比較回路7で比較され2値化処理され
るところとなるものである。この場合のしきい電
圧信号VTHはシエーデイング波形信号と画信号の
ピーク値および最小値といつた具合に3種類の制
御パラメータにもとづき発生あるいは制御され、
画信号の如何なる部分においてもその信号レベル
は白レベルとの間の中間に位置するようにされる
から、画信号の2値化処理を確実に行ない得るも
のである。
ところで、本例では画信号VSでのピーク値VP
および最小値VLは次のライン対応の画信号VS′の
2値化処理に、また画信号VS′でのピーク値VP
および最小値VL′は更に次の画信号(図示せず)
の2値化処理に供されるようになつている。この
ような2値化処理は原稿間では異なるにしても同
一原稿上における記録情報の濃度や反射率がほぼ
同様である場合や、副走査方向に徐々に変化する
場合には有効なものと云える。しかし、同一原稿
上においてライン間に濃度や反射率の相違が相当
存する場合には不適当と云える。画信号の2値化
処理はその画信号自体のピーク値および最小値を
用いて行なうのが確実であり、また、このように
処理するのが一般的であるからである。2値化処
理を一般的に行なうためにはライン対応に2回画
信号を得ることが考えられる。最初のものよりピ
ーク値および最小値を得た後、これらにもとづき
次に得られるものを2値化処理するものである。
また、これとは別に画信号を1ライン分の容量を
もつたラインメモリを介して比較器7に与えるよ
うにしてもよい。なお、シエーデイング波形信号
の更新は本例では原稿の読取開始の度に行なわれ
ているが、外乱光が長時間に亘つてもそれ程変化
しない場合には最初の原稿の読取開始時や装置へ
の電源投入時のみ行なうだけで十分である。
最後に波形合成回路におけるしきい電圧信号の
発生あるいは制御の例について説明する。既に述
べたように画信号のピーク値および最小値とシエ
ーデイング波形信号とにもとづきしきい電圧信号
が発生あるいは制御されるわけであるが、シエー
デイング信号をVSHとした場合、しきい電圧信号
VTHは例えば以下の式で表わされる。
VTH=α(VP−VSH−VL)+VL 但し、αは0<α<1として規定される値であ
り、通常αの値は0.5あるいはその近傍とされる。
通常VSHの値は小さく、したがつてVP−VSH−VL
は>0であるから、VL<VTH<VPとなるようにα
の値を予め定めておく場合は確実に画信号を2値
化処理し得るものである。
以上説明したように本発明は、画信号の最小値
およびピーク値とシエーデイング波形信号とから
しきい電圧信号を得、このしきい電圧信号によつ
て画信号を2値化処理するようにしたものであ
る。したがつて、本発明による場合は、外乱光が
変化しても、また、記録情報の濃度、反射率が変
化する場合であつても画信号を確実に2値化し得
るという効果がある。
【図面の簡単な説明】
第1図a,bは、従来方式に係る2値化処理の
一例を説明するための図、第2図は、本発明に係
る2値化回路の一例での概略構成を示す図、第3
図は、画信号におけるピーク値および最小値の検
出タイミングとそれら値のホールドタイミングを
説明するための図である。 1……ピーク値検出回路、2……最小値検出回
路、3……シエーデイング波形信号再生回路、
4,5……サンプルホールド回路、6……波形合
成回路、7……比較回路。

Claims (1)

    【特許請求の範囲】
  1. 1 原稿上をライン単位に走査することによつて
    得られるライン毎の原稿読取信号より該読取信号
    中でのピーク値および最小値を検出する一方、ラ
    イン毎の原稿読取に同期して、予め得られている
    シエーデイング波形信号を読出再生した上、該波
    形信号と上記ピーク値および最小値とからしきい
    電圧信号を発生せしめ、該電圧信号によつて該ラ
    イン上での原稿読取信号を2値化処理することを
    特徴とする2値化方式。
JP57166605A 1982-09-27 1982-09-27 2値化方式 Granted JPS5957572A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57166605A JPS5957572A (ja) 1982-09-27 1982-09-27 2値化方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57166605A JPS5957572A (ja) 1982-09-27 1982-09-27 2値化方式

Publications (2)

Publication Number Publication Date
JPS5957572A JPS5957572A (ja) 1984-04-03
JPH0436503B2 true JPH0436503B2 (ja) 1992-06-16

Family

ID=15834392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57166605A Granted JPS5957572A (ja) 1982-09-27 1982-09-27 2値化方式

Country Status (1)

Country Link
JP (1) JPS5957572A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065883B2 (ja) * 1985-04-19 1994-01-19 日立超エル・エス・アイエンジニアリング株式会社 信号処理装置
JPH041866A (ja) * 1990-04-18 1992-01-07 Toyobo Co Ltd 画像処理方法およびその装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55156475A (en) * 1979-05-25 1980-12-05 Hitachi Ltd Binary-coder for analog signal
JPS566523A (en) * 1979-06-29 1981-01-23 Hitachi Ltd Video binary coding system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55156475A (en) * 1979-05-25 1980-12-05 Hitachi Ltd Binary-coder for analog signal
JPS566523A (en) * 1979-06-29 1981-01-23 Hitachi Ltd Video binary coding system

Also Published As

Publication number Publication date
JPS5957572A (ja) 1984-04-03

Similar Documents

Publication Publication Date Title
US7359099B2 (en) Image reading device and image forming apparatus
JPH0436503B2 (ja)
JPS5829674B2 (ja) 2値化信号制御回路
JPH0560297B2 (ja)
JP2504037B2 (ja) フアクシミリ装置
CA2063070C (en) White level detection circuit for an optical image reader
JPH04271667A (ja) 色彩情報の読み取り方式
JP3027663B2 (ja) イメージ入力装置
JPS5929421Y2 (ja) 画像情報読取装置
JPS6019708B2 (ja) 画信号2値化回路
JP2675079B2 (ja) 2値化処理回路
JPH065883B2 (ja) 信号処理装置
JP2897351B2 (ja) マーカー除去装置
JPS62277852A (ja) 画像信号処理装置
JPS58142674A (ja) フアクシミリ用デ−タ処理装置
JPH0417586B2 (ja)
JP2506643B2 (ja) 前歴補正読取装置
JPH01276877A (ja) 画像読取装置
JPH03147479A (ja) 画像読み取り装置
JPS58104571A (ja) 画信号2値化方式
JPH01177278A (ja) 画像読取装置
JPH0523540B2 (ja)
JPH023353B2 (ja)
JPS6139174A (ja) シエ−デイング補正方式
JPS631252A (ja) 画像2値化方式