JPS6139174A - シエ−デイング補正方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、ＯＣＲ等の画像処理装置に用いられるシェー
ディング補正方式に関する。

［発明の技術的背景とその問題点コ 従来、光学的文字読取装置（ＯＣＲ）等において、用紙
上に記録された文字を光電変換して読取る際、装置が設
置されている室内の照明の不均一性、読取対象の用紙の
紙質の不均一性及びその用紙上に光を照射する光源の光
量変動等の事態が生ずることがある。このような事態に
より、用紙上から文字等を読取る際、シェーディングが
発生することになる。このため、従来からシェープイン
ク補正を行なうための方式が開発されている。

従来のシェーディング補正方式では、用紙の先端部であ
るクリア領域（白紙領域）が利用されて、そのクリア領
域をラインセンサ（通常ＣＣＤセンサ）により走査され
て得られる白レベルの量子化データが１行分メモリに記
憶される。この後、用紙上の文字を読取る際、上記のよ
うにメモリに記憶された量子化データと現在の読取デー
タとを比較し、その差の応じて求められる画像データを
シェーディング補正後の読取データとして出力する。

即ち、用紙上のクリア領域に対する白レベルのデータを
、シェーディング補正用の基準データとして利用する。

ところで、上記のようなりリア領域の白レベルデータを
基準データとして利用できない場合、用紙を走査する際
に用紙を保持する読取ベースの白レベルデータが利用さ
れる。しかしながら、上記のような従来のシェーディン
グ補正方式では、読取ベースに小さなごみ等が付着して
、読取ベースに対する充分な白レベルデータが得られな
い場合（即ち黒レベルデータが含まれる）、シェーディ
ング補正が不完全となり、正確な読取画像データを得る
ことができない問題点がある。

［発明の目的］ 本発明は上記の点に鑑みてなされたもので、その目的は
、シェーディング補正用の白レベル基準データに黒レベ
ルデータが含まれるような場合でも、シェーディング補
正処理を確実に実行し、正確な読取画像データを得るこ
とができるようにしたシェーディング補正方式を提供す
ることにある。

［発明の概要］ 本発明は、シェーディング補正用の白レベル基準データ
及び所定の閾値レベルデータとを比較する比較手段を有
する。この場合、閾値レベルデータは、白レベル基準デ
ータの黒、白レベルの閾値を決定するもので、デジタル
設定スイッチ等の設定手段により設定される。この比較
手段の比較結果に応じて、白レベル基準データが閾値レ
ベルデータより大きい場合には、その白レベル基準デー
タを所定の白レベルデータに変換する。この変換後の白
レベルデータまたは変換前の元の白レベル基準データに
基づいて、シェーディング補正処理手段によりシェーデ
ィング補正処理を実行するように構成されている。

このような構成により、最初に作成されたシェーディン
グ補正用の白レベル基準データに黒レベルのデータが含
まれている場合でも、その基準データを修正して、確実
なシェーディング補正を実行できる。

し発明の実施例］ 以下図面を参照して本発明の一実施例を説明する。第１
図は一実施例に係わるシェーディング補正回路の構成を
示すブロック図である。第１図において、Ａ／Ｄ変換器
１０は、アナログ信号である画像信号Ｉを多値のデジタ
ル信号りに変換して、ラッチ回路１１に出力する。ラッ
チ回路１１は、クロックパルスＣＫに同期してデジタル
信号りをラッチする。ラッチ回路１１から出力されるデ
ジタル信号りは、マルチプレクサ（、ＭＰＸ）１２の一
方の入力端子Ｂに与えられる。ＭＰＸ１２は、セレクト
端子ＳＬに供給される信号ＣＯに応じて、入力端子Ｂ又
は他方の入力端子Ａに供給される各デジタル信号の一方
を選択してラッチ回路１３に出力する。

このラッチ回路１３の出力信号が、Ｍ　Ｐ　Ｘ　１２の
入力端子Ａにフィードバックされている。

一方、ラッチ回路１１の出力信号はコンパレータ１４の
一方の入力端子Ａに供給されている。コンパレータ１４
は、入力端子Ａ及び他方の入力端子已に供給される各デ
ータの大小を比較し、入力端子Ａ側のデータが大きい場
合に信号ＣＯをＭ　Ｐ　Ｘ　１２のセレクト端子ＳＬに
出力する。コンパレータ１４の入力端子Ｂには、加算回
路１５の出力が与えられる。

加算回路１５は、ラッチ回路１３の出力データに閾値レ
ベルデータαを加算する。この閾値レベルデータαは、
図示しない例えばディップスイッチ等のデジタル設定手
段により設定される。

メモリ１６は、ＭＰＸ１２から出力されるデータを一時
記憶し、この記憶したデータをラッチ回路１３に出力す
る。このとき、メモリ１６へのデータの書込み、読出し
時のアドレスは、アドレスカウンタ１７により設定され
る。ラッチ回路１８は、ラッチ回路１１から出力される
データをラッチし、ＲＯＭ１９に出力する。ＲＯＭ１９
は、予めシェーディング補正用のテーブルを記憶し、ラ
ッチ回路１３力）ら出力される白レベル基準データＷに
基づいて、ラッチ回路１８から出力される画像データＩ
Ｄに対してシェーディング補正した後の画像データＩｓ
を出力する。

上記のような構成において、一実施例に係わる動作を説
明する。先ず、図示しない読取ベース（白ベース）上に
用紙が存在しないとき、その読取ベースに対する画像信
号■をＡ／Ｄ変換器１０に入力させる。画像信号Ｉは、
読取ベース上を走査する光電変挽回路（通常ＣＣＤライ
ンセンサからなる）から出力される。Ａ／Ｄ変換器１０
により、アナログ信号である画像信号Ｉはデジタル信号
に変換される。このとき、デジタル信号は、シェーディ
ング補正用の白レベル基準データ（以下基準データと称
す）Ｄとしてラッチ回路１１にラッチされる。この場合
、基準データＤに対応するアナログ信号波形は、例えば
第２図（ａ）に示すような波形である。ここで第２図に
おいて、白レベルはＬ１黒レベルはＨ２ＰＯは光源に対
して読取ベースの両サイド−が照度的に暗いことを示す
。さらに、２１は光電変換部の感度のばらつきによるレ
ベル変化、また２２は読取ベース上に付着したごみ等に
よるレベル変化を示す。

基準データＤは、例えば第３図に示すような多値データ
（ここでは４ビツトで０−Ｆにより表現される）からな
り、第３図に示すクロックパルスＣＫに同期してラッチ
回路１１にラッチされる。この場合、第３図に示す基準
データＤは、第２図（ａ）のアナログ信号波形２２を中
心とした波形に対応するデータである。この基準データ
Ｄは、ラッチ回路１１からＭ　Ｐ　Ｘ　１２の入力端子
Ｂ及びコンパレータ１４の入力端子Ａに出力される。こ
のとき、Ｍ　Ｐ　Ｘ　１２は、シェーディング補正用の
基準データ処理時を示すＬレベルのイネーブル信号Ｅが
イネーブル端子ＥＮに供給される。また、Ｍ　Ｐ　Ｘ　
１２のセレクト端子ＳＬにはＬレベルの信号ＣＯが入力
されており、ＭＰＸ１２は入力端子Ｂに供給された基準
データＤを選択してラッチ回路１３に出力する。

いまクロックパルスＧＫのｎ時において「１」の基準デ
ータＤがラッチ回路１１にラッチされ、その後ｎ＋１時
にラッチ回路１３にラッチされたとする。ラッチ回路１
３にラッチされた基準データＷは、加算回路１５の一方
端子に出力される。加算回路１５では、基準データＷに
閾値レベルデータαが加算されて、その加算結果ＡＤが
コンパレータ１４の入力端子Ｂに出力される。ここで、
閾値レベルデータαは、光電変換部の感度ばらつきの範
囲よりも大きく、読取ベース上に付着したごみ等による
レベル変化２２を判別できる程度の値であり、例えば「
５」とする。これにより、加算結果ＡＤはｎ＋１時にお
いて「６」となる。コンパレータ１４は、加算結果ＡＤ
と基準データＤとを比較し、基準データＤの方が大きい
場合にＨレベルの信号ＣＯを出力する。したがって、ｎ
＋１時では、第３図に示すように加算結果ＡＤの方が大
きいため、信号ＣＯはＬレベルである。このとき、ＭＰ
Ｘ１２からは「２」である基準データＤが選択されて、
メモリ１６に記憶される。そして、上記のような動作が
繰返されて、ｎ＋２時においてコンパレータ１４の出力
信号Ｃ−ＯがＨレベルとなる。即ち、ラッチ回路１１に
は基準データＤとして黒レベルに近い値「８」がラッチ
される。一方、ラッチ回路１３にはｎ＋１時の基準デー
タＤである「２」がラッチされているため、コンパレー
タ１４の入力端子Ｂには閾値レベルデータαを加算され
た値「７」が供給される。コンパレータ１４の出力信号
ｃｏがＨレベルになると、ＭＰＸ１２は入力端子Ａ側の
データ即ちラッチ回路１３からの基準データＷである値
「２」を出力し、メモリ１６に記憶する。ｎ＋２時から
ｎ＋５時までは、第３図に示すように、ラッチ回路１１
にラッチされる基準データＤは黒レベルに近い値である
ため、上記のような動作によりＭＰＸ１２はラッチ回路
１３にラッチされた１ｍｒ２Ｊである白レベル基準デー
タＷを選択し、メモリ１６に記憶することになる。これ
により、ラッチ回路１１にラッチされる基準データＤが
黒レベルに近い値であると、その黒レベルに近いデータ
が発生する以前のデータ（この場合「２」である）が白
レベル基準データＤとしてメモリ１６に記憶されること
になる。

即ち、第２図（ａ）に示す波形２２が閾値レベルデータ
αを越える場合、その波形２２に対応する基準データＤ
は閾値レベルデータα以下の白レベルデータに変換され
て、メモリ１６に記憶される。そして、ｎ＋７時からは
、ラッチ回路１１にラッチされる基準データＤが白レベ
ルのデータになるため、Ｍ　Ｐ　Ｘ　１２は入力端子Ｂ
側の基準データＤを選択し、メモリ１６に記憶すること
になる。

上記のようにして、所定の閾値レベルαを越えるレベル
変動が生ずると、そのレベル変動時の基準データＤはレ
ベル変動時以前の白レベルのデータに変換される。した
がって、読取ベース上に付着したごみ等によるレベル変
動（波形２２）が生じたアナログ信号波形は、結果的に
第２図（ｂ）に示すような基準データＤに対応するアナ
ログ信号波形に修正されたことになる。

上記のようにして、修正後のシェーディング補正用の白
レベル基準データが、通常１ライン分（用紙の１行分に
相当）メモリ１６に記憶されると、次に読取ベース上に
読取対象である用紙が搬送される。これ、により、用紙
に対する読取走査が開始されて、光電変換部から例えば
第２図（Ｃ）に示すような画像信号■がＡ／Ｄ変換器１
０に出力されたとする。このとき、Ｍ　Ｐ　Ｘ　１２の
イネーブル信号Ｅは第４図に示すようにＨレベルとなり
、ＭＰＸ１２の出力端子は高インピーダンスとなる。こ
れにより、メモリ１６は読出し状態となり、上記のよう
にして作成された白レベル基準データ（第４図のＭ）が
順次ラッチ回路１３に出力される。

用紙を走査して得られる画像信号Ｉは、Ａ、／Ｄ変換器
１０でデジタル信号りに変換された後、例えば第４図に
示すような読取データＤとしてラッチ回路１１にラッチ
される。この読取データＤは、クロックパルスＣＫに同
期してラッチ回路１８にラッチされる。ラッチ回路１８
からは画像データＩＤが出力されて、ＲＯＭ１９のアド
レスデータとしてＲＯＭ１９に供給される。一方、ラッ
チ回路１３からはメモリ１６から出力された白レベル基
準データＭが出力されて、同様にＲＯＭ１９のアドレス
データとしてＲＯＭ１９に供給される。ＲＯＭ１９は、
予め記憶したテーブルから、画像信号■しに対して白レ
ベル基準データＭに基づいたシェーディング補正を行な
った後の画像データＩｓ（第２図（ｄ））を出力するこ
とになる。この画像データＩＳは、例えばＯＣＲのライ
ンバッファに格納されて、その後文字認識部等へ転送さ
れる。この場合、画像データＩｓは、画像データＩＤと
シェーディング補正用の白レベル基準データＭとの減算
結果である。

このようにして、シェーディング補正用の白レベル基準
データを作成する際、白ベースである読取ベース上にご
み等が付着して、基準データに黒レベルに近いデータが
含まれた場合、その基準データを白レベルデータに修正
できる。したがって、常に白レベルに近いシェーディン
グ補正用の白レベル基準データを確実に作成することが
できる。

尚、白レベル基準データを作成する際、読取ベースに対
する画像信号が使用された場合について説明したが、用
紙のクリア領域（白紙の領域）を利用してもよいことは
当然である。また、閾値レベルデーターαを越える基準
データに対して、そのデータが生ずる以前の白レベルデ
ータを変換用に使用した場合ついて説明したが、これに
限ることはない。即ち、変換用のデータとして、例えば
走査されて得られる基準データの中で最低値を示す白レ
ベルデータを使用してもよい。

［発明の効果］ 以上詳述・したように本発明によれば、シェーディング
補正用の白レベル基準データを作成する際、その基準デ
ータに黒レベルに近いデータが含まれた場合でも、許容
範囲内の白レベルの基準データに修正することができる
。したがって、常に正常なシェーディング補正用の白レ
ベル基準データを得ることができ、シェーディング補正
処理を確実に実行できる。これにより、本発明を例えば
ＯＣＲに適用すれば正確な文字読取画像データを得るこ
とができるものである。

【図面の簡単な説明】

第１図は本発明の一実施例に係わるシェーディング補正
方式の構成を示すブロック図、第２図は同実施例の動作
を説明するための信号波形図、第３図及び第４図はそれ
ぞれ同実施例の動作を説明するためのタイミングチャー
トである。 １０・・・Ａ／Ｄ変換器、１１．１３．１８・・・ラッ
チ回路、１２・・・マルチプレクサ、１４・・・ヨンパ
レータ、１５・・・加算回路、１６・・・メモリ、１９
・・・ＲＯＭ。 出願人代理人　弁理士　鈴江武彦 第１図 第２図 （ｄ）−ゴシー王−−− 工」　　　」

Claims (1)

【特許請求の範囲】
1. シェーディング補正用の白レベル基準データをラッチす
   るラッチ手段と、上記白レベル基準データの黒、白レベ
   ルの閾値を決定する閾値レベルデータを設定する設定手
   段と、上記ラッチ手段から出力される上記白レベル基準
   データ及び上記設定手段で設定された閾値レベルデータ
   とを比較する比較手段と、この比較手段の比較結果に応
   じて上記白レベル基準データが上記閾値レベルデータよ
   り大きい場合その白レベル基準データを所定の白レベル
   データに変換する変換手段と、この変換手段から出力さ
   れる白レベルデータを白レベル基準データとして記憶す
   るメモリ手段と、このメモリ手段又は上記ラッチ手段か
   ら出力される白レベル基準データに基づいてシェーディ
   ング補正処理を実行するシェーディング補正処理手段と
   を具備したことを特徴とするシェーディング補正方式。