JPH1131106A

JPH1131106A - 記憶データ確認装置

Info

Publication number: JPH1131106A
Application number: JP9185046A
Authority: JP
Inventors: Yoshizo Toda; 好造戸田; Makoto Satake; 眞佐竹
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-07-10
Filing date: 1997-07-10
Publication date: 1999-02-02

Abstract

(57)【要約】【課題】原稿読取に先立って基準白色紙によりシェー
ディングデータの登録を行なうシステムで、信頼性の高
いシェーディングデータの確認を行い、正確な画像読取
りを行なう。【解決手段】シェーディングメモリのバックアップを
とっておくシステムメモリを備え、シェーディングメモ
リの複数ポイントのデータを一致確認してから原稿読取
を行う場合に、上記ポイントのアドレスを等間隔にとら
ずに、アドレスバスのアドレス信号線が０と１の両方を
必ずとるように選択する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリに記憶され
た記憶データの確認を行なうための記憶データ確認装置
に関するものである。

【０００２】

【従来の技術】図８は、従来の画像読取装置の一例をブ
ロック図で示したものである。図８において、１は、本
装置の読み取り処理部である。２は、原稿画像を光学的
に読み取り電気量に変換するイメージセンサでこれはラ
インセンサである。３は、イメージセンサ２から１ビッ
ト（１画素）ごとに切り替え出力される出力信号から原
稿画像に対応する部分だけを抜き取り保持するサンプル
・ホールド回路（Ｓ／Ｈ）、４は、Ｓ／Ｈ３の出力に対
して原稿画像の黒出力レベルを処理回路のバイアス電圧
に一致させるための直流再生回路、５は、直流再生回路
４の出力をＡＤＣ６のダイナミックレンジに適合するよ
うに増幅回路のゲインをコントロールするＡＧＣ回路、
６は、ＡＧＣ回路５までのアナログ画像信号を量子化し
デジタル画像信号に変換するＡＤコンバータ（ＡＤＣ）
である。

【０００３】７は、イメージセンサ２の部分的な受光感
度のばらつきや読み取り機構の偏りのために発生する画
像信号の歪み（シェーディング歪み）を電気的の補正す
るためのシェーディング補正回路、８はシェーディング
補正回路７で補正処理を行う際に基準となる画像信号を
保持しておくためのシェーディングメモリ、９は、読み
取り原稿の下地の濃度を考慮して原稿画像の画像処理を
行うためのＡＢＣ(AUTO BACKGROUND CONTROL)回路、１
０は、ここまでで量子化、補正処理されたデジタル画像
データに対して画像処理を施して所望の画像データを得
るための画像処理回路であり、画像処理回路１０から最
終的な画像読み取りデータが出力され、１１は、以上の
読み取り処理部１の内部の各部を制御するための読み取
り制御部である。

【０００４】１２は、イメージセンサ２に対向して設置
された白色板で、シェーディングメモリ８に蓄積する基
準画像信号を得るための読み取り白基準、１３は、操作
者が操作を行うための操作部、１４は、本装置の出力と
して読み取り画像データを外部に出力するための画像デ
ータ出力部、１５は、出力画像データである。１６は、
本装置の全体を制御するためのＣＰＵ、１７は、ＣＰＵ
１６が制御を行うためのプログラムが蓄積されているＲ
ＯＭである。

【０００５】次に本装置における原稿読み取り動作を述
べる。操作者が読み取り原稿をセットし操作部１３によ
り読み取り動作を開始すると、まず原稿読み取りに先立
ちプリスキャン動作を行いシェーディング補正用の基準
画像信号を獲得する。

【０００６】すなわち、読み取り原稿がイメージセンサ
２の読み取り位置に達する前に、イメージセンサ２は、
これに対向する白基準１２を読み取り、この画像信号を
Ｓ／Ｈ回路３，直流再生回路４，ＡＧＣ回路５，ＡＤＣ
６で信号処理され、デジタル画像信号データに変換され
る。

【０００７】ここで、シェーディング補正回路７は、こ
の白基準１２に対する１画素ずつの画像信号データをそ
のままシェーディングメモリ８に蓄積する。

【０００８】この後、読み取り原稿をイメージセンサ２
の読み取り位置に到達させ、原稿画像を移動させてスキ
ャン走査を行う。イメージセンサ２により得られた１ラ
インの画像信号は先ほどと同様に、Ｓ／Ｈ回路３，直流
再生回路４，ＡＧＣ回路５，ＡＤＣ６で処理され、デジ
タル画像信号データに変換される。

【０００９】シェーディング補正回路７は、この原稿画
像に対する１画素ずつの画像信号データを、先ほどシェ
ーディングメモリ８に蓄積した白基準１２に対する１画
素ずつの画像信号データに対して、各対応する画素ごと
に正規化することにより、各画素ごとにシェーディング
補正された、原稿画像データが得られる。

【００１０】この画像データは、ＡＢＣ回路９によって
ＡＢＣ制御され、画像処理部１０で必要な画像処理が施
され、ここで原稿画像に対する１ラインの画像データが
得られる。これを原稿を移動させながら毎ライン繰り返
すことにより原稿１ページの読み取りが行われる。

【００１１】ＣＰＵ１６は、この画像データを画像デー
タ出力部に送り、適切なデータ形式に変換された後、本
装置から出力画像データ１５として出力される。

【００１２】

【発明が解決しようとしている課題】しかしながら上記
従来の画像読取装置では、操作者が原稿読取りを行う場
合は、毎回原稿の読取りに先立ってプリスキャンを行
い、白基準の読取りを行いシェーディングメモリに白基
準データを蓄積しなければならない。このため、必ず、
白色板等により白基準を設けなければならず、読取り機
構部が複雑化、大型化し、コストアップや装置デザイン
の自由度を妨げてしまうという問題があった。また、こ
のプリスキャン動作のため、読取り時間が長くなってし
まうという問題も発生する。

【００１３】そこで、工場出荷時にシェーディングデー
タをメモリに記憶させておき、画像読取時にはシェーデ
ィングデータの取得は行なわないで、記憶されたデータ
を用いて補正を行なうようにしたものがあった。

【００１４】しかし、このように一回のプリスキャン動
作によって得られたシェーディングデータをメモリに保
持し、そのデータを永久に使用するタイプの画像読み取
り装置では、長期間の電源ＯＦＦによるバックアップ電
池の電圧低下や、異常電圧（雷サージ、静電気，ｅｔ
ｃ）によってシェーディングメモリの内部データの破壊
が発生した場合、正常な中間調画像が得られなかった。

【００１５】そこで、一回のプリスキャン動作によって
得られたシェーディングデータをメモリに保持し、その
データを永久に使用するタイプの画像読み取り装置にお
いて、プリスキャン後に前記のシェーディングメモリか
ら前記のシェーディングデータを読み出し、バックアッ
プのＳＲＡＭ領域に保持しておき、原稿読取り動作を行
う場合に、画像データを読み取る直前に、前記シェーデ
ィングメモリからシェーディングデータを読み出し、前
記ＳＲＡＭ領域に保持されたバックアップデータとを比
較することでシェーディングデータが破壊されているか
どうかを調べ、破壊されていなかったら前記シェーディ
ングメモリのシェーディングデータを使用して原稿読取
りを行い、破壊されていたらＲＯＭ化されている固定デ
ータを前記シェーディングデータの代わりに使用して原
稿読取りを行っていた。

【００１６】しかしながら、このような方式の場合、シ
ェーディングメモリに記憶されているデータは破壊され
ておらず、例えばメモリとＣＰＵを結ぶバスラインに何
らかの以上がある場合にも、シェーディングデータの破
壊と判断されてしまい、固定データを用いなければなら
なかった。ＲＯＭ化されている前記固定データを前記シ
ェーディングデータの代わりに使用する場合、イメージ
センサの感度のばらつきによって、ＲＯＭ化されている
前記固定データが相対的に大きすぎたり、小さすぎたり
ということになり、ハーフトーン画像において、’白抜
け’、’ごましお’など読み取った画像の品質の劣化が
起こるという不具合があった。

【００１７】

【課題を解決するための手段】本発明の請求項１に記載
の記憶データ確認装置は、以上の点に鑑みてなされたも
ので、一連のデータを複数アドレスにわたって記憶する
第１のメモリと、前記第１のメモリのバックアップデー
タを記憶する第２のメモリと、前記第１のメモリに記憶
されているデータと前記第２のメモリに記憶されている
バックアップデータとを比較する比較手段とを備え、前
記第１のメモリのアドレスバスのアドレス信号線が０，
１の両方の状態をとるアドレスのデータを前記第２のメ
モリにバックアップデータとして記憶するようにしたこ
とを特徴とする。

【００１８】また、請求項７に記載の記憶データ確認装
置は、一連のデータを複数アドレスにわたって記憶する
第１のメモリと、前記第１のメモリのバックアップデー
タを前記複数アドレスの数よりも少ない所定のアドレス
について記憶する第２のメモリと、前記第１のメモリに
記憶されているデータと前記第２のメモリに記憶されて
いるバックアップデータとを比較する比較手段と、を備
えたことを特徴とする。

【００１９】

【発明の実施の形態】

《第１の形態》図１に本発明を実施した画像読取装置の
ブロック図を示す。ここで、図６のブロック図と同じ番
号を付したものに関しては、同一機能のブロックとし
て、ここでの説明は省略する。

【００２０】但し、イメージセンサ２は、原稿幅Ａ４サ
イズ(210mm)、解像度８ｐｅｌ（８ｄｏｔ／ｍｍ）のラ
インセンサとする。従ってこのセンサの総画素数は、１
６８０画素となる。

【００２１】また、ＡＤＣ６は、７ｂｉｔのＡ／Ｄコン
バータとし、従って、シェーディング補正回路７では、
１画素当たり７ｂｉｔデータとしてシェーディング補正
処理が行われる。よって、シェーディング補正処理を行
う際に、シェーディングデータを保持しておく、第１の
メモリであるシェーディングメモリ８のデータ幅は７ｂ
ｉｔとなる。

【００２２】一方、第２のメモリであるシステムメモリ
１８、バックアップ用バッテリー１９、メモリ制御回路
２０は、本実施の形態の装置で付加されたものである。
システムメモリ１８は本装置の制御に必要なさまざまな
データを保持しておくためのメモリで、ＣＰＵ１６から
直接メモリデータの読み出し、書き込みが可能である。
また、このシステムメモリ１８は、7bit以上のデータ幅
があるものとする。

【００２３】メモリバックアップ用バッテリー１９は、
シェーディングメモリ８、及びシステムメモリ１８に接
続されている。従って、本装置のメイン電源が切られ
て、シェーディングメモリ８、システムメモリ１８の給
電が停止しても、メモリバックアップ用バッテリー１９
により給電が行われるため、シェーディングメモリ８、
システムメモリ１８のメモリデータはそのまま保持され
る。

【００２４】メモリ制御回路２０は、シェーディングメ
モリ８の制御を行なう制御回路で、シェーディング補正
回路７からのアドレス信号により、シェーディング補正
回路７によって、シェーディングメモリ８のデータの読
み出し、書き込みが行われる場合（モード１）と、ＣＰ
Ｕ１６からのアドレス信号により、ＣＰＵ１６によっ
て、シェーディングメモリ８のデータの読み出し、書き
込みが行われる場合（モード２）の切換え制御を行うも
のである。この際、上記のモード１とモード２の切換え
は、ＣＰＵ１６の切換え制御信号によって行われる。な
お、本実施の形態では、図６に示した白基準１２は設け
られていない。

【００２５】ここで、本装置のシェーディングメモリ８
について詳述する。図２にシェーディングメモリ８の構
成を示す。上述したように、本実施の形態における画像
読取装置では、イメージセンサ２の総画素数は、１６８
０画素であり、シェーディング補正回路７では、１画素
を７ｂｉｔのデジタル画像データとして処理を行うの
で、シェーディングメモリ８は、７ｂｉｔ×１６８０ｗ
ｏｒｄ以上の容量が必要となる。

【００２６】従って、図２に示すように、シェーディン
グメモリ８におけるアドレス信号は、Ａ１０−Ａ０の１
１ｂｉｔ（アドレス０〜２０４７）の信号となり、デー
タ信号は、Ｄ６−Ｄ０の７ｂｉｔの信号となる。

【００２７】次に、本装置による原稿の読取り動作を説
明する。まず操作者は、原稿の読取りに先立ってシェー
ディングデータの登録を行う。この登録動作を図３のフ
ローチャートに従って説明する。

【００２８】操作者は、原稿読取りの白基準となる白色
紙を原稿としてセットする。この白色紙の幅は、装置の
最大読取り幅以上のものとし、本装置では、Ａ４サイズ
の白色紙とする（Ｓ１）。

【００２９】操作者が操作部１３により、シェーディン
グデータ登録動作を選択することにより、ＣＰＵ１６
は、この白色紙を原稿読み取り位置に搬送させる（Ｓ
２）。（原稿搬送系はここでは図示しない。）

【００３０】さらに、ＣＰＵ１６は、メモリ制御回路２
０をモード１（シェーディング補正回路７のアドレス信
号、データ信号によって、シェーディングメモリ８を制
御するモード。）に設定する（Ｓ３）。

【００３１】この後、シェーディングデータ獲得のため
のプリスキャン動作をおこなう。すなわち、イメージセ
ンサ２は、白色紙を読取り、この読取りデータは、Ｓ／
Ｈ３，直流再生４，ＡＧＣ５，ＡＤＣ６で信号処理さ
れ、シェーディング補正回路７は、この読取りデータを
シェーディングデータ（７ｂｉｔ）として、シェーディ
ングメモリ８に蓄積する。

【００３２】イメージセンサ２によって読取られた１画
素目のシェーディングデータから、１６８０画素目のシ
ェーディングデータまで、順次、シェーディングメモリ
８のアドレス０からアドレス１６７９に、それぞれ７ｂ
ｉｔデータとして蓄積されることになる（Ｓ４）。

【００３３】この後、ＣＰＵ１６はシェーディングメモ
リ８のデータの読み出しと、このデータのシステムメモ
リ１８へのバックアップを行う（Ｓ５）。このシェーデ
ィングメモリ８の読み出しと、データのバックアップを
以下に詳述する。また、シェーディングメモリ８の読み
出しを行うチェックポイント（画素の位置）の設定を図
４に示し、各チェックポイントに対する、画素の位置、
シェーディングメモリ８のアドレス、バックアップ先の
システムメモリ１８のアドレスの関係を表１に示す。

【００３４】まず、ＣＰＵ１６は、メモリ制御回路２０
をモード２（ＣＰＵ１６のアドレス信号、データ信号に
よって、シェーディングメモリ８を制御するモード。）
に設定する（Ｓ７）。

【００３５】ここで、ＣＰＵ１６は、シェーディングメ
モリ８に対して、チェックポイント１（３４７画素目）
に相当する、アドレス１５ＡＨ（00101011010B）から、
データを読み出し（Ｓ８）、このデータをデータ０とし
てシステムメモリ１８のアドレス０に書き込み、データ
０をバックアップしておく（Ｓ９）。

【００３６】以下同様に、表１に示すようにチェックポ
イント２（６７８画素目）、チェックポイント３（８５
９画素目）、チェックポイント４（１１９０画素目）、
チェックポイント５（１３７１画素目）のそれぞれに相
当するデータを、シェーディングメモリ８のアドレスか
ら読み出し、それぞれデータ１，データ２，データ３，
データ４として、システムメモリ１８のアドレス１，
２，３，４に順次書き込み、バックアップを繰り返して
行く（Ｓ８，Ｓ９の繰り返し）。

【００３７】ここで、表１で示すように、上記の各チェ
ックポイントに対するシェーディングメモリ８のアドレ
スの選び方は、画素数で等間隔のアドレスを選ばずに、
図２で示したシェーディングメモリ８のアドレス信号
（Ａ１０〜Ａ０）の各アドレス信号線が必ず、５個所の
チェックポイントのアドレスに対して、０と１の各状態
をとるように選んである。

【００３８】以上により、ＣＰＵ１６は、原稿としてセ
ットされた白色紙を搬送、排出しシェーディングデータ
の登録動作を終了する（Ｓ６）。

【００３９】次に上記したシェーディングデータの登録
の後、操作者が原稿の読取りを行う場合の動作を図５の
フローチャートに従って説明する。まず操作者が原稿を
セットし（Ｓ１１）、操作部１３により原稿の読取りを
選択すると、ＣＰＵ１６はこの原稿を読取り位置に搬送
する（Ｓ１２）。

【００４０】ここで、原稿読取り処理時にシェーディン
グ補正のために使用する、シェーディングデータの一致
確認を行う。（Ｓ１３）この一致確認を以下に詳述す
る。

【００４１】まず、ＣＰＵ１６は、メモリ制御回路２０
をモード２（ＣＰＵ１６のアドレス信号、データ信号に
よって、シェーディングメモリ８を制御するモード）に
設定する（Ｓ２１）。

【００４２】ここで、ＣＰＵ１６は、シェーディングメ
モリ８に対して、図４及び表１に示すようにチェックポ
イント１（３４７画素目）に相当する、アドレス１５Ａ
Ｈ（00101011010B）から、データを読み出す（Ｓ２
２）。

【００４３】次にＣＰＵ１６は、システムメモリ１８の
アドレス０からデータ０を読み出す（Ｓ２３）。

【００４４】ここで、ＣＰＵ１６は、先のシェーディン
グメモリ８から読み出したデータとシステムメモリ１８
から読み出したデータ０の一致の確認を行う（Ｓ２
４）。

【００４５】以下同様に、表１に示すようにチェックポ
イント２（６７８画素目），チェックポイント３（８５
９画素目），チェックポイント４（１１９０画素目），
チェックポイント５（１３７１画素目）のそれぞれに相
当するデータを、シェーディングメモリ８のアドレスか
ら読み出し、このデータとシステムメモリ１８のアドレ
ス１，アドレス２，アドレス３，アドレス４から読み出
した、データ１，データ２，データ３，データ４とをそ
れぞれ一致確認を繰り返して行く（Ｓ２２，Ｓ２３，Ｓ
２４の繰り返し）。

【００４６】ここで、上記のチェックポイント１からチ
ェックポイント５のデータが全て一致した場合は、「一
致ＯＫ」として、この一致確認を終了する（Ｓ２５）。

【００４７】一方、１ポイントでも、一致しないポイン
トが発生した場合は、「一致ＮＧ」として、この一致確
認を終了する（Ｓ２６）。

【００４８】次にこのシェーディングデータの一致確認
が「一致ＯＫ」であった場合、原稿の読取り動作を継続
する。

【００４９】まず、ＣＰＵ１６は、メモリ制御回路２０
をモード１（シェーディング補正回路７のアドレス信
号、データ信号によって、シェーディングメモリ８を制
御するモード）に設定する（Ｓ１４）。

【００５０】この後、原稿はイメージセンサ２により読
取られ、Ｓ／Ｈ回路３，直流再生回路４，ＡＧＣ回路
５，ＡＤＣ６で読取りデータとして処理され、シェーデ
ィング補正回路７では、すでに登録されているシェーデ
ィングデータをシェーディングメモリ８から読み出し、
このシェーディングデータにより読取りデータを正規化
することにより、シェーディング補正が行われる。

【００５１】さらにこの補正されたデータは、ＡＢＣ回
路９，画像処理回路１０によって処理され、ＣＰＵ１６
はこの画像処理されたデータを画像データ出力部１４よ
り、画像出力データ１５として出力する。

【００５２】以上により、１ラインの読取りが行われる
（Ｓ１５）。

【００５３】この１ラインの読取りのあと、ＣＰＵ１６
は、原稿を１ライン分フィードし（Ｓ１６）、順次、読
取り処理とフィードを繰り返すことにより、原稿１ペー
ジの読取りが行われ（Ｓ１５，Ｓ１６の繰り返し）、１
ページの読取りが終了すると、原稿が排出される（Ｓ１
７）。

【００５４】一方、上記のシェーディングデータの一致
確認が「一致ＮＧ」であった場合、シェーディングメモ
リ８自体の不具合、あるいは、外来ノイズ等によるシェ
ーディングメモリ８のデータの破壊など、シェーディン
グ補正に必要なシェーディングデータが正確に得られな
いものとして、以降の原稿の読取りを行わない。

【００５５】すなわち、操作部１３の表示部にエラーの
警告表示を行い、再度シェーディングデータの登録動作
を行うことを促す表示を行う（Ｓ１８）。さらにＣＰＵ
１６は、セットされている原稿を排出し（Ｓ１９）、動
作を終了する。

【００５６】本実施の形態の装置では、シェーディング
メモリ８，システムメモリ１８とも、バッテリー１９で
メモリバッテリーバックアップされているので、シェー
ディングデータ登録動作後、メイン電源が切断され、再
び電源を投入して読取り動作を行う場合も，上記と同様
にいつでも原稿読取り動作が可能である。このように本
実施の形態の画像読取装置では、原稿読取りに先立って
１度だけ基準白色紙によりシェーディングデータの登録
を行っておけば、原稿読取り時に毎回プリスキャンを行
う必要が無く、またプリスキャンのための白基準を設け
る必要が無い。よって、読取り時間の短縮と装置の小型
化、コストダウンが可能である。

【００５７】なお、本実施の形態では、シェーディング
データの一致確認を行うポイントを５ポイントとした
が、このポイントを増やせば、より信頼性の高いシェー
ディングデータの確認ができる。

【００５８】《第２の形態》次に図６に本発明の第２の
形態におけるシェーディングデータの登録動作について
説明する。

【００５９】まず、操作者が操作部１３によってシェー
ディングデータ登録モードに設定すると、操作部１３の
表示手段に「白基準原稿をセットしてください」という
メッセージを表示する（Ｓ２０１）。原稿読取りの白基
準となる白色紙がセットされると原稿ありと判断し（Ｓ
２０２）、イメージセンサ２をＯＮする（Ｓ２０３）。
そして白基準原稿をイメージセンサ２の読取位置までフ
ィードさせ（Ｓ２０４）、白基準原稿の読取りを開始す
る。

【００６０】白基準原稿の幅は装置の最大読取り幅以上
のものを使用する必要があり、本実施例装置ではＡ４サ
イズのものを使用する。また、白基準原稿で白基準の読
み取りは原稿の搬送される方向に対して、原稿の先端部
分より原稿の中央部分までの範囲において、より先端部
に近い部分で行うように設定されている。

【００６１】イメージセンサ２から読み取られた白基準
原稿のデータは、Ｓ／Ｈ３，直流再生回路４，ＡＧＣ回
路５，ＡＤＣ６で処理され、デジタル画像信号データに
変換される。シェーディング補正回路７は、この読取り
データをシェーディングデータ（７ｂｉｔ）として、シ
ェーディングメモリ８に記憶させる（Ｓ２０５）。

【００６２】次に、シェーディングデータが破壊してし
まった場合に再登録するために、取り込んだシェーディ
ングデータをシェーディングメモリ８から読み出し、そ
の平均値を算出し、システムメモリ１８に記憶させる
（Ｓ２０６）。

【００６３】また、通常の原稿読取り時に、シェーディ
ングデータが破壊しているかどうかを検出するためのシ
ェーディングデータをシェーディングメモリ８から読み
出し、システムメモリ１８に記憶させる（Ｓ２０７）。
前述のように本装置のイメージセンサ２の総画素数は１
６８０画素であり、シェーディング補正回路７では、１
画素を７ｂｉｔのデジタル画像データとして処理を行う
ので、全てのシェーディングデータを記憶するには７ｂ
ｉｔ×１６８０ｗｏｒｄ以上の容量が必要となる。その
ため前記第１の実施の形態と同様にして、シェーディン
グ破壊チェック用に任意に決めた５ポイントのみのシェ
ーディングデータをシェーディングメモリ８から読み出
し、システムメモリ１８に記憶させる。

【００６４】以上の処理が終了したら、イメージセンサ
２をＯＦＦして（Ｓ２０８）、白基準原稿を排紙して
（Ｓ２０９）シェーディングデータ登録処理を終了す
る。

【００６５】次に、本実施の形態における原稿読取り動
作について図７のフローチャートに従って説明する。

【００６６】まず、操作部１３の表示手段に「原稿をセ
ットしてください」というメッセージを表示し（Ｓ３０
１）、原稿がセットされると原稿ありと判断し（Ｓ３０
２）、イメージセンサ２をＯＮして（Ｓ３０３）、原稿
をイメージセンサ２の読取位置までフィードさせる（Ｓ
３０４）。

【００６７】次に、システムメモリ１８に記憶させてお
いた５ポイントのシェーディング比較用データとシェー
ディングメモリ８に記憶させておいたシェーディングデ
ータの同じポイントのデータを比較することにより、シ
ェーディングデータ破壊チェックを行う（Ｓ３０５）。
５ポイント中一つでも一致していないものがあったらシ
ェーディングデータが破壊されたものと判断し（Ｓ３０
６）、シェーディングメモリ８にシェーディンデータの
再登録を行わなければならない。

【００６８】Ｓ３０６でデータが破壊されていると判断
された場合は、まずシェーディングデータ再登録用にＳ
２０６で算出し、システムメモリ１８に記憶しておいた
平均値データが破壊されているかチェックする（Ｓ３０
７）。そして、この平均値データが破壊されていないと
判断された場合は（Ｓ３０８）、平均値データをシェー
ディングデータとしてシェーディングメモリに再登録す
る（Ｓ３１０）。また、Ｓ３０８において、平均値デー
タが破壊されていると判断した場合には、システムメモ
リ１８に記憶されている５ポイントのバックアップデー
タをシェーディングデータとしてシェーディングメモリ
に再登録する（Ｓ３０９）。

【００６９】以上のような再登録が完了すると、原稿の
画像データ読取りを開始する（Ｓ３１１）。イメージセ
ンサ２から読み取られた原稿の画像データは、サンプル
ホールド回路３，直流再生回路４，ＡＧＣ回路５，ＡＤ
Ｃ６で処理されデジタル画像信号データに変換され、シ
ェーディング補正回路７はこの原稿画像に対する１画素
ずつの画像信号データを、シェーディングメモリ８に保
持しておいた白基準１２に対する１画素ずつのシェーデ
ィングデータか、前述したＳ３０９、または、Ｓ３１０
により再登録されたシェーディングデータに対して、各
対応する画素ごとに正規化することにより各画素毎にシ
ェーディング補正された画像データが得られる。

【００７０】この画像データはＡＢＣ回路９によってＡ
ＢＣ制御され画像処理部１０で必要な画像処理が施さ
れ、ここで原稿画像に対する１ラインの画像データが得
られる。これを原稿移動させながら毎ライン繰り返すこ
とにより１ページの原稿の画像データ読取りが行われ、
読取りが終わると、イメージセンサ２をＯＦＦして（Ｓ
３１２）、原稿の排紙（Ｓ３１３）が行われ、原稿読取
り処理を終了する。

【００７１】以上説明したように、本発明によれば、一
回のプリスキャン動作によって得られたシェーディング
データをメモリに保持し、そのデータを永久に使用する
タイプの画像読み取り装置において、プリスキャン時
に、白基準原稿等を読み取って作成したシェーディング
データをメイン電源が停止しても消去されないシェーデ
ィングメモリに保持した後、そのシェーディングデータ
の平均値を算出し、メイン電源が停止しても消去されな
いシステムメモリに保持しておき、原稿画像読取り前
に、シェーディングデータを比較し、その結果シェーデ
ィングメモリに保持しておいたシェーディングデータが
破壊されている場合、そのままシェーディングデータを
使用したり、ＲＯＭ化されている固定データを使用する
のではなく、プリスキャン時にシステムメモリに保持し
ておいたシェーディングデータの平均値をシェーディン
グデータとして再登録、使用することで、イメージセン
サ毎の感度のばらつきに適応し、ハーフトーン画像にお
いて、’白抜け’、’ごましお’など読み取った画像の
品質の劣化を防ぎ、シェーディングデータが破壊された
場合でもより品質の高い画像を提供することを可能とし
た。

【００７２】さらに、シェーディングメモリに保持して
おいたシェーディングデータが破壊されている場合、前
記シェーディングデータの平均値が破壊されていないか
どうかのチェックを行い、破壊されていた場合には最終
手段として、ＲＯＭ化されている固定データをシェーデ
ィングデータとして再登録、使用することで、画質は低
下するが、実用レベルの品質を保つことを可能とする。

【００７３】

【表１】

【００７４】

【発明の効果】以上説明したように、本発明によれば、
メモリに記憶されているデータのバックアップデータを
とっておく場合に、各アドレスの信号線が、０，１の両
方の状態をとるようなアドレスのデータをバックアップ
するようにしたので、メモリのアドレスバスやメモリ内
のアドレス制御部のアドレス信号線に１本でも不具合が
ある場合に、これを検出することができる。また外来ノ
イズ等によりメモリの一部分のデータが破壊された場合
でも、データの不一致を確実に検出することができる。

【００７５】また、一連のデータを複数アドレスにわた
って記憶する第１のメモリと、前記第１のメモリのバッ
クアップデータを前記複数アドレスの数よりも少ない所
定のアドレスについて記憶する第２のメモリと、前記第
１のメモリに記憶されているデータと前記第２のメモリ
に記憶されているバックアップデータとを比較する比較
手段と、を備えるように構成したため、メモリ容量を減
少させた場合にも、確実にデータの不一致を確実に検出
することができる。

【図面の簡単な説明】

【図１】実施の形態における画像読取装置のブロック図
である。

【図２】シェーディングメモリのアドレスバスとデータ
バスを示す図である。

【図３】本実施の形態におけるシェーディングデータ登
録処理のフローチャートである。

【図４】イメージセンサと一致確認チェックポイントの
位置を示す図である。

【図５】本実施の形態における原稿読取り動作のフロー
チャートである。

【図６】本実施の形態におけるシェーディングデータ登
録処理のフローチャートである。

【図７】本実施の形態における原稿読取り処理のフロー
チャートである。

【図８】従来の画像読取装置のブロック図である。

【符号の説明】

８シェーディングメモリ１８システムメモリ

Claims

【特許請求の範囲】

【請求項１】一連のデータを複数アドレスにわたって
記憶する第１のメモリと、前記第１のメモリのバックアップデータを記憶する第２
のメモリと、前記第１のメモリに記憶されているデータと前記第２の
メモリに記憶されているバックアップデータとを比較す
る比較手段とを備え、前記第１のメモリのアドレスバスのアドレス信号線が
０，１の両方の状態をとるアドレスのデータを前記第２
のメモリにバックアップデータとして記憶するようにし
たことを特徴とする記憶データ確認装置。
【請求項２】請求項１において、前記第２のメモリは
前記第１のメモリに記憶されている複数アドレスのデー
タをバックアップデータとして記憶することを特徴とす
る記憶データ確認装置。
【請求項３】請求項２において、前記第１のメモリ
は、所定の信号を補正するための補正データを記憶する
ためのものであり、前記所定の信号を補正する前に前記
比較手段による比較を行なうように制御する制御手段を
備えることを特徴とする記憶データ確認装置。
【請求項４】請求項３において、前記所定の信号は画
像信号であることを特徴とする記憶データ確認装置。
【請求項５】請求項４において、前記第１のメモリ
は、シェーディング補正を行なうためのシェーディング
補正データを記憶することを特徴とする記憶データ確認
装置。
【請求項６】請求項１乃至５のいずれか１項におい
て、前記第１のメモリと前記第２のメモリに装置全体の
電力と独立して電力を供給する電力供給手段を備えたこ
とを特徴とする記憶データ確認装置。
【請求項７】一連のデータを複数アドレスにわたって
記憶する第１のメモリと、前記第１のメモリのバックアップデータを前記複数アド
レスの数よりも少ない所定のアドレスについて記憶する
第２のメモリと、前記第１のメモリに記憶されているデータと前記第２の
メモリに記憶されているバックアップデータとを比較す
る比較手段と、を備えたことを特徴とする記憶データ確
認装置。
【請求項８】請求項７において、前記第１のメモリ
は、所定の信号を補正するための補正データを記憶する
ためのものであり、前記所定の信号を補正する前に前記
比較手段による比較を行なうように制御する制御手段を
備えることを特徴とする記憶データ確認装置。
【請求項９】請求項７または８のいずれか１項におい
て、前記第２のメモリは、さらに前記一連のデータの平
均値を前記第２のメモリに記憶することを特徴とする記
憶データ確認装置。
【請求項１０】請求項９において、前記比較手段によ
る比較の結果、前記第１のメモリに記憶されたデータと
前記第２のメモリに記憶されたバックアップデータが一
致しない場合、前記制御手段は前記平均値を使用して前
記所定の信号の補正を行なうように制御することを特徴
とする記憶データ確認装置。
【請求項１１】請求項９において、前記比較手段によ
る比較の結果、前記第１のメモリに記憶されたデータと
前記第２のメモリに記憶されたバックアップデータが一
致しない場合に、前記制御手段は前記平均値が破壊され
ていないかどうかを確認し、破壊されていた場合は固定
データを使用して前記所定の信号の補正を行なうように
制御することを特徴とする記憶データ確認装置。
【請求項１２】請求項８において、前記所定の信号は
画像信号であることを特徴とする記憶データ確認装置。
【請求項１３】請求項１２において、前記第１のメモ
リは、シェーディング補正を行なうためのシェーディン
グ補正データを記憶することを特徴とする記憶データ確
認装置。
【請求項１４】請求項７乃至１３のいずれか１項にお
いて、前記第１のメモリと前記第２のメモリに装置全体
の電力と独立して電力を供給する電力供給手段を備えた
ことを特徴とする記憶データ確認装置。