JPS60165871A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は画像処理装置に係り、さらに詳細には読み取っ
た画像信号をシェーディング歪補正して出力する画像処
理装置に関する。

［従来技術］ 従来、ファクシミリ装置や複写機などの画像処理装置に
おける画像読み取り装置では、原稿画像は濃淡情報とし
て電気信号に変換され、この信号に基づいて後の各種の
画像処理が行なわれるようになっている。

原稿画像は、通常照明手段により照明され、その反射光
により光電変換が行なわれるので、光源の歪や発光量の
バラツキなどによりシェーディング歪が発生する。この
シェーディング歪の補正のために、従来では第１図に示
すような装置が用いられていた。

すなわち、従来の画像処理装置においては、原稿台１０
にスリッ）　ｌｏａが設けられており、このスリッ）１
０ａ上を読み取るべき原稿３が通過するようになってい
る。スリッ）ｌＯａの位置は読み取り位置に対応してお
り、この読み取り位置の上部には標準白色板などの基準
部材ｌが設けられている。

原稿３ないし、一様な反射率を有した基準部材ｌはスリ
ッ）１０ａを介して蛍光灯などから構成された光源５に
より照明され、その反射光はミラー７、レンズ１１を経
てたとえばＣＣＤセンサなどから構成された読み取り素
子１１上に結像される。

読み取り素子１１の読み出しタイミングは制御部１５に
より制御される、読み取られた画像データは読み取り素
子１１から一旦増幅器１３で増幅された後、Ａ／Ｄ変換
器１７でデジタルデータに変換され、ＲＡＭ、（ランダ
ムアクセスメモリ）１９に格納される。この格納の際、
ＲＡＭ１９のアドレス制御が読み出しタイミングに対応
して制御部１５により行なわれる。

光源５の両端部の光量不足などによりシェーディング歪
があると、基準部材ｌを走査した場合の増幅器１３の出
力は第２図（Ａ）に示すようになる。これをＡ／Ｄ変換
器１７によりデジタルデータに変換すると、第３図（Ａ
）に示すような複数ビットのデジタル信号が得られる。

このデータは第３図（Ａ）に示すようにＲＡＭＩ　９に
順に格納される。すなわち、このデータは読み取り系の
シェーディング歪データである。

一方、原稿３の読み取りは次のように行なわれる。この
とき原稿３が第２図（Ｂ）に示されるような一様な濃淡
の画像情報を有しているものとする。原稿３の画像は上
記と同様に読み取り素子１’　１により読み取られ増幅
器１３により増幅される。ＲＡＭ１９に格納されたシェ
ーディング歪データに基づいて増幅率を変化させながら
利得可変増幅器２１により増幅器１３の出力を増幅する
と、利得可変増幅器２１の出力に第３図ＣＢ）に示すよ
うな画像出力が得られる。

この手順を第３図（Ｃ）にフローチャートとして図示す
る。すなわち、まずステップＳ１において基準部材ｌを
走査して得たシェーディング歪の初期値をステップＳ２
でＲＡＭ１９に順に格納し、続いてステップＳ３でＲＡ
ＭＩ　９に格納されたシェーディング歪初期値に基づい
て画４８号のシェーディング歪補正を行なう。

このように従来では原稿を読み取る前に初期データとし
て基準部材を走査し、このデータによりシェーディング
歪を記憶し、一方、原稿読み取りの際にはこの初期デー
タに基づいて増幅率を変化させて歪のない画像出力を得
ている。

通常の使用においては上記の方法はなんら問題がないが
、たとえばファクシミリ装置などにおいて、原稿３を途
中から走査するような場合には、原稿３がスリットｌＯ
ａの読み取り位置にまで挿入されるので、基準部材１が
隠されてしまい、正しいシェーディング歪の初期値入力
が行なえない場合があった。

また、各画像読み取りなどの時点でシェーディング歪初
期値入力を行ない、ＲＡＭ内のシェーディング歪データ
を常時更新するようにし、正しいシェーディング歪の初
期値入力が行なえない場合のみデータの更新を行なわず
、ＲＡＭからシェーディング歪を読み出して用いる方式
も提案されている。

このような方式を採用した従来のファクシミリ装置にお
けるシェーディング歪補正の手順を第４図に示す。

第４図のステップＳ４ではマイクロスイッチやフォトイ
ンクラブタなどから構成した検出器により基準部材の位
置で原稿が検出されたか否かを判定する。原稿が検出さ
れない場合には正しい初期値入力が行なえるので、ステ
ップＳ５で読み取ったシェーディング歪を両方のＲＡＭ
に格納し、ＲＡＭ１９内のデータを更新する。

ステップＳ４で原稿が検出された場合には正しい初期値
入力が行なえないので、ステ・ンプＳ６でＲＡＭ１９に
格納されている最新のシェーディング歪データを基に画
信号のシェーディング歪補正を行なう。

このような従来方式によると、所定タイミングで必ずＲ
ＡＭの更新を行なわなければならず、処理時間がよけい
にかかるという欠点がある。

［目　的］ 本発明は以上の点に鑑みてなされたもので、簡単で安価
な構造により、常に正しいシェーディング歪補正が行な
える画像処理装置を提供することを目的とする。

［実施例］ 以下、図面に示す実施例に基づいて本発明の詳細な説明
する。

第５図に本発明を採用した画像処理装置の構造を示す。

第５図において、第１図と同一符号を伺した部材は前記
と同一ないし同様の部材であり、以下では詳細な説明は
省略する。

本発明ではＲＡＭ１９の他にＲＯＭ　（リードオンリメ
ンモリ）２２が設けられている。このＲＯＭ２２には照
明系の構造などの条件に応じて適宜定めた代表的なシェ
ーディング歪を予め固定記憶させておく。

さらにＲＯＭ２２は制御部１５が読み取り素子１１の動
作を制御する際のデコーダとしても用いられる。すなわ
ち、制御部１５は信号線２６を介してＲＯＭ２２内のデ
ータを順次読み出してシリアルデータに変換することな
どにより、読み取り素子１１の読み出し、およびリセッ
ト動作などのタイミング信号を形成する。

制御部１５はＲＡＭＩ　９ないＬＲＯＭ２２に７ドレス
を与え、格納されているシェーディング歪データをマル
チプレクサなどから構成した切り換え器２３に出力させ
る。そして、切り換え器２３を信号線２７を介して制御
し、ＲＡＭ１９かＲＯＭ２２のどちらかのシェーディン
グ歪データをＤ／Ａ変換器２４に出力させるよう構成さ
れている。

ここでは画信号の処理回路として従来の利得可変増幅器
２１に替えてコンパレータによる２値化回路が例示され
ている。

すなわち、切り換え器２３の出力はＤ／Ａ変換器２４で
アナログ電圧に変換され、その抵抗Ｒ１、Ｒ２による分
圧がコンパレータ２５の基準電圧とされる。コンパレー
タ２５のもう一方の入力には増幅器１３の出力信号が入
力されており、コンパレータ２５の比較出力が両信号出
力となっている。

正しいシェーディング歪の初期値入力が行なえる場合に
は第１図の従来構成におけるのと同様に基準部材ｌを走
査した画信号がＡ／Ｄ変換器１７でデジタル値に変換さ
れ、ＲＡＭ１９に格納される。

光源５の端部で光量不足がある場合の代表的なシェーデ
ィング歪は第６図（Ａ）のようになる。

ただし第６図（Ａ）はＲＡＭ１９に格納されるデジタル
化されたシェーディング歪データを示すものである。Ｒ
ＯＭ２２にはこの波形と同等なシェーディング歪データ
を予め格納しておく。

シェーディング歪補正処理を行なう場合には制御部１５
がＲＡＭ１９ないしＲＯＭ２２内のシェーディング歪デ
ータを読み取り素子１１の読み出し制御に同期してアド
レスして切り換え器２３に出力させ、切り換え器２３で
そのどちらかを選択し、Ｄ／Ａ変換器２４、抵抗Ｒ１、
Ｒ２を介してコンパレータ２５に基準電圧として与える
。

増幅器１３を介して読み取り素子１１から読み出されて
くる画信号はコンパレータ２５で比較され、コンパレー
タ２５の出力には白黒の２値化された画信号が出力され
る。このとき、コンパレータ２５の基準電圧がＲＡＭ１
９ないしＲＯＭ２２内のシェーディング歪データに応じ
て調節され、シェーディング歪補正が行なわれる。

たとえば余白の原稿３の画像を読み取り、第６図（Ａ）
のシェーディング歪データにより補正を行なうと、出力
画信号は第６図（Ｂ）に示すようになる。

続いて第７図にＲＡＭ１９、ＲＯＭ２２を使い分ける場
合の制御部１５の処理手順をフローチャート図として示
す。ここでは第５図のファクシミリ装置などにおいて原
稿３が基準部材１を隠してしまう可能性がある場合の制
御を例示する。

基準部材ｌの位置にはフォ］・インクラブタなとによる
公知の原稿検出器を設けておく。

第７図のステップＳＩＯでは基準部材１の位置に設けた
原稿検出器の出力を調べ、読み取り位置に原稿があるか
どうかを判定する。原稿３が存在する場合にはステップ
３１１に移行し、ない場合にはステップ３１２に移行す
る。

ステ・ンプＳ１１では正しい初期値入力が行なえないの
で、信号線２７を介して切り換え器２３を切り換えＲＯ
Ｍ２２内のデータを用いるようにする。

一方、ステ・ンプＳ１２では正しい初期値入力が可能な
ので切り換え器２３をＲＡＭ１９側に切り換え、ＲＡＭ
１９内のデータを用いるようにする。続いてステップＳ
１３では基準部材ｌを走査して読み取ったシェーディン
グ歪データをＡ／Ｄ変換器１７によりデジタル化してＲ
ＡＭ１９の所定領域に格納する。

そしてステップ３１４では原稿３の走査を行ない、その
出力を補正する。すなわち、上述したように、ＲＡＭ１
９ないしＲＯＭ２２から読み出したシェーディング歪デ
ータに基づき、コンパレータ２５で画信号の補正を行な
わせる。

以上のようにして、正しい初期値入力が行なえない場合
にはＲＯＭに格納した代表的なシェーディング歪を用い
てシェーディング歪補正を行なうことができる。この場
合ＲＯＭ内のデータは従来のように常時更新する必要が
なく、制御が簡単である。

また、本発明ではＲＯＭが読み取り素子のデコーダとし
ても併用されるので、ハードウェアを簡略化できる。こ
の場合デコード値がｌ’ｌｋＭにソフトウェアとして格
納されるので、従来のハードウェア的に構成したデコー
ダに比してデコード僅の変更か非常に容易になる、とい
う利点もある。

［効　果］ 以上の説明から明らかなように、本発明によれば、所定
のシェーディング歪データを格納する固定記憶手段を設
け、シェーディング歪入力が行なえない場合に前記固定
記憶手段内のシェーディング歪データに基づいてシェー
ディング歪補正を行なう構成を採用しているため、簡単
で安価な構成により正しい初期値入力を行なえない場合
にもシェーディング歪補正を行なえる優れた画像処理装
置を提供することができる。

【図面の簡単な説明】

第１図は従来の画像処理装置の構成を示すブロック図、
第２図＃（Ａ）、（Ｂ）は従来の画像処理装置のシェー
ディング歪補正動作を説明する線図、第３図（Ａ）、（
Ｂ）は従来の画像処理装置のシェーディング歪補正動作
を示す説明図、第３図（Ｃ）は従来の画像処理装置のシ
ェーディング歪動作における処理手順を示すフローチャ
ート図、第４図は従来のシェーディング歪補正処理の異
なった手順を示すフローチャート図、第５図は・本発明
の画像処理装置の構成を示すブロフク図、第６図（Ａ）
、（Ｂ）は本発明のシェーディング歪補正動作を説明す
る線図、第７図は第５図の制御部の処理手順の一実施例
を示すフローチャート図である。 ｌ・・・基準部材　３・・・原稿 ５・・・光源　１１・・・読み取り素子１３・・・増幅
器　１５・・・制御部 １７・・・Ａ／Ｄ変換器　１９・・・ＲＡＭ２２・・・
ＲＯＭ　２３・・・切り換え器２４・・・Ｄ／Ａ’＆換
器　２５・・・コンパレータ特許出願人　キャノン株式
会社 代理人　弁理士　加藤　ｉ　１　゛） 第１図 第２図 （Ａ） （Ｂ） 第３図 第４図 第５図 ６ 第６Ｎ （Ａ） （Ｂ） 第７図

Claims (2)

【特許請求の範囲】
1. （１）読み取り手段により読み取った画像信号をシェー
   ディング歪補正して出力する画像処理装置において、所
   定のシェーディング歪データを格納する固定記憶手段を
   設け、シェーディング歪入力が行なえない場合に前記固
   定記憶手段内のシェーディング歪データに基づいて画像
   信号のシェーディング歪補正を行なうことを特徴とする
   画像処理装置。
2. （２）前記固定記憶手段が前記読み取り手段の制御用デ
   コーダとして用いられることを特徴とする特許請求の範
   囲第１項に記載の画像処理装置。