JPS62175067A - 画像読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、画像読取装置に関する。

［従来の技術］ 従来の画像読取装置は、光源としてたとえば、蛍光灯を
使用している。その蛍光灯を使用すると、蛍光灯中央と
両端とでは、光量に差が出る場合がある。また、光学系
の中にレンズを使用すると、ｃｏｓ’　０則等によって
、同辺光量が低下する。

これらの光量分布を補正するために、機械的シェーディ
ング（周辺の光量を多く通過させる操作）および電気的
シェーディング（ビデオ信号を二値化するときに、上記
蛍光灯の出力に従って基準電圧を変える操作）が採用さ
れている。

上記機械的シェーディングは、蛍光灯と被写体との間、
または、被写体とレンズとの間に、第５図に示すような
シェーディング板を設け、周辺光量を中央の光量よりも
多く通すようにしている。

これによって、蛍光灯またはレンズによる光量の分布を
補正している。

次に、電気的シェーディングについての説明を行なう。

第６図（ａ）は、１ライン分のビデオ信号の波形（直流
再生した後の波形）と、電気的シェーディングを行なわ
ない場合のスライスレベルとを示す図である。

スライスレベルとしては、たとえば、ビデオ信号波形の
ピーク電圧の６割程度を考え、有効読取幅は図示した長
さであるとする。この場合１区間（ア）において、実際
は白信号であるが、黒信号であると判断される。

第６図（ｂ）は、■ライフ分のビデオ信号の波形（直流
再生した後の波形）と、’′ＩｒＬ気的シェーディング
を行なったスライスレベルとを示す図である。

電気的シェーディングを行なう場合、画像が読取位置に
くる前に、基準白板を読取り、この読取ったビデオ信号
をメモリに記憶する。そして、現在のビデオ信号波形の
ピーク電圧の６割程度のレベルで、上記メモリに記憶し
た信号波形（基準白板に応じた信号波形）を再現し、こ
れをスライスレベルとする。これによって、ビデオ信号
波形の特性を考慮して、ビデオ信号波形を二値化するこ
とができる。

そして、読取位置の手前に原稿がセットされている場合
、原稿が読取位置にかかる手前において、基準となる全
白信号（基準白板に応じたビデオ信号）を読取り（この
読取りを以下、「ブリスキャン」という）、現在の光量
分布に応じたビデオ信号波形をＲＡＭ等に記憶する。そ
して、この記憶したビデオ信号波形を基準にして、スラ
イスレベルを決定する。

原稿が読取位置の手前にセットされている状態を、第７
図（Ｃ）に図示しである。この図において、ブリスキャ
ンを行なうときに使用する基準白板１の斜線部側の面が
白くなっている。なお、符号２は蛍光灯であり、符号３
は原稿である。また、複数ページの原稿がセットされて
いる場合、各ページを読み終る毎に、上記ブリスキャン
を繰り返す。

ところで、第７図（ｂ）に示すように、原稿３が読取位
置を越えて挿入されている場合、ブリスキャンを行なう
ことはできない、このため、余白のビデオ信号を得るこ
とができない。したがって、予め記憶したビデオ波形を
基準にして、スライスレベルを決定する。予め記憶した
ビデオ信号波形は、たとえばＲＯＭあるいはパフテリバ
ックアップされたＲＡＭに記憶しである。

したがって、従来の読取装置において、原稿が読取位置
の手前にセットされている場合にブリスキャンを行ない
、原稿が読取位置を越えて挿入されている場合に、ブリ
スキャンをせずに、既に記憶されているビデオ信号波形
を基準にして、スライスレベルを決定する。

しかし、原稿が読取位置を越えて挿入されるケースは非
常に稀である。この稀なケースのために、ＲＯＭまたは
バフテリバンクアップされたＲＡＭを装着し、ビデオ信
号波形を記憶しておくことは、コスト的、基板スペース
の点から経済的ではないという問題がある。

［発明の目的］ 本発明は、上記従来装置の問題点に着目してなされたも
ので、シェーディングを行なう画像読取装置において、
コスト的または基板スペースの点から経済的な画像読取
装置を提供することを目的とするものである。

［発明の実施例］ 第１図は、本発明の一実施例の説明図である。

この図において、蛍光灯ｚＯと、ブリスキャンを行なう
ときに使用する基準白板２２と、原稿２４と、原稿２４
がセットされているか否かを検出するドキュメントセン
サ２６と、原稿２４の先端を検出するドキュメントエツ
ジセンサ２８と、反射ミラー３０と、シェーディング板
３２と、レンズ３４と、Ｃ０Ｄ３６とが設けられている
。

ドキュメントセンサ２６は、原稿２４がセットされてい
ないときには、レベル「Ｏ」の信号を出力し、原稿２４
がセットされているときには、レベル「１」の信号を出
力する。ドキュメントエツジセンサ２８は、その上に原
稿２４がセットされている（いない）ときには、レベル
「０」　（レベル「ｌ」）の信号を出力するものである
。

通常、ドキュメントセンサ２６によって原稿２４が原稿
台にセットされているか否かを検出し、その原稿２４が
ドキュメントエツジセンサ２８にかかるまでフィードす
る。そして、ブリスキャンを行なう。その後、ドキュメ
ントエツジセンサ２８から読取位置までの距離は既知で
あるので、その長さに相当する分だけ原稿２４をフィー
ドし、読取動作を開始する。

なお、最初から、センサ２６，２Ｂに原稿２４がセット
されているときには、原稿２４がどこまで挿入されてい
るか分からないので、読取位１首に原稿２４がセットさ
れていてブリスキャンを行なえないと判断する。また、
Ｃ０Ｄ３６の代りに、他のイメージセンサを使用しても
よい。

第２図は、本発明の一実施例を示すブロック図である。

タイミング回路４２は、転送パルス、シフトパルス、リ
セットパルス、サンプリングパルス、暗時出力が出てい
る間アクティブとなる直流再生用信号、ＲＡＭのアドレ
スを指定するアドレス信号を出力する回路である。

駆動回路４４は、Ｃ２ＭＯ３あるいはＴＴＩ、のレベル
で作ったパルスを、Ｃ０Ｄ３６が駆動できるレベルに変
換し、ＣＣＤ３６にパルスを供給する回路である。

サンプル＆ホールド回路４８は、増幅回路４６が画像信
号（光信号）以外の信号、たとえば、リセット信号、暗
示出力信号を出力するので、画像信号が出力されている
タイミングで、データをサンプルし、ホールドし、アナ
ログの光信号成分のみを出力するものである。

直流再生回路５０は、直流成分を補正し、暗時出力レベ
ルがグラウンドにくるようにする回路である。また、増
幅回路４６と、ピークホールド回路５２と、シェーディ
ング補正回路５４とが設けられている。

次に、ブリスキャン動作と、ビデオ信号波形をＲＡＭ６
２に記憶する動作について説明する。

上記ＲＡＭ６２は、スタンバイ電源で記憶可能なもので
あり、余白信号のビデオ信号波形を再現するデータが蓄
えられている。

原稿がたとえばＡ３サイズであり、８ライン／ｍｍで読
取る場合、２５９２画素のＣＣＤが必要である。その各
画素に対し、８ビツトの・データを格納できれば、各画
素に対して、２５６通りのレベルを設定することができ
る。上記実施例においては、ピーク電圧に基づいて、所
定の時定数の充電、放電を繰り返すことによって、余白
信号のビデオ信号波形を再現する。この場合、ＲＡＭ６
２は、２５９２Ｘ１ビツトの容量を有するものであれば
よい。

上記余白信号のビデオ信号波形を記録する場合、まず、
制御回路７２からシェーディング補正回路５４に向かう
信号をレベル「１」にセットする。すなわち、Ｎ０ＮＳ
ＨＤ＝０にして、シェーディング補正を行なうモードに
セントする。そして、制御回路７２からリレー回路６０
に向けてブリスキャン開始パルスを発生する。これによ
って、リレー回路６０は、まず、レベル「１」の信号を
出力する。

そして、タイミング回路４２がシフトパルスを２個発生
したときに、リレー回路６０が「０」を出力する。ここ
で、リレー回路６０がｒＯＪを出力すると、全白のビデ
オ信号波形を再現するデータがＲＡＭ６２から出力され
る。また、リレー回路６０がｒｌＪを出力すると、余白
のビデオ信号波形を再現するデータを、ＲＡＭ６２が入
力する。また、制御回路７２からシェーディング補正回
路５４に向かう信号が「０」を出力すると（ＮＯＮＳＨ
Ｄ＝　１になると）、ブリスキャンを行なうことはでき
ない。

制御回路７２からブリスキャンパルスが発生し、タイミ
ング回路４２からシフトパルスが発生した後、次のシフ
トパルスが発生するまでの間のデータ（つまり、電圧比
較回路５８の出力信号）をＲＡＭ６２が入力する。

シェーディング補正回路５２は、ラインの先頭において
、グランドレベルの信号を出力している。つまり、ライ
ンの先頭においては、タイミング回路４２から出力され
る基準電圧によって、グランドレベルの信号が出力され
る。電圧比較回路５８は、直流再生回路５０の出力信号
のレベルが、シェーディング補正回路５４の出力信号の
レベルよりも大きい場合に、レベル「０」の信号を出力
する。このときに、シェーディング補正回路５４は、充
電動作を行なうとともに、ＲＡＭ６２がそのデータｒＯ
Ｊを記憶αする。

ここで、マルチプレクサ６４は、リレー回路６０の出力
信号のレベルが「０」であるときに。

ＲＡＭ６２の出力信号を出力し、リレー回路６０の出力
信号のレベルが「ｌ」であるときに、電圧比較回路５０
の出力信号を出力するものである。

なお、現在は、マルチプレクサ回路６４は、電圧比較回
路５８の出力信号が出力されている。以後、同様の動作
を行ない、ＲＡＭ６２は、全白のビデオ信号波形を再現
するデータを格納する。

第３図は、プリスキャン時の直流再生波形と、ＲＡＭ６
２に記憶される波形とを示す図である。

第６図において、たとえば（ア）のポイントにおいては
、直流再生回路５０の出力信号（破線で示す信号）が、
シェーディング補正回路５４の出力信号よりも大きいの
で、ＦＩＡＭ６２には、ｒＯＪのデータが記憶されると
ともに、マルチプレクサ６４がレベル「Ｏ」の信号を出
力するので、シェーディング補正回路５４が充電動作を
行なう。

一方、たとえば（イ）のポイントにおいては、直流再生
回路５０の出力信号が、シェーディング補正回路５４の
出力信号よりも小さいので、ＲＡＭ６２はレベル「１」
のデータを記憶するとともに、マルチプレクサ回路６４
がレベル「１」の信号を出力するので、シェーディング
補正回路５４が放電動作を行なう。

ここで、たとえば、Ａ３原稿のビット数は、２５９２ビ
ツトであるので、そのうちのどの位置に対して「０」　
（すなわち、充電動作を行なう）か、ｒｌ」　（すなわ
ち、放電動作を行なう）かを、ＲＡＭ６２は記憶する必
要がある。ビット数をカウントするアドレスデータは、
タイミング回路４２が出力する。

次に、ＲＡＭ６２に蓄えられたデータを出力し、プリン
スキャンするときに記憶した余白信号波形の相似波形を
シェーディング補正回路５４が出力する方法について述
べる。なお、ここでは、今読取っている画像のピーク値
を考えているために、ピーク値は変動する。

まず、制御回路７２がリレー回路６０に対してレベル「
１」の信号を出力し、電気的シェーディングを行なうモ
ードにセットする。そして、リレー回路６０がレベル「
０」の信号を出力するために、マルチプレクサ回路６４
は、ＲＡＭ６２の出力信号を出力する。そして、１ライ
ンの各ビットに対応し、データ「０」、データ「１」が
出力される。このときに、シェーディング補正回路５４
は、マルチプレクサ回路６４の出力信号に従って、充放
電を行なうので、シェーディング補正回路５４は、ブリ
スキャン時に記憶した余白信号波形の相似波形を出力す
ることが可能になる。すなわち、電気的シェーディング
が可能になる。

こ□こで、制御回路７２からリレー回路６０に向かう信
号のレベルが「０」の場合、電気的シェーディングは行
なわれない。すなわち、この場合。

充電動作のみを常に行なう。

なお、分圧回路５６は、シェーディング補正回路５４の
出力信号の６割程度の信号を出力し、この出力信号を、
スライスレベルとするものである。

電圧比較回路６６は、直流再生回路５０が出力する直流
再生後のビデオ信号波形と、分圧回路５６が出力するス
ライスレベルとを入力し、二値化を行なう回路である。

直流再生回路５０の出力信号のレベルが、分圧回路５６
の信号レベルよりも大きいとき、すなわち、白信号であ
るときには、電圧比較回路６６はレベル「０」の信号を
出力する。逆に、直流再生回路５０の出力信号のレベル
が分圧回路５６の信号レベルよりも小さいとき、すなわ
ち黒信号であるときには、電圧比較回路６６は、レベル
「１」の信号を出力する。

信号処理回路６８は、電圧比較回路６６か出力する二値
化された信号に対して、各種の信号処理を行なう回路で
ある。

制御回路７２は、記憶媒体にシェーディング補正を行な
う信号波形が記憶されているときに、機械的シェーディ
ングと電気的シェーディングとの両方を行ない、記憶媒
体にシェーディング補正を行なう信号波形が記憶されて
いないときには、機械的シェーディングのみを行ないな
がら、被写体の画像情報を読取るＭ制御を行なう回路で
ある。

第７図は、制御回路７２の制ｇ９動作を示すフローチャ
ートである。

まず、制御回路７２は、スタンバイ電源で動作する。こ
のために、上記フローチャートを開始するのは、メイン
電源およびスタンバイ電源がオフ状態になったときであ
る。

メイン電源、スタンバイ電源がオフ状態からオン状態に
なると、ＲＡＭ６２にはシェーディング補正を行なうデ
ータが格納されていないので、５ＨＤＥＮＤ　（シェー
ディングエント）というフラグに「０」をセットする（
３８２）、そして、たとえばオペレーション部から、読
取動作が選択されると（５８４）、原稿が存在するか否
かが判断される（Ｓ８５）。

原稿が存在しない場合、エラー処理（３８８）を行なっ
た後に、Ｓ８４に戻る。原稿がある場合は、ドキュメン
トエツジセンサ２８の上に原稿がセットされているか否
かを判断する（Ｓ　９０）。

ドキュメントエツジセンサ２８に原稿がセットされてい
ないときは、ドキュメントニー２ジセンサ２８まで原稿
の頭出しを行ない（Ｓ９２）、　　ドキュメントエツジ
センサ２８まで頭出しが終了したときに、制御回路７？
からシェーディング補正回路５４に向かう信号のレベル
を「１」にセットしくＮ０ＮＳＨＤ＝Ｏにセットし）、
電気的シェーディングを行なうモードにセットする。こ
のときは機械的シェーディングも行なう。

そして、リレー回路６０にプリスキャンパルスを送りプ
リスキャンを行なう、なお、蛍光灯の予熱は、所定時間
行ない、その後、蛍光灯を点灯してから、所定時間経過
した後に、プリスキャンを行なうのは勿論である。

また、プリスキャン動作を行なった後に、５ＨＤＥＮＤ
フラグをｒｌＪにセットし、読取動作の完了を待つ（ｓ
　ｉ　ｏ　ｏ）。その読取動作が完了すると、Ｓ８４に
戻る。

ドキュメントエツジセンサ２８に原稿がセットされてい
るときは（Ｓ９０）、プリスキャンを行なわず、５ＨＤ
ＥＮＤフラグが「０」であるとき（すなわち、ＲＡＭ６
２にシェーディング補正を行なうデータが格納されてい
ないとき）は（Ｓ　１０２）、５ＨＤＥＮＤフラグを「
１」にセットする。逆に、シェーディング補正を行なう
データが、ＲＡＭ６２に格納されているときは、５ＨＤ
ＥＮＤフラグを「０」にセットする。

５１０４において、制御回路７２かもリレー回路６０に
向かう信号としてレベル「０」のみを出力しくＮ０ＮＳ
ＨＤ＝　１にセットし）、電気的シェーディングは行な
わず、機械的シェーディングのみを行なう。

また、３１０６においては、制御回路７２からリレー回
路６０に向かう信号として、レベルｒｌｊのみを出力し
くＮ０ＮＳＨＤ＝０にセットし）、電気的シェーディン
グおよび機械的シェーディングを行なう。

上記実施例において、原稿が読取位置を越えて挿入され
る非常に稀なケース（上記実施例においては、それに加
えて、メイン電源がオフ状態からオン状態となる動作が
行なわれるという条件も加わる）のために、ＲＯＭまた
はバッテリバックアップ回路を有するという必要性を排
除したので。

画像読取装置が経済的なものとなる。

なお、機械的シェーディングのみで画像の読取を行なっ
たとしても、常温であれば満足できる画像を得ることが
できる。

上記実施例においては、シェーディング波形を記憶する
ＲＡＭ６２を、スタンバイ電源で記憶可能としたが、そ
のＲＡＭ６２をメイン電源でのみ記憶可能とするように
してもよい。

［発明の効果〕 本発明によれば、シェーディングを行なう画像読取装置
において、コスト的または基板スペースの点から経済的
であるという効果を有する。

【図面の簡単な説明】

第１図は、本発明の一実施例の説明図である。 第２図は、上記実施例を示すブロック図である。 第３図は、上記実施例において、ブリスキャン時の直流
再生波形とＲＡＭに記憶される波形とを示す図である。 第４図は、上記実施例の動作を示すフローチャートであ
る。 第５図は、機械的にシェーディングを行なうときに使用
するシェーディング板の一般的なものを示す図である。 第６図は、従来例において、ビデオ信号波形とスライス
レベルとの関係を示す図である。 第７図は、上記従来例における原稿と読取位置との位置
関係を示す図である。 ２２・・・基準白板、 ２４・・・原稿、 ３６・・・ＣＣＤ。 ３２・・・シェーディング板。 ５４・・・シェーディング補正回路、 ５６・・・分圧回路。 ７２・・・制御回路。 特許出願人　　キャノン株式会社 シェーテ身ン２−不え 第６図 駒Ｚ／７址オえ暢

Claims (1)

【特許請求の範囲】
1. シェーディング補正に必要なビデオ信号波形が所定記憶
   媒体に記憶されているときに、機械的シェーディングと
   電気的シェーディングとを行ない、前記ビデオ信号波形
   が前記記憶媒体に記憶されていないときには、前記機械
   的シェーディングのみを行なうことを特徴とする画像読
   取装置。