JP2732566B2 - 画像読取装置 - Google Patents
画像読取装置Info
- Publication number
- JP2732566B2 JP2732566B2 JP61192129A JP19212986A JP2732566B2 JP 2732566 B2 JP2732566 B2 JP 2732566B2 JP 61192129 A JP61192129 A JP 61192129A JP 19212986 A JP19212986 A JP 19212986A JP 2732566 B2 JP2732566 B2 JP 2732566B2
- Authority
- JP
- Japan
- Prior art keywords
- document
- reading
- signal
- output
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Optical Systems Of Projection Type Copiers (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電気的シェーディング補正を行う機能を有
する画像読取装置に関するものである。 〔従来の技術〕 従来の画像読取装置は、シェーディング補正用の読取
白地の全白波形の記憶が可能であるが、一度、電源がオ
フになると、記憶していた読取白地の全白波形はきえて
しまう。そして、その後、電源がオンとなって読取動作
を行う時、再度プリスキャン（読取白地の全白波形を記
憶する）を行い、そして電気的シェーディング補正を行
う。すなわち、読取白地の全白波形をもとにしてスライ
スレベルを決定する。 〔発明が解決しようとする問題点〕 しかし、実際に読取動作を行う時、例えば、読取位置
に原稿がセットされている時には、読取白地に代って原
稿がプリスキャンされていまい、全白波形が得られず、
電気的シェーディング補正は行えなかった。 そこで、本発明の目的は、以上のような問題を解消
し、シェーディング補正を行うために必要な基準データ
を記憶可能な画像読取装置において、原稿が読取位置に
セットされていても、適切にシェーディング補正を行う
ことができる画像読取装置を提供することにある。 このような目的を達成するため、本発明は、原稿読取
位置にある原稿を読み取る読取手段と、前記原稿読取位
置に原稿を供給するための供給位置に原稿がセットされ
ているかどうかを検出する第１の検出手段と、前記第１
の検出手段と前記原稿読取位置との間の位置に原稿の先
端があるかどうかを検出する第２の検出手段と、前記読
取位置に設けられた基準濃度を有する基準濃度部と、前
記読取手段が前記基準濃度部を読み取ることにより得ら
れる基準データを記憶する記憶手段と、前記記憶手段に
記憶された前記基準データに基づいて前記読取手段が前
記原稿読取位置にある原稿を読み取ることによって得ら
れた原稿画像データのシェーディング補正を行う補正手
段と、（１）原稿の読み取りが指示され、前記第１の検
出手段により前記供給位置に原稿がセットされているこ
とが検出され、さらに前記第２の検出手段により前記原
稿の先端が検出されていない場合に、前記第２の検出手
段により前記原稿の先端が検出されるまで当該原稿を移
動させ、前記読取手段によって前記基準濃度部を読み取
らせ、当該読み取りによって得られた基準データを前記
記憶手段に記憶するように制御し、（２）原稿の読み取
りが指示され、前記第１の検出手段により前記供給位置
に原稿がセットされていることが検出され、前記第２の
検出手段により前記原稿の先端が検出され、さらに前記
記憶手段に前記基準データが記憶されている場合に、当
該記憶手段に記憶されている基準データを用いて前記補
正手段がシェーディング補正を行うように制御し、
（３）原稿の読み取りが指示され、前記第１の検出手段
により前記供給位置に原稿がセットされていることが検
出され、前記第２の検出手段により前記原稿の先端が検
出され、さらに前記記憶手段に前記基準データが記憶さ
れていない場合に、前記補正手段がシェーディング補正
を行なわないように制御し、（４）原稿の読み取りが指
示されず、且つ、前記第２の検出手段により原稿の先端
が検出されていない場合に、前記読取手段によって前記
基準濃度部を読み取らせ、当該読み取りによって得られ
た基準データを前記記憶手段に記憶するように制御する
制御手段と、を有することを特徴とする。 ［作用］ 本発明によれば、原稿読取前であって基準濃度部が読
み取り可能なときは当該基準濃度部を読み取って得られ
た基準データを記憶しておき、原稿読取時に基準濃度部
が読み取れなくても、予め記憶しておいた基準データに
基づいて画像データのシェーディング補正を行う。 〔実施例〕 以下、図面に示す実施例に基づいて本発明を詳細に説
明する。 本実施例においては、電源としてスタンバイ電源を考
える。第１図は、本発明における画像読取装置の一実施
例を示す説明図である。 第１図において、１はプリスキャンを行う時に使用す
る基準の白板であり、基準白板１の斜線部側の面は白く
なっている。２は蛍光灯、３は原稿、４は、原稿の先端
を検出するドキュメントエッジセンサ（以下DESと言
う）、５は原稿がセットされているか否かを検出するド
キュメントセンサ（以下DSという）、６は反射ミラー、
７は蛍光灯、レンズの光量分布のバラツキを機械的に補
正するシェーディング板、８はレンズ、９はイメージセ
ンサであり、本実施例においてはCCDを考える。CCDの出
力信号は、信号線9aに出力される。 DES4の上に原稿がセットされていない場合には、信号
線4aには信号レベル「０」の信号を出力し、DES4の上に
原稿がセットされている場合には、信号線4aに信号レベ
ル「１」の信号を出力する。DS5の上に原稿がセットさ
れていない場合には、信号線5aに信号レベル「０」の信
号を出力し、DS5の上に原稿がセットされている場合に
は、信号線5aに信号レベル「１」の信号を出力する。 読取動作を開始する場合は、以下に述べるように制御
が行われる。 通常DS5により原稿が原稿台にセットされているか否
かを検出する。そして、原稿台に原稿がセットされてい
る場合、原稿をDES4にかかるまでフィードする。そし
て、プリスキャン動作が行われる。その後、DES4から、
読取位置までの距離は既知であるので、その長さに相当
する分、原稿をフィードし、読取動作を開始する。ここ
では、DES4に原稿がかかった時、プリスキャン動作する
ことを考えているが、DES4に原稿がかかった後、ある一
定長、原稿をフィードしてからプリスキャン動作を行っ
てもよい。 また、最初にDS5の上にも、DES4の上にも原稿がセッ
トされている場合は、原稿がどこまで、挿入されている
かわからないので、読取位置に原稿がセットされてい
て、プリスキャンを行えないと判断する。 また、スタンバイ電源がオフ状態からオン状態になっ
た時、原稿台に原稿がセットされていない、すなわち、
DES4の上に原稿がセットされていない時は、プリスキャ
ン動作を行う。 第２図は本発明における画像読取装置の一実施例を示
すブロック図である。第２図において、DES4、DS5、イ
メージセンサ９は、第１図と同一符号にしてある。 10は、各種のタイミングパルスを発生するタイミング
回路、11はC2MOSあるいはTTLのレベルで作ったパルスを
CCDが駆動できるレベルに変換し、CCDにパルスを供給す
る駆動回路、12は、CCD出力のゲインをかせぐ増幅回
路、13はサンプルホールド回路、14は信号線13aに出力
されている信号の直流成分を補正し、暗時出力信号レベ
ルがグランドにくるようにする直流再生回路、15は、信
号線14aに出力されている波形のピーク値をホールドす
るピークホールド回路、16は、シェーディング補正回
路、17は、電圧比較回路、18は遅延回路、19はRAM、20
はマルチプレクサ回路、21は分圧回路、22は、電圧比較
回路、23は信号処理回路、24は制御回路である。 タイミング回路10は、信号線10aに転送パルスφ１、
φ２、シフトパルスSH、リセットパルスRS、サンプリン
グパルス▲▼、暗時出力信号がでている間、アクテ
ィブとなる直流再生用信号▲▼、RAMのアドレ
スを指定するアドレス信号を出力する。サンプルホール
ド回路13は、信号線12aに出力されている信号には、画
信号（光信号）以外の信号、例えば、リセット信号、暗
時出力信号が出力されているので、画信号（光信号）が
出力されているタイミングで、データをサンプルして、
ホールドするための回路である。そして、信号線13aに
は、アナログの光信号成分のみが出力される。 次に第２図により、各部の動作説明に入るが、まず、
プリスキャン動作を行い、ビデオ波形をRAM19に記憶す
る方法について説明する。 このRAM19はスタンバイ電源で記憶可能なものであ
る。このRAM19にたくわえられるデータは、全白信号の
ビデオ波形を再現できるものでなくてはならない。例え
ば、原稿がA3サイズの場合、１ミリ当り８本で読みとる
場合には、2592ビットのCCDが必要である。その各ビッ
トに対し８ビットのデータを格納できれば、各ビットに
対し、256通りのレベルを設定できる。本実施例におい
ては、ピーク電圧を基にして、ある時定数の充電、放電
を繰り返すことにより、全白信号のビデオ波形を再現す
ることを考えると、この場合、2592×１ビットのRAMが
あればよい。 全白信号のビデオ波形を記憶する場合には、まず、信
号線24bに信号レベル「１」の信号、すなわち、NONSHD
＝０にして、シェーディング補正を行うモードにセット
する。そして信号線24aにプリスキャン開始パルス▲
▼を発生する。そうすると、遅延回路18は、ま
ず、信号線18aに信号レベル「１」の信号を出力する。 信号線10aに、SHパルスが２個発生した時、信号線18a
に信号レベル「０」の信号を出力する。ここで、信号線
18aに出力されている信号が「０」であるときは、RAM19
から全白のビデオ波形を再現するためのデータが出力さ
れる。また、信号線18aに出力されている信号が１であ
る時は、RAM19が全白のビデオ波形を再現するためのデ
ータを入力する。また、信号線24bに信号レベル「０」
の信号が出力、すなわち、NONSHD＝１の時には、プリス
キャンを行うことはできない。 プリスキャン開始パルス▲▼を発生し、SH
パルスが発生した後、次にSHパルスが発生するまでの間
のデータ（信号線17aに出力されている）をRAM19は入力
する。 信号線14aには、直流再生をした後のビデオ波形、信
号線16aには、ラインの先頭においては、▲▼
により、グランドレベルの信号が出力されている。そし
て、信号線15aには、ピークホールドされた信号が出力
されている。電圧比較回路17は、信号線14aに出力され
ている信号と信号線16aに出力されている信号を入力
し、信号線14aに出力されている信号レベルが信号線16a
に出力されている信号レベルより大きい時は、信号線17
aに信号レベル「０」の信号を出力する。この「０」と
いう信号が信号線20aに出力されると、シェーディング
補正回路16は、充電動作を行う。またRAM19もこのデー
タ「０」の記憶を行う。ここで、マルチプレクサ回路20
は、信号線18aの信号を入力し、信号レベルが「０」で
ある時は、信号線19aの信号を信号線20aに出力し、信号
線18aの信号レベルが「１」である時は、信号線17aの信
号を信号線20aに出力する。現在は、信号線20aには、信
号線17aの信号が出力されている。以後、同様の動作を
行いスタンバイ電源で記憶可能なRAM19は、全白のビデ
オ波形を再現するデータを格納する。 第３図は、プリスキャンする場合の直流再生波形とRA
M19に記憶される波形の説明図である。第３図におい
て、例えば、（ア）のポイントにおいては、信号線14a
に出力されている信号が信号線16aに出力されている信
号よりも大きいので、RAM19には「０」というデータが
記憶されるとともに、信号線20aにも、信号レベル
「０」の信号が出力されて充電動作が行われる。一方、
例えば、（イ）のポイントにおいては、信号線14aに出
力されている信号が、信号線16aに出力されている信号
よりも小さいので、RAM19には、「１」というデータが
記憶されるとともに、信号線20aにも信号レベル「１」
の信号が出力されて放電動作が行われる。 ここで、例えば、A3原稿のビット数は2592ビットであ
るので、そのどの位置に対して「０」（すなわち、充電
動作を行う）か「１」（すなわち、放電動作を行う）か
をRAM19は記憶する必要がある。このアドレスデータ
は、信号線10aに出力されている。 次に、RAM19にたくわえられたデータを出力し、プリ
スキャンする場合に記憶した全白波形の相似波形（ここ
では、今、読取っている画像のピーク値を考えているた
め、ピーク値は変動する）を信号線16aに出力する方法
について述べる。 この場合には、まず、信号線24bに信号レベル「１」
の信号を出力し、（NONSHD＝０）電気的シェーディング
補正を行うモードにセッとする。そして信号線18aに
は、信号レベル「０」の信号が出力されるため、マルチ
プレクサ回路20の出力、信号線20aには、信号線19aの信
号が出力される。そして、１ラインの各ビットに対応
し、データ「０」、「１」が出力される。そして、その
場合に、シェーディング補正回路16は、信号線20aに出
力されている信号に従って充電を行うので、信号線16a
には、プリスキャンの場合に記憶した全白波形の相似波
形を出力することが可能になる。すなわち、電気的シェ
ーディング補正が可能になる。 ここで、信号線24bに信号レベル「０」の信号が出力
（NONSHD＝１）されている時には、電気的シェーディン
グ補正は行わない。具体的には、常に充電動作のみを行
う。 さらに、分圧回路21は、信号線16aに出力されている
信号レベルの６割程度のレベルの信号を信号線21aに出
力し、それによりスライスレベルを作成する。 電圧比較回路22は、信号線14aに出力されている直流
再生した後のビデオ波形と、信号線21aに出力されてい
る電気的シェーディング補正を行ったスライスレベルと
を入力し、２値化を行う回路である。 信号線14aの信号レベルが、信号線21aの信号レベルよ
り大きい、すなわち、白信号であるときは、信号線22a
には、信号レベル「０」の信号が出力される。また、信
号線14aの信号レベルが、信号線21aの信号レベルより小
さい、すなわち、黒信号である時は、信号線22aには、
信号レベル「１」の信号が出力される。 信号処理回路23は、信号線22aに出力されている２値
化された信号を入力し、各種の信号処理を行う回路であ
る。 制御回路24は、第１の電源、すなわちスタンバイ電源
がオフ状態からオン状態になった時、読取位置に原稿が
セットされていなければ、プリスキャンを行い読取白地
の全白波形を記憶する制御を行う回路である。 この制御回路24は、第１の電源、すなわち、スタンバ
イ電源で動作する構成にしてある。すなわち、スタンバ
イ電源が、オフ状態からオン状態になった場合に、この
制御回路24は、第４図に示す始め（ステップS30）から
制御を開始するものである。 第４図は、制御回路24の制御の流れ図である。 第４図において、まず、ステップS30で制御が開始さ
れる。 ステップS32においては、スタンバイ電源がオフ状態
からオン状態になったので、RAM19には、シェーディン
グ補正を行うためのデータが格納されていないので、SH
DEND（シェーディング エンド）というフラグに「０」
をセットする。 ステップS34においては、例えば、オペレーション部
より、読取動作が選択されたかどうかが判断される。読
取動作が選択されていないとステップS36に進む。読取
動作が選択されると、ステップS44に進む。 ステップS36においては、DES4の上に原稿がセットさ
れているかどうかが判断される。DES4の上に原稿がセッ
トされている場合は、ステップS34に進む。DES4の上に
原稿がセットされていない場合は、ステップS38に進
む。 ステップS38においては、信号線24bに信号レベル
「１」の信号を出力（NONSHD＝０にセット）し、電気的
シェーディング補正を行うモードにセットする。 ステップS40においては、信号線24aに▲▼
パルスを発生し、プリスキャンを行う。ここでは、蛍光
灯の予熱は、所定時間行い、その後、蛍光灯を点灯して
から、所定時間経過してプリスキャンを行うようにして
いる。 ステップS42においては、プリスキャン動作を行った
ので、SHDENDフラグに「１」をセットする。 ステップS44においては、原稿があるか否かが判断さ
れる。原稿がない場合は、エラー処理（ステップS46）
をした後、ステップS66に進む。原稿がある場合は、ス
テップS48に進む。 ステップS48においては、DES4の上に原稿がセットさ
れているか否かが判断される。DES4に原稿がセットされ
ている時は、プリスキャン動作を行わないので、ステッ
プS60に進む。DES4に原稿がセットされていない場合
は、ステップS50に進む。 ステップS50においては、DES4まで原稿の頭出しを行
い、DES4まで、頭出しが終了したら、ステップS52に進
む。 ステップS52においては、信号線24bに信号レベル
「１」の信号を出力（NONSHD＝０にセット）し、電気的
シェーディング補正を行うモードにセットする。 ステップS54においては、ステップS40と同様のプリス
キャンを行う。 ステップS56においては、プリスキャン動作を行った
ので、SHDENDフラグに１をセットする。 ステップS58においては、読取動作が完了したかどう
かが判断される。読取動作が完了すると、ステップS66
に進む。 ステップS60においては、フラグSHDENDが「０」であ
るかどうか、すなわち、RAM19にシェーディング補正を
行うためのデータが格納されていないかどうかが判断さ
れる。 フラグSHDENDが０である、すなわち、RAM19にシェー
ディング補正を行うためのデータが格納されていない場
合は、ステップS62に進む。また、フラグSHDENDが１で
ある、すなわち、RAM19にシェーディング補正を行うた
めのデータが格納されている場合は、ステップS64に進
む。 ステップS62においては、信号線24bに信号レベル
「０」の信号を出力（NONSHD＝１にセット）し、電気的
シェーディング補正は行わない。 ステップS64においては、信号線24bに信号レベル
「１」の信号を出力（NONSHD＝０にセット）し、電気的
シェーディング補正を行う。 ステップS66においては、読取動作が選択されたかど
うかが判断される。読取動作が選択されるとステップS4
4に進む。 本実施例においては、第１の電源がオフ状態からオン
状態になった時、読取位置に原稿がセットされていなけ
れば、プリスキャンを行い読取白地の全白波形を記憶す
ることを考えた。ここで、第１の電源がオフ状態からオ
ン状態になった時、読取位置に原稿がセットされていれ
ば、その旨を例えば表示等によりオペレータに知らせる
ことができる。 〔発明の効果〕 以上説明したように、本発明によれば、原稿読取前で
あって基準濃度部が読み取り可能なときに当該基準濃度
部を読み取って得られた基準データを記憶しておくこと
によって、原稿読取時に基準濃度部が読み取れなくて
も、予め記憶しておいた基準データに基づいて画像デー
タのシェーディング補正を行うことができる。
する画像読取装置に関するものである。 〔従来の技術〕 従来の画像読取装置は、シェーディング補正用の読取
白地の全白波形の記憶が可能であるが、一度、電源がオ
フになると、記憶していた読取白地の全白波形はきえて
しまう。そして、その後、電源がオンとなって読取動作
を行う時、再度プリスキャン（読取白地の全白波形を記
憶する）を行い、そして電気的シェーディング補正を行
う。すなわち、読取白地の全白波形をもとにしてスライ
スレベルを決定する。 〔発明が解決しようとする問題点〕 しかし、実際に読取動作を行う時、例えば、読取位置
に原稿がセットされている時には、読取白地に代って原
稿がプリスキャンされていまい、全白波形が得られず、
電気的シェーディング補正は行えなかった。 そこで、本発明の目的は、以上のような問題を解消
し、シェーディング補正を行うために必要な基準データ
を記憶可能な画像読取装置において、原稿が読取位置に
セットされていても、適切にシェーディング補正を行う
ことができる画像読取装置を提供することにある。 このような目的を達成するため、本発明は、原稿読取
位置にある原稿を読み取る読取手段と、前記原稿読取位
置に原稿を供給するための供給位置に原稿がセットされ
ているかどうかを検出する第１の検出手段と、前記第１
の検出手段と前記原稿読取位置との間の位置に原稿の先
端があるかどうかを検出する第２の検出手段と、前記読
取位置に設けられた基準濃度を有する基準濃度部と、前
記読取手段が前記基準濃度部を読み取ることにより得ら
れる基準データを記憶する記憶手段と、前記記憶手段に
記憶された前記基準データに基づいて前記読取手段が前
記原稿読取位置にある原稿を読み取ることによって得ら
れた原稿画像データのシェーディング補正を行う補正手
段と、（１）原稿の読み取りが指示され、前記第１の検
出手段により前記供給位置に原稿がセットされているこ
とが検出され、さらに前記第２の検出手段により前記原
稿の先端が検出されていない場合に、前記第２の検出手
段により前記原稿の先端が検出されるまで当該原稿を移
動させ、前記読取手段によって前記基準濃度部を読み取
らせ、当該読み取りによって得られた基準データを前記
記憶手段に記憶するように制御し、（２）原稿の読み取
りが指示され、前記第１の検出手段により前記供給位置
に原稿がセットされていることが検出され、前記第２の
検出手段により前記原稿の先端が検出され、さらに前記
記憶手段に前記基準データが記憶されている場合に、当
該記憶手段に記憶されている基準データを用いて前記補
正手段がシェーディング補正を行うように制御し、
（３）原稿の読み取りが指示され、前記第１の検出手段
により前記供給位置に原稿がセットされていることが検
出され、前記第２の検出手段により前記原稿の先端が検
出され、さらに前記記憶手段に前記基準データが記憶さ
れていない場合に、前記補正手段がシェーディング補正
を行なわないように制御し、（４）原稿の読み取りが指
示されず、且つ、前記第２の検出手段により原稿の先端
が検出されていない場合に、前記読取手段によって前記
基準濃度部を読み取らせ、当該読み取りによって得られ
た基準データを前記記憶手段に記憶するように制御する
制御手段と、を有することを特徴とする。 ［作用］ 本発明によれば、原稿読取前であって基準濃度部が読
み取り可能なときは当該基準濃度部を読み取って得られ
た基準データを記憶しておき、原稿読取時に基準濃度部
が読み取れなくても、予め記憶しておいた基準データに
基づいて画像データのシェーディング補正を行う。 〔実施例〕 以下、図面に示す実施例に基づいて本発明を詳細に説
明する。 本実施例においては、電源としてスタンバイ電源を考
える。第１図は、本発明における画像読取装置の一実施
例を示す説明図である。 第１図において、１はプリスキャンを行う時に使用す
る基準の白板であり、基準白板１の斜線部側の面は白く
なっている。２は蛍光灯、３は原稿、４は、原稿の先端
を検出するドキュメントエッジセンサ（以下DESと言
う）、５は原稿がセットされているか否かを検出するド
キュメントセンサ（以下DSという）、６は反射ミラー、
７は蛍光灯、レンズの光量分布のバラツキを機械的に補
正するシェーディング板、８はレンズ、９はイメージセ
ンサであり、本実施例においてはCCDを考える。CCDの出
力信号は、信号線9aに出力される。 DES4の上に原稿がセットされていない場合には、信号
線4aには信号レベル「０」の信号を出力し、DES4の上に
原稿がセットされている場合には、信号線4aに信号レベ
ル「１」の信号を出力する。DS5の上に原稿がセットさ
れていない場合には、信号線5aに信号レベル「０」の信
号を出力し、DS5の上に原稿がセットされている場合に
は、信号線5aに信号レベル「１」の信号を出力する。 読取動作を開始する場合は、以下に述べるように制御
が行われる。 通常DS5により原稿が原稿台にセットされているか否
かを検出する。そして、原稿台に原稿がセットされてい
る場合、原稿をDES4にかかるまでフィードする。そし
て、プリスキャン動作が行われる。その後、DES4から、
読取位置までの距離は既知であるので、その長さに相当
する分、原稿をフィードし、読取動作を開始する。ここ
では、DES4に原稿がかかった時、プリスキャン動作する
ことを考えているが、DES4に原稿がかかった後、ある一
定長、原稿をフィードしてからプリスキャン動作を行っ
てもよい。 また、最初にDS5の上にも、DES4の上にも原稿がセッ
トされている場合は、原稿がどこまで、挿入されている
かわからないので、読取位置に原稿がセットされてい
て、プリスキャンを行えないと判断する。 また、スタンバイ電源がオフ状態からオン状態になっ
た時、原稿台に原稿がセットされていない、すなわち、
DES4の上に原稿がセットされていない時は、プリスキャ
ン動作を行う。 第２図は本発明における画像読取装置の一実施例を示
すブロック図である。第２図において、DES4、DS5、イ
メージセンサ９は、第１図と同一符号にしてある。 10は、各種のタイミングパルスを発生するタイミング
回路、11はC2MOSあるいはTTLのレベルで作ったパルスを
CCDが駆動できるレベルに変換し、CCDにパルスを供給す
る駆動回路、12は、CCD出力のゲインをかせぐ増幅回
路、13はサンプルホールド回路、14は信号線13aに出力
されている信号の直流成分を補正し、暗時出力信号レベ
ルがグランドにくるようにする直流再生回路、15は、信
号線14aに出力されている波形のピーク値をホールドす
るピークホールド回路、16は、シェーディング補正回
路、17は、電圧比較回路、18は遅延回路、19はRAM、20
はマルチプレクサ回路、21は分圧回路、22は、電圧比較
回路、23は信号処理回路、24は制御回路である。 タイミング回路10は、信号線10aに転送パルスφ１、
φ２、シフトパルスSH、リセットパルスRS、サンプリン
グパルス▲▼、暗時出力信号がでている間、アクテ
ィブとなる直流再生用信号▲▼、RAMのアドレ
スを指定するアドレス信号を出力する。サンプルホール
ド回路13は、信号線12aに出力されている信号には、画
信号（光信号）以外の信号、例えば、リセット信号、暗
時出力信号が出力されているので、画信号（光信号）が
出力されているタイミングで、データをサンプルして、
ホールドするための回路である。そして、信号線13aに
は、アナログの光信号成分のみが出力される。 次に第２図により、各部の動作説明に入るが、まず、
プリスキャン動作を行い、ビデオ波形をRAM19に記憶す
る方法について説明する。 このRAM19はスタンバイ電源で記憶可能なものであ
る。このRAM19にたくわえられるデータは、全白信号の
ビデオ波形を再現できるものでなくてはならない。例え
ば、原稿がA3サイズの場合、１ミリ当り８本で読みとる
場合には、2592ビットのCCDが必要である。その各ビッ
トに対し８ビットのデータを格納できれば、各ビットに
対し、256通りのレベルを設定できる。本実施例におい
ては、ピーク電圧を基にして、ある時定数の充電、放電
を繰り返すことにより、全白信号のビデオ波形を再現す
ることを考えると、この場合、2592×１ビットのRAMが
あればよい。 全白信号のビデオ波形を記憶する場合には、まず、信
号線24bに信号レベル「１」の信号、すなわち、NONSHD
＝０にして、シェーディング補正を行うモードにセット
する。そして信号線24aにプリスキャン開始パルス▲
▼を発生する。そうすると、遅延回路18は、ま
ず、信号線18aに信号レベル「１」の信号を出力する。 信号線10aに、SHパルスが２個発生した時、信号線18a
に信号レベル「０」の信号を出力する。ここで、信号線
18aに出力されている信号が「０」であるときは、RAM19
から全白のビデオ波形を再現するためのデータが出力さ
れる。また、信号線18aに出力されている信号が１であ
る時は、RAM19が全白のビデオ波形を再現するためのデ
ータを入力する。また、信号線24bに信号レベル「０」
の信号が出力、すなわち、NONSHD＝１の時には、プリス
キャンを行うことはできない。 プリスキャン開始パルス▲▼を発生し、SH
パルスが発生した後、次にSHパルスが発生するまでの間
のデータ（信号線17aに出力されている）をRAM19は入力
する。 信号線14aには、直流再生をした後のビデオ波形、信
号線16aには、ラインの先頭においては、▲▼
により、グランドレベルの信号が出力されている。そし
て、信号線15aには、ピークホールドされた信号が出力
されている。電圧比較回路17は、信号線14aに出力され
ている信号と信号線16aに出力されている信号を入力
し、信号線14aに出力されている信号レベルが信号線16a
に出力されている信号レベルより大きい時は、信号線17
aに信号レベル「０」の信号を出力する。この「０」と
いう信号が信号線20aに出力されると、シェーディング
補正回路16は、充電動作を行う。またRAM19もこのデー
タ「０」の記憶を行う。ここで、マルチプレクサ回路20
は、信号線18aの信号を入力し、信号レベルが「０」で
ある時は、信号線19aの信号を信号線20aに出力し、信号
線18aの信号レベルが「１」である時は、信号線17aの信
号を信号線20aに出力する。現在は、信号線20aには、信
号線17aの信号が出力されている。以後、同様の動作を
行いスタンバイ電源で記憶可能なRAM19は、全白のビデ
オ波形を再現するデータを格納する。 第３図は、プリスキャンする場合の直流再生波形とRA
M19に記憶される波形の説明図である。第３図におい
て、例えば、（ア）のポイントにおいては、信号線14a
に出力されている信号が信号線16aに出力されている信
号よりも大きいので、RAM19には「０」というデータが
記憶されるとともに、信号線20aにも、信号レベル
「０」の信号が出力されて充電動作が行われる。一方、
例えば、（イ）のポイントにおいては、信号線14aに出
力されている信号が、信号線16aに出力されている信号
よりも小さいので、RAM19には、「１」というデータが
記憶されるとともに、信号線20aにも信号レベル「１」
の信号が出力されて放電動作が行われる。 ここで、例えば、A3原稿のビット数は2592ビットであ
るので、そのどの位置に対して「０」（すなわち、充電
動作を行う）か「１」（すなわち、放電動作を行う）か
をRAM19は記憶する必要がある。このアドレスデータ
は、信号線10aに出力されている。 次に、RAM19にたくわえられたデータを出力し、プリ
スキャンする場合に記憶した全白波形の相似波形（ここ
では、今、読取っている画像のピーク値を考えているた
め、ピーク値は変動する）を信号線16aに出力する方法
について述べる。 この場合には、まず、信号線24bに信号レベル「１」
の信号を出力し、（NONSHD＝０）電気的シェーディング
補正を行うモードにセッとする。そして信号線18aに
は、信号レベル「０」の信号が出力されるため、マルチ
プレクサ回路20の出力、信号線20aには、信号線19aの信
号が出力される。そして、１ラインの各ビットに対応
し、データ「０」、「１」が出力される。そして、その
場合に、シェーディング補正回路16は、信号線20aに出
力されている信号に従って充電を行うので、信号線16a
には、プリスキャンの場合に記憶した全白波形の相似波
形を出力することが可能になる。すなわち、電気的シェ
ーディング補正が可能になる。 ここで、信号線24bに信号レベル「０」の信号が出力
（NONSHD＝１）されている時には、電気的シェーディン
グ補正は行わない。具体的には、常に充電動作のみを行
う。 さらに、分圧回路21は、信号線16aに出力されている
信号レベルの６割程度のレベルの信号を信号線21aに出
力し、それによりスライスレベルを作成する。 電圧比較回路22は、信号線14aに出力されている直流
再生した後のビデオ波形と、信号線21aに出力されてい
る電気的シェーディング補正を行ったスライスレベルと
を入力し、２値化を行う回路である。 信号線14aの信号レベルが、信号線21aの信号レベルよ
り大きい、すなわち、白信号であるときは、信号線22a
には、信号レベル「０」の信号が出力される。また、信
号線14aの信号レベルが、信号線21aの信号レベルより小
さい、すなわち、黒信号である時は、信号線22aには、
信号レベル「１」の信号が出力される。 信号処理回路23は、信号線22aに出力されている２値
化された信号を入力し、各種の信号処理を行う回路であ
る。 制御回路24は、第１の電源、すなわちスタンバイ電源
がオフ状態からオン状態になった時、読取位置に原稿が
セットされていなければ、プリスキャンを行い読取白地
の全白波形を記憶する制御を行う回路である。 この制御回路24は、第１の電源、すなわち、スタンバ
イ電源で動作する構成にしてある。すなわち、スタンバ
イ電源が、オフ状態からオン状態になった場合に、この
制御回路24は、第４図に示す始め（ステップS30）から
制御を開始するものである。 第４図は、制御回路24の制御の流れ図である。 第４図において、まず、ステップS30で制御が開始さ
れる。 ステップS32においては、スタンバイ電源がオフ状態
からオン状態になったので、RAM19には、シェーディン
グ補正を行うためのデータが格納されていないので、SH
DEND（シェーディング エンド）というフラグに「０」
をセットする。 ステップS34においては、例えば、オペレーション部
より、読取動作が選択されたかどうかが判断される。読
取動作が選択されていないとステップS36に進む。読取
動作が選択されると、ステップS44に進む。 ステップS36においては、DES4の上に原稿がセットさ
れているかどうかが判断される。DES4の上に原稿がセッ
トされている場合は、ステップS34に進む。DES4の上に
原稿がセットされていない場合は、ステップS38に進
む。 ステップS38においては、信号線24bに信号レベル
「１」の信号を出力（NONSHD＝０にセット）し、電気的
シェーディング補正を行うモードにセットする。 ステップS40においては、信号線24aに▲▼
パルスを発生し、プリスキャンを行う。ここでは、蛍光
灯の予熱は、所定時間行い、その後、蛍光灯を点灯して
から、所定時間経過してプリスキャンを行うようにして
いる。 ステップS42においては、プリスキャン動作を行った
ので、SHDENDフラグに「１」をセットする。 ステップS44においては、原稿があるか否かが判断さ
れる。原稿がない場合は、エラー処理（ステップS46）
をした後、ステップS66に進む。原稿がある場合は、ス
テップS48に進む。 ステップS48においては、DES4の上に原稿がセットさ
れているか否かが判断される。DES4に原稿がセットされ
ている時は、プリスキャン動作を行わないので、ステッ
プS60に進む。DES4に原稿がセットされていない場合
は、ステップS50に進む。 ステップS50においては、DES4まで原稿の頭出しを行
い、DES4まで、頭出しが終了したら、ステップS52に進
む。 ステップS52においては、信号線24bに信号レベル
「１」の信号を出力（NONSHD＝０にセット）し、電気的
シェーディング補正を行うモードにセットする。 ステップS54においては、ステップS40と同様のプリス
キャンを行う。 ステップS56においては、プリスキャン動作を行った
ので、SHDENDフラグに１をセットする。 ステップS58においては、読取動作が完了したかどう
かが判断される。読取動作が完了すると、ステップS66
に進む。 ステップS60においては、フラグSHDENDが「０」であ
るかどうか、すなわち、RAM19にシェーディング補正を
行うためのデータが格納されていないかどうかが判断さ
れる。 フラグSHDENDが０である、すなわち、RAM19にシェー
ディング補正を行うためのデータが格納されていない場
合は、ステップS62に進む。また、フラグSHDENDが１で
ある、すなわち、RAM19にシェーディング補正を行うた
めのデータが格納されている場合は、ステップS64に進
む。 ステップS62においては、信号線24bに信号レベル
「０」の信号を出力（NONSHD＝１にセット）し、電気的
シェーディング補正は行わない。 ステップS64においては、信号線24bに信号レベル
「１」の信号を出力（NONSHD＝０にセット）し、電気的
シェーディング補正を行う。 ステップS66においては、読取動作が選択されたかど
うかが判断される。読取動作が選択されるとステップS4
4に進む。 本実施例においては、第１の電源がオフ状態からオン
状態になった時、読取位置に原稿がセットされていなけ
れば、プリスキャンを行い読取白地の全白波形を記憶す
ることを考えた。ここで、第１の電源がオフ状態からオ
ン状態になった時、読取位置に原稿がセットされていれ
ば、その旨を例えば表示等によりオペレータに知らせる
ことができる。 〔発明の効果〕 以上説明したように、本発明によれば、原稿読取前で
あって基準濃度部が読み取り可能なときに当該基準濃度
部を読み取って得られた基準データを記憶しておくこと
によって、原稿読取時に基準濃度部が読み取れなくて
も、予め記憶しておいた基準データに基づいて画像デー
タのシェーディング補正を行うことができる。
【図面の簡単な説明】
第１図は本発明の１実施例の構成を示す説明図、
第２図は、本発明における画像読取装置の１実施例のブ
ロック図、 第３図は、本発明におけるプリスキャン時の直流再生波
形とRAMに記憶される波形の説明図、 第４図は、第２図における制御回路24の制御のフローチ
ャートである。 １……基準白板、 ２……蛍光灯、 ３……原稿、 ４……ドキュメント．エッジセンサ（DES） ５……ドキュメントセンサ（DS） ６……反射ミラー、 ７……シェーディング板、 ８……レンズ、 ９……イメージセンサ、 10……タイミング回路、 11……駆動回路、 12……増幅回路、 13……サンプルホールド回路、 14……直流再生回路、 15……ピークホールド回路、 16……シェーディング補正回路、 17,22……電圧比較回路、 18……遅延回路、 19……RAM、 20……マルチプレクサ回路、 21……分圧回路、 23……信号処理回路、 24……制御回路。
ロック図、 第３図は、本発明におけるプリスキャン時の直流再生波
形とRAMに記憶される波形の説明図、 第４図は、第２図における制御回路24の制御のフローチ
ャートである。 １……基準白板、 ２……蛍光灯、 ３……原稿、 ４……ドキュメント．エッジセンサ（DES） ５……ドキュメントセンサ（DS） ６……反射ミラー、 ７……シェーディング板、 ８……レンズ、 ９……イメージセンサ、 10……タイミング回路、 11……駆動回路、 12……増幅回路、 13……サンプルホールド回路、 14……直流再生回路、 15……ピークホールド回路、 16……シェーディング補正回路、 17,22……電圧比較回路、 18……遅延回路、 19……RAM、 20……マルチプレクサ回路、 21……分圧回路、 23……信号処理回路、 24……制御回路。
Claims (1)
- (57)【特許請求の範囲】 １．原稿読取位置にある原稿を読み取る読取手段と、 前記原稿読取位置に原稿を供給するための供給位置に原
稿がセットされているかどうかを検出する第１の検出手
段と、 前記第１の検出手段と前記原稿読取位置との間の位置に
原稿の先端があるかどうかを検出する第２の検出手段
と、 前記読取位置に設けられた基準濃度を有する基準濃度部
と、 前記読取手段が前記基準濃度部を読み取ることにより得
られる基準データを記憶する記憶手段と、 前記記憶手段に記憶された前記基準データに基づいて前
記読取手段が前記原稿読取位置にある原稿を読み取るこ
とによって得られた原稿画像データのシェーディング補
正を行う補正手段と、 （１）原稿の読み取りが指示され、前記第１の検出手段
により前記供給位置に原稿がセットされていることが検
出され、さらに前記第２の検出手段により前記原稿の先
端が検出されていない場合に、前記第２の検出手段によ
り前記原稿の先端が検出されるまで当該原稿を移動さ
せ、前記読取手段によって前記基準濃度部を読み取ら
せ、当該読み取りによって得られた基準データを前記記
憶手段に記憶するように制御し、（２）原稿の読み取り
が指示され、前記第１の検出手段により前記供給位置に
原稿がセットされていることが検出され、前記第２の検
出手段により前記原稿の先端が検出され、さらに前記記
憶手段に前記基準データが記憶されている場合に、当該
記憶手段に記憶されている基準データを用いて前記補正
手段がシェーディング補正を行うように制御し、（３）
原稿の読み取りが指示され、前記第１の検出手段により
前記供給位置に原稿がセットされていることが検出さ
れ、前記第２の検出手段により前記原稿の先端が検出さ
れ、さらに前記記憶手段に前記基準データが記憶されて
いない場合に、前記補正手段がシェーディング補正を行
なわないように制御し、（４）原稿の読み取りが指示さ
れず、且つ、前記第２の検出手段により原稿の先端が検
出されていない場合に、前記読取手段によって前記基準
濃度部を読み取らせ、当該読み取りによって得られた基
準データを前記記憶手段に記憶するように制御する制御
手段と、 を有することを特徴とする画像読取装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61192129A JP2732566B2 (ja) | 1986-08-19 | 1986-08-19 | 画像読取装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61192129A JP2732566B2 (ja) | 1986-08-19 | 1986-08-19 | 画像読取装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6348960A JPS6348960A (ja) | 1988-03-01 |
| JP2732566B2 true JP2732566B2 (ja) | 1998-03-30 |
Family
ID=16286159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61192129A Expired - Lifetime JP2732566B2 (ja) | 1986-08-19 | 1986-08-19 | 画像読取装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2732566B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69114891T2 (de) * | 1990-04-12 | 1996-05-23 | Canon Kk | Bildlesevorrichtung. |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57145472A (en) * | 1981-03-05 | 1982-09-08 | Canon Inc | Original reader |
| JPS6040158U (ja) * | 1983-08-25 | 1985-03-20 | 日本電気株式会社 | 原稿検出機構 |
-
1986
- 1986-08-19 JP JP61192129A patent/JP2732566B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6348960A (ja) | 1988-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4899227A (en) | Image processing apparatus detecting the size or position of an information portion of an original | |
| JP2732566B2 (ja) | 画像読取装置 | |
| JPH0449830B2 (ja) | ||
| US6611360B1 (en) | Image reading apparatus | |
| JP2502521B2 (ja) | 画像読取装置 | |
| JP2557867B2 (ja) | 画像読取装置 | |
| JPH0527296B2 (ja) | ||
| JP2925558B2 (ja) | 画像読取装置 | |
| JP2575363B2 (ja) | 画像読取装置 | |
| JP3604931B2 (ja) | 画像読取装置、シェーディング補正方法及び記憶媒体 | |
| JPH04199970A (ja) | 画像読取装置 | |
| JPH0449777A (ja) | 原稿読取装置の光量変動補正回路 | |
| JP2586035B2 (ja) | 画像読み取り装置 | |
| JPH057913B2 (ja) | ||
| JP2541929B2 (ja) | 画像読取装置 | |
| JP3039650B2 (ja) | 画像信号処理装置 | |
| JPS62175067A (ja) | 画像読取装置 | |
| JPS62172860A (ja) | 原稿読取装置 | |
| JP2586036B2 (ja) | 画像読み取り装置 | |
| JP2618923B2 (ja) | 原稿読取装置 | |
| JP2822674B2 (ja) | 画像読取装置 | |
| JPH1185975A (ja) | 画像読み取り装置及びコンピュータ読み取り可能な記憶媒体 | |
| JP2675801B2 (ja) | 画像処理装置 | |
| JPH09224156A (ja) | 画像処理装置 | |
| JPH02188065A (ja) | 画像読取装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |