JP3039650B2 - 画像信号処理装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、フアクシミリ，デジタル複写機等の画像信
号を電気的に処理する画像信号処理装置に関し、特に、
原稿画像をイメージセンサにより読取って得た読取信号
の不均一性を補正する画像信号処理装置に関するもので
ある。

〔従来の技術〕

従来、フアクシミリ装置や複写機などの様々な画像処
理を電気的に行う装置が知られているが、これらの多く
は原稿を光源により照射してその反射光をCCDセンサ等
のイメージセンサを用いて読み取りを行っている。しか
しながら、蛍光灯などの光源はその全長に渡って均一な
光量を得るのが困難であったり、また口径蝕（vignetti
ng）に起因するレンズの透光率のかた寄りや受光素子の
感度の不均一等により、均一な読取信号が出力されない
ことがある。尚、本説明ではこの読取信号の不均一をシ
エーデイング歪と呼ぶ。従って、良好な読取信号を得る
ために、このシエーデイング歪を電気的に補正する機構
が提案されている。

従来装置は第16図に示すような回路により構成されて
いるものが多い。図において符号301で示すものはCCDセ
ンサなどのイメージセンサで、原稿からの反射光が入光
される。基本的には原稿あるいはセンサの移動などによ
り順次原稿の所定領域の反射光をイメージセンサ301に
入光し、イメージセンサ301から得られる出力を増幅器3
03で増幅した後、コンパレータ317で可変抵抗315により
形成されたスライスレベル値と比較し、その比較結果を
２値化信号として出力する回路である。

ところが、前述のように、光源の発光量のバラツキな
どに起因するシエーデイング歪、あるいはセンサのバラ
ツキなどにより読み取り誤差が生じることがあるので、
第16図中央に示すような回路が設けられる。

増幅器303の出力303aはA/D変換器309およびピークホ
ールド回路313に入力されており、A/D変換器309は増幅
器303の出力を所定ビツト数のデイジタル値に変換して
メモリ307に出力するようになっている。また、メモリ3
07内のデータはD/A変換器311により再びアナログデータ
に戻すことができるようになっている。またピークホー
ルド回路313は読み取った信号の最大値を保持し、その
出力313aはA/D,D/A変換の基準値としてA/D変換器309、D
/A変換器311に与えられている。D/A変換器311でアナロ
グ値に戻された電圧は可変抵抗315に与えられ、コンパ
レータ317による２値化の際のスライスレベルとして用
いられる。

なお、以上のメモリ307、A/D変換器309、D/A変換器31
1などのデータ転送はマイクロコンピユータなどから構
成された読み取り制御部305により制御される。

以上の構成において、シエーデイング歪およびイメー
ジセンサ１の各素子の感度のバラツキを補正するには、
原稿画像の読取りに先だってなされるプリスキヤンによ
り、装置内の所定位置に設けた白色基準板などの白基準
面を走査し、その時のイメージセンサ301の出力をA/D変
換器309によりデイジタル化していったんメモリ307に記
憶させる。そして原稿の読み取りを行なう時に、メモリ
307に格納しておいたデータをD/A変換器311によりアナ
ログ値に戻し、これを可変抵抗315で分圧して２値化の
ためのスライスレベルとして用いる。

白基準面の読み取りの際にはA/D変換の基準電圧とし
て、白基準面の１ラインの最大輝度部に対応したピーク
ホールド回路313の出力313aを用いている。

〔発明が解決しようとしている問題点〕

しかしながら、従来第16図示の構成の如く、プリスキ
ヤン時にビデオ信号をピークホールドしたものを用いて
シエーデイング補正データを得る装置において、ピーク
値を保持するため、ピークホールドの放電時定数は大き
く設定されており、そのため充電時定数も、ある程度大
きなものとなっていた。またピークホールド用のコンデ
ンサの電位とシエーデイング補正データの記憶のタイミ
ングは、特に考慮されていなかった。また、更に、電源
立上時におけるコンデンサの電位は不安定なものであっ
た。

従って、プリスキヤン時に、コンデンサが充電され、
ピークホールドの電位が安定するまで、ある程度の時間
がかかり安定する前にシエーデイングデータの記憶動作
を行うと正しい補正データが得られないことがあった。

また、電源立上時にすぐにプリスキヤン動作を行って
しまうと、不安定なピーク値によってシエーデイング補
正データを得てしまうため、正しいシエーデイング補正
が行われないという欠点があった。

〔問題点を解決するための手段〕

本発明は以上の点に、鑑みてなされたもので、入力さ
れる画像信号のピーク値を保持する保持手段と、前記画
像信号のピーク値により充放電される充放電手段と、前
記保持手段と前記充放電手段との間を接断するようにオ
ンオフされるスイッチ手段と、前記画像信号と前記充放
電手段の電位とを比較する第１の比較手段と、前記第１
の比較手段による現ラインの比較結果と前ラインの比較
結果とを比較する第２の比較手段と、前記第２の比較手
段において略一致が得られた場合に前記第１の比較手段
による現ラインの比較結果を記憶する記憶手段と、基準
信号に基づいて前記画像信号を量子化する量子化手段と
を備え、プリスキャンモードでは、前記記憶手段を書き
込みモードにして前記第１の比較手段による現ラインの
比較結果を記憶可能にするとともに、基準画像を読み取
ることで得られる基準画像信号を前記画像信号としてそ
のピーク値を前記保持手段に保持させ、前記基準画像信
号と前記充放電手段に充電された電位とを前記第１の比
較手段により比較して高レベル又は低レベルの出力を
得、前記第１の比較手段により高レベルの出力が得られ
た場合には前記スイッチ手段をオンにし、低レベルの出
力が得られた場合には前記スイッチ手段をオフにし、原
稿画像読取モードでは、前記記憶手段を読み出しモード
にして前記プリスキャンモードにおいて前記記憶手段に
記憶された比較結果を読み出すとともに、原稿画像を読
み取ることで得られる原稿画像信号を前記画像信号とし
てそのピーク値を前記保持手段に保持させ、前記記憶手
段より読み出した比較結果が高レベルの出力である場合
には前記スイッチ手段をオンにし、低レベルの出力であ
る場合には前記スイッチ手段をオフにすることにより、
前記充放電手段より前記基準画像信号と相似の波形を有
する信号を前記基準信号として出力させることを特徴と
するものである。

〔実施例〕

以下、本発明を好ましい実施例構成に基づいて説明す
る。

第２図は本発明に適用される原稿読取装置の概略図で
ある。

図中401は原稿台ガラス、402はハロゲンランプ，蛍光
灯等の棒状光源、403は第１ミラー、404は第２ミラー、
405は第３ミラー、406はレンズ、407はCCDラインセンサ
等の一次元固体撮像素子（イメージセンサ）、408はシ
エーデイング補正用の基準反射板である。

原稿読取装置の動作を説明すると、原稿台ガラス401
上に載置された原稿は棒状光源402により照明された原
稿を走査（副走査）する第１ミラー403、第２ミラー40
4、第３ミラー405を介してレンズ406により、イメージ
センサ407上に結像される。イメージセンサ407の主走査
方向は図面と垂直な方向である。

棒状光源402及び第１のミラー403は支持体（不図示）
により一体となっており、案内レール（不図示）により
図中Ｆ方向へ移動しつつ、原稿面を走査する（副走
査）。第２ミラー404、第３ミラー405は支持体（不図
示）により一体となっており、第１ミラー403と同一方
向に、第１ミラーイ403の移動速度の1/2のスピードで案
内レール（不図示）上を移動する。

棒状光源402、第１ミラー403、第２ミラー404、第３
ミラー405は夫々、図中点線で示す位置（402′,403′,4
04′,405′）まで移動するが、この時原稿台401からミ
ラー403,404,405を通ってレンズ406までの光路長は常に
保たれる。

従って、副走査中にイメージセンサ407の受光要素か
らの信号を順序よく読み出すならば、原稿面をラスター
・スキヤンした順次信号を得ることができる。

第１図に本発明を適用したシエーデイング補正回路の
回路構成を示す。

1,13は電圧比較のコンパレータであり、「＋」入力が
「−」入力よりも電圧が高いときはＨレベル、逆のとき
はＬレベルを出力する。12はOPアンプ、２はダイオー
ド、5,10はコンデンサ、3,8,9,11は抵抗である。スイツ
チ4,6,14はコントロール信号（矢印）がＨレベルのとき
は、図の「Ｈ」側に接続し、Ｌレベルのときは「Ｌ」側
に接続されるスイツチであり、また、スイツチ7,16はコ
ントロール信号（矢印）がＨレベルのとき接続し、Ｌレ
ベルのときは開放となるスイツチである。

15は半導体メモリRAMで/W信号がＨレベルのときDin
への信号を記憶し、Ｌレベルのとき記憶したデータをDo
utに出力する。17は入力する各画素に対応したパルス信
号26の立上りでＤへの入力信号をラツチするフリツプフ
ロツプである。

次に第１図示実施例における動作を説明する。

本実施例における原稿読取装置では、まず、シエーテ
イング補正用のデータを測定し、記憶するため、イメー
ジセンサ407による実際の画像読み取り動作を行う前
に、一様な白色である基準反射板408の反射光をイメー
ジセンサ407にて読み取る動作を行う（プリスキヤ
ン）。

プリスキヤン動作は以下のように行われる。

CCDなどのイメージセンサ408によって基準反射板408
を読み取って得られたビデオ信号21はコンパレータ１に
入力される。コンパレータ１は＋入力と−入力を比較し
てＨまたはＬレベルを出力する。いま、＋入力の方が電
圧が高いとＨレベルが出力され、また、スイッチ４がＬ
側に接続されているとするとコンデンサ５は充電される
ため、接続点30の電位は上がる。一方、プリスキヤン
時、信号22はＨレベルとなっており、スイツチ６がＨ側
に接続され、接続点30の電位がコンパレータ１の−入力
となっているため、接続点30の電位があがり続けて＋入
力のビデオ信号21より高くなると、コンパレータ１の出
力がＬとなり、コンデンサ５の電荷は抵抗３を通して放
電する。ここで放電の時定数を充分に大きくとっておけ
ば、接続点30の電位はビデオ信号21の最大値まで上昇
し、その値を保持することになる。以上がピークホール
ドの動作である。

一方、コンパレータ13の＋側にもビデオ信号21が入力
されている。また、スイツチ16のコントロール信号25
は、ラインセンサ出力の１ラインの先頭でＨレベルとな
るので、各ラインの初めでは、OPアンプ12の＋入力がグ
ランドレベルとなってコンパレータ13の−入力はグラン
ドレベルとなる。いま、ビデオ信号21が入力されるとコ
ンパレータ13の＋入力の電圧が−入力の電圧より高くな
るため、コンパレータ13はＨレベルを出力し、その出力
はフリツプフロツプ17によってラッチされる。ラツチ信
号26は前述の如く各画素に対応した一定間隔のパルス信
号で、メモリ15のアドレス信号と同期されている。この
とき信号22がＨであるのでフリツプフロツプ17のラツチ
出力はメモリ15に書きこまれるとともにＨレベルの信号
22によりＨ側に接続されるスイツチ14を通してスイツチ
７のコントロール信号27となる。

一方、信号27がＨであればスイツチ７はONとなるので
コンデンサ５にピークホールドされた接続点30の電位が
コンデンサ10に充電され、アンプ12の出力すなわちコン
パレータ13の−入力の電位は上がる。コンデンサ10が充
電され続けてコンパレータ13の−入力がビデオ信号より
高くなると、コンパレータ13の出力はＬとなりフリツプ
フロツプ17のラツチ出力がＬとなる。従って、スイツチ
７はOFFとなるのでコンデンサ10の電荷は抵抗9,8を通し
て放電し、出力端子24の電位が下がる。この動作をくり
かえすので出力端子24にはビデオ信号21とほぼ同じ波形
があらわれる。

また、メモリ15は１ラインの先頭から終了までの１ラ
イン分のフリツプフロツプ17の出力を記憶する。

以上でプリスキヤン動作は終了する。

次に画像読取時には信号22はＬになる。

イメージセンサ407から原稿画像を読取って得たビデ
オ信号21が入力されると前記のようにコンデンサ５にピ
ーク値がホールドされ、接続点30の電位がスイツチ７に
入力される。信号22がＬなのでメモリ15は読み出しモー
ドであり、また、スイツチ14はＬ側に接続されているの
でスイツチ７はプリスキヤン時に記憶されてメモリ15か
ら読出されるデータによりON−OFFする。なおこの場
合、データ書き込み時と読み出し時でビデオ信号の一ラ
イン内の同一位置は同一アドレスに対応するようになっ
ている。したがってスイツチ７のON−OFFにより接続点3
0の電位に基づいてコンデンサ10が充放電され、端子24
にはプリスキヤンにより基準板408を読み取ったとき
と、相似の波形が出力される。

また、このときコンパレータ１の−入力にはスイツチ
６を介して端子24の波形が入力される。すなわちコンデ
ンサ５はシエーデイング補正がされた波形のピーク値を
ピークホールドすることになる。

この様にして得られる端子24の電圧を基準値（REF）
として用い、ビデオ信号21を量子化することにより簡単
にシエーデイング補正された２値データDATAが得られ
る。例えば、REF信号を抵抗32,33で分圧し、それをスレ
シヨルドレベルとしてコンパレータ33でビデオ信号21と
比較して２値化する。尚、シエーデイング補正の方法と
しては、２値化のスレシヨルドレベルを制御する他、ビ
デオ信号のアナログデジタル変換の基準レベルを端子24
の出力により制御したり、また、ビデオ信号の増幅用ア
ンプのゲインを端子24の出力により制御する等種々のも
のに適用できる。

原稿画像読取時におけるピークホールド動作を以下に
説明する。

いま、ビデオ信号21として第11図示の21のような画像
信号波形が入力されたとすると、コンデンサ５が充電さ
れ、接続点30の電位が上がってゆく。その接続点30の電
位に基づくシエーデイング波形が端子24に出力される。
この端子24の出力がスイッチ６を介してコンパレータ１
の−入力となっているため、端子24の出力の方がビデオ
信号21より低い部分ではコンパレータ１はＨレベルを出
力し、コンデンサ５は充電され続けるのでピーク値もあ
がり続ける。それにともなってシエーデイング波形24の
レベルもあがってゆき、シエーデイング波形24がビデオ
信号21よりも高くなるまでコンデンサが充電され、その
ピーク値にもとづいてシエーデイング波形が再現され
る。従って、最終的に各波形は第11図Ｃのようになる。

以上説明したように、プリスキヤン時と画像読取時で
ピークホールド用のコンパレータ１へのリフアレンス入
力を切換ることにより、画像信号のレベルが下っても、
正しい基準値を得ることができ、適切な画像データが得
られる。

第３図にピークホールドされるビデオ信号21と接続点
30の波形を示す。21（実線）は基準反射板408を読み取
ったときのビデオ信号であり、シエーデイング歪のため
一様な白色の反射板を読み取った場合でも各ラインで読
み取り部分の両端の電位が落て、山形の波形となってい
る。点線は接続点30の波形であり、ビデオ信号の最高部
までコンデンサ５の充電によって電圧が上がる。ビデオ
信号が下がると放電されて電位が下がるが、放電時定数
を大きくとっておけば電位が落る前に次のラインのピー
ク値がくるため、ピーク値を保持できる。

第４図は実際の画像読取時の波形である。信号25は各
ラインの先頭ごとにＨレベルになるライン同期信号であ
る。24はピークレベルとメモリ15からの読出しデータと
に基づいて再現されたシエーデイング波形でビデオ信号
が全白のとき（１ライン目）はほぼビデオ信号21と一致
する。２ライン目ではビデオ信号21の最大値が低くなっ
ているが、前ラインのシエーデイング波形のピーク値を
ホールドしているため、24（REF）は前ラインとほぼ同
じ波形が再現される。

第５図はプリスキヤンにおけるシエーデイング補正用
データの測定動作を示す。21（実線）はビデオ信号であ
り、24（点線）はREF出力で、26はフリツプフロツプ17
のラツチ用のパルス信号であり、27はスイツチ７のコン
トロール信号を表す。

まず、プリスキヤン動作について説明すると、いま、
Ａの時点ではビデオ信号21の方がREF24よりも高いので
コンパレータ13の出力（＝27）はＨレベルになり、スイ
ツチ７がONとなってコンデンサ10の充電が行われREF24
は上がる。Ｂの点でも同様でREF24は上がり続ける。Ｃ
の点ではREF24の方がビデオ信号21より高くなっている
ため出力27はＬレベルとなり、スイツチ７がOFFとなっ
てコンデンサ10は放電するのでREF22は下がる。以後同
様にしてスイツチ７のON−OFFによるコンデンサ10の充
放電でビデオ信号21の変化に追従したREF波形24をつく
ることができる。このとき、メモリ15に27のデータを書
きこみ、画像読取時にそのデータでスイツチ７をON−OF
Fすることによりプリスキヤン時のREF波形を再現でき
る。

ところで、プリスキヤン動作の前にコントロール信号
23をＨにしてコンデンサ５をグランドに接続し放電させ
る。これによりプリスキヤン時には常にコンデンサ５の
電位はグランドレベルから始まるため正しいピークレベ
ルが得られ、正しいシエーデイング補正が行われる。

第６図にプリスキヤン時の各部の波形を示す。

プリスキヤン前はコンデンサ５の電位31は不定であ
る。プリスキヤン開始とともに信号23をＨにするとコン
デンサ５は放電し、グランドレベルとなる。コンデンサ
の放電が充分に行われる期間（ここでは１ライン分とす
る）の後、信号23をＬにすればコンデンサ５は接続点30
と接続され充電されてピークホールド動作にはいる。
尚、信号22は後述の如くプリスキヤン時のみＨとなる。

信号23のタイミングを発生する回路を第７図に示す。
図で41,42はＤ−フリツプフロツプで、信号51の立上り
でＤをラツチし、Ｑに出力する。Ｃはクリア信号であ
り、この信号がＬになるとＱはＬになる、いまプリスキ
ヤン開始信号として信号50に第８図示のようなパルスを
入力する。信号51としては１ラインに１回のパルス（例
えば第１図の25と同じでよい）が入力されている。信号
50がＬになるとフリツプフロツプ41,42はクリアされ、
信号51の１つめのパルスで信号52がＨとなり、２つめの
パルスで信号53がＨとなる。よって、信号23はプリスキ
ヤン開始信号から１ライン分の周期以上の期間、Ｈレベ
ルとなる。

この第７図示の回路はもちろん一例であり、プリスキ
ヤン開始とともに一定期間コントロール信号23を出すも
のなら、どんなものでもよい、また、クリア期間もコン
デンサの放電により適当な値を選ぶべきもので、本実施
例のように１ライン分に限定されることはない。

この様に、シエーデイング歪測定のためのプリスキヤ
ンに際して、ピーク値保持用のコンデンサ５の放電がな
され、その後、シエーデイング歪の測定が実行されるの
で、常に安定したシエーデイング歪の測定がなされ、従
って、良好なシエーデイング補正が可能となる。

第９図に信号22を発生する回路構成を示す。

61〜64はＤタイプフリツプフロツプで、ＣがＬのとき
はＱにＬが出力され、ＣがＨのときはトリガ信号（）
の立上りによってＤの信号をラツチしＱに出力する。65
はインバータである。

インバータ65の出力22はメモリ15及びスイツチ6,14に
接続され、スイツチ6,14のコントロール信号およびメモ
リ15のリード／ライト信号となる。

第10図にプリスキヤンにおける各部の波形を示し、以
下で説明する。21は白色の基準反射板408を読み取った
ときのビデオ波形で一様な反射板を読み取った場合で
も、シエーデイング歪のため一ラインの両端部では電位
が下がり、山形の波形となっている。30はピークホール
ドの電位で、本実施例構成ではプリスキヤン開始（信号
70がＬになった時点）から１ライン目ではビデオ信号21
のピーク値まで達せず、３ライン目以降ではじめて安定
したピークホールドとなっている。

いま、プリスキヤン開始信号70がＬになると、第９図
のＤタイプフリツプフロツプ61〜64はクリアされ、各出
力ＱはＬレベルとなる。71はラインセンサ出力の１ライ
ンの先頭でＨになるパルスで、例えば前述の信号25と同
じものでよい。この信号71の立上りによりＤ−フリツプ
フロツプ61〜64は順次Ｈレベルになるので、各フリツプ
フロツプの出力は第10図示の72〜74のようになり、最終
の出力である信号22は第10図のようにプリスキヤン開始
信号から３ライン分（以上）Ｈレベルとなる。信号22が
Ｈレベルの間は、メモリ15は書き込みモードとなる。メ
モリ15のアドレスは１ラインの先頭ごとに０から始めら
れるので、1,2ライン目で不正なデータが書きこまれて
も、３ライン目で正しいデータを書きなおすことにな
り、メモリ15には正しいシエーデイング補正データが残
される。

尚、本実施例においては、プリスキヤン開始時から３
ライン目のデータを補正データとしてメモリ15に残すよ
うにしているが、これはコンデンサ５および抵抗３から
成る充放電の時定数によって決められるもので、限定さ
れるものではない。また、例えば４ライン目を残す場合
フリツプフロツプ64の後にもう一段Ｄ−フリツプフロツ
プを追加するだけでよく、時定数に応じて容易に変更で
きる。

以上説明したように、カウンタによりタイマーを構成
し、シエーデイング補正データの書きこみ期間を設定す
るようにしたことにより、ピーク値の安定した所でシエ
ーデイング補正データを得られるようになった。

また、充放電の時定数の設定にあわせて容易に期間を
変更できるという利点がある。

また、本実施例ではＤ−フリツプフロツプによりカウ
ンタを構成しタイマとして用いたが、ピークホールド開
始時から一定期間後にメモリのライト信号を出すもので
あればどんなものでもよく、ソフトウエアによって作ら
れるものでもよい。また、メモリ15のデータを逐次書き
なおさせるものではなくとも、例えば第10図の３ライン
目のみメモリ15へのライト信号がＨになるような動作で
もよい（ただし、スイツチ６のコントロールは別とす
る）。

また、本実施例では時間により安定するまで待つとい
う構成であるが、コンデンサの電位検出回路を設けて電
位を監視し、なんらかのアルゴリズムで安定したと判断
してから、記憶動作を始める方法も考えられる。

以下、安定したシエーデイング歪データの測定のため
の他の実施例構成を説明する。

即ち、以上の実施例において、プリスキヤン動作はシ
ステムからのプリスキヤン開始パルスを入力し、信号22
を一定期間のみＨにすることで行われる。そこで、コン
デンサ５の電位が安定するまで、プリスキヤン動作を受
けつけないようにするため、例えば第12図のような回路
を第９図のものに代えて設ける。

101は電源スイツチであり、102は電源ONの検知回路で
ある。103はカウンタで、104は一致回路、105はＤ−フ
リツプフロツプ、106はANDゲート、107はプリスキヤン
信号22を出力するコントロール回路である。

電源スイツチ101がONされると102はそれを検知し、パ
ルス信号111を出力する。このパルス信号111によりカウ
ンタ103はクリアされ、電源ONとともに一定周期で発振
するクロツク112をカウントしはじめる。一致回路104は
カウンタの出力があらかじめ設定された値となったとき
にパルス信号113を出力する。Ｄ−フリツプフロツプ45
はパルス信号111によってクリアされてＬを出力した
後、パルス信号113の立上りによりＤ（Ｈレベル）をラ
ツチしてＱに出力する。フリツプフロツプのＱ出力114
がANDゲート106に入力されているため、出力114がＬの
間はプリスキヤン開始パルス115が入力されても出力は
Ｌのままであり、コントロール回路107は信号22をＬレ
ベルにしたままなのでプリスキヤン動作はしない。

一方、一致信号113によってフリツプフロツプ105のＱ
出力114がＨになると開始パルス115はそのまま出力され
るので、プリスキヤン開始パルス115によってコントロ
ール回路107はＨレベルを一定期間出力し、プリスキヤ
ン動作が行われる。

以上の動作の波形を第13図に示す。30はコンデンサ５
の電位で電源ON直後は不安定である。前記説明したよう
にカウンタ103が一致するまでのあいだプリスキヤン開
始信号が入力されても、プリスキヤンは開始されず、一
致した後に受け付けるようになっている。

第12図ではカウンタと一致回路を用いたハード構成で
あるが電源ON時から一定時間、CPUによりソフトウエア
的にプリスキヤン動作を受けつけないものでもよい。

また、カウンタのクロツクの周波数およびカウンタの
一致数はコンデンサの充放電時定数等によって決められ
るものであって、特に限定はされない。

以上説明したようにタイマを設けて、電源ON時から一
定期間プリスキヤン動作を受け付けないようにすること
で、不正なシエーデイング補正が行われるのを防ぐこと
ができる。

ところで、前記プリスキヤン動作において、各部の波
形は第14図のようになっている。21は基準反射板408を
読み取ったときのビデオ波形で、一様な白色板を読み取
った場合でも、シエーデイング歪のため、一ラインの両
端部では電位が下がり、山形の波形となっている。30は
ピークホールドの電位で、プリスキヤン開始から１ライ
ン目ではピーク値まで達せず、３ライン目以降ではじめ
て安定したピークホールドとなる。このため、１ライン
目もしくは２ライン目でシエーデイング補正データを得
ようとすると正しい値が得られない。

そこで、以下の実施例ではフリツプフロツプ17の出力
302を前ライン分のデータと比較し、現ラインのシエー
デイング補正データと前ラインのデータが一致すればピ
ーク信号が安定し、正しい補正データであると判断して
メモリ15への記憶動作を行うことにする。

即ち、信号22を発生する回路として第９図のものに代
えて第15図に示す回路を用いる。シフトレジスタ241に
よって１ライン分おくれたデータと、現在のフリツプフ
ロツプ17からのデータを243の一致回路に入力する。一
致回路243は両者が一致した場合、Ｈを出力する。カウ
ンタ44はこのＨの数を数え、所定値になったところで、
パルス信号234を出力する。このカウンタ244は、１ライ
ンごとにクリアされ、パルス信号は１ライン終了時に出
るものとする。245はＤタイプフリツプフロツプで、プ
リスキヤン開始信号233によってクリアされたときＱに
はＬが出力され、トリガ信号（）の立上りによってＤ
が出力されるので、Ｈレベルが出力される。この出力は
インバータ246によって反転されて信号22となる。これ
は、メモリ15のライト信号となる。第14図に示すように
プリスキヤン開始時からデータ一致時まではメモリは書
き込みモードとなり、また１ラインの先頭ごとにアドレ
スは０からスタートするのでデータは１ラインごとに書
きなおされ、最終的にデータ一致時のデータが残される
ことになる。読み取り時にこのデータを用いて、シエー
デイング補正が行われる。

なお、前記一致判断のカウント数は、本来、１ライン
分の全ビツト数と一致すべきであるが、たとえピーク値
が安定していても全ビツトのデータが一致することはむ
ずかしいと考えられるので適当な値を選ぶとよい。

以上のように、シエーデイング補正データが前ライン
と一致するまで記憶動作を完了しないようにしたことで
安定したピーク値で得たシエーデイング補正データを記
憶することになり、常に正しいシエーデイング補正が行
われる。

〔発明の効果〕

以上説明した様に、本発明の画像信号処理装置によれ
ば、良好なシェーディング補正用データに基づいて原稿
画像信号の補正を行ない、高品位な画像信号を得ること
ができる。

【図面の簡単な説明】

第１図は本発明を適用したシエーデイング補正回路の構
成を示すブロツク図、第２図は原稿読取装置の概略図、
第３図はピークホールド動作を示すタイミングチヤート
図、第４図は原稿画像読取動作を示すタイミングチヤー
ト図、第５図はシエーデイング補正用データの測定動作
を示すタイミングチヤート図、第６図はプリスキヤン時
の各部波形を示すタイミングチヤート図、第７図はリセ
ツト信号の発生回路の構成を示すブロツク図、第８図は
リセツト信号の発生動作のタイミングチヤート図、第９
図はプリスキヤン信号の発生回路の構成を示すブロツク
図、第10図はプリスキヤン信号の発生動作のタイミング
チヤート図、第11図は原稿読取時におけるピークホール
ド動作のタイミングチヤート図、第12図及び第15図はプ
リスキヤン信号の発生回路の他の構成を示すブロツク
図、第13図及び第14図はプリスキヤン信号の発生動作の
タイミングチヤート図、第16図は従来の回路構成を示す
ブロツク図であり、 1,13はコンパレータ、5,10はコンデンサ、4,6,7,14,16
はスイツチ、17はフリツプフロツプ、15はメモリ、41,4
2,61〜64はＤ−フリツプフロツプ、43,65はインバータ
である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 石田 真一 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 昭61−238175（ＪＰ，Ａ) 特開 昭58−106958（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】入力される画像信号のピーク値を保持する
   保持手段（3,4,5）と、 前記画像信号のピーク値により充放電される充放電手段
   （8,9,10）と、 前記保持手段と前記充放電手段との間を接断するように
   オンオフされるスイッチ手段（７）と、 前記画像信号と前記充放電手段の電位とを比較する第１
   の比較手段（13）と、 前記第１の比較手段（13）による現ラインの比較結果と
   前ラインの比較結果とを比較する第２の比較手段（24
   3）と、 前記第２の比較手段において略一致が得られた場合に前
   記第１の比較手段による現ラインの比較結果を記憶する
   記憶手段（15）と、 基準信号に基づいて前記画像信号を量子化する量子化手
   段（33）とを備え、 プリスキャンモードでは、前記記憶手段を書き込みモー
   ドにして前記第１の比較手段による現ラインの比較結果
   を記憶可能にするとともに、基準画像を読み取ることで
   得られる基準画像信号を前記画像信号としてそのピーク
   値を前記保持手段に保持させ、 前記基準画像信号と前記充放電手段に充電された電位と
   を前記第１の比較手段により比較して高レベル又は低レ
   ベルの出力を得、前記第１の比較手段により高レベルの
   出力が得られた場合には前記スイッチ手段をオンにし、
   低レベルの出力が得られた場合には前記スイッチ手段を
   オフにし、 原稿画像読取モードでは、前記記憶手段を読み出しモー
   ドにして前記プリスキャンモードにおいて前記記憶手段
   に記憶された比較結果を読み出すとともに、原稿画像を
   読み取ることで得られる原稿画像信号を前記画像信号と
   してそのピーク値を前記保持手段に保持させ、 前記記憶手段より読み出した比較結果が高レベルの出力
   である場合には前記スイッチ手段オンにし、低レベルの
   出力である場合には前記スイッチ手段をオフにすること
   により、前記充放電手段より前記基準画像信号と相似の
   波形を有する信号を前記基準信号として出力させること
   を特徴とする画像信号処理装置。