JPH01284177A - 画像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はファクシミリ、デジタル複写機等の原稿画像を
電気的に処理する画像信号処理装置に関し、特に、原稿
画像をイメージセンサにより読取って得た読取信号の不
均一性を補正する画像信号処理装置に関するものである
。

〔従来の技術〕

従来、ファクシミリ装置や複写機などの様々な画像処理
を電気的に行う装置が知られているが、これらの多（は
原稿を光源により照明してその反射光をＣＣＤセンサ等
のイメージセンサを用いて読み取りを行っている。しか
しながら、蛍光灯などの光源はその全長に渡って均一な
光量を得るのが困難であったり、また口径蝕（ｖｉｇｎ
ｅｔｔｉｎｇ）に起因するレンズの透光率のかた寄りゃ
受光素子の感度の不均一等により、均一な読取信号が出
力されないことがある。尚、本説明ではこの読取信号の
不均一をシェーデイング歪と呼ぶ。従って、良好な読取
信号を得るために、このシェーデイング歪を電気的に補
正する機構が提案されている。

従来装置は第１６図に示すような回路により構成されて
いるものが多い。図において符号３０１で示すものはＣ
ＣＤセンサなどのイメージセンサで、原稿からの反射光
が入光される。基本的には原稿あるいはセンサの移動な
どにより順次原稿の所定領域の反射光をイメージセンサ
３０１に入光し、イメージセンサ３０１から得られる出
力を増幅器３０３で増幅した後、コンパレータ３１７で
可変抵抗３１５により形成されたスライスレベル値と比
較し、その比較結果を２値化信号として出力する回路で
ある。

ところが、前述のように、光源の発光量のバラツキなど
に起因するシェーデイング歪、あるいはセンサのバラツ
キなどにより読み取り誤差が生じることがあるので、第
１６図中央に示すような回路が設けられる。

増幅器３０３の出力３０３ａはＡ／Ｄ変換器３０９およ
びピークホールド回路３１３に入力されており、Ａ／Ｄ
変換器３０９は増幅器３０３の出力を所定ビット数のデ
ィジタル値に変換してメモリ３０７に出力するようにな
っている。また、メモリ３０７内のデータはＤ／Ａ変換
器３１１により再びアナログデータに戻すことができる
ようになっている。またピークホールド回路３１３は読
み取った信号の最大値を保持し、その出力３１３ａはＡ
／Ｄ、Ｄ／Ａ変換の基準値としてＡ／Ｄ変換器３０９、
Ｄ／Ａ変換器３１１に与えられている。Ｄ／Ａ変換器３
１１でアナログ値に戻された電圧は可変抵抗３１５に与
えられ、コンパレータ３１７による２値化の際のスライ
スレベルとして用いられる。

なお、以上のメモリ３０７、Ａ／Ｄ変換器３０９、Ｄ／
Ａ変換器３１１などのデータ転送はマイクロコンピュー
タなどから構成された読み取り制御部３０５により制御
される。

以上の構成において、シェーデイング歪およびイメージ
センサ１の各素子の感度のバラツキを補正するには、原
稿画像の読取りに先だってなされるブリスキャンにより
、装置内の所定位置に設けた白色基準板などの白基準面
を走査し、その時のイメージセンサ３０１の出力をＡ／
Ｄ変換器３０９によりディジタ、ル化していったんメモ
リ３０７に記憶させる。そして原稿の読み取りを行なう
時に、メモリ３０７に格納しておいたデータをＤ／Ａ変
換器３１１によりアナログ値に戻し、これを可変抵抗３
１５で分圧して２値化のためのスライスレベルとして用
いる。

白基準〜面の読み取りの際にはＡ／Ｄ変換の基準電圧と
して、白基準面の１ラインの最大輝度部に対応したピー
クホールド回路３１３の出力３１３ａを用いている。

〔発明が解決しようとしている問題点〕しかしながら、
従来第１６図示の構成の如く、プリスキャン時にビデオ
信号をピークホールドしたものを用いてシェーディング
補正データを得る装置において、ピーク値を保持するた
め、ピークホールドの放電時定数は大きく設定されてお
り、そのため充電時定数も、ある程度大きなものとなっ
ていた。またピークホールド用のコンデンサの電位とシ
ェーディング補正データの記憶のタイミングは、特に考
慮されていなかった。また、更に、電源立上時における
コンデンサの電位は不安定なものであった。

従って、プリスキャン時に、コンデンサが充電され、ピ
ークホールドの電位が安定するまで、ある程度の時間が
かかり安定する前にシェーディングデータの記憶動作を
行うと正しい補正データが得られないことがあった。

また、電源立上時にすぐにプリスキャン動作を行ってし
まうと、不安定なピーク値によってシェーディング補正
データを得てしまうため、正しいシェーディング補正が
行われないという欠点があった。

〔問題点を解決するための手段〕

本発明は以上の点に、鑑みてなされたもので、原稿画像
を読取り画像信号を出力する読取手段と、基準面を前記
読取手段により読取ることにより得た基準画像信号のピ
ーク値を保持する保持手段と、前記基準画像信号と前記
ピーク値とに基づいてシェーディング補正用データを形
成する形成手段と、原稿画像を前記読取手段により読取
ることにより得た画像信号を前記シェーディング補正用
データに従って補正する補正手段とを有した画像信号処
理装置であって、前記保持手段により保持されるピーク
値の安定した後に、前記形成手段により形成されたシェ
ーディング補正用データを有効とするものであり、また
装置電源の投入から所定時間後に前記形成手段により形
成されたシェーディング補正用データを有効とするもの
であり、また、前記形成手段により先に形成されたシェ
ーディング補正用データと、それに続けて形成されたシ
ェーディング補正用データが略一致したときのシェーデ
ィング補正用データを有効とするものであり、また前記
保持手段の保持電位をクリアし、その後保持されるピー
ク値に基づいて前記形成手段により形成されたシェーデ
ィング補正用データを有効とするものである。

〔実施例〕 以下、本発明を好ましい実施例構成に基づいて説明する
。

第２図は本発明に適用される原稿読取装置の概略図であ
る。

図中４０１は原稿台ガラス、４０２はハロゲンランプ、
蛍光灯等の棒状光源、４０３は第１ミラー、４０４は第
２ミラー、４０５は第３ミラー、４０６はレンズ、４０
７はＣＣＤラインセンサ等の一次元固体撮像素子（イメ
ージセンサ）、４０８はシェーディング補正用の基準反
射板である。

原稿読取装置の動作を説明すると、原稿台ガラス４０１
上に載置された原稿は棒状光源４０２により照明され原
稿を走査（副走査）する第１ミラー４０３、第２ミラー
４０４、第３ミラー４０５を介してレンズ４０６により
、イメージセンサ４０７上に結像される。

イメージセンサ４０７の主走査方向は図面と垂直な方向
である。

棒状光源４０２及び第１のミラー４０３は支持体（不図
示）により一体となっており、案内レール（不図示）に
より図中Ｆ方向へ移動しつつ、原稿面を走査する（副走
査）。第２ミラー４０４、第３ミラー４０５は支持体（
不図示）により一体となっており、第１ミラー４０３と
同一方向に、第１ミラー４０３の移動速度の１／２のス
ピードで案内レール（不図示）上を移動する。

棒状光源４０２、第１ミラー４０３、第２ミラー４０４
、第３ミラー４０５は夫々、図中点線で示す位置（４０
２’　。

４０３’　、４０４’　、４０５’　）まで移動するが
、この時原稿台４０１からミラー４０３，４０４，４０
５を通ってレンズ４０６までの光路長は常に保たれる。

従って、副走査中にイメージセンサ４０７の受光要素か
らの信号を順序よく読み出すならば、原稿面をラスター
・スキャンした順次信号を得ることができる。

第１図に本発明を適用したシェーディング補正回路の回
路構成を示す。

ｌ、１３は電圧比較のコンパレータであり、「＋」入力
が「−」入力よりも電圧が高いときはＨレベル、逆のと
きはＬレベルを出力する。１２はＯＰアンプ、２はダイ
オード、５，１０はコンデンサ、３．８．９゜１１は抵
抗である。スイッチ４．６．１４はコントロール信号（
矢印）がＨレベルのときは、図のｒＨＪ側に接続し、Ｌ
レベルのときはｒＬＪ側に接続されるスイッチであり、
また、スイッチ７．１６はコントロール信号（矢印）が
Ｈレベルのとき接続し、Ｌレベルのときは開放となるス
イッチである。

１５は半導体メモリＲＡＭでπ／Ｗ信号がＨレベルのと
きＤｉｎへの信号を記憶し、Ｌレベルのとき記憶したデ
ータをＤｏｕｔに出力する。１７は入力する各画素に対
応したパルス信号２６の立上りでＤへの入力信号をラッ
チするフリップフロップである。

次に第１図示実施例における動作を説明する。

本実施例における原稿読取装置では、まず、シエーテイ
ング補正用のデータを測定し、記憶するため、イメージ
センサ４０７による実際の画像読み取り動作を行う前に
、−様な白色である基準反射板４０８の反射光をイメー
ジセンサ４０７にて読み取る動作を行う（ブリスキャン
）。

ブリスキャン動作は以下のように行われる。

ＣＯＤなどのイメージセンサ４０８によって基準反射板
４０８を読み取って得られたビデオ信号２１はコンパレ
ータｌに入力される。コンパレータｌは十人力と一人力
を比較してＨまたはＬレベルを出力する。いま、十人力
の方が電圧が高いとＨレベルが出力され、また、スイッ
チ４がＬ側に接続されているとするとコンデンサ５は充
電されるため、接続点３０の電位は上がる。一方、ブリ
スキャン時、信号２２はＨレベルとなっており、スイッ
チ６がＨ側に接続され、接続点３０の電位がコンパレー
タ１の一人力となっているため、接続点３０の電位があ
がり続けて十人力のビデオ信号２１より高くなると、コ
ンパレータ１の出力がＬとなり、コンデンサ５の電荷は
抵抗３を通して放電する。ここで放電の時定数を充分に
大きくとっておけば、接続点３０の電位はビデオ信号２
１の最大値まで上昇し、その値を保持することになる。

以上がピークホールドの動作である。

一方、コンパレータ１３の＋側にもビデオ信号２１が入
力されている。また、スイッチ１６のコントロール信号
２５は、ラインセンサ出力のｌラインの先頭でＨレベル
となるので、各ラインの初めでは、ＯＰアンプ１２の十
人力がグランドレベルとなってコンパレータ１３の一人
力はグランドレベルとなる。

いま、ビデオ信号２１が入力されるとコンパレータ１３
の十人力の電圧が一人力の電圧より高くなるため、コン
パレータ１３はＨレベルを出力し、その出力はフリップ
フロップ１７によってラッチされる。

ラッチ信号２６は前述の如く各画素に対応した一定間隔
のパルス信号で、メモリ１５のアドレス信号と同期され
ている。このとき信号２２がＨであるのでフリップフロ
ップ１７のラッチ出力はメモリ１５に書きこまれるとと
もにＨレベルの信号２２によりＨ側に接続されるスイッ
チ１４を通してスイッチ７のコントロール信号２７とな
る。

一方、信号２７がＨであればスイッチ７はＯＮとなるの
でコンデンサ５にピークホールドされた接続点３０の電
位がコンデンサ１０に充電され、アンプ１２の出力すな
わちコンパレータＩ３の一人力の電位は上がる。コンデ
ンサ１０が充電され続けてコンパレータ１３の一人力が
ビデオ信号より高（なると、コンパレータ１３の出力は
Ｌとなりフリップフロップ１７のラッチ出力がＬとなる
。従って、スイッチ７はＯＦＦとなるのでコンデンサ１
０の電荷は抵抗９．８を通して放電し、出力端子２４の
電位が下がる。この動作をくりかえすので出力端子２４
にはビデオ信号２１とほぼ同じ波形があられれる。

また、メモリ１５はｌラインの先頭から終了までのｌラ
イン分のフリップフロップ１７の出力を記憶する。

以上でブリスキヤシ動作は終了する。

次に画像読取時には信号２２はＬになる。

イメージセンサ４０７から原稿画像を読取って得たビデ
オ信号２１が入力されると前記のようにコンデンサ５に
ピーク値がホールドされ、接続点３０の電位がスイッチ
７に入力される。信号２２がＬなのでメモリ１５は読み
出しモードであり、また、スイッチ１４はＬ側に接続さ
れているのでスイッチ７はブリスキャン時に記憶されメ
モリ１５から読出されるデータにより０Ｎ−ＯＦＦする
。なおこの場合、データ書き込み時と読み出し時でビデ
オ信号の一ライン内の同一位置は同一アドレスに対応す
るようになっている。したがってスイッチ７の０Ｎ−Ｏ
ＦＦにより接続点３０の電位に基づいてコンデンサ１０
が充放電され、端子２４にはブリスキャンにより基準反
射板４０８を読み取ったときと、相似の波形が出力され
る。

また、このときコンパレータｌの一人力にはスイッチ６
を介して端子２４の波形が入力される。すなわちコンデ
ンサ５はシェーディング補正がされた波形のピーク値を
ピークホールドすることになる。

この様にして得られる端子２４の電圧を基準値（ＲＥＦ
）として用い、ビデオ信号２１を量子化することにより
簡単にシェーディング補正された２値データＤＡＴＡが
得られる。例えば、ＲＥＦ信号を抵抗３２．３３で分圧
し、それをスレショルドレベルとしてコンパレータ３３
でビデオ信号２１と比較して２値化する。

尚、シェーディング補正の方法としては、２値化のスレ
ショルドレベルを制御する他、ビデオ信号のアナログデ
ジタル変換の基準レベルを端子２４の出力により制御し
たり、また、ビデオ信号の増幅用アンプのゲインを端子
２４の出力により制御する等積々のものに適用できる。

原稿画像読取時におけるピークホールド動作を以下に説
明する。

いま、ビデオ信号２１として第１図示の２１のような画
像信号波形が入力されたとすると、コンデンサ５が充電
され、接続点３０の電位が上がってゆく。その接続点３
０の電位に対してシェーディング補正がかけられたデー
タが端子２４に出力される。

この端子２４の出力がスイッチ６を介してコンパレータ
１の一人力となっているため、端子２４の出力の方がビ
デオ信号２１より低い部分ではコンパレータ１はＨレベ
ルを出力し、コンデンサ５は充電され続けるのでピーク
値もあがり続ける。それにともなってシェーディング補
正された波形２４のレベルもあがってゆき、シェーディ
ング補正された波形がビデオ信号２１よりも低くなる部
分までコンデンサが充電され、そのピーク値にもとづい
てシェーディング補正がなされる。従って、最終的に各
波形は第１１図Ｃのようになる。

以上説明したように、プリスキャン時と画像読取時でピ
ークホールド用のコンパレータｌへのリファレンス入力
を切換ることにより、画像信号のレベルが下っても、正
しい基準値を得ることができ、適切な画像データが得ら
れる。

第３図にピークホールドされるビデオ信号２１と接続点
３０の波形を示す。２１（実線）は基準反射板４０８を
読み取ったときのビデオ信号であり、シェーデイング歪
のため−様な白色の反射板を読み取った場合でも各ライ
ンで読み取り部分の両端の電位が落て、山形の波形とな
っている。点線は接続点３０の波形であり、ビデオ信号
の最高部まではコンデンサ５の充電によって電圧が上が
る。ビデオ信号が下がると放電されて電位が下がるが、
放電時定数を大きくとっておけば電位が落る前に次のラ
インのピーク値がくるため、ピーク値を保持できる。

第４図は実際の画像読取時の波形である。信号２５は各
ラインの先頭ごとにＨレベルになるライン同期信号であ
る。２４はピークレベルにメモリ１５からの読出しデー
タによりシェーディング補正をかけた波形でビデオ信号
が全白のとき（ｌライン目）はほぼビデオ信号２１と一
致する。２ライン目ではビデオ信号２１の最大値が低（
なっているが、前ラインのシェーディング補正された波
形のピーク値をホールドしているため、２４　（ＲＥＦ
）はほぼ同じ波形を続けている。

第５図はブリスキャンにおけるシエニデイング補正用デ
ータの測定動作を示す。２１（実線）はビデオ信号であ
り、２４（点線）はＲＥＦ出力で、２６はフリップフロ
ップ１７のラッチ用のパルス信号であり、２７はスイッ
チ７のコントロール信号を表す。

まず、ブリスキャン動作について説明すると、いま、へ
の時点ではビデオ信号２１の方がＲＥＦ２４よりも高い
のでコンパレータ１３の出力（＝２７）はＨレベルにな
り、スイッチ７がＯＮとなってコンデンサｌＯの充電が
行われＲＥＦ２４は上がる。Ｂの点でも同様でＲＥＦ２
４は上がり続ける。Ｃの点ではＲＥＦ２４の方がビデオ
信号２１より高くなっているため出力２７はＬレベルと
なり、スイッチ７がＯＦＦとなってコンデンサ１０は放
電するのでＲＥＦ２２は下がる。以後同様にしてスイッ
チ７の０Ｎ−ＯＦＦによるコンデンサ１０の充放電でビ
デオ信号２１の変化に追従したＲＥＦ波形２４をつくる
ことができる。このとき、メモリ１５に２７のデータを
書きこみ、画像読取時にそのデータでスイッチ７を０Ｎ
−ＯＦＦすることによりブリスキャン時のＲＥＦ波形を
再現できる。

ところで、プリスキャン動作の前にコントロール信号２
３をＨにしてコンデンサ５をグランドに接続し放電させ
る。これによりブリスキャン時には常にコンデンサ５の
電位はグランドレベルから始まるため正しいピークレベ
ルが得られ、正しいシェーディング補正が行われる。

第６図にブリスキャン時の各部の波形を示す。

プリスキャン前はコンデンサ５の電位３１は不定である
。プリスキャン開始とともに信号２３をＨにするとコン
デンサ５は放電し、グランドレベルとなる。コンデンサ
の放電が充分に行われる期間（ここでは１５４２分とす
る）の後、信号２３をＬにすればコンデンサ５は接続点
３０と接続され充電されてピークホールド動作にはいる
。尚、信号２２は後述の如（ブリスキャン時のみＨとな
る。

信号２３のタイミングを発生する回路を第７図に示す。

図で４１．４２はＤ−フリップフロップで、信号５１の
立上りでＤをラッチし、Ｑに出力する。

Ｃはクリア信号であり、この信号がＬになるとＱはＬに
なる、いまブリスキャン開始信号として信号５０に第８
図示のようなパルスを入力する。信号５１としてはｌラ
インに１回のパルス（例えば第１図の２５と同じでよい
）が入力されている。信号５０がＬになるとフリップフ
ロップ４１．４２はクリアされ、信号５１の１つめのパ
ルスで信号５２がＨとなり、２つめのパルスで信号５３
がＨとなる。よって、信号２３はブリスキャン開始信号
からｌライン分の周期以上の期間、Ｈレベルとなる。

この第７図示の回路はもちろん一例であり、ブリスキャ
ン開始とともに一定期間コントロール信号２３を出すも
のなら、どんなものでもよい、また、クリア期間もコン
デンサの放電により適当な値を選ぶべきもので、本実施
例のようにｌライン分に限定されることはない。

この様に、シェーデイング歪測定のためのブリスキャン
に際して、ピーク値保持用のコンデンサ５の放電がなさ
れ、その後、シェーデイング歪の測定が実行されるので
、常に安定したシェーデイング歪の測定がなされ、従っ
て、良好なシェーディング補正が可能となる。

第９図に信号２２を発生する回路構成を示す。

６１〜６４はＤタイプフリップフロップで、ＣがＬのと
きはＱにＬが出力され、ＣがＨのときはトリガ信号（〉
）の立上りによってＤの信号をラッチしＱに出力する。

６５はインバータである。

インバータ６５の出力２２はメモリ１５及びスイッチ６
．１４に接続され、スイッチ６．１４のコントロール信
号およびメモリ１５のリード／ライト信号となる。

第１０図にブリスキャンにおける各部の波形を示し、以
下で説明する。２１は白色の基準反射板４０８を読み取
ったときのビデオ波形で−様な反射板を読み取った場合
でも、シェーデイング歪のため−・ラインの両端部では
電位が下がり、゛山形の波形となっている。３０はピー
クホールドの電位で、本実施例構成ではブリスキャン開
始（信号７０がＬになった時点）から１ライン目ではビ
デオ信号２１のピーク値まで達せず、３ライン目以降で
はじめて安定したピークホールドとなっている。

いま、ブリスキャン開始信号７０がＬになると、第９図
のＤタイプフリップフロップ６１〜６４はクリアされ、
各出力ＱはＬレベルとなる。７１はラインセンサ出力の
１ラインの先頭でＨになるパルスで、例えば前述の信号
２５と同じものでよい。この信号７１の立上りによりＤ
−フリップフロップ６１〜６４は順次Ｈレベルになるの
で、各フリップフロップの出力は第１０図示の７２〜７
４のようになり、最終の出力である信号２２は第１０図
のようにブリスキャン開始信号から３ライン分（以上）
Ｈレベルとなる。信号２２がＨレベルの間は、メモリ１
５は書き込みモードとなる。メモリ１５のアドレスは１
ラインの先頭ごとにＯから始められるので、１゜２ライ
ン目で不正なデータが書きこまれても、３ライン目で正
しいデータを書きなおすことになり、メモリ１５には正
しいシェーディング補正データが残される。

尚、本実施例においては、ブリスキャン開始時から３ラ
イン目のデータを補正データとしてメモリ１５に残すよ
うにしているが、これはコンデンサ５および抵抗３から
成る充放電の時定数によって決められるもので、限定さ
れるものではない。また、例えば４ライン目を残す場合
フリップフロップ６４の後にもう一段り−フリップフロ
ップを追加するだけでよく、時定数に応じて容易に変更
できる。

以上説明したように、カウンタによりタイマーを構成し
、シェーディング補正データの書きこみ期間を設定する
ようにしたことにより、ピーク値の安定した所でシェー
ディング補正データを得られるようになった。

また、充放電の時定数の設定にあわせて容易に期間を変
更できるという利点がある。

また、本実施例ではＤ−フリップフロップによりカウン
タを構成しタイマとして用いたが、ピークホールド開始
時から一定期間後にメモリのライト信号を出すものであ
ればどんなものでもよく、ソフトウェアによって作られ
るものでもよい。また、メモリ１５のデータを逐次書き
なおさせるものでな（とも、例えば第１０図の３ライン
目のみメモリ１５へのライト信号がＨになるような動作
でもよい（ただし、スイッチ６のコントロールは別とす
る）。

また、本実施例では時間により安定するまで待つという
構成であるが、コンデンサの電位検出回路を設けて電位
を監視し、なんらかのアルゴリズムで安定したと判断し
てから、記憶動作を始める方法も考えられる。

以下、安定したシェーデイング歪データの測定のための
他の実施例構成を説明する。

即ち、以上の実施例において、ブリスキャン動作はシス
テムからのブリスキャン開始パルスを入力し、信号２２
を一定期間のみＨにすることで行われる。そこで、コン
デンサ５の電位が安定するまで、プリスキャン動作を受
けつけないようにするため、例えば第１２図のような回
路を第９図のものに代えて設ける。

１０１は電源スィッチであり、１０２は電源ＯＮの検知
回路である。１０３はカウンタで、１０４は一致回路、
１０５はＤ−フリップフロップ、１０６はＡＮＤゲー）
、１０７はブリスキャン信号２２を出力するコントロー
ル回路である。

電源スィッチ１０１がＯＮされると１０２はそれを検知
し、パルス信号１１１を出力する。このパルス信号ｉｌ
ｌによりカウンタ１０３はクリアされ、電源ＯＮととも
に一定周期で発振するクロック１１２をカウントしはじ
める。−数回路１０４はカウンタの出力があらかじめ設
定された値となったときにパルス信号１１３を出力する
。Ｄ−フリップフロップ４５はパルス信号１１１によっ
てクリアされてＬを出力した後、パルス信号１１３の立
上りによりＤ（）Ｔレベル）をラッチしてＱに出力する
。フリップフロップのＱ出力１１４がＡＮＤゲート１０
６に入力されているため、出力１１４がＬの間はブリス
キャン開始パルス１１５が入力されても出力はＬのまま
であり、コントロール回路１０７は信号２２をＬレベル
にしたままなのでプリスキャン動作はしない。

一方、一致信号１１３によってフリップフロップ１０５
のＱ出力１１４がＨになると開始パルス１１５はそのま
ま出力されるので、プリスキャン開始パルス１１５によ
ってコントロール回路１０７はＨレベルを一定期間出力
し、プリスキャン動作が行われる。

以上の動作の波形を第１３図に示す。３０はコンデンサ
５の電位で電源ＯＮ直後は不安定である。前記説明した
ようにカウンタ１０３が一致するまでのあいだプリスキ
ャン開始信号が入力されても、プリスキャンは開始され
ず、一致した後に受は付けるようになっている。

第１２図ではカウンタと一致回路を用いたハード構成で
あるが電源ＯＮ時から一定時間、ＣＰＵによりソフトウ
ェア的にプリスキャン動作を受けつけないものでもよい
。

また、カウンタのクロックの周波数およびカウンタの一
致数はコンデンサの充放電時定数等によって決められる
ものであって、特に限定はされない。

以上説明したようにタイマを設けて、電源ＯＮ時から一
定期間プリスキャン動作を受は付けないようにすること
で、不正なシェーディング補正が行われるのを防ぐこと
ができる。

ところで、前記プリスキャン動作において、各部の波形
は第１４図のようになっている。２１は基準反射板４０
８を読み取ったときのビデオ波形で、−様な白色板を読
み取った場合でも、シェーデイング歪のため、−ライン
の両端部では電位が下がり、山形の波形となっている。

３０はピークホールドの電位で、プリスキャン開始から
１ライン目ではピーク値まで達せず、３ライン目以降で
はじめて安定したピークホールドとなる。このため、１
ライン目もしくは２ライン目でシェーディング補正デー
タを得ようとすると正しい値が得られない。

そこで、以下の実施例ではフリップフロップ１７の出力
３０２を前ライン分のデータと比較し、現ラインのシェ
ーディング補正データと前ラインのデータが一致すれば
ピーク信号が安定し、正しい補正データであると判断し
てメモリ１５への記憶動作を行うことにする。

即ち、信号２２を発生する回路として第９図のものに代
えて第１５図に示す回路を用いる。シフトレジスタ２４
１によって１ライン分おくれたデータと、現在のフリッ
プフロップ１７からのデータを２４３の一致回路に入力
する。一致回路２４３は両者が一致した場合、Ｈを出力
する。カウンタ４４はこのＨの数を数え、所定値になっ
たところで、パルス信号２３４４出力する。このカウン
タ２４４は、１ラインごとにクリアされ、パルス信号は
ｌライン終了時に出るものとする。２４５はＤタイプフ
リップフロップで、プリスキャン開始信号２３３によっ
てクリアされたときＱにはＬが出力され、トリガ信号（
し）の立上りによってＤが出力されるので、Ｈレベルが
出力される。この出力はインバータ２４６によって反転
されて信号２２となる。これは、メモリ１５のライト信
号となる。第１４図に示すようにプリスキャン開始時か
らデータ一致時まではメモリは書き込みモードとなり、
またｌラインの先頭ごとにアドレスはＯからスタートす
るのでデータは１ラインごとに書きなおされ、最終的に
データ一致時のデータが残されることになる。読み取り
時にこのデータを用いて、シェーディング補正が行われ
る。

なお、前記一致判断のカウント数は、本来、ｌライン分
の全ビット数と一致すべきであるが、たとえピーク値が
安定していても全ビットのデータが一致することはむず
かしいと考えられるので適当な値を選ぶとよい。

以上のように、シェーディング補正データが前ラインと
一致するまで記憶動作を完了しないようにしたことで安
定したピーク値で得たシェーディング補正データを記憶
することになり、常に正しいシェーディング補正が行わ
れる。

〔発明の効果〕

以上説明した様に、本発明によるとピーク値の安定した
後に形成されたシェーディング補正用データを有効とす
るので、不安定なピーク値に基づいて形成された不適当
なシェーディング補正用データにより不正なシェーディ
ング補正がなされることを防ぐことが可能となり、また
、装置電源の投入から所定時間後に形成されたシェーデ
ィング補正用データを有効とするので、電源投入後の不
安定なピーク値によるシェーディング補正用データの形
成を防止し、良好なシェーディング補正を可能とするも
のであり、また、先に形成されたシェーディング補正用
データとそれに続けて形成されたシェーディング補正用
データが略一致したときのシェーディング補正用データ
を有効とするので、良好なシェーディング補正用データ
によりシェーディング補正を実行可能となり、また、予
め保持電位をクリアし、その後保持されるピーク値に基
づいて形成されたシェーディング補正用データを有効と
するので、常に良好なピーク値の保持がなされ、適正な
シェーディング補正を実行可能となる。

【図面の簡単な説明】

第１図は本発明を適用したシェーディング補正回路の構
成を示すブロック図、第２図は原稿読取装置の概略図、
第３図はピークホールド動作を示すタイミングチャート
図、第４図は原稿画像読取動作を示すタイミングチャー
ト図、第５図はシェーディング補正用データの測定動作
を示すタイミングチャート図、第６図はブリスキャン時
の各部波形を示すタイミングチャート図、第７図はリセ
ット信号の発生回路の構成を示すブロック図、第８図は
リセット信号の発生動作のタイミングチャート図、第９
図はブリスキャン信号の発生回路の構成を示すブロック
図、第１θ図はブリスキャン信号の発生動作のタイミン
グチャート図、第１１図は原稿読取時におけるピークホ
ールド動作のタイミングチャート図、第１２図及び第１
５図はプリスキャン信号の発生回路の他の構成を示すブ
ロック図、第１３図及び第１４図はブリスキャン信号の
発生動作のタイミングチャート図、第１６図は従来の回
路構成を示すブロック図であり、 １．１３はコンパレータ、５．１０はコンデンサ、４゜
６、　７．　１４．　１６はスイッチ、１７はフリップ
フロップ、１５はメモリ、４１，４２．６１〜６４はＤ
−フリップフロップ、４３．６５はインバータである。

Claims (4)

【特許請求の範囲】
1. （１）原稿画像を読取り画像信号を出力する読取手段と
   、基準面を前記読取手段により読取ることにより得た基
   準画像信号のピーク値を保持する保持手段と、前記基準
   画像信号と前記ピーク値とに基づいてシェーディング補
   正用データを形成する形成手段と、原稿画像を前記読取
   手段により読取ることにより得た画像信号を前記シェー
   ディング補正用データに従って補正する補正手段とを有
   し、前記保持手段により保持されるピーク値の安定した
   後に、前記形成手段により形成されたシェーディング補
   正用データを有効とすることを特徴とする画像信号処理
   装置。
2. （２）原稿画像を読取り画像信号を出力する読取手段と
   、基準面を前記読取手段により読取ることにより得た基
   準画像信号のピーク値を保持する保持手段と、前記基準
   画像信号と前記ピーク値とに基づいてシェーディング補
   正用データを形成する形成手段と、原稿画像を前記読取
   手段により読取ることにより得た画像信号を前記シェー
   ディング補正用データに従って補正する補正手段とを有
   し、装置電源の投入から所定時間後に、前記形成手段に
   より形成されたシェーディング補正用データを有効とす
   ることを特徴とする画像信号処理装置。
3. （３）原稿画像を読取り画像信号を出力する読取手段と
   、基準面を前記読取手段により読取ることにより得た基
   準画像信号のピーク値を保持する保持手段と、前記基準
   画像信号と前記ピーク値とに基づいてシェーディング補
   正用データを形成する形成手段と、原稿画像を前記読取
   手段により読取ることにより得た画像信号を前記シェー
   ディング補正用データに従って補正する補正手段とを有
   し、前記形成手段により先に形成されたシェーディング
   補正用データとそれに続けて形成されたシェーディング
   補正用データが略一致したときのシェーディング補正用
   データを有効とすることを特徴とする画像信号処理装置
   。
4. （４）原稿画像を読取り画像信号を出力する読取手段と
   、基準面を前記読取手段により読取ることにより得た基
   準画像信号のピーク値を保持する保持手段と、前記基準
   画像信号と前記ピーク値とに基づいてシェーディング補
   正用データを形成する形成手段と、原稿画像を前記読取
   手段により読取ることにより得た画像信号を前記シェー
   ディング補正用データに従って補正する補正手段とを有
   し、前記保持手段の保持電位をクリアし、その後保持さ
   れるピーク値に基づいて前記形成手段により形成された
   シェーディング補正用データを有効とすることを特徴と
   する画像信号処理装置。