JP2557867B2

JP2557867B2 - 画像読取装置

Info

Publication number: JP2557867B2
Application number: JP62016215A
Authority: JP
Inventors: 武弘吉田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1987-01-28
Filing date: 1987-01-28
Publication date: 1996-11-27
Anticipated expiration: 2011-11-27
Also published as: JPS63185280A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、原稿を読み取り２値化処理を行う画像読取
装置に関するものである。

［従来の技術］従来から、アナログ画像信号を適当なレベルで２値化
する画像処理において、シェーディングを考慮して２値
化レベルを場所によって変えることが知られている（テ
レビジョン学会編、「テレビジョン・画像工学ハンドブ
ック」第514頁）。すなわち、蛍光灯やレンズにおける
光量のばらつき（周辺の光量が低下する）に対処するた
めに、一定スライスレベルで２値化するのではなく、当
該光量のばらつきに対応して、スライスレベルを決定す
るものである。

更に、かかる従来の２値化処理について詳述する。

第８図（Ａ）には、１ラインのビデオ信号波形（直流
再生した後の波形）と一定のスライスレベルが図示され
ている。ここで、２値化用スライスレベルは、例えばビ
デオ信号におけるピーク電圧の６割程度の値に設定され
る。そして、図示された有効読取幅を有するものとする
と、（ア）で示された区間は、実際は白の領域であるに
も拘らず黒であると判断されてしまう。

そこで、このような不都合を回避するため、原稿が読
取位置に到達する前に全白の画像を予め読み取り、この
ビデオ波形をメモリに記憶する。そして、第８図（Ｂ）
に示すように、メモリに記憶したビデオ波形に基づいて
可変的なスライスレベルを決定することが行われてい
る。

実際のファクシミリ装置などでは、伝送すべき原稿が
読取位置に到達する直前に基準となる白板をスキャンし
て全白信号を読み取り（以後、プリスキャンと呼ぶ）、
その時の光量分布に対応したビデオ波形を記憶する。そ
して、この記憶したビデオ波形を基準にして、スライス
レベルを決定している。

第９図は、上述した原稿が読取位置の手前にセットさ
れている時の状態を示す図である。本図に示す１は、プ
リスキャンを行う時に使用される基準の白板である。こ
の基準白板１は斜線で示す部分が全白となっている。

また、２は蛍光灯、３は原稿である。複数枚の原稿が
セットされている時は、各ページを読み終った後に再び
プリスキャンが行われる。その理由は、蛍光灯の光量お
よび光量分布は蛍光灯管壁の温度（すなわち、蛍光灯を
点灯してからの経過時間）により大きく変化するためで
ある。このような理由から、各ページの読み取りを行う
のに先立ってプリスキャンを行い、２値化スライスレベ
ルを修正する必要がある。

［発明が解決しようとする問題点］しかしながら、シェーディング板などの光学的手段を
用いたシェーディング補正（以下、機械的シェーディン
グ補正という）、および、画像の読み取り位置に応じて
２値化しきい値レベルを適宜変化させるシェーディング
補正（以下、電気的シェーディング補正という）を行う
よう構成された従来の画像読取装置においては、シェー
ディングの態様如何によって適切な２値化処理を行うこ
とができないという欠点がみられた。

かかる欠点について、更に詳述する。

ここでは、主走査方向における自動濃度調整区間（Au
tomatic Background Control 区間；以下ABC区間とい
う）での画像信号ピーク値を保持し、そのピーク値に基
づいてスライスレベル（しきい値）を決定する従来の装
置を説明する。

第10図（Ａ）は、機械的シェーディングのみを行う際
の画像読取系を示すブロック図である。また、第10図
（Ｂ）は機械的シェーディング補正および電気的シェー
ディング補正の両方を行う際の画像読取系を示すブロッ
ク図である。通常は、第10図（Ａ）と第10図（Ｂ）はひ
とつの回路として構成されている。従って、機械的シェ
ーディング補正のみを行う時（すなわち、２値化しきい
値レベルが一定の時）には、シェーディング補正回路14
は充電のみを続行する。

第10図（Ａ）において、信号線2aには、サンプルされ
た画像信号（CCD出力）が導入されている。２は直流再
生回路であり、信号線2aに出力されている信号の直流成
分を補正し、暗時出力レベルがグランドレベルとなるよ
うに作用する。信号線2bには、直流再生した波形が出力
される。

４は、信号線2bに出力されている波形のピーク値をホ
ールドする回路である。ピークホールドされた信号は、
信号線4aに出力される。

６は分圧回路である。この分圧回路６は、信号線4aに
出力されている信号レベルの６割程度のレベルを信号線
6aに出力し、スライスレベル（２値化しきい値レベル）
を作成する。

８は電圧比較回路であり、信号線2bに出力されている
直流再生した後のビデオ信号と、信号線6aに出力されて
いるスライスレベルを入力し、２値化を行う。すなわ
ち、信号線2bの信号レベルが信号線6aの信号レベルより
大きい場合、すなわち白信号である場合は、信号線8aに
はレベル「０」の信号が出力される。また、信号線2bの
信号レベルが信号線6aの信号レベルより小さい場合、す
なわち黒信号である場合は、信号線8aにはレベル「１」
の信号が出力される。

第10図（Ｂ）に示した直流再生回路10およびピークホ
ールド回路12は、第10図（Ａ）に示した２および４と同
じ構成を有する。

14は全白の信号波形を記憶すると共に、記憶した全白
波形の相似波形を出力するシェーディング補正回路であ
る。

また、分圧回路16および電圧比較回路18は、第10図
（Ａ）に示した６および８と同じ構成を有する。

第11図（Ａ）および第11図（Ｂ）には、１ラインの全
白信号波形と、従来の電気的シェーディング補正を行っ
たときのスライスレベルが示されている。

第11図（Ａ）に示すように、ABC区間内に全白信号の
ピーク値がある時は、図示したようなスライスレベルが
得られる。ところが、第11図（Ｂ）に示すようにABC区
間以外にピーク値が存在したとしても、全白信号波形の
記憶時には、ABC区間内の最大値までしか追随すること
ができない。従って、信号線16aに出力されるスライス
レベルは、全白信号のレベルを６割程度まで圧縮した値
をとらない。その結果、かかる場合にはビデオ信号を正
しく２値化することができないという大きな欠点があっ
た。

よって本発明の目的は、上述の点に鑑み、所定読み取
り区間での最高信号レベルがその他の区間でのピーク値
より低い場合であっても、適正な２値化しきい値レベル
を設定することができるよう構成した画像読取装置を提
供することにある。

［問題点を解決するための手段］上記の目的を達成するために、本発明は、原稿を読み
取り画像信号を出力する読取手段と、前記読取手段によ
る所定読取区間における前記画像信号のピーク値を検出
するピーク検出手段と、前記画像信号と相似した波形の
スライスレベルで前記画像信号を２値化する２値化手段
と、前記画像信号に対する電気的シェーディング補正を
行うシェーディング補正手段と、を有する画像読取装置
において、前記シェーディング補正手段が前記電気的シ
ェーディング補正を行う場合に、前記ピーク値をｎ倍し
た値（ｎ＞１）と前記画像信号との大小を比較すること
でスライスレベルを設定するように制御し、前記シェー
ディング補正手段が前記電気的シェーディング補正を行
わない場合に、前記ピーク値と前記画像信号との大小を
比較することでスライスレベルを設定するように制御す
る制御手段を設けたものである。

［実施例］第１図は、本発明に係る画像読取装置の全体構成図で
ある。本装置は、原稿画像の読み取り位置に応じて入力
画像信号の２値化しきい値レベルを設定するシェーディ
ング補正手段Ａを備えた画像読取装置において、前記シ
ェーディング補正手段Ａが付勢されている場合と、一定
しきい値レベルによる２値化処理が行われている場合と
において、前記入力画像信号の増幅率を変更する可変増
幅手段Ｂを、前記シェーディング補正手段Ａの前段に設
けたものである。

第２図は本発明を適用した画像読取装置の一実施例を
示す概略構成図である。本図において、42はプリスキャ
ンを行う時に使用する基準の白板であり、斜線部側の面
が白くなっている。

44は蛍光灯、46は原稿である。

48は原稿の先端を検出するDES（ドキュメント・エッ
ジ・センサ）である。このDES48の上に原稿がセットさ
れていない時には信号線48aに信号レベル「０」の信号
を出力し、またDES48の上に原稿がセットされている時
には信号線48aに信号レベル「１」の信号を出力する。

50は、原稿がセットされているか否かを検出するDS
（ドキュメントセンサ）である。このDS50の上に原稿が
セットされていない時には信号線50aに信号レベル
「０」の信号を出力し、またDS50の上に原稿がセットさ
れている時には信号線50aに信号レベル「１」の信号を
出力する。通常、DS50により原稿が原稿台にセットされ
ているか否かを検出する。原稿がセットされている場合
には、その原稿がDES48を覆う位置までフィードし、プ
リスキャンを行う。その後、DES48から読取位置までの
距離は既知であるので、その長さだけ原稿をフィード
し、読取動作を開始する。

また、DS50およびDES48の両方を原稿が覆っている時
は原稿がどこまで挿入されているか判らないので、プリ
スキャンを行い得ないものと判断する。

52は、反射ミラーである。

54は、蛍光灯およびレンズの光量分布のばらつきを光
学的に補正するシェーディング板である。

56は、レンズである。

58はイメージセンサであり、本実施例においてはCCD
を用いる。このCCDの出力信号は、信号線58aに出力され
る。

第３図は、第２図に示した実施例の電気制御回路を示
すブロック図である。なお、本図に示す48および50は、
それぞれ第２図に示したDESおよびDSと同じである。

また、60は各種のタイミングパルスを発生するタイミ
ング回路である。このタイミング回路60は、信号線60a
に対し転送パルスφ_１およびφ₂,シフトパルスSH,リセ
ットパルスRS,サンプリングパルス▲▼，暗時出力
がでている間アクティブとなる直流再生用信号▲
▼,RAMのアドレスを指定するアドレスデータを出力す
る。

62は駆動回路であり、C²MOSあるいはTTLのレベルで作
ったパルスをCCD駆動レベルに変換し、CCD（イメージセ
ンサ）58にパルスを供給する。

64は、CCDの出力信号を増幅する増幅回路である。信
号線64aには、増幅されたCCD出力信号が出力される。

66は、サンプル／ホールド回路である。すなわち、信
号線64aに出力されている信号には画信号（光信号）以
外の信号（例えば、リセット信号や暗時出力信号）が含
まれているので、画信号（光信号）が出力されているタ
イミングにてデータをサンプルして、ホールドする機能
を果たす。従って、信号線66aには、アナログの光信号
成分のみが出力される。

68は直流再生回路であり、信号線66aに出力されてい
る信号の直流成分を補正し、暗時出力レベルがグランド
レベルとするようにする機能を果たす。信号線68aに
は、直流再生した信号が出力される。

70はピークホールド回路であり、信号線68aに出力さ
れている信号のうちABC区間のピーク値をホールドす
る。そして、ピークホールドされた信号は信号線70aに
出力される。

72は、信号線70aに出力されている信号のレベルをあ
る一定割合（例えば1.3倍）だけ増加する増幅回路であ
る。増幅された信号は、信号線72aに出力される。

74はマルチプレクサ回路である。このマルチプレクサ
74は信号線94bに出力されている信号を入力し、その信
号レベルが「０」である時は信号線74aに信号線70aの信
号を出力し、他方、信号線94bの信号レベルが「１」で
ある時は信号線74aに信号線72aの信号を出力する。すな
わち、機械的シェーディング補正のみを行う場合は、ビ
デオ信号（主走査方向）の自動濃度調整区間でのピーク
値を信号線74aに出力する。また、機械的シェーディン
グ補正および電気的シェーディング補正の両方を行う場
合は、主走査方向のビデオ信号の自動濃度調整区間での
ピーク値に対し、一定割合だけ増した信号を信号線74a
に出力する。

76は、後に詳述する充放電機能を備え、プリスキャン
により記憶した白波形と相似の信号波形を出力するシェ
ーディング補正回路である。但し、出力信号のピーク値
は信号線74aの信号レベルに応じて変化する。

78は電圧比較回路、80は遅延回路、82はRAM（ランダ
ムアクセスメモリ）、84はマルチプレクサ回路である。

86は、信号線84の信号と信号線94bの信号とを入力
し、その論理積を信号線86aに出力する論理積回路（AND
ゲート）である。

88は分圧回路であり、信号線76aに出力されている信
号レベルの６割程度の信号レベルを信号線88aに出力
し、スライスレベルを形成する。

90は電圧比較回路であり、信号線68aに出力されてい
る直流再生された後のビデオ信号と、信号線88aに出力
されている電気的シェーディングが行われたスライスレ
ベル信号とを入力し、２値化を行う。

そして、信号線68aの信号レベルが信号線88aの信号レ
ベルより大きいとき、すなわち白信号であるときは、信
号線90aにはレベル「０」の信号が出力される。また、
信号線68aの信号レベルが信号線88aの信号レベルより小
さいとき、すなわち黒信号であるときは、信号線90aに
はレベル「１」の信号が出力される。

92は、信号線90aに出力されている２値化された信号
を入力し、各種の信号処理を行う信号処理回路である。

94は制御回路である。この制御回路94は、記憶媒体に
シェーディング補正を行うための信号波形が記憶されて
いるときは機械的シェーディング補正および電気的シェ
ーディング補正の両方を行い、他方、記憶媒体にシェー
ディング補正を行うための波形が記憶されていないとき
は機械的シェーディング補正のみを指示する。ここで、
機械的シェーディング補正のみを行う場合は、主走査方
向におけるビデオ信号の自動濃度調整区間でのピーク値
でスライスレベルを決定し、機械的シェーディング補正
および電気的シェーディング補正の両方を行う場合は、
主走査方向におけるビデオ信号の自動濃度調整区間での
ピーク値に対して一定割合（例えば1.3倍）だけ増した
信号レベルでスライスレベルを決定する。

次に、プリスキャン動作を行い、ビデオ信号をRAM82
に記憶する手順について説明する。ここで、RAM82に記
憶されるデータは、全白を表すビデオ信号を再現できる
ものでなくてはならない。例えば、原稿がA3サイズの場
合に８画素/mmの密度で読み取るためには、2592画素のC
CDを用いてビデオ信号を得ることが必要である。その各
画素に対し、８ビットのデータを格納するとすれば、各
画素に対して256通りのレベルを設定することができ
る。本実施例においては、ビデオ信号のある所定電圧
（ピーク電圧を1.3倍した電圧）を基にして、ある時定
数の充電および放電を繰り返す（差分データを供給す
る）ことにより、全白を表すビデオ信号を再現させてい
る。従って、この場合には、2592×１ビットのRAMがあ
ればよい。

全白のビデオ信号を記憶する時は、まず制御回路94は
信号線94bに信号レベル「１」の信号を出力する。そし
て、信号線94aにプリスキャン開始パルス▲
▼を発生する。すると、遅延回路80は信号線80aに信号
レベル「１」の信号を出力する。更に、信号線、60aに
シフトパルスSHが２個送出された時、信号線80aに信号
レベル「０」の信号を出力する。ここで、信号線80aに
出力されている信号が「０」である時は、RAM82から全
白のビデオ信号を再現すためのデータが出力される。ま
た、信号線80aに出力されている信号が「１」である時
は、RAM82に対し全白のビデオ信号を再現するためのデ
ータを入力する。すなわち、プリスキャン開始パルス▲
▼が送出され、さらにシフトパルスSHが発生
された後、次にシフトパルスSHが発生されるまでの間の
データ（信号線78a出力されている）をRAM82に入力す
る。

また、信号線68aには直流再生をした後のビデオ信号
が出力されている。一方、信号線76aには、グランドレ
ベルの信号がラインの先頭に出力されている（ラインの
先頭においては、▲▼によりグランドレベルの
信号が出力されるため）。信号線72aには、ピークホー
ルドされた1.3倍の信号が出力されている。

電圧比較回路78は、信号線68aに出力されている信号
と信号線76aに出力されている信号とを入力し、信号線6
8aに出力されている信号レベルが信号線76aに出力され
ている信号レベルより大きい時は、信号線78aにレベル
「０」の信号を出力する。この「０」レベルの信号がAN
Dゲート86の出力信号線86aに出力されると、シェーディ
ング補正回路76は充電動作を行う。また、RAM82もこの
データ「０」の記憶を行う。

マルチプレクサ84は信号線80aの信号を入力し、信号
線80aの信号レベルが「０」である時は信号線82aの信号
（RAM82から出力された信号）を信号線84aに出力し、信
号線80aの信号レベルが「１」である時は信号線78aの信
号を出力する。現時点において信号線94bには信号レベ
ル「１」の信号が出力されているものとすると、信号線
86aには信号線84aの信号が出力される。以下、同様の動
作により、RAM82には全白のビデオ信号を再現するため
のデータが格納される。

第４図は、プリスキャン時の直流再生波形およびRAM8
2に記憶される波形を示す図である。本図中、（ア）の
ポイントにおいては信号線68aに出力されている信号が
信号線76aに出力されている信号よりも大きいので、RAM
82には「０」というデータが記憶されると共に、信号線
86aにも信号レベル「０」の信号が出力されるので、充
電動作が行われる。一方、（イ）のポイントにおいては
信号線68aに出力されている信号が信号線76aに出力され
ている信号よりも小さいので、RAM82には「１」という
データが記憶されると共に、信号線86aにも信号レベル
「１」の信号が出力されるので放電動作が行われる。例
えば、A3原稿を読み取るために必要な画素数を2592ドッ
トとすると、各々の画素位置に対して「０」（すなわ
ち、充電動作を行う）あるいは「１」（すなわち、放電
動作を行う）を対応させ、これをRAM82に記憶させる必
要がある。このためのアドレスデータは、信号線60aに
出力されている。

次に、RAM82に記憶されたデータを読み出し、プリス
キャン時に記憶した全白波形の相似波形を信号線76aに
出力する手順を述べる（但し、いま読み取っている画像
信号のピーク値を考えているため、そのピーク値は変動
する）。

まず、信号線94bには信号レベル「１」の信号が出力
される。信号線80aには信号レベル「０」の信号が出力
されるため、マルチプレクサ回路84の出力信号線20aに
は、信号線82a上の信号が出力される。そして、１ライ
ンの各ビットに対応してデータ「０」あるいはデータ
「１」が出力される。この時、シェーディング補正回路
76は信号線86aに出力されている信号に従って内蔵コン
デンサの充放電を行うので、信号線76aにはプリスキャ
ン時に記憶した全白波形の相似波形が出力される（すな
わち、電気的シェーディング補正が可能になる）。

一方、機械的なシェーディング補正のみを行う場合
は、信号線76aにピーク値信号を出力する。この時に
は、まず信号線94bにレベル「０」の信号が出力され
る。これにより、マルチプレクサ74の出力信号線74aに
は、信号線70aの信号が出力される。また、信号線86aに
は信号レベル「０」の信号（すなわち、充電動作のみを
行う）が出力される。すなわち、充電動作のみを行うこ
とにより、信号線76aには信号線70aとほぼ同一レベル
（ラインの先頭において、信号線76aの信号は「０」と
なる）の信号が出力され、ピーク値信号を信号線76aに
出力することが可能となる。

第５図は制御回路94が実行すべき制御手順を示す流れ
図である。

ステップS100は、制御の開始を表している。制御回路
はスタンバイ電源で動作するため、始め（すなわち、ス
テップS100）からスタートするのは、メイン電源および
スタンバイ電源がオフ状態になったときである。

ステップS102においては、メイン電源およびスタンバ
イ電源がオフ状態からオン状態になるのに伴い、RAMに
はシェーディング補正を行うためのデータが未だ格納さ
れていないので、SHDEND（チェーディングエンド）と
いうフラグを「０」にセットする。

ステップS104においては、例えばオペレーション部よ
り読取動作が選択されたか否かが判断される。読取動作
が選択されると、ステップS106に進む。

ステップS106においては、原稿が存在するか否かが判
断される。原稿が無い場合は、エラー処理（ステップS1
08）を実行した後、ステップS104に進む。他方、原稿が
ある場合は、ステップS110に進む。

ステップS110においては、DESの上に原稿がセットさ
れているか否かが判断される。DESに原稿がセットされ
ている時は、プリスキャン動作を行わないので、ステッ
プS122に進む。他方、DESに原稿がセットされていない
時は、ステップS112に進む。

ステップS112においては、DESまで原稿の頭出しを行
い、DESまでの頭出しが終了した時ステップS114に進
む。

ステップS114においては、信号線94bに信号レベル
「１」の信号を出力し、電気的シェーディング補正を行
うモードにセットする。この時は、機械的シェーディン
グ補正も行う。

ステップS116においては、信号線94aに▲
▼パルスを発声し、プリスキャンを行う。ここでは、蛍
光灯の予熱を所定時間だけ行い、その後に蛍光灯を点灯
し、所定時間経過後にプリスキャンを行う。

ステップS118においては、プリスキャン動作の実行に
伴い、SHDENDフラグを「１」にセットする。

ステップS120においては、１ページの読取が完了した
か否かが判断される。１ページの読取が完了すると、ス
テップS128に進む。

ステップS122においては、フラグSHDENDが「０」であ
るか否か、すなわちRAMにシェーディング補正を行うた
めのデータが格納されているか否かが判断される。フラ
グSHDENDが「０」であるとき、すなわちRAMにシェーデ
ィング補正を行うためのデータが格納されていないとき
は、ステップS124に進む。他方、フラグSHDENDが「１」
であるとき、すなわちRAMにシェーディング補正を行う
ためのデータが格納されているときは、ステップS126に
進む。

ステップS124においては、信号線94bに信号レベル
「０」の信号を出力し、電気的シェーディング補正を行
わないモードにセットする（機械的シェーディング補正
のみ行う）。

ステップS126においては、信号線94bに信号レベル
「１」の信号を出力し、電気的シェーディング補正を行
うモードにセットする。この時には、機械的シェーディ
ングも併せて行う。

ステップS128においては、次原稿があるか否かが判断
される。次原稿があるときにはステップS106へ進み、次
原稿がないときにはステップS104に進む。

なお、プリスキャンした信号波形を記憶する方法とし
て、本実施例においてはCCD出力１ビットあたりデータ
１ビットとして、１ビット前のデータとの差を用いた
が、CCD出力１ビットあたりデータｎビット（ｎは２よ
り大きい正の整数）としてD/A変換することも可能であ
る。

最後に、ピークホールド回路の出力レベルを1.3倍と
したまま、機械的シェーディング補正のみを行った場合
の影響について説明する。

第６図（Ａ）は機械的シェーディング補正のみを行う
時の読取系のブロック図、第６図（Ｂ）は機械的シェー
ディング補正および電気的シェーディング補正の両方を
行う時の読取系のブロック図である。

第７図（Ａ）には、第６図（Ａ）に示した構成によっ
て得られるスライスレベルが示されている。この場合
は、スライスレベルがピーク値の0.78倍（＝0.6×1.3）
となり、画像が黒っぽくなってしまうという不都合が生
じる。よって、機械的シェーディング補正のみを行う場
合についてまで、ピークホールド回路の出力を増加させ
ることは好適でない。

これに対して第６図（Ｂ）に示した構成によれば、第
７図（Ｂ）に示される如く、ビデオ信号レベルの増減に
対応してスライスレベルが適切に決定される。すなわ
ち、ABC区間以外にピーク値が存在したとしても、波形
を正しく記憶することができるので、適正な２値化しき
い値を設定することが可能となる。

［発明の効果］以上述べた通り、本発明では、原稿を読み取り画像信
号を出力する読取手段と、前記読取手段による所定読取
区間における前記画像信号のピーク値を検出するピーク
検出手段と、前記画像信号と相似した波形のスライスレ
ベルで前記画像信号を２値化する２値化手段と、前記画
像信号に対する電気的シェーディング補正を行うシェー
ディング補正手段と、を有する画像読取装置において、
前記シェーディング補正手段が前記電気的シェーディン
グ補正を行う場合に、前記ピーク値をｎ倍した値（ｎ＞
１）と前記画像信号との大小を比較することでスライス
レベルを設定するように制御し、前記シェーディング補
正手段が前記電気的シェーディング補正を行わない場合
に、前記ピーク値と前記画像信号との大小を比較するこ
とでスライスレベルを設定するように制御する制御手段
を設けた構成としてあるので、電気的シェーディング補
正を行う場合に所定読取区間以外の区間に画像信号のピ
ーク値があってもスライスレベルを正しく設定し、さら
に電気的シェーディング補正を行わない場合にも適切な
スライスレベルにより画像信号の２値化を行うことがで
きるようになる、という効果を奏する。

【図面の簡単な説明】

第１図は本発明に係る画像読取装置の全体構成図、第２図および第３図は本発明の一実施例を示す図、第４図はプリスキャン時の直流再生信号とRAMに記憶さ
れる信号との関係を示す波形図、第５図は第３図に示した制御回路が実行すべき制御手順
を示す流れ図、第６図（Ａ），第６図（Ｂ）および第７図（Ａ），第７
図（Ｂ）はそれぞれピークホールド回路の出力レベルと
２値化しきい値レベルとの関係について示す図、第８図（Ａ）および第８図（Ｂ）は一般的なシェーディ
ング補正を説明する線図、第９図，第10図（Ａ）および第10図（Ｂ），第11図
（Ａ）および第11図（Ｂ）はそれぞれ従来技術を示す図
である。２……直流再生回路、４……ピークホールド回路、６……分圧回路、８……電圧比較回路、 10……直流再生回路、 12……ピークホールド回路、 14……シェーディング補正回路、 16……分圧回路、 18……電圧比較回路、 20……直流再生回路、 22……ピークホールド回路、 24……増幅回路、 26……分圧回路、 28……電圧比較回路、 30……直流再生回路、 32……ピークホールド回路、 34……増幅回路、 36……シェーディング補正回路、 38……分圧回路、 40……電圧比較回路、 42……基準白板、 44……蛍光灯、 46……原稿、 48……DES、 50……DS、 52……反射ミラー、 54……シェーディング板、 56……レンズ、 58……イメージセンサ、 60……タイミング回路、 62……駆動回路、 64……増幅回路、 66……サンプル／ホールド回路、 68……直流再生回路、 70……ピークホールド回路、 72……増幅回路、 74……マルチプレクサ回路、 76……シェーディング補正回路、 78……電圧比較回路、 80……遅延回路、 82……RAM、 84……マルチプレクサ回路、 86……論理積回路、 88……分圧回路、 90……電圧比較回路、 92……信号処理回路、 94……制御回路。

Claims

(57)【特許請求の範囲】

【請求項１】原稿を読み取り画像信号を出力する読取手
段と、前記読取手段による所定読取区間における前記画像信号
のピーク値を検出するピーク検出手段と、前記画像信号と相似した波形のスライスレベルで前記画
像信号を２値化する２値化手段と、前記画像信号に対する電気的シェーディング補正を行う
シェーディング補正手段と、を有する画像読取装置にお
いて、前記シェーディング補正手段が前記電気的シェーディン
グ補正を行う場合に、前記ピーク値をｎ倍した値（ｎ＞
１）と前記画像信号との大小を比較することでスライス
レベルを設定するように制御し、前記シェーディング補
正手段が前記電気的シェーディング補正を行わない場合
に、前記ピーク値と前記画像信号との大小を比較するこ
とでスライスレベルを設定するように制御する制御手段
を設けたことを特徴とする画像読取装置。