JP2602401B2

JP2602401B2 - 画信号補正回路

Info

Publication number: JP2602401B2
Application number: JP5175813A
Authority: JP
Inventors: 方哉嶋中; 広光橋本
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1993-07-16
Filing date: 1993-07-16
Publication date: 1997-04-23
Anticipated expiration: 2012-04-23
Also published as: JPH0738756A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画信号補正回路に関し、
特にファクシミリ装置やスキャナ等において、イメージ
センサの各素子の出力レベルのばらつきを補正する画信
号補正回路に関する。

【０００２】

【従来の技術】ファクシミリ装置やスキャナ等では、イ
メージセンサにより原稿を読取っているが、イメージセ
ンサの各素子の感度ばらつき、および原稿の照明のばら
つき等によって各素子の出力レベル、つまり各画素のレ
ベルにばらつきが生じる。このため、全面が同一濃度の
原稿であっても濃淡のある画像が再生されるので、原稿
に忠実な画信号が得られない。このような不具合を解消
するために、画信号補正回路によって補正を行ってい
る。

【０００３】ところで、各画素のばらつきには、全面が
一様に白の基準原稿を読取らせたときに生じる白レベル
のばらつきと、全面が一様に黒の基準原稿を読取らせた
ときに生じる黒レベルのばらつきとがある。画信号補正
回路では、白レベルおよび黒レベルについてそれぞれ補
正を行っている。

【０００４】図４は従来の画信号補正回路の一例を示す
ブロック図であり、黒レベルのばらつきを補正する画信
号補正回路を示している。なお、白レベルのばらつきを
補正する画信号補正回路は、黒レベルの画信号補正回路
と同じ構成であるので説明は省略する。

【０００５】黒レベルのばらつきを補正する場合は、ま
ず事前処理として、原稿の照明ランプを消した状態と
し、全面が一様に黒の基準原稿をイメージセンサに読取
らせて１ライン分の各画素の黒レベルのばらつき状態を
検出し、黒レベルの補正用データを生成してメモリに記
憶させる。なお、白レベルのばらつきを補正する場合
は、原稿の照明ランプを点灯した状態で、全面が一様に
白の基準原稿をイメージセンサに読取らせ、各画素の白
レベルのばらつき状態を検出し、白レベルの補正用デー
タを生成してメモリに記憶させる。このような事前処理
を行った後、通常の原稿を読取り、メモリに記憶させた
補正用データに基づいて入力画信号の補正を行う。

【０００６】図４において、基準黒最小レベル検出部１
は、黒の基準原稿を読取ったイメージセンサからの１ラ
イン分の各画素のレベルを示す入力画信号Ｐ１を受け、
この入力画信号Ｐ１の内の最小レベルを検出して基準黒
最小レベルを示す信号Ｂｍを基準黒最小レベルレジスタ
２に記憶させる。ここで入力画信号Ｐ１は、６ビットに
Ａ−Ｄ変換されたディジタル信号であり、また基準黒最
小レベルを示す信号Ｂｍも６ビットの信号である。

【０００７】減算部３は、基準原稿を再度読取って入力
してくる画信号Ｐ１および基準黒最小レベルレジスタ２
に記憶された基準黒最小レベルを示す信号Ｂｍを受け、
両信号の減算を行って各画素のレべルと基準黒最小レベ
ルとの差分値を算出し、この差分値を示す差分値信号Ｈ
１１を出力する。

【０００８】書込みビット処理部４は、減算部３が出力
する差分値信号Ｈ１１を受け、入力画信号Ｐ１のビット
数（６ビット）よりも少ない所定ビット幅、例えば４ビ
ットに収まるように処理し、４ビットの差分値信号Ｈ１
２を生成してメモリ５に補正用データとして記憶させ
る。この場合、有効ビットが４ビットを超える画素数を
計数し、この計数値が所定の許容数よりも大きい小さい
かによって、有効ビットが４ビットを超える差分値信号
Ｈ１１に対しビット処理を行う。

【０００９】例えば、Ａ４サイズ原稿の１ライン分を読
取るイメージセンサの素子数（画素数）が１７２８個で
構成されている場合、有効ビット数が４ビット幅に収ま
らない画素数の許容数Ｎ（１７２８≧Ｎ≧１を満足する
整数）を設定し、４ビット幅に収まらない画素数が許容
数Ｎよりも大きいときには、最下位ビットを切捨てた下
位４ビットを差分値信号Ｈ１２とする。この場合、ビッ
ト切捨て後の下位５ビットの値が１０Ｈ（１０Ｈ＝「１
００００」）以上であったときは、最大値ＦＨ（ＦＨ＝
「１１１１」）に設定してメモリ５に記憶させる。同時
に、ビット切捨て処理を示すビット処理信号Ｃｂを
「１」として読出しビット処理部６へ送出し記憶させ
る。

【００１０】また、有効ビット数が４ビット幅に収まら
ない画素数が許容数Ｎよりも小さいときには、最下位ビ
ットを含む下位４ビットを差分値信号Ｈ１２とする。こ
の場合、下位５ビットの値が１０Ｈ以上であったとき
は、最大値ＦＨに設定してメモリ５に記憶させる。同時
に、ビット切捨て処理を示すビット処理信号Ｃｂを
「０」として読出しビット処理部６へ送出し記憶させ
る。

【００１１】なお、許容数Ｎを小さな値に設定すれば、
切捨て処理を行う可能性が高くなり、この切捨て処理に
よって広範囲の補正を行うことができる。また、許容数
Ｎを大きな値に設定すれば、切捨て処理を行う可能性が
低くなり、入力画信号のビット精度を維持したままで精
度の高い補正を行うことができる。更に、このようにビ
ット処理を行うことにより、メモリ５の記憶容量を節減
できる。

【００１２】以上の事前処理を行った後、通常の原稿の
読取りを実行する。

【００１３】通常の原稿の読取り時には、入力画信号Ｐ
２（６ビット）に同期して、メモリ５から差分値信号Ｈ
１２（４ビット）が読出されて読出しビット処理部６へ
送出される。同時に、入力画信号Ｐ２が減算部８に供給
される。なお、基準黒最小レベルレジスタ２およびメモ
リ５に事前に記憶されたデータは、そのまま保持されて
いる。

【００１４】読出しビット処理部６は、事前処理時に記
憶したビット処理信号Ｃｂに応じて、メモリ５から読出
されてくる差分値信号Ｈ１２に対しビット処理を行って
差分値信号Ｈ１３を生成する。ここでは、ビット処理信
号Ｃｂが「１」の場合は、差分値信号Ｈ１２（４ビッ
ト）の最下位に「０」を付加して５ビットの差分値信号
Ｈ１３を生成する。また、ビット処理信号Ｃｂが「０」
の場合は、最上位に「０」を付加して５ビットの差分値
信号Ｈ１３を生成する。

【００１５】加算部７は、差分値信号Ｈ１３（５ビッ
ト）と基準黒最小レベルを示す信号Ｂｍ（６ビット）と
を加算して６ビットの黒補正信号Ｈ１４を生成する。こ
の黒補正信号Ｈ１４が示す値は、黒の基準原稿を読取っ
たときのイメージセンサの各素子の出力レベルとほぼ一
致する。減算部８は、入力画信号Ｐ２と黒補正信号Ｈ１
４との減算を行って黒レベルの補正を施し、補正画信号
Ｐ１３として出力する。

【００１６】

【発明が解決しようとする課題】上述したように従来の
画信号補正回路では、事前に基準原稿をイメージセンサ
に読取らせて、所定ビット幅に収まるように差分値信号
のビット処理を行う場合に、所定ビット幅に収まらない
差分値信号に対し最下位ビットもしくは上位ビットの切
捨てを行い、更に、ビット切捨て前の値が所定ビット幅
に収まらないときは、所定ビット幅の最大値を差分値信
号として設定している。このため、イメージセンサの各
素子の出力レベルのばらつきが大きくて、差分値が所定
ビット幅の範囲を超える場合には、充分な画信号補正を
行うことが困難であり、適正な画信号補正はできない。

【００１７】本発明の目的は、イメージセンサの各素子
の出力レベルのばらつきが大きくても、従来の機能効果
を損うことなく、適正な画信号補正が可能な画信号補正
回路を提供することにある。

【００１８】

【課題を解決するための手段】本発明の画信号補正回路
は、全面が一様に黒もしくは白の基準原稿をイメージセ
ンサに読取らせたときの１ライン分の各画素のレベルを
示すｎ（ｎは、２≦ｎの整数）ビットの入力画信号を受
け、前記各画素の最小もしくは最大レベルを検出して記
憶する第１の手段と、前記基準原稿の読取り時における
前記各画素のレベルと前記第１の手段に記憶された前記
最小もしくは最大レベルとの差分値を算出してｎビット
の第１の差分値信号を生成する第２の手段と、この第２
の手段から前記第１の差分値信号を受け、この信号が示
す値に応じてビット処理を行ってｍ（ｍは、１≦ｍ＜ｎ
の整数）ビットの第２の差分値信号を生成する第３の手
段と、この第３の手段から前記第２の差分値信号を受け
て記憶し、その後入力してくる通常の原稿の入力画信号
に同期して、記憶している前記第２の差分値信号を読出
す第４の手段と、この第４の手段から読出される前記第
２の差分値信号の値と前記第１の手段が記憶している前
記最小もしくは最大レベルとを加算してｎビットの補正
信号を生成する第５の手段と、この第５の手段によって
生成された前記補正信号に基づき、前記通常の原稿の入
力画信号を補正してｎビットの補正画信号を出力する第
６の手段と、前記第４の手段から読出される前記第２の
差分値信号が特定のコードと一致するか否かを検知し、
前記特定のコードを検知したときに特定コード検知信号
を出力する第７の手段と、前記第６の手段が出力する前
記補正画信号および前記第７の手段が出力する前記特定
コード検知信号をそれぞれ受け、前記特定コード検知信
号を受けたときは、入力する前記補正画信号を一つ前に
入力した前記補正画信号で置換えて出力し、また前記特
定コード検知信号を受けていないときは、入力する前記
補正画信号をそのまま出力する第８の手段とを備える。

【００１９】また、前記第３の手段は、ｎビットの前記
第１の差分値信号の値とｍビットで表示できる最大値と
を比較する比較回路と、前記ｎビットの第１の差分値信
号のビットを切捨ててｍビットの信号を生成するビット
処理回路と、前記ｍビットで表示できる特定のコードを
出力する特定コード生成回路と、前記ビット処理回路か
らの出力および前記特定コード生成回路からの出力を受
け、前記比較回路の比較結果に応じていずれか一方を選
択し前記第２の差分値信号として出力する選択回路とを
有して構成してもよい。

【００２０】また、前記第８の手段は、入力端に入力す
る前記補正画信号を前記入力画信号に同期して保持する
保持回路と、入力してくる前記補正画信号および前記保
持回路の出力をそれぞれ受け前記特定コード検知信号に
応じていずれか一方を選択して前記保持回路の入力端へ
送出する選択回路とを有して構成してもよい。

【００２１】

【実施例】次に本発明について図面を参照して説明す
る。

【００２２】図１は本発明の一実施例を示すブロック図
であり、図４に示した従来例と同様に黒レベルのばらつ
きを補正する画信号補正回路を示している。また、従来
例と同一構成要素には同一符号を付してある。ここで、
従来例との相違点は、特定コード送出部９と特定コード
検知部１０と補間処理部１１とを設け、所定ビット幅に
収めるのが無理であった補正用データ（差分値信号）に
より補正された画信号に対して、補間処理を実行してい
ることである。

【００２３】まず、補正用データを生成する事前処理に
ついて説明する。

【００２４】原稿の照明ランプを消した状態で、全面が
一様に黒の基準原稿をイメージセンサに読取らせ、１ラ
イン分の各画素のレベルを示す入力画信号Ｐ１を基準黒
最小レベル検出部１に供給する。ここで入力画信号Ｐ１
は、例えば、６ビットにＡ−Ｄ変換されたディジタル信
号とする。基準黒最小レベル検出部１は、入力画信号Ｐ
１の内の最小レベルを検出して基準黒最小レベルを示す
信号Ｂｍを基準黒最小レベルレジスタ２に記憶させる。
減算部３は、黒の基準原稿を再度読取って入力してくる
画信号Ｐ１および基準黒最小レベルレジスタ２に記憶さ
れた基準黒最小レベルを示す信号Ｂｍを受けて両信号の
減算を行い、各画素のレべルと基準黒最小レベルとの差
分値を算出して差分値を示す差分値信号Ｈ１を出力す
る。

【００２５】書込みビット処理部４は、減算部３が出力
する差分値信号Ｈ１を所定のビット幅、例えば４ビット
に収まるようにビット処理する。このビット処理は、有
効ビットが４ビットを超える画素数を計数し、この計数
値が所定の許容数よりも大きい小さいかにより、有効ビ
ットが４ビットを超える差分値信号Ｈ１に対してビット
処理を行う。例えば、４ビット幅に収まらない画素数が
所定の許容数よりも大きいときには、最下位ビットを切
捨てた下位５ビットを差分値信号Ｈ２として出力し、同
時に、ビット切捨て処理を示すビット処理信号Ｃｂを
「１」として読出しビット処理部６へ送出し記憶させ
る。また、有効ビット数が４ビット幅に収まらない画素
数が許容数Ｎよりも小さいときには、最下位ビットを含
む下位５ビットを差分値信号Ｈ２として出力し、同時
に、ビット処理信号Ｃｂを「０」として読出しビット処
理部６へ送出し記憶させる。

【００２６】特定コード送出部９は、書込みビット処理
部４が出力するビット切捨て処理された差分値信号Ｈ２
（５ビット）を受け、この信号Ｈ２の値が１０Ｈ（１０
Ｈ＝「１００００」）以上であるか否かを判定し、１０
Ｈ以上であるときには、補間処理を指定する特定コード
ＦＨ（ＦＨ＝「１１１１」）を差分値信号Ｈ３として出
力する。また、１０Ｈ未満であるときには、最大値がＥ
Ｈ（ＥＨ＝「１１１０」）になるように処理された４ビ
ットの信号を差分値信号Ｈ３として出力する。

【００２７】図２は特定コード送出部９の一例を示すブ
ロック図である。比較回路９１は、５ビットの差分値信
号Ｈ２と所定値１０Ｈとを比較して比較結果を出力す
る。リミッタ９２は、差分値信号Ｈ２（５ビット）を受
けて最大値がＥＨの４ビットの信号に変換する。セレク
タ９３は、比較回路９１からの比較結果に応じてリミッ
タ９２の出力および特定コードＦＨのいずれかを選択
し、４ビットの差分値信号Ｈ３としてメモリ５へ出力し
記憶させる。以上で事前処理が終了する。

【００２８】次に、画信号の補正処理について説明す
る。

【００２９】通常の原稿の読取り時には、入力画信号Ｐ
２（６ビット）に同期して、メモリ５に記憶された差分
値信号Ｈ３が読出され、読出しビット処理部６および特
定コード検知部１０へそれぞれ送出される。同時に、入
力画信号Ｐ２は減算部８に供給される。なお、基準黒最
小レベルレジスタ２およびメモリ５に事前に記憶されて
いるデータは、そのまま保持されている。

【００３０】読出しビット処理部６は、事前処理時に記
憶したビット処理信号Ｃｂに応じてメモリ５から読出さ
れてくる差分値信号Ｈ３（４ビット）に対してビット処
理を行い、５ビットの差分値信号Ｈ４を生成する。ここ
では、ビット処理信号Ｃｂが「１」の場合には、差分値
信号Ｈ３（４ビット）の最下位に「０」を付加して５ビ
ットの差分値信号Ｈ４を生成する。また、ビット処理信
号Ｃｂが「０」の場合には、最上位に「０」を付加して
５ビットの差分値信号Ｈ４を生成する。

【００３１】加算部７は、差分値信号Ｈ４（５ビット）
と基準黒最小レベルを示す信号Ｂｍ（６ビット）とを加
算することにより、６ビットの黒補正信号Ｈ５を生成す
る。減算部８は、入力画信号Ｐ２と黒補正信号Ｈ５との
減算を行って黒レベルの補正を施した補正画信号Ｐ３を
生成し補間処理部１１へ出力する。

【００３２】特定コード検知部１０は比較回路を有して
おり、メモリ５から読出されてくる差分値信号Ｈ３（４
ビット）と特定コードＦＨとが一致するか否かを検知
し、一致したときは特定コード検知信号Ｃｄを「１」と
し、一致しないときは特定コード検知信号Ｃｄを「０」
として補間処理部１１へ出力する。

【００３３】補間処理部１１は、特定コード検知信号Ｃ
ｄが「１」のときに補正画信号Ｐ３に対して補間処理を
実行する。この補間処理は、特定コード検知信号Ｃｄが
「１」のときの補正画信号Ｐ３を一つ前に入力した画素
の補正画信号で置換える処理である。すなわち、差分値
信号の値が４ビットに収まらない場合には、４ビットに
収まらない画素の補正画信号を一つ前の画素、つまり隣
接する画素の補正画信号で置換え、補正画信号Ｐ４とし
て出力。なお、特定コード検知信号Ｃｄが「０」のとき
は、補正画信号Ｐ３をそのまま補正画信号Ｐ４として出
力する。

【００３４】図３は補間処理部１１の一例を示すブロッ
ク図である。フリップフロップ１１１は、入力画信号に
同期したクロックに応じて、入力端に入力する補正画信
号を保持する。セレクタ１１２は、入力してくる補正画
信号Ｐ３およびフリップフロップ１１１の出力信号を受
け、特定コード検知信号Ｃｄが「０」のときは補正画信
号Ｐ３を選択し、また特定コード検知信号Ｃｄが「１」
のときは他方を選択して、フリップフロップ１１１の入
力端へ送出する。

【００３５】このように補間処理を行うことにより、従
来、充分な画信号補正を行うことができないような大き
な各画素レベルのばらつきがある場合でも、ばらつきに
よる影響を次段に与えることなく処理できるので、適正
な画信号補正が可能となる。

【００３６】なお、上述した実施例では特定コードとし
てＦＨを設定しているが、ＦＨ以外を設定してもよい。
但し、この場合は、メモリ５に記憶させる補間処理対象
外の差分値信号が特性コードと重複しないように配慮し
なければならない。

【００３７】

【発明の効果】以上説明したように本発明によれば、基
準原稿をイメージセンサに読取らせて各素子の出力レベ
ルのばらつき状態を示す所定ビット幅の差分値信号を生
成し、補正用データとしてメモリに記憶させる場合、所
定ビット幅に収まらない差分値信号には特定のコードを
割当ててメモリに記憶させるようにし、画信号の補正を
行うときには、入力画信号に同期してメモリから読出さ
れる差分値信号に基づいて補正を行うと共に、メモリか
ら読出される差分値信号から特定のコードを検知し、こ
の特定のコードを検知したときには、該当する差分値信
号によって補正された画素の画信号を、一つ前に入力し
た隣接する画素の補正画信号で置換することにより、大
きな各画素レベルのばらつきがある場合でも、ばらつき
による影響を次段に与えることなく適正な画信号補正が
可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】図１に示した特定コード送出部９の一例を示す
ブロック図である。

【図３】図１に示した補間処理部１１の一例を示すブロ
ック図である。

【図４】従来の画信号補正回路の一例を示すブロック図
である。

【符号の説明】

１基準黒最小レベル検出部２基準黒最小レベルレジスタ３，８減算部４書込みビット処理部５メモリ６読出しビット処理部７加算部９特定コード送出部１０特定コード検知部１１補間処理部Ｂｍ基準黒最小レベルを示す信号Ｃｂビット処理信号Ｈ１，Ｈ２，Ｈ３，Ｈ４差分値信号Ｈ５黒補正信号Ｐ１基準原稿の入力画信号Ｐ２通常の原稿の入力画信号Ｐ３，Ｐ４補正画信号

Claims

(57)【特許請求の範囲】

【請求項１】全面が一様に黒もしくは白の基準原稿を
イメージセンサに読取らせたときの１ライン分の各画素
のレベルを示すｎ（ｎは、２≦ｎの整数）ビットの入力
画信号を受け、前記各画素の最小もしくは最大レベルを
検出して記憶する第１の手段と、前記基準原稿の読取り時における前記各画素のレベルと
前記第１の手段に記憶された前記最小もしくは最大レベ
ルとの差分値を算出してｎビットの第１の差分値信号を
生成する第２の手段と、この第２の手段から前記第１の差分値信号を受け、この
信号が示す値に応じてビット処理を行ってｍ（ｍは、１
≦ｍ＜ｎの整数）ビットの第２の差分値信号を生成する
第３の手段と、この第３の手段から前記第２の差分値信号を受けて記憶
し、その後入力してくる通常の原稿の入力画信号に同期
して、記憶している前記第２の差分値信号を読出す第４
の手段と、この第４の手段から読出される前記第２の差分値信号の
値と前記第１の手段が記憶している前記最小もしくは最
大レベルとを加算してｎビットの補正信号を生成する第
５の手段と、この第５の手段によって生成された前記補正信号に基づ
き、前記通常の原稿の入力画信号を補正してｎビットの
補正画信号を出力する第６の手段と、前記第４の手段から読出される前記第２の差分値信号が
特定のコードと一致するか否かを検知し、前記特定のコ
ードを検知したときに特定コード検知信号を出力する第
７の手段と、前記第６の手段が出力する前記補正画信号および前記第
７の手段が出力する前記特定コード検知信号をそれぞれ
受け、前記特定コード検知信号を受けたときは、入力す
る前記補正画信号を一つ前に入力した前記補正画信号で
置換えて出力し、また前記特定コード検知信号を受けて
いないときは、入力する前記補正画信号をそのまま出力
する第８の手段とを備えることを特徴とする画信号補正
回路。
【請求項２】前記第３の手段は、ｎビットの前記第１
の差分値信号の値とｍビットで表示できる最大値とを比
較する比較回路と、前記第１の差分値信号のビットを処
理してｍビットの信号を生成するビット処理回路と、前
記ｍビットで表示できる特定のコードを出力する特定コ
ード生成回路と、前記ビット処理回路からの出力および
前記特定コード生成回路からの出力を受け、前記比較回
路の比較結果に応じていずれか一方を選択し前記第２の
差分値信号として出力する選択回路とを有していること
を特徴とする請求項１記載の画信号補正回路。
【請求項３】前記第８の手段は、入力端に入力する前
記補正画信号を前記入力画信号に同期して保持する保持
回路と、入力してくる前記補正画信号および前記保持回
路の出力をそれぞれ受け前記特定コード検知信号に応じ
ていずれか一方を選択して前記保持回路の入力端へ送出
する選択回路とを有していることを特徴とする請求項１
記載の画信号補正回路。