JPH022348B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、フアクシミリ送信機等において、イ
メージセンサから得られるアナログ画信号の各ビ
ツト間の基準レベルのばらつきを補正する画信号
補正方式に関するものである。

従来の技術 フアクシミリ送信機等において、レンズ系を介
してイメージセンサに原稿を読み取らせる場合に
おいては、前記レンズ系による収束差や、イメー
ジセンサの各ビツトの感度のばらつきや、原稿を
照明する蛍光灯の周辺光量の低下現象等のため、
全面同一濃度の原稿をイメージセンサに読み取ら
せても、同センサの各ビツトの出力レベルには、
ばらつきが生じる。

このようなイメージセンサの各ビツトの出力レ
ベルのばらつきを電気的に補正するために、従来
より各種の方式が検討されているが、イメージセ
ンサが装置に組み込まれた状態での前記ばらつき
を補正するためには、原稿読み取り前に、イメー
ジセンサに白レベル基準面を読み取らせ、このと
き得られる同一光量に対するイメージセンサの各
ビツトの出力から、それらの各ビツトの出力に対
する補正係数を求めておき、これらの補正係数に
より、実際に原稿を読み取らせた際のイメージセ
ンサの各ビツトの出力レベルを補正する装置が有
効である。第１図は従来のこの種の装置の一例を
示す。

これを説明すると、V_INは白レベル基準面また
は、実際の原稿をイメージセンサに読み取らせた
際に得られるアナログ画信号である。１はＤ／Ａ
変換器であり、抵抗回路網２、アナログ電流スイ
ツチ３およびバツフア４からなる。

前記Ｄ／Ａ変換器１は、アナログ画信号V_INを
基準電圧として入力するとともに、Ｎビツトの逐
次比較レジスタ５の内容ａまたはメモリ７のＮビ
ツトの出力ｋ（後述するように、これが前記補正
係数である）をデイジタル入力として入力される
ことにより、アナログ画信号V_INをV_OUT＝V_IN×
（α／2^N）に変換する。ここでαは逐次比較レジ
スタの内容ａまたはメモリ７の出力ｋによつて決
定される変数である。

６はコンパレータであり、前記Ｄ／Ａ変換器１
の出力V_OUTと白基準電圧V_Rとを比較する。前記白
基準電圧V_Rは、すべての補正係数が求められた
後、イメージセンサの各ビツトが白を読み取つた
時に得られたアナログ画信号V_INを前記補正係数
により補正した場合に得られるべき補正後の画信
号V_OUTのレベルに相当する電圧であり、前記補正
前の１ラインのアナログ画信号V_INの全ビツトに
おける最小レベルよりも小さめに設定しておく。

さて、まず最初は、白レベル基準面を読み取つ
た場合の１ラインのアナログ画信号V_INの第１ビ
ツト目がＤ／Ａ変換器１に基準電圧として入力さ
れる。また、このＤ／Ａ変換器１のデイジタル入
力としては、レジスタ５の内容ａが入力される
が、同レジスタ５は最初、そのMSBのみを１と
され、他のビツトをすべて０とされる。これによ
り、V_OUT＝V_IN×１／２となる。

前記V_OUTはコンパレータ６によりV_Rと比較さ
れ、V_OUT＞V_Rである時は、コンパレータ６の出力
ｂは０となる。すると、レジスタ５は今度は
MSBを０に戻され、2SB（上位から２番目のビツ
ト）を１とされ、V_OUTをこれに応じた値に変化さ
せる。

また、V_OUT＜V_Rの時は、コンパレータ６の出力
は１となる。すると、レジスタ５は、そのMSB
を１とされたまま、2SBを１とされ、V_OUTをこれ
に応じた値に変化させる。

以後、同様の動作がＮ回繰り返されることによ
り、V_OUTがV_Rに最も近い値となるようにレジスタ
５の内容ａが上位桁から順次決定される。そし
て、このレジスタ５の最終的な内容ａが求めるイ
メージセンサの第１ビツト目の出力レベルに対す
る補正係数であり、この補正係数はメモリ７に蓄
積される。

次に、前記１ラインの第２ビツト目のアナログ
画信号V_INがＤ／Ａ変換器１に取り込まれ、前述
の動作と同じ動作が繰り返されることにより、イ
メージセンサの第２ビツト目の出力レベルに対す
る補正係数がメモリ７に蓄積される。そして、以
後同様の動作が繰り返されることにより、イメー
ジセンサの全ビツトの出力レベルに対する補正係
数が、メモリ７に蓄積される。

そして、その後、イメージセンサが実際の原稿
を読み取つた場合のアナログ画信号がV_INとして
Ｄ／Ａ変換器１に入力される場合には、同画信号
の各ビツトに対応する補正係数がメモリ７から出
力ｈとして順次読み出され、これらの補正係数が
前記レジスタ５の内容ａの替りにＤ／Ａ変換器１
に入力されることにより、前記アナログ画信号
V_INは各ビツト間のばらつきを補正されてV_OUTと
して出力される。

発明が解決しようとする課題 しかし、このような従来の画信号補正装置では
イメージセンサに白レベル基準面を読み取らせた
場合に、その白レベル基準面上に汚れがあり、こ
の場合のアナログ画信号V_INのあるビツトのレベ
ルが第３図ａのように異常に低下すると、そのレ
ベルに応じた補正係数が作成され、実際に原稿が
読み取られた際、前記汚れがあつたビツトの画信
号に非常に誤差の大きい補正が行われてしまい、
画質を著しく劣化させるという欠点があつた。

本発明は、前記従来の欠点を解消するべくなさ
れたもので、白レベル基準面に汚れがあつても、
再生画像の画質への影響を最小限度に押えること
ができる画信号補正装置を提供することを目的と
する。

課題を解決するための手段 すなわち、本発明による画信号補正装置は、ア
ナログ画信号の各ビツトに対する補正係数がとり
得る値の範囲を設定するものである。

作 用 この構成により、画信号はあらかじめ設定され
た範囲内の補正係数しかとり得ないため、レベル
が異常に変動している画信号に対しても補正な補
正が行われる。

実施例 以下本発明を図面に示す実施例に基づいてさら
に詳しく説明する。

第２図において、V_INは前記従来例の場合と同
じくイメージセンサから出力されるアナログ画信
号である。８は白レベル基準面を読み取つた場合
の１ラインのアナログ画信号V_INのピーク値ｄを
ホールドするピークホールド回路であり、制御信
号ｃにより制御される。９はアナログ画信号V_IN
およびピークホールド回路８にホールドされた前
記ピーク値ｄを入力とする切り分け器である。

１０はＤ／Ａ変換器、１１は逐次比較レジス
タ、１２はコンパレータであり、これらは逐次比
較形Ａ／Ｄ変換回路を構成している。前記Ｄ／Ａ
変換器１０には切り分け器９の出力ｅが基準電圧
として入力される。またコンパレータ１２はアナ
ログ画信号V_INを一方の入力とし、Ｄ／Ａ変換器
１０の出力V_OUTを他方の入力とする。

１３はメモリであり、レジスタ１１の出力ｇが
とり得る種々の値に対応する補正係数の値を、前
記種々の値で指定されるアドレスにあらかじめ書
き込まれている。そして、原則として、レジスタ
１１の出力ｇによつて指定されたアドレスの内容
がメモリ１３から読み出される。

ただし、本実施例においては、１ラインをブロ
ツク分けし、これらのブロツク毎に、メモリ１３
の指定され得るアドレスの範囲を制限しており、
レジスタ１１の出力ｇがこの制限範囲内にないと
きは、前記制限範囲内における最小の補正係数の
値が書き込まれているアドレスが指定され、その
最小の補正係数の値がメモリ１３から読み出され
るようになつている。ｉはこのようなメモリ１３
のアドレス入力の制御を行う制御信号である。

１４はメモリ１３から読み出されたデータｈを
書き込まれるメモリであり、前記データｈは、実
際に原稿が読み取られた際に、さらに同メモリ１
４から読み出され、レジスタ１１の出力ｇに替つ
てＤ／Ａ変換器１０に、各ビツトに対する補正係
数として入力される。

次に、本実施例の動作を説明する。

本実施例においても、まずV_INとして、イメー
ジセンサに白レベル基準面を読み取らせた場合の
アナログ画信号が入力される。そして、このアナ
ログ画信号V_INの１ライン中のピーク値ｄがピー
クホールド回路８にホールドされ、同ピーク値ｄ
が切り分け器９を通してＤ／Ａ変換器１０に基準
電圧として入力される。

次に、前記アナログ画信号V_INの各ビツトがコ
ンパレータ１２に入力され、このコンパレータ１
２、Ｄ／Ａ変換器１０およびレジスタ１１からな
る前記Ａ／Ｄ変換回路により、Ａ／Ｄ変換され
る。

そして、前記各ビツト毎の前記Ａ／Ｄ変換回路
の出力、すなわちレジスタ１１の出力ｇに対応す
るメモリ１３のアドレスの内容が前記各ビツトに
対する補正係数として読み出され、メモリ１４に
書き込まれる。これにより、アナログ画信号V_IN
の各ビツトに対する補正係数がメモリ１４に書き
込まれることになる。

ここで、前記のようにメモリ１３は、原則とし
てレジスタ１１の出力ｇそのものによつて指定さ
れるアドレスの内容を読み出されるが、前記出力
ｇの値が前記各ブロツク毎に設けられた制限範囲
外にある場合は、前記出力ｇそのものによつて指
定されるアドレスの内容ではなく、前記各ブロツ
ク毎に定められている所定のアドレスの内容、す
なわち各ブロツクにおける最小の補正係数が読み
出される。そして、これににより前記各ビツトに
対する補正係数がとり得る値には、前記各ブロツ
ク毎に下限が設定されることになる。

以上のようにして、すべてのビツトに対する補
正係数がメモリ１４に書き込まれた後、実際の原
稿がイメージセンサにより読み取られると、今度
はこれにより得られたアナログ画信号がV_INとな
り、このV_INが切り分け器９を通してＤ／Ａ変換
回路１０に基準電圧として入力される。また、同
時にメモリ１４からアナログ画信号V_INの各ビツ
トに対応する補正係数が順次読み出されてＤ／Ａ
変換器１０のデイジタル入力とされる。したがつ
て、これによりアナログ画信号V_INの各ビツトは
対応する補正係数により除算されて補正され、
Ｄ／Ａ変換器１０からV_OUTとして出力される。

ここで、前記各ブロツク毎の補正係数の下限は
具体的には次のようにして定められる。すなわ
ち、白レベル基準面を読み取らせた場合のアナロ
グ画信号V_INとその読取面上の位置との関係をグ
ラフに書くと、シエーデイング歪により、全体と
しては第４図ｂのような曲線となる。したがつ
て、例えば第３図ｂのように１ラインを左友対称
に７つのブロツクに分けたとすると、正常状態で
は、白レベル基準面を読み取つたアナログ画信号
V_INの下限は、両端のブロツクにおいてはV_p3両
端から数えて２番目のブロツクではV_p4、両端か
ら数えて３番目のブロツクではV_p5、中央のブロ
ツクではV_p6のように中央側に行くほど高いレベ
ルになるものと考えることができるので、前記
V_p3〜V_p6に応じて各ブロツク毎の補正係数の下
限を定めることができる。

すると、例えば第３図ｂのように白レベル基準
面をイメージセンサに読み取らせた場合に、白レ
ベル基準面が汚れており、左側から３番目のブロ
ツクにおけるあるビツトにおいてアナログ画信号
V_INのレベルが異常に低下しても、そのビツトに
対する補正係数はV_p5に対応する値となるので、
正しい補正係数との誤差が従来より小さくなり、
実際の原稿を読み取つた場合における再生画像へ
の影響は最小限に押えられる。

なお、前記従来装置では、前述のように白基準
電圧ＶＲを予測により設定していたので、第４図
ａのようにどうしてもアナログ画信号V_INの補正
可能範囲の上限レベルV_p1を高く取らざるを得な
かつた。

しかるに、本実施例では、白レベル基準面を読
み取つた場合のアナログ画信号V_INの１ライン中
のピーク値ｄを、Ｄ／Ａ変換器１０、レジスタ１
１およびコンパレータ１２からなる逐次比較形
Ａ／Ｄ変換器の基準電圧としているので、第４図
ｂのように補正可能範囲の上限レベルV_p2を前記
ピーク値ｄに一致させることができる。

なお、上記実施例においては、ブロツク毎に補
正係数の範囲を設定しているが、補正すべきアナ
ログ画信号の１ビツト毎に対し、補正係数の範囲
を設定してもよいことは言うまでもない。

発明の効果 以上のように本発明による画信号補正装置は、
アナログ画信号の各ビツトに対する補正係数がと
り得る値の範囲を設定することにより、白レベル
基準面に汚れがあつても、再生画像に与えるその
影響を最小限に押えることができる優れた効果を
得られるものである。

【図面の簡単な説明】

第１図は従来の画信号補正装置を示すブロツク
図、第２図は本発明による画信号補正装置の一実
施例を示すブロツク図、第３図ａ，ｂは前記従来
装置と前記実施例とにおいて白レベル基準面に汚
れがあつた場合の画信号補正に対する影響の比較
を示す説明図、第４図ａ，ｂは前記従来装置と前
記実施例との補正精度の比較を示す説明図であ
る。 ８……ピークホールド回路、１０……Ｄ／Ａ変
換器、１１……逐次比較レジスタ、１２……コン
パレータ、１３……メモリ、V_IN……アナログ画
信号、V_OUT……補正されたアナログ画信号、ｈ…
…補正係数。

Claims (1)

1. 【特許請求の範囲】 １ イメージセンサと、このイメージセンサによ
   つて得られたアナログ画信号に基づいてデイジタ
   ル信号を出力するＡ／Ｄ変換手段と、このＡ／Ｄ
   変換手段が出力するデイジタル信号の値に対応す
   る補正係数が書き込まれたメモリと、このメモリ
   の補正係数により前記イメージセンサから出力さ
   れるアナログ画信号の各ビツトレベルを補正する
   手段とを具備し、前記メモリは、前記Ａ／Ｄ変換
   手段より入力されるデイジタル信号の値が所定の
   範囲内にある場合にはこのデイジタル信号の値に
   対応する補正係数を出力し、前記所定の範囲内に
   ない場合は前記入力されるデイジタル信号の値に
   かかわらず、あらかじめ定められた補正係数を出
   力することを特徴とする画信号補正装置。