JP2618655B2 - 画像読み取り装置 - Google Patents

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、画像読み取り装置に係り、特にその２値化
回路に関する。

（従来の技術） ファクシミリや複写機等の画像入力部において入力さ
れる画情報は、通常、２値化信号として、記録部に出力
される。

この画像入力部に用いられる画像読み取り装置は、第
３図にブロック図を示す如く、まずCCD等の光電変換素
子からなる光電変換部１から出力されるアナログ画信号
を例えば５ビットのディジタル信号に変換するアナログ
−ディジタル変換器（A/D変換器）２と、シェーディン
グ歪を補正するシェーディング補正回路３と、シェーデ
ィング補正のなされた信号を例えば最下位を切り捨てる
ことによりビット削減し、４ビットのディジタル信号に
する切り捨て回路（ビット削減回路）４と、コントラス
トを調整する自動コントラスト制御回路（ACC）５と、
調整のなされた４ビットの信号を２値化する２値化回路
６とから構成されている。

ここでビット削減回路を設け、ビット削減を行なって
いるのは、後続回路である自動コントラスト制御回路に
おいて、乗算等複雑な演算処理を行なわねばならないた
め、処理ビット数を低減し、回路規模を小さくするため
である。

ところで、自動コントラスト制御回路５で処理された
信号を２値化する２値化回路６は、第４図に示す如く、
しきい値設定回路７と、入力信号としきい値とを比較す
る比較回路８とから構成されている。ここで入力信号を しきい値を としたとき、 のとき、出力は１（黒）となり、一方、 のとき、出力は０（白）となる。

このようにして２値化がなされるわけであるが、２値
化回路６に入力されてくる信号はこの場合４ビットのデ
ィジタル信号であり、“1111"が真白を意味すると共に
“0000"が真黒を意味し、16階調（16通り）しかない。

すななち、切り捨てによる１ビット削減を行なうビッ
ト削減回路の入力信号（５ビット）と出力信号（４ビッ
ト）との関係は第２図に実線ａで示す如くである。

ここで、しきい値設定回路のしきい値を10に設定する
と、ビット削減前の信号すなわち５ビット（３階調）信
号における19以下が黒になり、しきい値を11に設定する
と、21以下が黒となる。このように、５ビット信号にお
ける２階調毎の濃度調整しかできないため、その中間、
例えば20以下を黒とすることは不可能であった。

（発明が解決しようとする問題点） 上述したように、このような装置では、入力信号が16
階調しかないため、２値化回路のしきい値選択は16通り
しかない。

つまり、２値化に際して白と黒の間を6.25％（＝100/
16％）のステップでしかしきい値を選択することができ
なかった。

このため、濃度の微調整が不可能であるという問題が
あった。

本発明は、前記実情に鑑みてなされたもので、設定濃
度を更に細かく調整することのできる画像読み取り装置
を提供することを目的とする。

〔発明の構成〕

（問題点を解決するための手段） そこで本発明の画像読み取り装置では、ビット削減回
路を、従来と同様に最下位ビットを切り捨てる切り捨て
回路と、最下位ビットを考慮し、最下位ビットが１のと
きは上位ビット（の階調）に１を加算して出力し、０の
ときは上位ビットのみを出力する四捨五入回路との２つ
で構成し、両者を選択可能となるようにしている。

（作用） すなわち、本発明では、ビット削減回路において、四
捨五入回路によって１ビット削減すると、第２図に点線
ｂで示す如く、切り捨て回路によって１ビット削減した
場合に比べ、信号レベルが削減前の１レベル分ずつシフ
トすることに着目し、２つの回路を切り換えるようにす
れば、２値化回路のしきい値レベルを従来の1/2の間隔
で設定することができるため、濃度調整を小刻みにする
ことが可能となり、記録画質の向上をはかることができ
る。

（実施例） 以下、本発明の実施例について、図面を参照しつつ詳
細に説明する。

第１図は、本発明実施例の画像読み取り装置のブロッ
ク図である。

この画像読み取り装置は、第３図に示した従来例の装
置のビット切り捨て回路４に代えて最下位ビットを切り
捨てて５ビットの入力信号を４ビット信号として出力す
る切り捨て回路41と最下位ビットの情報が１であれば上
位４ビットの情報に１を加え、０であれば切り捨てて、
４ビット信号として出力する四捨五入回路42と、これら
を切り換えるスイッチング手段43とで構成したことを特
徴としている。

すなわち、原稿からの反射光を受光し、これをアナロ
グ信号として出力するCCD10と、CCDの出力を５ビットの
ディジタル信号に変換するA/D変換器20と、シェーディ
ング歪を補正するシェーディング補正回路31と、上記切
り捨て回路41と上記四捨五入回路42とスイッチング手段
43とから構成され、５ビットのディジタル信号を４ビッ
トに変換するビット削減回路40と、コントラストを調整
する自動コントラスト制御回路50（ACC）と、コントラ
スト調整のなされた４ビットのディジタル信号を２値化
する２値化回路60とから構成されている。

次に、この画像読み取り装置の動作について説明す
る。

まず、CCD10で読み取られた画信号はA/D変換器20で５
ビットのディジタル信号に変換される。

次いで、シェーディング補正回路30において、CCDの
特性やレンズ収差によって発生した入力画像の濃度レベ
ルのむら（シェーディング）を除去する。

この後、ビット削減回路40において、５ビットのディ
ジタル信号は４ビットにビット数を削減される。ここで
はスイッチング手段43を切り換えることによって切り捨
て回路41と四捨五入回路42のいずれかを選択することが
できるようになっており、両回路の入力信号レベル（横
軸）と出力信号レベル（たて軸）との関係は第２図に夫
々実線ａと点線ｂとで示す如くである。

そして、自動コントラスト調整回路50でのコントラス
ト調整を経て、２値化回路60に入力せしめられ、ここで
２値化信号に変換されて記録部（図示せず）へと出力さ
れる。

このとき、２値化に際してのしきい値レベルは４ビッ
トで16通りに設定されるが、第２図からも明らかなよう
に、２値化回路10すなわち“1010"をしきい値とした場
合、切り捨て回路を用いた場合は５ビット表現での19
“10011"以下が黒となるのに対し四捨五入回路を用いた
場合は20“10100"以下が黒となる。…というふうに、実
際は５ビット表現の場合と同様32通りに調整できる。す
なわちビット削減に切り捨て回路を用いたか四捨五入回
路を用いたかによって、５ビット信号の１レベル分だけ
シフトさせることができる。このため、実際は、従来の
２倍すなわち32階調のちきい値レベルの設定が可能とな
り、白と黒の間を3.125％（＝100/32％）のステップで
濃度調整することができる。

なお、実施例では、５ビットから４ビットへの削減の
場合について説明したが、この場合に限定されるもので
はないことはいうまでもない。

〔発明の効果〕

以上説明してきたように、本発明の画像読み取り装置
によれば、ビット削減回路を、最下位ビットを切り捨て
るビット切り捨て回路と、最下位ビットが１であれば１
レベル上げ、０であれば切り捨てる四捨五入回路とこれ
らを選択するスイッチング手段で構成しているため、実
際には、ビット削減前と同一幅での濃度調整を行なうこ
とができる。

【図面の簡単な説明】

第１図は、本発明実施例の画像読み取り装置のブロック
図、第２図は、ビット削減に際し、切り捨て回路を用い
た場合と四捨五入回路を用いた場合とにおける入力レベ
ルと出力レベルとの関係を示す図、第３図は従来の画像
読み取り装置を示す図、第４図は２値化回路を示す図で
ある。 1,10……光電変換部、2.20……A/D変換器、3,30……シ
ェーディング補正回路、4,40……ビット削減回路、5,50
……ACC回路、6,60……２値化回路、41……切り捨て回
路、42……四捨五入回路、43……スイッチング手段、７
……しきい値設定回路、８……比較器。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】画像情報を電気信号に変換する光電変換部
   と、 前記電気信号を所望のビットのディジタル信号に変換す
   るアナログ−ディジタル変換器と、 前記ディジタル信号のビット数を削減するビット削減回
   路と、 該ビット削減回路の出力を所定のしきい値に基づいて２
   値化する２値化回路とを具え、画情報を２値化信号とし
   て出力する画像読み取り装置において、 前記ビット削減回路が 最下位ビットを削減する切り捨て回路と、 最下位ビットのデータが１であるときは上位ビットにを
   加算し、 ０であるときは上位ビットをそのまま出力する四捨五入
   回路と、 該四捨五入回路と該切り捨て回路とを切り換える切り換
   え手段とを具備してなることを特徴とする画像読み取り
   装置。