JPH11346333A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】 工場での欠陥画素補正のための調整を不要に
し、実地で発生する欠陥画素を補正することができる固
体撮像装置を提供する。 【解決手段】 撮像前に固体撮像素子の欠陥画素を検出
する欠陥画素検出手段と、該欠陥画素検出手段で検出さ
れた欠陥画素の位置を記憶する記憶手段と、該記憶手段
に記憶された欠陥画素の位置に基づき欠陥画素を補間す
る補間手段とを備える。また、欠陥画素検出手段は、固
体撮像素子の光量検出部の電圧を所定レベルに設定する
手段と、固体撮像素子に入射する光を遮蔽する手段と、
固体撮像素子の出力のレベルを所定レベルに所定のマー
ジンを持たせたレベルと比較するレベル比較手段とを備
える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は固体撮像装置に関
し、特に、欠陥画素を検出・補間する固体撮像装置に関
する。

【０００２】

【従来の技術】従来、固体撮像装置のコストの大半は欠
陥画素により決まっていた。そのため、欠陥画素を低減
すべく、基板、ＩＧ（イントリンシックゲッタリン
グ）、エピタキシャル成長ウエハの導入など、種々の努
力が図られてきたものの、これら自体がコストアップに
つながっていた。

【０００３】また、最近の高解像度化を追求すべく多画
素化する程、欠陥画素数も多くなり、歩留まりを飛躍的
に向上させる手段が未だ見いだされていない。

【０００４】一方、これらの欠陥画素を補正する試みも
数多く提案されている。

【０００５】例えば、予め、プリスキャンを行い、欠陥
画素のアドレスをＲＯＭなどの記憶手段に記憶させ、そ
のアドレスに対応した画素信号を読み出す際に、その周
辺の信号を用いて補間する方法及び装置がある。

【０００６】つぎに、従来例による固体撮像素子につい
て説明する。

【０００７】図６は、従来例による固体撮像素子の回路
ブロック図である。図を参照すると、１０１は入射した
光により電荷を発生する光検出素子としてのフォトダイ
オード、１０２は浮遊拡散領域、１０３はフォトダイオ
ード１０１で発生した電荷を浮遊拡散領域１０２に転送
するための転送用トランジスタ、１０４は浮遊拡散領域
１０２で蓄積した電荷を放電するためのリセット用トラ
ンジスタ、１０５、１０６、１０７はアンプ用トランジ
スタ、１０８はリセット時に浮遊拡散領域に発生した電
圧を記憶するためのコンデンサ、１０９は動作時に浮遊
拡散領域に発生した電圧を記憶するためのコンデンサ、
１１０はアンプとコンデンサ１０８とを接続するスイッ
チ用トランジスタ、１１１はアンプとコンデンサ１０９
とを接続するスイッチ用トランジスタ、１１２はコンデ
ンサ１０８、１０９を放電させるためのコンデンサ放電
用トランジスタ、１１３、１１４はバッファ、１１５、
１１６は各々コンデンサ１０８、１０９の電圧を他の列
のコンデンサと切り換えてバッファ１１３、１１４へ供
給するためのスイッチ用トランジスタ、１１７、１１８
は各々バッファ１１３、１１４の入力電圧をリセットす
るためのリセット用トランジスタ、１１９、１２０は水
平出力線、１２１は垂直走査回路、１２２は水平走査回
路である。なお、トランジスタ１０５、１０６、１０７
より構成されるアンプは、トランジスタ１０６、１０７
がＯＮであるときにのみソースフォロワ型のアンプとし
て働く。また、フォトダイオード１０１、拡散浮遊領域
１０２、トランジスタ１０３、１０４、１０５、１０６
は１つの画素を形成する。

【０００８】図７は、図６に示す固体撮像素子の動作タ
イミングチャートである。図６、７を参照しながら、図
６に示す固体撮像素子の動作を説明する。

【０００９】まず、Ｔ２０１において、端子２に垂直走
査スタートパルスが入力され、端子３に垂直走査パルス
が入力されることにより第１行が選択され、信号２０が
ＨＩＧＨになる（不図示）。また、端子８にはＨＩＧＨ
パルスが入力され浮遊拡散領域１０２がリセットされ
る。更に、端子１１、１２、１３が同時にＨＩＧＨにな
り、コンデンサ１０８、１０９がリセットされる。Ｔ２
０２において、端子８のリセットパルスがＬＯＷに変化
することにより、浮遊拡散領域１０２が電気的に浮遊状
態になる。Ｔ２０３において、端子１０にＨＩＧＨパル
スが加わり、同時に端子１２にもＨＩＧＨパルスが加わ
り、コンデンサ１０８に浮遊拡散領域１０２のリセット
直後の電圧（リセット電圧）が読み出される。Ｔ２０４
において、端子９にＨＩＧＨパルスが加わり、フォトダ
イオード１０１で発生した電荷が浮遊拡散領域に転送さ
れる。Ｔ２０５において、端子１０と端子１３にＨＩＧ
Ｈパルスが加わり、浮遊拡散領域１０２の電圧（信号電
圧＋リセット電圧）がコンデンサ１０９に読み出され
る。Ｔ２０６において、端子１４の電圧がＨＩＧＨから
ＬＯＷに変化し、水平出力線１１９、１２０がリセット
される。同時に、端子５に水平走査スタートパルスが入
力され、端子６に水平走査パルスが入力され、各列のコ
ンデンサよりなるラインメモリからの信号の読み出しが
開始する。端子１４への入力信号レベルを水平走査パル
スと逆相で動かすのは、各列のコンデンサの干渉を防止
するためである。端子１６からは各列のリセット電圧が
順次出力され、端子１７からは各列の信号電圧とリセッ
ト電圧との和が順次出力される。両出力の差を後段に備
えられる差動手段でとることにより、画素間でばらつく
リセット電圧が取り除かれた信号電圧を得ることができ
る。従って、リセット電圧のばらつきによるノイズ成分
が取り除かれたＳ／Ｎの良い出力を得ることができる。

【００１０】

【発明が解決しようとする課題】上述した欠陥画素の補
間方法及び欠陥画素の補間手段を備えた固体撮像装置で
は、工場出荷時にプリスキャン及び欠陥画素のアドレス
のＲＯＭへの記憶を行うので、 ・工場で、固体撮像装置の欠陥画素位置とＲＯＭデータ
とを１対１に対応させなければならないので、製造コス
トが上昇する ・ゴミの付着による欠陥画素などの工場出荷後に実地に
出てから発生する欠陥画素を補正することができない などの問題があった。

【００１１】本発明は上記の問題を解決するもので、工
場での欠陥画素補正のための調整を不要にし、実地で発
生する欠陥画素を補正することができる固体撮像装置を
提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明による固体撮像装
置は、固体撮像素子を備える固体撮像装置において、撮
像前に前記固体撮像素子の欠陥画素を検出する欠陥画素
検出手段と、該欠陥画素検出手段で検出された前記欠陥
画素の位置を記憶する記憶手段と、該記憶手段に記憶さ
れた前記欠陥画素の位置に基づき欠陥画素を補間する補
間手段と、を備えることを特徴とする。

【００１３】また、本発明による固体撮像装置は、上記
の固体撮像装置において、前記欠陥画素検出手段は、前
記固体撮像素子の光量検出部の電圧を所定レベルに設定
する手段と、前記固体撮像素子の出力のレベルを前記所
定レベルに所定のマージンを持たせたレベルと比較する
レベル比較手段とを備えることを特徴とする。

【００１４】更に、本発明による固体撮像装置は、上記
の固体撮像装置において、前記所定レベルは黒レベルで
あることを特徴とする。

【００１５】更に、本発明による固体撮像装置は、上記
の固体撮像装置において、前記所定レベルは白飽和レベ
ルであることを特徴とする。

【００１６】更に、本発明による固体撮像装置は、上記
の固体撮像装置において、前記欠陥画素検出手段は、前
記固体撮像素子に入射する光の光量を前記固体撮像素子
の白飽和レベルにする手段と、前記固体撮像素子の出力
のレベルを白飽和レベルに所定のマージンを持たせたレ
ベルと比較するレベル比較手段とを備えることを特徴と
する。

【００１７】更に、本発明による固体撮像装置は、上記
の固体撮像装置において、前記記憶手段は前記欠陥画素
位置を記憶することを特徴とする。

【００１８】更に、本発明による固体撮像装置は、上記
の固体撮像装置において、前記記憶手段に記憶された前
記欠陥画素位置と現在読み出し中の画素位置とを比較す
る位置比較手段を更に備えることを特徴とする。

【００１９】

【発明の実施の形態】［実施形態１］図１は実施形態１
による固体撮像素子およびその周辺回路の回路ブロック
図である。従来例による固体撮像素子と同一の部分には
同一の番号を付して重複する説明は省略する。図におい
て、１３０は差動回路、１３１は差動回路１３０の出力
を入力し諸々の信号処理を行う信号処理回路、１３２、
１３３は比較器、１３４は比較器１３２、１３３のそれ
ぞれに異なった電圧を供給する定電圧源、１３５は欠陥
画素のアドレスを記憶するメモリ、１３６は各画素の水
平方向のアドレスをカウントするＸアドレスカウンタ、
１３７は各画素の垂直方向のアドレスをカウントするＹ
アドレスカウンタ、１３８はメモリ１３５のデータであ
る欠陥画素アドレスの書き込み／読み出しをコントロー
ルするメモリコントローラ、１３９はメモリ１３５に記
憶された欠陥画素のアドレスと、Ｘアドレスカウンタ１
３６及びＹアドレスカウンタ１３７のカウント値との一
致を検出する一致回路である。

【００２０】図２は図１に示す固体撮像素子を含む固体
撮像装置の全体のブロック図である。図において、２０
１は固体撮像素子、２０２は固体撮像素子の出力を平均
化する平均化手段、２０３は撮像時露光レベル発生手
段、２０４、２０５は電圧源、２０６は差動増幅器、２
０７は絞り、シャッタなどの露出手段、２０８はスイッ
チである。上記の構成要素より成る制御ループにより、
差動増幅器２０６の非反転入力に入力される露出の基準
レベルに応じて固体撮像素子２０１に到達する平均光量
が制御される。なお、平均化手段２０２、撮像時露光レ
ベル発生手段２０３、電圧源２０４、２０５、差動増幅
器２０６、スイッチ２０８は信号処理回路１３１に含ま
れる。

【００２１】次に、本実施形態による固体撮像装置の動
作について説明する。なお、画素の欠陥の代表的なもの
は、入射される光量によらず常に、白レベルを出力して
しまう白欠陥と、入射される光量によらず常に黒レベル
を出力してしまう黒欠陥がある。本実施形態は、白欠陥
と黒欠陥を扱うものである。

【００２２】また、本実施形態による固体撮像装置の動
作は、欠陥画素位置の検出及び記憶を行うプリスキャン
と、記憶された欠陥画素位置に基づく欠陥画素補間に分
けられる。プリスキャンは、例えば固体撮像装置の電源
投入時などに行われ、欠陥画素補間は、撮像中に常時行
われる。

【００２３】まず、露出切り換え信号２１０によりスイ
ッチ２０８を電圧Ｖ３側に切り換え、露出手段を完全に
遮蔽し、固体撮像素子２０１に到達する光量をゼロにす
る。同時に、比較器１３２に供給する定電圧源１３４の
信号電圧を黒飽和レベルに対して所定のマージン電圧だ
けマイナス側にシフトした電圧とする（画素の検出電圧
は画像が黒であるときに高く、画像が白であるときに低
い）。

【００２４】次に、図６、７を用いて説明した従来例と
同様に、各画素の検出電圧を差動回路１３０から順次出
力する。Ｘアドレスカウンタ１３６、Ｙアドレスカウン
タ１３７も水平走査回路１２２、垂直走査回路１２１と
連動させて、各画素の検出電圧が差動回路１３０から出
力されるときに、Ｘアドレスカウンタ１３６、Ｙアドレ
スカウンタ１３７の出力するカウント値がその画素のア
ドレスを示しているようにする。

【００２５】欠陥のない画素の信号が差動回路１３０か
ら出力されるときには、この出力レベルは比較器１３２
に供給される定電圧源１３４の出力信号電圧に比べて高
いので比較器１３２の出力電圧はＬＯＷレベルとなる
が、白欠陥の画素の信号が差動回路１３０から出力され
るときには、この出力レベルは比較器１３２に供給され
る定電圧源１３４の出力信号電圧に比べて低いので比較
器１３２の出力電圧はＨＩＧＨレベルとなる。

【００２６】比較器１３２の出力電圧がＨＩＧＨレベル
であるときに、メモリコントローラ１３８がメモリ１３
５のライトイネーブル信号をアクティブにして、メモリ
アドレスをインクリメントすることにより、そのときの
Ｘアドレスカウンタ１３６、Ｙアドレスカウンタ１３７
のカウント値がメモリ１３５に書き込まれる。従って、
この動作を繰り返すことにより白欠陥の画素のアドレス
がメモリ１３５に順次書き込まれる。

【００２７】以上の動作を全画素について行い、白欠陥
の画素のアドレスのメモリ１３５への書き込みが終了す
る。

【００２８】次に、露出切り換え信号２１０によりスイ
ッチ２０８を電圧Ｖ４側に切り換え、露出手段を完全に
開放にして、固体撮像素子２０１に到達する光量を固体
撮像素子２０１の各画素が飽和するレベルにする。同時
に、比較器１３３に供給する定電圧源１３４の信号電圧
を白飽和レベルに対して所定のマージン電圧だけプラス
側にシフトした電圧とする。

【００２９】次に、図６、７を用いて説明した従来例と
同様に、各画素の検出電圧を差動回路１３０から順次出
力する。Ｘアドレスカウンタ１３６、Ｙアドレスカウン
タ１３７も水平走査回路１２２、垂直走査回路１２１と
連動させて、各画素の検出電圧が差動回路１３０から出
力されるときに、Ｘアドレスカウンタ１３６、Ｙアドレ
スカウンタ１３７の出力するカウント値がその画素のア
ドレスを示しているようにする。

【００３０】欠陥のない画素の信号が差動回路１３０か
ら出力されるときには、この出力レベルは比較器１３３
に供給される定電圧源１３４の出力信号電圧に比べて低
いので比較器１３３の出力電圧はＬＯＷレベルとなる
が、黒欠陥の画素の信号が差動回路１３０から出力され
るときには、この出力レベルは比較器１３３に供給され
る定電圧源１３４の出力信号電圧に比べて高いので比較
器１３３の出力電圧はＨＩＧＨレベルとなる。

【００３１】比較器１３３の出力電圧がＨＩＧＨレベル
であるときに、メモリコントローラ１３８がメモリ１３
５のライトイネーブル信号をアクティブにして、メモリ
アドレスをインクリメントすることにより、そのときの
Ｘアドレスカウンタ１３６、Ｙアドレスカウンタ１３７
のカウント値がメモリ１３５に書き込まれる。従って、
この動作を繰り返すことにより黒欠陥の画素のアドレス
がメモリ１３５に順次書き込まれる。なお、メモリ１３
５において、白欠陥の画素のアドレスのための領域と黒
欠陥の画素のアドレスのための領域は独立して別個に設
けられている。

【００３２】以上の動作を全画素について行い、黒欠陥
の画素のアドレスのメモリ１３５への書き込みが終了す
る。

【００３３】次に、メモリ１３５に記憶された白欠陥画
素及び黒欠陥画素のアドレスに基づいた、撮像時の欠陥
画素補間について説明する。

【００３４】撮影時にも、Ｘアドレスカウンタ１３６と
Ｙアドレスカウンタ１３７は、水平走査回路１２２と垂
直走査回路１２１と連動して、画素のアドレスをカウン
トする。

【００３５】一致回路１３９は、メモリ１３５に記憶さ
れた白欠陥画素のアドレス及び黒欠陥画素のアドレス
と、Ｘアドレスカウンタ１３６とＹアドレスカウンタ１
３７の現在のカウント値とを比較して、白欠陥画素のア
ドレスと現在のカウント値とが一致したとき又は黒欠陥
画素のアドレスとカウント値とが一致したときに一致パ
ルス１４１をセンサ駆動制御回路１４０に出力する。な
お、メモリコントローラ１４１は一致パルスを入力した
ときにメモリ１３５から出力する白欠陥画素のアドレス
又は黒欠陥画素のアドレスをメモリ１３５の次のアドレ
スに記憶されているものに進める。どちらを進めるかは
一致回路１３９で一致したのが白欠陥画素のアドレスで
あるのか、白欠陥画素のアドレスであるのかに応じて決
める。

【００３６】ところで、センサ駆動制御回路１４０が出
力して端子５、６、１４に現れる信号を拡大して示す
と、図３（ａ）に示すようになる。図３（ａ）におい
て、○で示したタイミングにおいて差動回路１３０の出
力が信号処理回路１３１の内部でサンプリングされる。

【００３７】図３（ｂ）は、一致パルス１４１が発生す
るときのセンサ駆動制御回路１４０の入出力する信号の
タイミング図である。Ｔ３０１において、一致パルス１
４１がＨＩＧＨになると、これに応じてセンサ駆動制御
回路１４０は、端子６の信号を、Ｔ３０２でＬＯＷにし
て、Ｔ３０３でＨＩＧＨにする。その前後では、通常時
と同様に変化させる。また、端子１４の信号をＴ３０２
とＴ３０３との間でＨＩＧＨにする。この結果、Ｔ３０
４とＴ３０５とにおいて、欠陥画素の次の画素の信号が
信号処理回路１３１でサンプリングされることになる。
すなわち、欠陥画素は次の画素で補間される。

【００３８】［実施形態２］実施形態１における黒欠陥
画素の検出は、露出切り換え信号２１０によりスイッチ
２０８を電圧Ｖ４側に切り換え、露出手段を完全に開放
に、固体撮像素子２０１に達する光量を固体撮像素子２
０１の各画素が飽和するレベルにすることにより行って
いるが、入力される画像の内容によっては、正常な画素
の出力する信号も定電圧源１３４の出力する白飽和レベ
ルに対して所定のマージン電圧だけプラス側にシフトし
た電圧を上回る危険がある。この問題を回避するのが本
実施形態である。

【００３９】本実施形態によれば、浮遊拡散領域１０２
をトランジスタ１０４でリセットする場合のリセット電
圧を画素が白飽和したときの電圧とする。これは、端子
１８から供給するリセット電圧を画素が白飽和したとき
の電圧に設定することにより行う。すなわち図４のリセ
ット電圧切り換え回路に示すように、端子１８への供給
電圧を黒飽和電圧から白飽和電圧に切り換える。

【００４０】また、比較器１３３に供給する定電圧源１
３４の信号電圧を白飽和レベルに対して所定のマージン
電圧だけプラス側にシフトした電圧とする。

【００４１】以上の設定により実施形態１と同様の動作
をすることにより黒欠陥画素の検出を行う。

【００４２】黒欠陥画素検出と同様に、白欠陥画素の検
出を行うことも可能である。リセット電圧を読み出すタ
イミングにおいて、端子１２、１３を同時に開ければよ
い。これにより容量１０８、１０９には全く同じ信号が
書き込まれるため、水平転送系が正常なら差動増幅器１
３０の出力には、黒画素相当の信号が得られるからであ
る。本実施形態の白欠陥検出は受光画素部の欠陥を検出
できないものの、露光手段を制御する必要が無く、簡便
な検出方式として用いることができる。

【００４３】［実施形態３］実施形態１における欠陥画
素補間処理は、欠陥画素を次の画素で補間することによ
りおこなっているので、次の画素も欠陥画素である場合
には、正常な補間処理の結果を得ることができない。本
実施形態は、欠陥画素補間処理を前値ホルドにより行う
ことにより、欠陥画素が連続している場合にも破綻のな
い補間画素を得るものである。

【００４４】図５は、本実施形態による欠陥画素補間回
路のブロック図である。図において４０１はスイッチ、
４０２は遅延回路である。欠陥画素補間回路は例えば、
信号処理回路１３１の初段に設けられ、差動回路１３０
からの信号をスイッチ４０１の上側の入力端子に入力す
る。スイッチ４０１は一致信号１４１をコントロール端
子に入力し、通常は上側の入力端子への入力信号をその
まま出力する側を選択するが、一致信号１４１がアクテ
ィブになったときに、遅延回路４０２の出力を選択す
る。欠陥画素が連続していても、前値ホルドの時間が延
びるだけであるので、破綻のない欠陥画素補間を行うこ
とができる。

【００４５】また、遅延回路の遅延時間を１画素分とす
れば水平方向の欠陥画素補間をすることができ、１ライ
ン分とすれば垂直方向の欠陥画素補間をすることができ
る。

【００４６】

【発明の効果】以上説明したように本発明によれば、欠
陥画素位置の検出と記憶を実地において例えば電源投入
時などに行い、記憶された欠陥画素位置に基づいて欠陥
画素の補間を行うので、製造時に欠陥画素位置の検出と
記憶をする必要がなくなり、製造コストを削減でき、ま
た、ユーザが使用している実地において発生した欠陥画
素を補正することができる。

【図面の簡単な説明】

【図１】本発明の実施形態による固体撮像素子およびそ
の周辺回路の回路ブロック図である。

【図２】本発明の実施形態による固体撮像装置のブロッ
ク図である。

【図３】本発明の実施形態１によるセンサ駆動制御回路
の入出力の信号のタイミング図である。

【図４】本発明の実施形態２によるリセット電圧切り換
え回路である。

【図５】本発明の実施形態３による欠陥画素補間回路の
ブロック図である。

【図６】従来例による固体撮像素子の回路ブロック図で
ある。

【図７】図６に示す固体撮像素子の動作タイミング図で
ある。

【符号の説明】 １３０ 差動回路 １３１ 信号処理回路 １３２、１３３ 比較器 １３４ 定電圧源 １３５ メモリ １３６ Ｘアドレスカウンタ １３７ Ｙアドレスカウンタ １３８ メモリコントローラ １３９ 一致回路 １４０ センサ駆動制御回路 ２０１ 固体撮像素子 ２０２ 平均化手段 ２０６ 差動増幅器 ２０７ 露光手段 ２０６ 差動増幅器

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小泉 徹 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 光地 哲伸 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 樋山 拓己 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 須川 成利 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内

Claims (7)

【特許請求の範囲】
1. 【請求項１】 固体撮像素子を備える固体撮像装置にお
   いて、 撮像前に前記固体撮像素子の欠陥画素を検出する欠陥画
   素検出手段と、 該欠陥画素検出手段で検出された前記欠陥画素の位置を
   記憶する記憶手段と、 該記憶手段に記憶された前記欠陥画素の位置に基づき欠
   陥画素を補間する補間手段と、 を備えることを特徴とする固体撮像装置。
2. 【請求項２】 請求項１に記載の固体撮像装置におい
   て、前記欠陥画素検出手段は、前記固体撮像素子の光量
   検出部の電圧を所定レベルに設定する手段と、前記固体
   撮像素子の出力のレベルを前記所定レベルに所定のマー
   ジンを持たせたレベルと比較するレベル比較手段とを備
   えることを特徴とする固体撮像装置。
3. 【請求項３】 請求項２に記載の固体撮像装置におい
   て、前記所定レベルは黒レベルであることを特徴とする
   固体撮像装置。
4. 【請求項４】 請求項２に記載の固体撮像装置におい
   て、前記所定レベルは白飽和レベルであることを特徴と
   する固体撮像装置。
5. 【請求項５】 請求項１に記載の固体撮像装置におい
   て、前記欠陥画素検出手段は、前記固体撮像素子に入射
   する光の光量を前記固体撮像素子の白飽和レベルにする
   手段と、前記固体撮像素子の出力のレベルを白飽和レベ
   ルに所定のマージンを持たせたレベルと比較するレベル
   比較手段とを備えることを特徴とする固体撮像装置。
6. 【請求項６】 請求項１乃至５のいずれか１項に記載の
   固体撮像装置において、前記記憶手段は前記欠陥画素位
   置を記憶することを特徴とする固体撮像装置。
7. 【請求項７】 請求項６に記載の固体撮像装置におい
   て、前記記憶手段に記憶された前記欠陥画素位置と現在
   読み出し中の画素位置とを比較する位置比較手段を更に
   備えることを特徴とする固体撮像装置。