JP2562703B2

JP2562703B2 - 直列制御装置のデータ入力制御装置

Info

Publication number: JP2562703B2
Application number: JP1343483A
Authority: JP
Inventors: 慎武部
Original assignee: Komatsu Ltd
Current assignee: Komatsu Ltd
Priority date: 1989-12-27
Filing date: 1989-12-27
Publication date: 1996-12-11
Anticipated expiration: 2011-12-11
Also published as: WO1991010302A1; US5479421A; JPH03201636A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明なメインコントローラおよび複数のノードを
直列に接続し、各ノードにはそれぞれ少なくとも１乃至
複数のセンサ類を接続するようにした直列制御装置に関
し、特にメインコントローラでのデータ入力制御に関す
る。

〔従来の技術〕

プレス、工作機械、建設機械、船舶、航空機、無人搬
送装置、無人倉庫等を集中管理する場合、装置各部の状
態を検出する多数のセンサおよび装置各部の状態を制御
する多数のアクチュエータが必要となる。このセンサお
よびアクチュエータの数は例えばプレスを考えた場合30
00以上にも及び、他の装置においては更に多数となるも
のである。

従来、この種の装置を集中管理する集中管理システム
として、複数のノードを直列に接続するとともに各ノー
ドに１乃至複数のセンサおよびアクチュエータを接続
し、これらノードをメインコントローラを介して環状に
接続し、このメインコントローラからの信号によって各
ノードを制御するようにした構成が考えられている。

このようにノードを直列に接続する構成をとる場合、
各センサの出力の同時性および各アクチュエータの制御
の同時性をいかにして確保するかが問題となる。例え
ば、各ノードにアドレスを割当て、このアドレスにもと
づき各ノードを制御する構成を考えると、このアドレス
処理のための時間遅れが問題となり、各センサの出力の
収集および各アクチュエータの制御に関して満足すべき
同時性を確保することはできない。

そこで、発明者等は、ノードを直列に接続する構成を
とりながらも各ノードにアドレスを割当てるという発想
を捨て、各ノードをその接続の順番によって識別するよ
うにし、これによってアドレス処理を不要にするととも
にアドレス処理に伴う時間遅れを解消し、更にはノード
の構成を大幅に簡略化できるようにした直列制御装置を
提案している。

この装置は第４図に示すように構成されている。

この直列制御装置はプレスの集中制御システムに適用
されるものであり、ホストコントローラ200はプレス各
部を統轄管理するものである。メインコントローラ100
は接続された複数のノード10−１〜10−２とのデータ授
受制御を行うものである。センサ群１−1,1−2,…１−
Ｎはプレスの各部に配設され、プレスの各部の状態を検
出するものである。アクチュエータ群２−1,2−2,…２
−Ｎはプレスの各部に配設され、プレスの各部を駆動す
るものである。これらセンサ群１−Ｎおよびアクチュエ
ータ群２−Ｎはそれぞれノード10−Ｎ（Ｎ＝１〜Ｎ）に
接続されている。これらノード10−１〜10−Ｎおよびメ
インコントローラ100はループ状に直列接続されてい
る。

第５図は、ノードの数Ｎを５とした場合の当該システ
ムで用いられるデータ信号のフレーム構成を示すもの
で、このデータフレーム信号はメインコントローラ100
から送出され、ノード10−１、10−２、……10−Ｎを経
由した後、メインコントローラ100に戻される。なお、
同第５図（ａ）はメインコントローラ100から出力され
た直後のデータフレーム信号を、同図（ｂ）、（ｃ）、
（ｄ）、（ｅ）はノード10−１、10−２、10−３、10−
４から出力されるデータフレーム信号を、同図（ｆ）は
ノード10−５から出力される信号（Ｎ＝５の場合はメイ
ンコントローラ100へ帰還入力される信号）をそれぞれ
示している。

第５図のフレーム構成における各信号の内容は以下の
とおりである。

STI;入力データ（センサデータ）DIの先頭位置を示す第
１のスタートコード DI;入力データ（センサデータ） DIq:第ｑ番目のノードに接続されたセンサからの入力デ
ータ STO;出力データ（アクチュエータ駆動データ）の先頭位
置を示す第２のスタートコード DO;出力データ（アクチュエータ駆動データ） DOq;第ｑ番目のノードに接続されたアクチュエータへの
出力データ SP;データ列の終端位置を示すストップコード CRC;CRCチェック用コード ERR;エラー内容およびエラー位置を示すコード、第４図に示した各ノード10−１〜10−Ｎでは、第５図
（ｂ）〜（ｆ）に示すように、スタートコードSTIとス
タートコードSTOの間に当該ノードに接続されたセンサ
１の検出データDIqを付加するとともに、スタートコー
ドSTOの後から当該ノードに接続されたアクチュエータ
２への出力データDOqを抜き取るよう動作する。

したがって、このシステムでは、メインコントローラ
100からノード10−１に対して第５図（ａ）に示すよう
なアクチュエータ制御データDOを含むデータフレーム信
号を送出すれば、このデータフレーム信号がノード10−
１→ノード10−２→ノード10−３→ノード10−４→10−
５へと順次伝播されることにより上記データフレーム信
号中のアクチュエータ制御データDOが該当するノードへ
割り振られるとともに、各ノードで得たセンサ群の検出
データが同データフレーム信号中へ取り込まれる。この
結果、上記データフレーム信号がメインコントローラ10
0へ帰還されたときには、第５図（ｆ）に示すように、
アクチュエータ制御データDOは全てなくなり、センサ群
の検出データが同フレーム信号中に含まれることにな
る。

このようにこの装置によれば、データフレーム信号中
にCRCコードを設け、各ノードおよびメインコントロー
ラでは各ノード間およびノード−メインコントローラ間
の通信エラーを検出するとともに、さらにデータフレー
ム信号中にエラーコードERRを設け、各ノードではノー
ド間信号線の断線、自ノード内回路のエラーを検出し、
エラー内容を前記エラーコードERRにのせて送出するよ
うにしている。

［発明が解決しようとする課題］しかしながら、この従来のエラー検出方式では、ノー
ドとセンサ群との間の信号線あるいはセンサ自体にノイ
ズが混入することを原因として検出データが「０」から
「１」あるいは「１」から「０」に変化するなどのエラ
ーが発生した場合、これを真のデータ変化か、エラーに
よるデータ変化かを識別できないという問題があった。
特にこの直列制御装置が適用されるプレス、工作機械、
建設機械、船舶、航空機、無人搬送装置、無人倉庫等の
環境はノイズが混入しやすい悪環境にあり、上記問題に
対する対策が切望されていた。

この発明ははこのような事情に鑑みてなされたもの
で、前記センサ−ノード間のエラーをも含めてシステム
に発生したエラーを確実に検出できるとともに、該エラ
ーデータによる誤制御を未然に防止することができる直
列制御装置のデータ入力制御装置を提供することを目的
とする。

〔課題を解決するための手段〕

この発明では、それぞれの検出値が独立に変化する１
乃至複数のセンサを接続した複数のノードをメインコン
トローラを含んで直列接続し、前記メインコントローラ
は所定のデータフレーム信号を前記センサの検出データ
の変化間隔より充分短い周期で送出し、前記各ノードは
当該ノードに接続されるセンサからのデータを前記デー
タフレーム信号にのせて送出するようにした直列制御装
置において、前記メインコントローラは、それぞれが前記複数のノードに接続された全てのセン
サデータを格納可能なメモリ容量を有し、入力された前
記データフレーム信号中に含まれる複数のセンサのデー
タを複数のサンプリング周期にわたって一時記憶する複
数段のセンサデータ格納バッファと、前記複数のノード
に接続された全てのセンサデータを格納可能なメモリ容
量を有し、真のデータと判断されたセンサデータを格納
する真データ格納バッファと、前記複数段のセンサデー
タ格納バッファに対して同一センサのデータが記憶され
る記憶領域に対応する読み出しアドレスを出力すること
により１つのセンサの複数のサンプリング周期にわたる
データを読み出す処理を１つのセンサデータ単位に順次
実行するデータ読み出し手段と、前記データ読み出し手
段によって読み出された１つのセンサデータの複数のサ
ンプリング周期にわたるデータを比較する比較手段と、
前記比較手段の比較が終了すると前記複数段のセンサデ
ータ格納部の今回比較が終了した各データを次段のセン
サデータ格納部の対応する記憶領域にそれぞれ転送する
とともに、前記比較手段の比較結果が一致したときにの
み今回比較が終了した各データのうちのいずれかを前記
真データ格納バッファの対応する記憶領域に転送記憶す
る処理を１つのセンサデータ単位に順次実行する転送記
憶手段とを具え、前記データフレーム信号中のセンサデ
ータを真のデータとして真データ格納バッファに取り込
む制御を１センサデータ毎に独立に行うようにしたこと
を特徴とするものである。

〔作用〕

メインコントローラでは、データフレーム信号を受信
すると、入力されたデータフレーム信号中に含まれる複
数のセンサデータを１つのセンサデータ単位に、予め設
定した所定回数比較する。この比較の結果、前記所定回
数の比較結果が一致したときにのみ各センサデータを真
のデータとして取り込む。前記比較結果が不一致のとき
には、この不一致データはデータとして取り込まれな
い。すなわち、この発明では、データフレーム信号中に
含まれる複数のセンサデータを各センサデータ毎に独立
して照合するとともに、前記センサデータを真のデータ
として取り込む制御も各センサデータ毎に独立に実行す
る事により、複数のセンサデータが全く独立に変化する
状況下でも、常に各センサの正しいデータをリアルタイ
ムに取り込むことを可能にしたものである。かかる入力
制御によれば、センサのデータがエラーによらず本当に
変化したときには、そのデータ取り込み時期が前記所定
回数の比較処理に対応する時間だけ遅れるが、この場合
前記メインコントローラはデータフレーム信号を前記セ
ンサの検出データの変化間隔より十分短い周期で送出す
るようにしているので、事実上問題はない。

〔実施例〕

以下、添付図面を参照してこの発明の一実施例を詳細
に説明する。

以下の実施例は、この発明を先の第４図および第５図
を用いて説明した直列制御装置に適用したものであり、
第１図はメインコントローラ100の内部構成を示すもの
である。なお、この第１図は主にメインコントローラ10
0の受信側の構成を示すものである。

ただし、この第１図のメインコントローラ100におい
ては、第５図に示したデータフレーム信号の送出周期は
各ノードに接続されたセンサ１−１〜１−Ｎおよびアク
チュエータ２−１〜２−Ｎのデータ変化間隔により充分
短く設定していることを前提としている。したがって、
各ノードを伝播してメインコントローラ100に入力され
るデータフレーム信号の受信間隔（以下サンプリング周
期という）もセンサおよびアクチュエータのデータ変化
間隔より充分短いものとなる。

第１図において、受信復調部20は入力されたデータフ
レーム信号に所定の復調処理を加える。この復調出力は
ERR検出部21、CRCチェック部22、入力データ格納制御部
23、入力データ格納部M1、受信終了検出部24に接続され
ている。

ERR検出部21では第５図に示したデータフレーム信号
中のエラーコードERRを判別し、エラーが発生している
場合はエラー発生信号Eaを比較転送コントローラ30へ入
力する。

CRCチェック部22では第５図に示したデータフレーム
信号中のCRCコードによりCRCチェックを行うことで、メ
インコントローラ100と前段ノード10−Ｎとの間の通信
エラーを検出する。このCRCチェックによりエラーが検
出された場合はCRCエラー発生信号Ebを比較転送コント
ローラ30へ入力する。

これらERR検出部21でのエラー検出内容（エラーの種
類、エラー発生位置）およびCRCチェック部22でのチェ
ック結果は第４図のホストコントローラ200に送出さ
れ、履歴が残されるとともに、所定のエラー処理が実行
される。

入力データ格納制御部23では、例えば第５図に示した
データフレーム信号中のスタートコードSTIを検出し、
該検出時点から入力データ格納部M1を能動とすることに
よりデータフレーム信号中のセンサデータDI_N〜DI₁を入
力データ格納部M1にストアする。

入力データ格納部M2〜M4は複数のサンプリング周期分
のデータ比較処理のために設けられたセンサデータDI_N
〜DI₁格納用のバッファである。入力データ格納部M1〜M
4は４個あるので、最大４サンプリング周期分のセンサ
データを格納することができる。

真データ格納部Maはエラーによるデータではないと判
定された真のデータが格納されるバッファであり、この
真データ格納部Maに格納されたセンサデータのみがホス
トコントローラ200へ送出される。

受信終了検出器24は、データフレーム信号中のエラー
コードERRの終端を検出することによりデータフレーム
信号の受信終了を検出し、検出信号を比較転送コントロ
ーラ30は入力する。

比較回転設定スイッチ40は入力されたセンサデータを
真のデータとみなすための複数のサンプリング周期に亘
るデータ比較回数を設定するためのもので、このデータ
比較回数はオペレータによって任意に設定される。この
実施例では入力データ格納部M1〜M4は４個あるので、比
較回数Cnの最大設定値は３であり、この場合は比較回数
Cn＝１とする。

比較転送コントローラ30では、入力データ格納部M1〜
M4にストアされた複数のサンプリング周期分のセンサデ
ータを、比較回数設定スイッチ40の設定回数と同じ数Cn
だけ各ビット単位に比較し、これら比較の結果、一致し
たセンサデータのみを真のデータと判断して真データ格
納部Maにストアする動作、および入力データ格納部M1〜
M4相互間、入力データ格納部M1〜M4−真データ格納部Ma
間のデータ転送などを行うものであり、その詳細動作を
第２図のフローチャートを参照して説明する。この場
合、前述したように比較回数Cn＝１である。したがって
この場合は、入力データ格納部M3、M4は機能しない。

まず、メインコントローラ100の受信復調部20にデー
タフレーム信号が入力されると、入力データ格納部23は
該データフレーム信号中のSTIコードを検出し、該検出
時点から入力データ格納部M1をアクティブとする。これ
により、データフレーム信号のセンサデータDI_N〜DI₁は
入力データ格納部M1に格納される。

この後、受信終了検出部24から検出信号が入力される
と、比較転送コントローラ30はERR検出部21、CRCチェッ
ク部22の検出信号Ea、Ebによりノードがらエラー発生報
告があったか否かおよび前段ノードとの間でCRCエラー
があったか否かを判定し（ステップ100）、いずれかの
エラーが発生している場合は以下のデータ転送および比
較処理は行わない（ステップ110）。すなわち、上記エ
ラーが発生している場合はセンサデータDI_N〜DI₁が一旦
入力データ格納部M1にストアされる処理が行われるのみ
であり、次のサンプリング周期にデータフレーム信号が
入力されると現在入力データ格納部M1にストアされてい
るエラー発生時のデータは前記次のサンプリング周期の
データで更新されることになる。すなわち、エラー発生
時のデータは実質的には廃棄されることになる。

しかし、上記エラーが発生していない場合、比較転送
コントローラ30はデータフレーム信号中のセンサデータ
に関するアドレスビットを初期値に設定し（ステップ12
0）、これら初期アドレスを入力データ格納部M1およびM
2に加えることにより、入力データ格納部M1内にストア
された前期初期アドレスに対応するセンサデータ（１ビ
ット）と入力データ格納部M2内にストアされた前期初期
アドレスに対応するセンサデータ（１ビット）とを読み
出し、これらを比較する（ステップ130）。この初期ア
ドレスは第５図に示したデータフレーム信号中のSTIコ
ードの直後に存在するセンサデータ１ビットのアドレス
に対応する。また、この比較時点においては入力データ
格納部M2には、通常は（この通常とは、エラー信号Ea、
Ebが発生しているとき以外、という意味）１つ前のサン
プリング周期に入力されたセンサデータがストアされて
いる。

すなわち、このステップ130では、前回受信したデー
タフレーム信号中の初期アドレスに対応するセンサデー
タ１ビットと今回受信したデータフレーム信号中の初期
アドレスに対応するセンサデータ１ビットとが比較され
る。

この比較の結果、両者が一致すると（ステップ14
0）、比較転送コントローラ30は入力データ格納部M2に
ストアされている前回のデータ１ビットを正しいデータ
であると判定し、真データ格納部Maの対応する記憶領域
に書き込むとともに、入力データ格納部M1にストアされ
ている今回のデータ１ビットを入力データ格納部M2の対
応する記憶領域に書き込む（ステップ150、160）。

しかし、ステップ130の比較の結果、両者のデータが
不一致のとき比較転送コントローラ30は、真データ格納
部Maにデータを書き込む処理は行わず、入力データ格納
部M1にストアされている今回のデータ１ビットを入力デ
ータ格納部M2の対応する記憶領域に書き込む処理のみを
行う（ステップ160）。

すなわち、第３図はデータフレーム信号中のSTIコー
ドに続く２ビットのセンサデータD1、D2の４サンプリン
グ周期分の入力例を示すものであり、右側に示したデー
タD1′、D2′が上記比較処理の結果、真データ格納部Ma
に書き込まれるデータを示している。この例によれば、
ハッチングを付した２周期目のデータD2にエラーが発生
しているが、このエラーデータは真データ格納部Maには
書き込まれず、このとき真データ格納部Maには前サンプ
リング周期のデータが保持されたままである。すなわ
ち、真データ格納部Maのデータ内容は上記比較結果が一
致したときは前サンプリング周期のデータで更新される
が、上記比較結果が不一致のときは真データ格納部Maの
データ内容は更新されず、真データ格納部Maでは前サン
プリング周期以前に書き込まれたデータが保持されるこ
とになる。

上記のいずれにしても、ステップ160の処理が終了す
ると、比較転送コントローラ30はデータフレーム信号中
のセンサデータに関するアドレスビットを＋１し、（ス
テップ170）、この＋１したアドレスビットが最終アド
レスでないかぎり（ステップ180）、再び入力データ格
納部M1内にストアされた（初期アドレス＋１）に対応す
るセンサデータ１ビットと入力データ格納部M2内にスト
アされた前期（初期アドレス＋１）に対応するセンサデ
ータ１ビットとを読み出し、これらを比較する（ステッ
プ130）。そして、前期同様にして、両者が一致すると
（ステップ140）、比較転送コントローラ30は入力デー
タ格納部M2にストアされている前回のデータ１ビットを
真データ格納部Maの対応する記憶領域に書き込むととも
に、入力データ格納部M1にストアされている今回のデー
タ１ビットを入力データ格納部M2の対応する記憶領域に
書き込む（ステップ150、160）。また、ステップ130の
比較の結果、両者のデータが不一致のときは比較転送コ
ントローラ30は、前期同様にして、真データ格納部Maに
データを書き込む処理は行わず、入力データ格納部M1に
ストアされている今回のデータ１ビットを入力データ格
納部M2の対応する記憶領域に書き込む処理のみを行う
（ステップ160）。

比較転送コントローラ30はこの様な処理を入力された
フレーム信号中に含まれるセンサデータの最終ビットま
で繰り返し実行する。

このような処理によって真データ格納部Maにストアさ
れたデータのみがその後、第４図のホストコントローラ
200に送出され、該ホストコントローラ200においてデー
タの解析処理が実行される。

このようにこの実施例によれば、メインコントローラ
100では、データフレーム信号を受信すると、入力され
た前記データフレーム信号中に含まれるセンサのデータ
を対応するビット毎に１回比較し、この比較の結果両デ
ータが一致したときにのみ前記各センサのデータを真の
データとして取り込み、前記比較結果が不一致のときは
この不一致のデータはデータとして取り込まれないよう
にしたので、従来技術では検出し得なかったノード−セ
ンサ間でのノイズ混入、あるいはセンサ自体のエラーに
よりセンサデータが変化した場合も含めて各種原因によ
るエラーを確実に検出できるとともに、このエラーによ
るセンサデータを排除することができる。したがって、
ホストコントローラ100にはエラー排除された正しいセ
ンサデータのみが入力されることになり、正確なデータ
に基ずく適正なアクチュエータ制御をなし得るようにな
る。

なお、実施例装置においては、センサのデータがエラ
ーによらず本当に変化したときには、そのデータ取り込
み時期が１サンプリング周期に対応する時間だけ遅れる
が、この場合前記メインコントローラはデータフレーム
信号を前記センサの検出データの変化間隔より十分短い
周期で送出するようにしているので、実際上問題はな
い。

また上記実施例においては、比較転送コントローラ30
はビット単位にセンサデータを比較、更新するようにし
たが、この比較および更新の単位は１つのノードに含ま
れるセンサデータを単位としてもよく、さらには全ノー
ドに含まれるセンサデータを単位としてもよい。

また本発明は、実施例に示したようなループ状接続の
システムに限らず、ノードがシリアルに接続されたシス
テムにも適用することができる。

さらに上記実施例では、第５図に示したように、デー
タの挿入、付加によりデータフレーム信号に対するデー
タの授受が行われるフレーム構成を採用するようにした
が各ノードにアドレスを割当て、前記データフレーム信
号中にこれら各アドレスに対応するデータ領域を個別に
備えたフレーム構成を採用するようにしてもよい。

［発明の効果］以上説明したようにこの発明によれば、データフレー
ム信号中に含まれる複数のセンサデータを各センサデー
タ毎に独立して照合するとともに、前記センサデータを
真のデータとして取り込む制御も各センサデータ毎に独
立に実行する事により、複数のセンサデータが全く独立
に変化する状況下でも、常に各センサの正しいデータを
リアルタイムに取り込むことを可能にしている。またこ
の発明では、メインコントローラに直接接続されていな
いセンサとノードとの間のエラーを集中的に発見するこ
とができるとともに、ノード−ノード間の通信エラーお
よびノード内でのエラーも含めて検出することができ
る。つまり、センサから出力されたデータが各ノードを
経てメインコントローラに入力されるまでの全経路に亘
るエラーを検出することができる。さらにこの発明によ
れば、エラーが検出されたときのデータは実質的には排
除されるので、正しいデータのみが出力されることにな
る。

【図面の簡単な説明】

第１図はこの発明の実施例を示すブロック図、第２図は
実施例の作用を説明するフローチャート、第３図は実施
例におけるデータ更新態様の一例を示す図、第４図は直
列制御装置の全体構成を示すブロック図、第５図はデー
タフレーム信号の伝播態様を示す図である。１……センサ群、２……アクチュエータ群、10……ノー
ド、23……入力データ格納制御部、30……比較転送コン
トローラ、100……メインコントローラ、200……ホスト
コントローラ

Claims

(57)【特許請求の範囲】

【請求項１】それぞれの検出値が独立に変化する１乃至
複数のセンサを接続した複数のノードをメインコントロ
ーラを含んで直列接続し、前記メインコントローラは所
定のデータフレーム信号を前記センサの検出データの変
化間隔より充分短い周期で送出し、前記各ノードは当該
ノードに接続されるセンサからのデータを前記データフ
レーム信号にのせて送出するようにした直列制御装置に
おいて、前記メインコントローラは、それぞれが前記複数のノードに接続された全てのセンサ
データを格納可能なメモリ容量を有し、入力された前記
データフレーム信号中に含まれる複数のセンサのデータ
を複数のサンプリング周期にわたって一時記憶する複数
段のセンサデータ格納バッファと、前記複数のノードに接続された全てのセンサデータを格
納可能なメモリ容量を有し、真のデータと判断されたセ
ンサデータを格納する真データ格納バッファと、前記複数段のセンサデータ格納バッファに対して同一セ
ンサのデータが記憶される記憶領域に対応する読み出し
アドレスを出力することにより１つのセンサの複数のサ
ンプリング周期にわたるデータを読み出す処理を１つの
センサデータ単位に順次実行するデータ読み出し手段
と、前記データ読み出し手段によって読み出された１つのセ
ンサデータの複数のサンプリング周期にわたるデータを
比較する比較手段と、前記比較手段の比較が終了すると前記複数段のセンサデ
ータ格納部の今回比較が終了した各データを次段のセン
サデータ格納部の対応する記憶領域にそれぞれ転送する
とともに、前記比較手段の比較結果が一致したときにの
み今回比較が終了した各データのうちのいずれかを前記
真データ格納バッファの対応する記憶領域に転送記憶す
る処理を１つのセンサデータ単位に順次実行する転送記
憶手段と、を具え、前記データフレーム信号中のセンサデータを真
のデータとして真データ格納バッファに取り込む制御を
１センサデータ毎に独立に行うようにしたことを特徴と
する直列制御装置のデータ入力制御装置。
【請求項２】前記１つのセンサデータは１ビットである
特許請求の範囲第（１）項記載の直列制御装置のデータ
入力制御装置。