JPS61139047A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61139047A JPS61139047A JP26107184A JP26107184A JPS61139047A JP S61139047 A JPS61139047 A JP S61139047A JP 26107184 A JP26107184 A JP 26107184A JP 26107184 A JP26107184 A JP 26107184A JP S61139047 A JPS61139047 A JP S61139047A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic layer
- layer
- semiconductor element
- sprayed
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体装置に関する。
従来、半導体装置として例えば第３図に示す構造のもの
が使用されている０図中１は、アルミニウム板２の露出
表面全体をＮ）メッキ層３で覆った基板である。歯メッ
キ層３の主面の所定領域には、半田層４、Ｍｏ 、 Ｗ
等からなるメタライズ層５を順次介して焼結セラミック
板６が装置されている。焼結セラミック板６上には、メ
タライズ層５、半田層４を順次介して半導体素子７が装
着されている。
が使用されている０図中１は、アルミニウム板２の露出
表面全体をＮ）メッキ層３で覆った基板である。歯メッ
キ層３の主面の所定領域には、半田層４、Ｍｏ 、 Ｗ
等からなるメタライズ層５を順次介して焼結セラミック
板６が装置されている。焼結セラミック板６上には、メ
タライズ層５、半田層４を順次介して半導体素子７が装
着されている。
このように構成された半導体装置」では、焼結セラミッ
ク板６の製造に長時間を要すると共に、焼結セラミック
板６が高価であるため製、造コストが高くなる欠点があ
りた。
ク板６の製造に長時間を要すると共に、焼結セラミック
板６が高価であるため製、造コストが高くなる欠点があ
りた。
この欠点を解消するために第４図に示すような構造の半
導体装置２０が開発されている。図中１１は、アルミニ
ウムからなる基板である。
導体装置２０が開発されている。図中１１は、アルミニ
ウムからなる基板である。
基板１１上には、肉厚が一定の溶射セラミック層１２が
形成されている。溶射セラミック層１２上の所定領域に
は、溶射銅層１３、半田層１４を順次介して半導体素子
１５が装着されている。このように構成された半導体装
置２ＩＯでは、溶射セラミック層１２の肉厚が一定であ
るため、各々の半導体素子１５に対して放熱特性及び絶
縁特性を最適のものに設定できず、電気特性が悪くなる
問題があった。
形成されている。溶射セラミック層１２上の所定領域に
は、溶射銅層１３、半田層１４を順次介して半導体素子
１５が装着されている。このように構成された半導体装
置２ＩＯでは、溶射セラミック層１２の肉厚が一定であ
るため、各々の半導体素子１５に対して放熱特性及び絶
縁特性を最適のものに設定できず、電気特性が悪くなる
問題があった。
本発明は、放熱特性及び電気特性に優れた半導体装置を
提供することをその目的とするものである。
提供することをその目的とするものである。
本発明は、基板上に素子の特性ＩＣ応じて肉厚の異なる
溶射セラミック層を形成し、該溶射セラミック層上に所
定の半導体素子を装着したことによシ、放熱特性及び電
気特性の向上を図り良導導体装置である。
溶射セラミック層を形成し、該溶射セラミック層上に所
定の半導体素子を装着したことによシ、放熱特性及び電
気特性の向上を図り良導導体装置である。
以下、本発明の実施例について図面を参照して説明する
。第１図は１本発明の一実施例の概略構成を示す説明図
である。図中３０は、アルミニウムからなる基板である
。基板３０上には、局部的に肉厚を異なるようにして凹
凸表面を有する溶射セラミック層３１が形成されている
。
。第１図は１本発明の一実施例の概略構成を示す説明図
である。図中３０は、アルミニウムからなる基板である
。基板３０上には、局部的に肉厚を異なるようにして凹
凸表面を有する溶射セラミック層３１が形成されている
。
溶射セラミック層３１上には、その肉厚に適した素子特
性を有する半導体素子３２．３３が、溶射銅層３４、半
田層３５を順次弁して装着されている。すなわち、素子
特性として例えば電流容量が大きく放熱量を多くしなけ
ればならない半導体素子３２は、溶射セラミフク層３１
の薄肉の領域に装着されている。また、絶縁耐圧が高い
素子特性を有する半導体素子３３は、溶射セラミック層
３ノの厚肉の領域に装着されている。
性を有する半導体素子３２．３３が、溶射銅層３４、半
田層３５を順次弁して装着されている。すなわち、素子
特性として例えば電流容量が大きく放熱量を多くしなけ
ればならない半導体素子３２は、溶射セラミフク層３１
の薄肉の領域に装着されている。また、絶縁耐圧が高い
素子特性を有する半導体素子３３は、溶射セラミック層
３ノの厚肉の領域に装着されている。
このように構成された半導体装置４０１１Ｃよれば、半
導体素子３２．３３の素子特性に適した肉厚の溶射セラ
ミック層３１が、各々の半導体素子３２．３３の直下に
存在するので、放熱特性及び絶縁特性を各々の半導体素
子３２．３３に対して最適状態に設定できる。その結果
、半導体装置すの電気特性を著しく向上させることがで
きる。
導体素子３２．３３の素子特性に適した肉厚の溶射セラ
ミック層３１が、各々の半導体素子３２．３３の直下に
存在するので、放熱特性及び絶縁特性を各々の半導体素
子３２．３３に対して最適状態に設定できる。その結果
、半導体装置すの電気特性を著しく向上させることがで
きる。
また、本発明の他の実施例として第２図に示す如く、放
熱作用が最も悪くなシ易い基板３０の中央部に溶射セラ
ミック層３６の薄肉部ができるようにし、その溶射セラ
ミック層３６上に前述と同様に所定の素子特性を有する
半導体素子３２．３３を装着するようにした半導体装置
５０としても良い。
熱作用が最も悪くなシ易い基板３０の中央部に溶射セラ
ミック層３６の薄肉部ができるようにし、その溶射セラ
ミック層３６上に前述と同様に所定の素子特性を有する
半導体素子３２．３３を装着するようにした半導体装置
５０としても良い。
また、局部的に肉厚が異なる溶射セラミック層３１．３
６の形成は、まず、アルミニウムからなる基板３０の表
面にサンドブラスト処理を施して粗面化を行う。次いで
、粗面化された基板３Ｑの表面に粒径が１０〜５０μｍ
のアルミナ粉末をプラズマジェットに載せて溶解しなが
ら高速度で衝突させ堆積する。この時、プラズマジェッ
トを噴出するプラズマがンを走査し、帯状にアルミナ粉
末を基板３０上に堆積させる。
６の形成は、まず、アルミニウムからなる基板３０の表
面にサンドブラスト処理を施して粗面化を行う。次いで
、粗面化された基板３Ｑの表面に粒径が１０〜５０μｍ
のアルミナ粉末をプラズマジェットに載せて溶解しなが
ら高速度で衝突させ堆積する。この時、プラズマジェッ
トを噴出するプラズマがンを走査し、帯状にアルミナ粉
末を基板３０上に堆積させる。
通常、プラズマがンの一走査で厚さ２０〜３０μｍのア
ルミナ粉末層を形成するのが望ましい、つｔｂ、基板３
０上のプラズマガンの走査画ｉを局部的に変化させるこ
とによシ、局部的に肉厚の異なる溶射セラミック層３１
．３６を容易に形成できる。この例の場合、プラズマが
ンを５回走査した領域では溶射セラミック層３１．３６
の厚さは約１００μｍとなり、１０回走査した領域では
、厚さ約２００μｍの溶射セラミック層３１．３６が形
成される。この他にも溶射セラミック層３１．３６の形
成は、プラズマがンと基板３００間に間欠的に所定のマ
スクを出入して、基板３０上に堆積するアルミナ粉末の
量を変化させることによシ行っても良い。
ルミナ粉末層を形成するのが望ましい、つｔｂ、基板３
０上のプラズマガンの走査画ｉを局部的に変化させるこ
とによシ、局部的に肉厚の異なる溶射セラミック層３１
．３６を容易に形成できる。この例の場合、プラズマが
ンを５回走査した領域では溶射セラミック層３１．３６
の厚さは約１００μｍとなり、１０回走査した領域では
、厚さ約２００μｍの溶射セラミック層３１．３６が形
成される。この他にも溶射セラミック層３１．３６の形
成は、プラズマがンと基板３００間に間欠的に所定のマ
スクを出入して、基板３０上に堆積するアルミナ粉末の
量を変化させることによシ行っても良い。
また、溶射セラミック層３１．３６の厚肉部と薄肉部間
の肉厚の差は、５０〜４００μｍの範囲で適宜設定する
のが望ましい。
の肉厚の差は、５０〜４００μｍの範囲で適宜設定する
のが望ましい。
以°上説明した如く、本発明に係る半導体装置によれば
、半導体素子の直下の溶射セラミック層の肉厚が素子特
性に応じた厚さに設定されているので、放熱特性及び電
気特性を著しく向上できるものである。
、半導体素子の直下の溶射セラミック層の肉厚が素子特
性に応じた厚さに設定されているので、放熱特性及び電
気特性を著しく向上できるものである。
第１図は、本発明の一実施例の概略構成を示す説明図、
第２図は、本発明の他の実施例の概略構成を示す説明図
、第３図及び第４図は、従来の半導体装置の概略構成を
示す説明図である。 ３０・・・基板、３１．３６・・・溶射セラミック層、
３２．３３・・・半導体素子、３４・・・溶射銅層、３
５・・・半田層、４０ 、５０−・・半導体装置第１図 り 第３図 第２図 囚
第２図は、本発明の他の実施例の概略構成を示す説明図
、第３図及び第４図は、従来の半導体装置の概略構成を
示す説明図である。 ３０・・・基板、３１．３６・・・溶射セラミック層、
３２．３３・・・半導体素子、３４・・・溶射銅層、３
５・・・半田層、４０ 、５０−・・半導体装置第１図 り 第３図 第２図 囚
Claims (1)
- 基板上に局部的に肉厚を異なるようにして凹凸表面を
有して形成された溶射セラミツク層と、該溶射セラミッ
ク層上にその肉厚に適した素子特性を有して装着された
半導体素子とを具備することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26107184A JPS61139047A (ja) | 1984-12-11 | 1984-12-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26107184A JPS61139047A (ja) | 1984-12-11 | 1984-12-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61139047A true JPS61139047A (ja) | 1986-06-26 |
Family
ID=17356671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26107184A Pending JPS61139047A (ja) | 1984-12-11 | 1984-12-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61139047A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4020577A1 (de) * | 1989-06-28 | 1991-01-10 | Hitachi Ltd | Halbleiteranordnung |
| US5182628A (en) * | 1989-06-28 | 1993-01-26 | Hitachi, Ltd. | Semiconductor device having particular solder interconnection arrangement |
| US5479421A (en) * | 1989-12-27 | 1995-12-26 | Kabushiki Kaisha Komatsu Seisakusho | Data input control device for serial controller |
| JP2017199830A (ja) * | 2016-04-28 | 2017-11-02 | 三菱電機株式会社 | パワーモジュール |
-
1984
- 1984-12-11 JP JP26107184A patent/JPS61139047A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4020577A1 (de) * | 1989-06-28 | 1991-01-10 | Hitachi Ltd | Halbleiteranordnung |
| US5182628A (en) * | 1989-06-28 | 1993-01-26 | Hitachi, Ltd. | Semiconductor device having particular solder interconnection arrangement |
| DE4020577C3 (de) * | 1989-06-28 | 1998-11-12 | Hitachi Ltd | Halbleiteranordnung mit Lötverbindung zwischen Halbleiterbauelement, Isolierplatte und Wärmeableitplatte |
| US5479421A (en) * | 1989-12-27 | 1995-12-26 | Kabushiki Kaisha Komatsu Seisakusho | Data input control device for serial controller |
| JP2017199830A (ja) * | 2016-04-28 | 2017-11-02 | 三菱電機株式会社 | パワーモジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4383270A (en) | Structure for mounting a semiconductor chip to a metal core substrate | |
| US4542401A (en) | Semiconductor device with sprayed metal layer | |
| US5819858A (en) | Circuit board having a metal matrix composite inlay | |
| US4563543A (en) | Ultra high-frequency circuit with metallized through hole | |
| US5293502A (en) | Integrated circuit package | |
| JPS61139047A (ja) | 半導体装置 | |
| JPH09260206A (ja) | 積層コンデンサ | |
| JPH10308584A (ja) | セラミック多層基板およびその製造方法 | |
| JPH07162157A (ja) | 多層基板 | |
| JPS61172353A (ja) | セラミツク多層基板 | |
| JP3740374B2 (ja) | 多数個取り配線基板 | |
| JP2593509B2 (ja) | 半導体集積回路用パッケージ | |
| JP2794888B2 (ja) | セラミックパッケージ | |
| JPH06163765A (ja) | 窒化アルミヒートシンクおよびその製造方法 | |
| EP0048768A1 (en) | A semiconductor device with a semiconductor element soldered on a metal substrate | |
| JPH0247869B2 (ja) | ||
| JPH0526756Y2 (ja) | ||
| JP2003347746A (ja) | 多層回路基板 | |
| JPS63261862A (ja) | 半導体装置 | |
| JPH0669367A (ja) | 高放熱性セラミックパッケージ | |
| JPS6027101A (ja) | 多連チツプ抵抗器 | |
| JPS5938760B2 (ja) | 両面基板 | |
| JPS63271960A (ja) | 半導体装置 | |
| JPH09266133A (ja) | 積層電子部品 | |
| JPH11330696A (ja) | セラミック多層基板およびその製造方法 |