JPS58116825A - 情報連照方式 - Google Patents
情報連照方式Info
- Publication number
- JPS58116825A JPS58116825A JP56213741A JP21374181A JPS58116825A JP S58116825 A JPS58116825 A JP S58116825A JP 56213741 A JP56213741 A JP 56213741A JP 21374181 A JP21374181 A JP 21374181A JP S58116825 A JPS58116825 A JP S58116825A
- Authority
- JP
- Japan
- Prior art keywords
- information
- circuit
- comparator
- counter
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は、フレーム同期方式により送信側から同一情報
を複数回送出し、受信側で複数回連続一致照合し、かつ
同期外れが起きてないときのみ、その情報を有効とする
情報連層方式に係シ、特に、信頼性をよシ高めた情報連
層方式に関する。
を複数回送出し、受信側で複数回連続一致照合し、かつ
同期外れが起きてないときのみ、その情報を有効とする
情報連層方式に係シ、特に、信頼性をよシ高めた情報連
層方式に関する。
伽）技術の背景
近年、通信の分野では、送信側からの情報を受信側で誤
受信することがないようＫし、信頼性を高めることが要
求されている。送信側から同一情報を複数回送出し、受
信側で壷数回連続一致した場合に、その情報を有効とす
る情報連層方式においても例外でなく、確実に送信側か
らの情報が受信側で誤受信することがないようにし、信
頼性を高めることが要求される。
受信することがないようＫし、信頼性を高めることが要
求されている。送信側から同一情報を複数回送出し、受
信側で壷数回連続一致した場合に、その情報を有効とす
る情報連層方式においても例外でなく、確実に送信側か
らの情報が受信側で誤受信することがないようにし、信
頼性を高めることが要求される。
（ｅ） 従来技術と問題点
従来の情報連層方式においては、受信側における連続照
合回数は、おおむね２回とされておシ、送信側からの情
報が２回一致すると有効な情報としてデータ処理部に送
るものであった。一方、フレーム同期回路における前方
保護段数（すなわち、１縦向期がはずれた場合に、すぐ
同期外れと祉せず、複数回連続して同期が外れた場合に
同期外れとするその同期外れの連続回数）杜、伝送路の
１１）率等によ９３段以上に設定される場合が多い。こ
のような場合には、次のような欠点が生じる。
合回数は、おおむね２回とされておシ、送信側からの情
報が２回一致すると有効な情報としてデータ処理部に送
るものであった。一方、フレーム同期回路における前方
保護段数（すなわち、１縦向期がはずれた場合に、すぐ
同期外れと祉せず、複数回連続して同期が外れた場合に
同期外れとするその同期外れの連続回数）杜、伝送路の
１１）率等によ９３段以上に設定される場合が多い。こ
のような場合には、次のような欠点が生じる。
すなわち、伝送路の擾乱が発生して、フレーム同期囲路
が同期外れ信号を出すまでの間に、すでに送信側からの
情報が有効な情報としてデータ処理部に送られ、連続２
回一致がとれるという可能性が多く、情報の信頼性が低
いものであった。
が同期外れ信号を出すまでの間に、すでに送信側からの
情報が有効な情報としてデータ処理部に送られ、連続２
回一致がとれるという可能性が多く、情報の信頼性が低
いものであった。
（ｄ） 発明の目的
本発明は、かかる従来の欠点を除去する如く、受信側に
おいて、同期外れ時及び同期外れが起きる瞬間において
も情報の誤受信をすることがない信頼性の高い情報連層
方式を提供することを目的とする。
おいて、同期外れ時及び同期外れが起きる瞬間において
も情報の誤受信をすることがない信頼性の高い情報連層
方式を提供することを目的とする。
（ｅ） 発明の構成
送信側から同一情報を複数回送出し、受信側で該同一情
報を受信し、鋏同−情報が所定回連続一致照合したとき
のみ、その情報を有効とする情報連層方式において、該
受信側での所定回連続一致照合の回数を該受信側のフレ
ーム同期回路の前方保護段数よりも多くしたことを特徴
とするものである。
報を受信し、鋏同−情報が所定回連続一致照合したとき
のみ、その情報を有効とする情報連層方式において、該
受信側での所定回連続一致照合の回数を該受信側のフレ
ーム同期回路の前方保護段数よりも多くしたことを特徴
とするものである。
（ｆ） 発明の実施例
第１図乃至第３図を用いて本発明の情報連層方式を説明
する。
する。
第１図は、本発明で対象としているフレームの構成を示
す図である。図においてＦは同期フラグ、Ａは今、連層
の対象としている情報、（以下、情報Ａ）、Ｂはその他
の情報（以下、情報Ｂ）である。
す図である。図においてＦは同期フラグ、Ａは今、連層
の対象としている情報、（以下、情報Ａ）、Ｂはその他
の情報（以下、情報Ｂ）である。
第２図は送信側回路構成例を示す図である０図において
、１はフレーム構成部、２はラッチ回路、Ｓは処理部で
ある。
、１はフレーム構成部、２はラッチ回路、Ｓは処理部で
ある。
第３図は受信側回路構成例を示す図である。
図において、３はフレーム同期回路、４はシリアル／パ
ラレル変換回路（以下、Ｓ／Ｐ変換回路）、５は比較器
、６はラッチ回路、７はデータ処理部、Ａ１及びＡ２は
ゲートである０ 本発明の情報連層方式で対象にしている情報は、第１図
に示すように、１フレーム構成が同期フラグＦ及び情報
Ａ、情報Ｂからなる情報である。また、これだけに限ら
ず、１７レーム構成が同期７−）グＦ及び情報Ａのみか
らなる情報であってもよい。
ラレル変換回路（以下、Ｓ／Ｐ変換回路）、５は比較器
、６はラッチ回路、７はデータ処理部、Ａ１及びＡ２は
ゲートである０ 本発明の情報連層方式で対象にしている情報は、第１図
に示すように、１フレーム構成が同期フラグＦ及び情報
Ａ、情報Ｂからなる情報である。また、これだけに限ら
ず、１７レーム構成が同期７−）グＦ及び情報Ａのみか
らなる情報であってもよい。
ここでは、一部の情報（情報Ａ）を対象とし九場合につ
いて、送信側及び受信側についてその動作を説明する。
いて、送信側及び受信側についてその動作を説明する。
７レ一ム構成部１が端子す及びラッチ回路２にクロック
を供給するとフレーム構成部１に入力端子ａから情報Ｂ
が入力し、ラッチ回路２から情報Ａが入力し、フレーム
構成部１は、ｊＩ１図に示す情報を伝送路ｇに送出する
。
を供給するとフレーム構成部１に入力端子ａから情報Ｂ
が入力し、ラッチ回路２から情報Ａが入力し、フレーム
構成部１は、ｊＩ１図に示す情報を伝送路ｇに送出する
。
ラッチ回路２では、フレーム構成部からのクロックによ
シ、ラッチしている情報を再び１、フレーム＃ＩＩｔｃ
部ｌに出力する。このラッチ回路２から出力される情報
は、処理部Ｓから書き換えが行われるまで、−一情報が
、出力されることになる。すなわち、フレーム構成部１
の出力は、ラッチ回路２の情報が、処理部Ｓから書き換
えられるまで、伝送路に同一情報を送出する。
シ、ラッチしている情報を再び１、フレーム＃ＩＩｔｃ
部ｌに出力する。このラッチ回路２から出力される情報
は、処理部Ｓから書き換えが行われるまで、−一情報が
、出力されることになる。すなわち、フレーム構成部１
の出力は、ラッチ回路２の情報が、処理部Ｓから書き換
えられるまで、伝送路に同一情報を送出する。
この情報を受信側で受信すると、まずフレーム同期回路
３により、フレーム同期がとられるとともに、連層の対
象としている情報ＡをＳ／Ｐ変換装置４に送出するＯ ８／Ｐ変換装置４では、情報Ａをシリアル／パラレル変
換した後、この情報を並列出力する。そして、この情報
は、比較器５に入力され、ラッチ回路６の出力と比較さ
れる。ここで、一致している場合には、比較器５内のカ
ウンタを１だけカウントアツプする０また、一致してい
ないときには、ゲー）ＡＩを開き、その情報をラッチ回
路６に格納されると同時に比較器５内のカウンタをリセ
ットする０そして、比較器５内のカウンタのカウント値
が所定数ｍとなったとき、すなわちｍ＋１回連続一致情
報を受信したとき、ラッチ回路５のデータ社有効とみな
される。このとき、比較器５はゲー）Ａ２を開き、情報
をデータ処理部７に送る。
３により、フレーム同期がとられるとともに、連層の対
象としている情報ＡをＳ／Ｐ変換装置４に送出するＯ ８／Ｐ変換装置４では、情報Ａをシリアル／パラレル変
換した後、この情報を並列出力する。そして、この情報
は、比較器５に入力され、ラッチ回路６の出力と比較さ
れる。ここで、一致している場合には、比較器５内のカ
ウンタを１だけカウントアツプする０また、一致してい
ないときには、ゲー）ＡＩを開き、その情報をラッチ回
路６に格納されると同時に比較器５内のカウンタをリセ
ットする０そして、比較器５内のカウンタのカウント値
が所定数ｍとなったとき、すなわちｍ＋１回連続一致情
報を受信したとき、ラッチ回路５のデータ社有効とみな
される。このとき、比較器５はゲー）Ａ２を開き、情報
をデータ処理部７に送る。
ここで、フレーム同期回路３の前方保護段数をｎとする
と、比較器５内のカウンタのカウント値は、ｍ＋ １
＞ ｎ １すなわち、前方保護段数より多くとる。また
、比較器５内のカウンタは、フレーム同期回路３の同期
外れ信号によってもリセットされるようになっている０ □□□）発明の効果 以上の説明から明らかな如く、本発明によれば、伝送路
が切れた場合や、伝送路のしよう乱により同期はずれが
起きる過渡的な場合にも、一致カウンタがリセットされ
誤ったデータがデータ処理部に取シ込まれることがない
ので、信頼性の高い情報連層方式を提供することができ
る。
と、比較器５内のカウンタのカウント値は、ｍ＋ １
＞ ｎ １すなわち、前方保護段数より多くとる。また
、比較器５内のカウンタは、フレーム同期回路３の同期
外れ信号によってもリセットされるようになっている０ □□□）発明の効果 以上の説明から明らかな如く、本発明によれば、伝送路
が切れた場合や、伝送路のしよう乱により同期はずれが
起きる過渡的な場合にも、一致カウンタがリセットされ
誤ったデータがデータ処理部に取シ込まれることがない
ので、信頼性の高い情報連層方式を提供することができ
る。
ｊ１１図社本発明で対象としているフレームの構成を示
す図、第２図は送＠Ｉ１１回路構成例を示す図、第３図
は受信側回路構成例を示す図である０ 図中、１はフレーム構成部、２及び６はラッチ回路、３
はフレーム同期回路、４はシリアル／パラレル変換回路
、５は比較器、７はデータ処理部である。 ’Ｉ′ｆ−；−、、’−’１ 第１図 第２図 第 ３ 図
す図、第２図は送＠Ｉ１１回路構成例を示す図、第３図
は受信側回路構成例を示す図である０ 図中、１はフレーム構成部、２及び６はラッチ回路、３
はフレーム同期回路、４はシリアル／パラレル変換回路
、５は比較器、７はデータ処理部である。 ’Ｉ′ｆ−；−、、’−’１ 第１図 第２図 第 ３ 図
Claims (1)
- 送信側から同一情報を複数回送出し、受信側で該同一情
報を受信し、皺同−情報が所定回連続一致照合したとき
のみ、その情報を有効とする情報連層方式において、該
受信側での所定回連続−歇照合の回数を骸受信側のフレ
ーム同期回路の前方保護段数よシも多くしたことを特徴
とする情報連層方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56213741A JPS58116825A (ja) | 1981-12-29 | 1981-12-29 | 情報連照方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56213741A JPS58116825A (ja) | 1981-12-29 | 1981-12-29 | 情報連照方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58116825A true JPS58116825A (ja) | 1983-07-12 |
Family
ID=16644238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56213741A Pending JPS58116825A (ja) | 1981-12-29 | 1981-12-29 | 情報連照方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58116825A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61289741A (ja) * | 1985-06-18 | 1986-12-19 | Nec Corp | 連送保護回路 |
| JPS623537A (ja) * | 1985-06-29 | 1987-01-09 | Mazda Motor Corp | 多重伝送システム |
| JPS63204938A (ja) * | 1987-02-20 | 1988-08-24 | Nippon Telegr & Teleph Corp <Ntt> | 信号伝送方式 |
| JPH01309529A (ja) * | 1988-06-08 | 1989-12-13 | Nippon Amachiyua Musen Renmei | 通信方式 |
| JPH02152337A (ja) * | 1988-12-02 | 1990-06-12 | Komatsu Ltd | 通信システムにおける受信データ照合方式 |
| JPH03201636A (ja) * | 1989-12-27 | 1991-09-03 | Komatsu Ltd | 直列制御装置のデータ入力制御装置 |
| JPH05300131A (ja) * | 1992-04-23 | 1993-11-12 | Nec Corp | データ保護回路 |
| US7248607B2 (en) | 1997-09-02 | 2007-07-24 | Hitachi, Ltd. | Data transmission method for embedded data, data transmitting and reproducing apparatuses and information recording medium therefor |
| JP2007288570A (ja) * | 2006-04-18 | 2007-11-01 | Nec Corp | 指令信号処理装置、指令信号処理方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5081714A (ja) * | 1973-11-22 | 1975-07-02 | ||
| JPS5430243A (en) * | 1977-08-11 | 1979-03-06 | Denki Kagaku Kogyo Kk | Vulcanized polychloroprene rubber |
| JPS554178A (en) * | 1978-06-26 | 1980-01-12 | Sharp Corp | Information control system |
-
1981
- 1981-12-29 JP JP56213741A patent/JPS58116825A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5081714A (ja) * | 1973-11-22 | 1975-07-02 | ||
| JPS5430243A (en) * | 1977-08-11 | 1979-03-06 | Denki Kagaku Kogyo Kk | Vulcanized polychloroprene rubber |
| JPS554178A (en) * | 1978-06-26 | 1980-01-12 | Sharp Corp | Information control system |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61289741A (ja) * | 1985-06-18 | 1986-12-19 | Nec Corp | 連送保護回路 |
| JPS623537A (ja) * | 1985-06-29 | 1987-01-09 | Mazda Motor Corp | 多重伝送システム |
| JPS63204938A (ja) * | 1987-02-20 | 1988-08-24 | Nippon Telegr & Teleph Corp <Ntt> | 信号伝送方式 |
| JPH0748711B2 (ja) * | 1987-02-20 | 1995-05-24 | 日本電信電話株式会社 | 信号伝送方式 |
| JPH01309529A (ja) * | 1988-06-08 | 1989-12-13 | Nippon Amachiyua Musen Renmei | 通信方式 |
| JPH02152337A (ja) * | 1988-12-02 | 1990-06-12 | Komatsu Ltd | 通信システムにおける受信データ照合方式 |
| JP2562681B2 (ja) * | 1988-12-02 | 1996-12-11 | 株式会社小松製作所 | 直列制御装置のアクチュエ−タデ−タ出力装置 |
| JPH03201636A (ja) * | 1989-12-27 | 1991-09-03 | Komatsu Ltd | 直列制御装置のデータ入力制御装置 |
| JPH05300131A (ja) * | 1992-04-23 | 1993-11-12 | Nec Corp | データ保護回路 |
| US7248607B2 (en) | 1997-09-02 | 2007-07-24 | Hitachi, Ltd. | Data transmission method for embedded data, data transmitting and reproducing apparatuses and information recording medium therefor |
| US7317738B2 (en) | 1997-09-02 | 2008-01-08 | Hitachi, Ltd. | Data transmission method for embedded data, data transmitting and reproducing apparatuses and information recording medium therefor |
| JP2007288570A (ja) * | 2006-04-18 | 2007-11-01 | Nec Corp | 指令信号処理装置、指令信号処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6212660B1 (en) | Methods and apparatuses for identification of the position of data packets which are located in a serial received data stream | |
| CN107078931B (zh) | 发送方将帧串行传输到接收方的方法以及总线系统 | |
| KR940002195B1 (ko) | 데이타 송수신 시스템 | |
| EP0103460B1 (en) | Improvements in or relating to data interconnecting networks | |
| EP0244117B1 (en) | A method of duplex data transmission using a send-and-wait protocol | |
| EP0094178A2 (en) | Interface for serial data communications link | |
| EP2140589B1 (en) | Method of synchronising data | |
| US4700344A (en) | Processor overrun circuit | |
| US9647859B2 (en) | System and method for link training of a backplane physical layer device operating in simplex mode | |
| JPS58116825A (ja) | 情報連照方式 | |
| US3586776A (en) | Digital communication synchronization system including synchronization signal termination recognition means | |
| AU623122B2 (en) | Process for controlling and/or monitoring and circuit arrangement for implementing the process | |
| CN106445462B (zh) | 一种Unity3D平台的串口数据处理方法 | |
| JPS592464A (ja) | チヤンネルアクセス方式 | |
| JPS585543B2 (ja) | フレ−ム同期装置 | |
| US4479217A (en) | Message identification and data entry apparatus | |
| US3159809A (en) | Error detector for digital communications | |
| CA2020343C (en) | Time-division multiplex communication system with a synchronizing circuit at the receiving end which responds to the coding of words inserted in the transmitted information | |
| JPS632436A (ja) | フレ−ム同期方式 | |
| JP2716392B2 (ja) | フレーム同期回路 | |
| SU1762417A1 (ru) | Устройство дл приема информации, передаваемой по двум параллельным каналам св зи | |
| GB2108358A (en) | Communications security system | |
| JP2748912B2 (ja) | フレーム同期回路 | |
| US3437996A (en) | Error correcting circuit | |
| CN114090482A (zh) | 一种传输数据的延迟抵消方法 |