JP2007288570A - 指令信号処理装置、指令信号処理方法 - Google Patents
指令信号処理装置、指令信号処理方法 Download PDFInfo
- Publication number
- JP2007288570A JP2007288570A JP2006114312A JP2006114312A JP2007288570A JP 2007288570 A JP2007288570 A JP 2007288570A JP 2006114312 A JP2006114312 A JP 2006114312A JP 2006114312 A JP2006114312 A JP 2006114312A JP 2007288570 A JP2007288570 A JP 2007288570A
- Authority
- JP
- Japan
- Prior art keywords
- command signal
- data
- frame sync
- error
- error detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Aiming, Guidance, Guns With A Light Source, Armor, Camouflage, And Targets (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Selective Calling Equipment (AREA)
Abstract
【課題】外乱により誤った指令信号を受信した場合においても、指令信号に対する処理を確実に行う。
【解決手段】フレームシンク判定部1は、指令信号を受信する度に、フレームシンクを予め設定されたフレームシンクパターンと比較し、フレームシンクパターンと3回連続して一致するかを判定する。データ判定部2は、フレームLOCKの確認が完了すると、指令信号を受信する度に、データの全ビットを前回受信した指令信号に含まれるデータと比較し、データが2回連続して一致するかを判定する。エラー検出部3は、データ一致の確認が完了すると、パリティビットとコントロールビットを確認し、これらのビットに基づくパリティチェックとコントロールビットチェックを実行して、指令信号のエラーを検出する。指令データ復調部4は、エラー検出部3により指令信号のエラーが検出されなかった場合に、指令データを復調して外部に出力する。
【選択図】図1
【解決手段】フレームシンク判定部1は、指令信号を受信する度に、フレームシンクを予め設定されたフレームシンクパターンと比較し、フレームシンクパターンと3回連続して一致するかを判定する。データ判定部2は、フレームLOCKの確認が完了すると、指令信号を受信する度に、データの全ビットを前回受信した指令信号に含まれるデータと比較し、データが2回連続して一致するかを判定する。エラー検出部3は、データ一致の確認が完了すると、パリティビットとコントロールビットを確認し、これらのビットに基づくパリティチェックとコントロールビットチェックを実行して、指令信号のエラーを検出する。指令データ復調部4は、エラー検出部3により指令信号のエラーが検出されなかった場合に、指令データを復調して外部に出力する。
【選択図】図1
Description
本発明は、同一の指令信号を連続して受信して、その指令信号に基づく処理を行う指令信号処理装置、指令信号処理方法に関する。
従来、無人航空機などの飛しょう体に対して指令信号を送信し、その指令信号に基づく処理を実行させる技術が、例えば、特許文献1に開示されている。
しかしながら、飛しょう体に対して指令信号を送信する場合、地表面や海面で電波が反射する等の外乱の影響を受けて、飛しょう体側で誤った指令信号を受信してしまう可能性がある。特に、自爆指令などの指令信号に対しては、飛しょう体側では、安全面の観点からも確実な動作をしなければならない。
このため、飛しょう体に搭載される指令信号処理装置は、外乱により誤った指令信号を受信した場合、エラーを検出して、誤作動をしないことが重要である。
通常のエラー検出方法としては、パリティチェック、チェックサムなどがある。
パリティチェックによるエラー検出方法においては、送信側で、指令信号に含まれるデータ中の“1”または“0”の個数の偶奇をパリティビットとしてデータに付加し、受信側で、データ中の“1”または“0”の個数の偶奇を、パリティビットと比較してエラー検出を行う。
チェックサムによるエラー検出方法においては、送信側で、指令信号に含まれるデータの数値を順に加算し、その合計となるチェックサムをデータに付加し、受信側で、データの数値を同様に加算し、チェックサムと比較してエラー検出を行う。
特開平11−230695号公報
しかしながら、パリティチェックによるエラー検出方法においては、偶数個のビットにエラーが発生した場合にはエラー検出ができないという課題がある。
また、チェックサムによるエラー検出方法においては、受信側で加算結果が偶然に同じになった場合にはエラー検出ができないという課題がある。
このように、従来のパリティチェックまたはチェックサムによるエラー検出方法においては、エラーを正しく検出できない場合がある。この場合、指令信号処理装置は、誤った指令信号に基づく処理を行うため、誤作動してしまうことになる。
そこで、本発明の目的は、外乱により誤った指令信号を受信した場合においても、指令信号に対する処理を確実に行うことができる指令信号処理装置、指令信号処理方法を提供することにある。
上記目的を達成するために本発明は、
同一の指令信号を連続して受信して、当該指令信号に基づく処理を行う指令信号処理装置であって、
前記指令信号を受信する度に、当該指令信号に含まれるフレームシンクを予め設定されたパターンと比較し、前記フレームシンクが前記パターンと所定回数連続して一致するかを判定するフレームシンク判定手段と、
前記フレームシンク判定手段にて前記フレームシンクが前記パターンと所定回数連続して一致すると判定された場合に、前記指令信号を受信する度に、当該指令信号に含まれるデータを前回受信した指令信号に含まれるデータと比較し、前記データが所定回数連続して一致するかを判定するデータ判定手段と、
前記データ判定手段にて前記データが所定回数連続して一致すると判定された場合に、前記データに含まれるエラー検出用の符号に基づき前記指令信号のエラーを検出するエラー検出手段と、
前記データ判定手段にて前記指令信号のエラーが検出されない場合に、前記データに含まれる指令データを復調する復調手段と、を有することを特徴とする。
同一の指令信号を連続して受信して、当該指令信号に基づく処理を行う指令信号処理装置であって、
前記指令信号を受信する度に、当該指令信号に含まれるフレームシンクを予め設定されたパターンと比較し、前記フレームシンクが前記パターンと所定回数連続して一致するかを判定するフレームシンク判定手段と、
前記フレームシンク判定手段にて前記フレームシンクが前記パターンと所定回数連続して一致すると判定された場合に、前記指令信号を受信する度に、当該指令信号に含まれるデータを前回受信した指令信号に含まれるデータと比較し、前記データが所定回数連続して一致するかを判定するデータ判定手段と、
前記データ判定手段にて前記データが所定回数連続して一致すると判定された場合に、前記データに含まれるエラー検出用の符号に基づき前記指令信号のエラーを検出するエラー検出手段と、
前記データ判定手段にて前記指令信号のエラーが検出されない場合に、前記データに含まれる指令データを復調する復調手段と、を有することを特徴とする。
なお、前記エラー検出用の符号は、パリティビットとコントロールビットであり、
前記エラー検出部は、前記パリティビットとコントロールビットに基づくパリティチェックとコントロールビットチェックを実行して、前記指令信号のエラーを検出することとしても良い。
前記エラー検出部は、前記パリティビットとコントロールビットに基づくパリティチェックとコントロールビットチェックを実行して、前記指令信号のエラーを検出することとしても良い。
以上説明したように本発明によれば、指令データを復調する前に、フレームシンクの判定、データの判定、エラーの検出という3段階の確認処理を行うため、誤った指令信号の指令データが外部に出力されることを防止でき、それにより、指令信号に対する処理を確実に行うことができるという効果を奏する。
以下に、本発明を実施するための最良の形態について図面を参照して説明する。
図1は、本発明の一実施形態の指令信号処理装置の構成を示すブロック図である。
図1を参照すると、本実施形態の指令信号処理装置は、フレームシンク判定部1と、データ判定部2と、エラー検出部3と、指令データ復調部4とを有している。
本実施形態の指令信号処理装置は、同一の指令信号を連続して受信して、指令信号に含まれる指令データを復調して外部に出力する処理を行う。
図2は、図1に示した指令信号処理装置が受信する指令信号のフォーマットの例を示す図である。
図2を参照すると、指令信号は、データとフレームシンクとに分けられる。ここで、フレームシンクとは、指令信号の同期を取るためのデータパターンである。また、データは、パリティビットと、コントロールビットと、指令データとに分けられる。ここで、コントロールビットは、“1”または“0”の固定値が設定されている。パリティビットは、指令データとコントロールビット中の“1”または“0”の個数の偶奇を表している。
以下、本実施形態の指令信号処理装置の概略動作について説明する。
図3は、図1に示した指令信号処理装置の概略動作を説明するフローチャートである。
図3を参照すると、フレームシンク判定部1は、指令信号を受信する度に、その指令信号に含まれるフレームシンクを予め設定されたフレームシンクパターンと比較し、フレームシンクがフレームシンクパターンと3回連続して一致するかを判定する(ステップ301)。フレームシンク判定部1は、フレームシンクがフレームシンクパターンと3回連続して一致していれば、フレーム同期が取れており、受信状態が安定していると判断する。なお、以下の記載では、フレーム同期を取ることをフレームLOCKと称す。
データ判定部2は、フレームLOCKの確認が完了すると、以降、指令信号を受信する度に、その指令信号に含まれるデータの全ビットを前回受信した指令信号に含まれるデータと比較し、データが2回連続して一致するかを判定する(ステップ302)。データ判定部2は、データが2回連続して一致していれば、確実なデータであると判断する。
エラー検出部3は、データ一致の確認が完了すると、データに含まれるパリティビットとコントロールビットを確認し、これらのビットに基づくパリティチェックとコントロールビットチェックを実行して、指令信号のエラーを検出する(ステップ303)。
指令データ復調部4は、エラー検出部3により指令信号のエラーが検出されなかった場合に、データに含まれる指令データを復調して外部に出力する(ステップ304)。
以下、本実施形態の指令信号処理装置の動作について詳細に説明する。
図4は、図1に示した指令信号処理装置の詳細動作を説明するフローチャートである。
ここでは、図4の各ステップの処理を、フレームシンク判定部1によるフレームシンク判定処理、データ判定部2によるデータ判定処理、エラー検出部3によるエラー検出処理ごとに説明する。
図5は、フレームシンク判定部1によるフレームシンク判定処理を説明する図である。
フレームシンク判定部1は、送信側との間で予め設定されたフレームシンクパターンを記憶している。
フレームシンク判定部1は、指令信号を受信すると、その指令信号に含まれるフレームシンクを、予め設定されたフレームシンクパターンと比較する(ステップ401)。このとき、変数“i”の初期値を0とする。
ステップ401でフレームシンクパターンと一致しなかった場合、フレームシンク判定部1は、“i=0”とし(ステップ402)、次に受信した指令信号に含まれるフレームシンクをフレームシンクパターンと比較する。
ステップ401でフレームシンクパターンと一致した場合、フレームシンク判定部1は、“i=2”であるかを確認する(ステップ403)。“i=2”でなければ、フレームシンク判定部1は、iの値に1を加算し(ステップ404)、次に受信した指令信号に含まれるフレームシンクをフレームシンクパターンと比較する。
ステップ403で“i=2”となった場合は、3回連続でフレームシンクパターンと一致したことになるため、フレームLOCKとなる。このようにフレームLOCKの確認が完了すると、次のステップとして、データ判定部2によるデータ判定処理に遷移する。
図6は、データ判定部2によるデータ判定処理を説明する図である。
データ判定部2は、フレームLOCKの確認が完了すると、次に受信した指令信号に含まれるデータの全ビットを、レジスタに記憶されているデータの全ビットと比較する(ステップ405)。レジスタのデータの初期値は、全てのビットが“0”であるとする。
ステップ405でレジスタに記憶されたデータと一致しなかった場合、データ判定部2は、受信したデータによりレジスタの内容を更新し(ステップ406)、続いて、指令信号に含まれるフレームシンクを、予め設定されたフレームシンクパターンと比較する(ステップ407)。
ステップ407でフレームシンクパターンと一致しなかった場合、データ判定部2は、“i=0”とし(ステップ408)、前のフレームシンク判定処理のステップ401へ処理を戻す。また、ステップ407でフレームシンクパターンと一致した場合、データ判定部2は、次に受信した指令信号に含まれるデータの全ビットを、レジスタに記憶されているデータの全ビットと比較する。
ステップ405でレジスタに記憶されたデータと一致した場合は、2回連続で同じデータを受信したことになる。このようにデータ一致の確認が完了すると、次のステップとして、エラー検出部3によるエラー検出処理に遷移する。
図7は、エラー検出部3によるエラー検出処理を説明する図である。
送信側では、指令データにコントロールビットとパリティビットを付加したものをデータとし、これを指令信号に含めて送信する。コントロールビットは、送信側との間で予め設定された“1”または“0”の固定値であり、この固定値は、エラー検出部3に記憶されている。また、パリティビットは、指令データとコントロールビット中の“1”または“0”の個数が“偶数”または“奇数”のどちらであるかを表している。“偶数”または“奇数”のどちらを表すかは、送信側との間で予め設定されている。
エラー検出部3は、最初に、コントロールビットチェックを行う(ステップ409)。すなわち、エラー検出部3は、コントロールビットが、予め設定された固定値と一致するかを確認する。
ステップ409でコントロールビットが固定値と一致した場合、エラー検出部3は、次にパリティチェックを行う(ステップ410)。すなわち、エラー検出部3は、指令データとコントロールビット中の“1”または“0”の個数の偶奇がパリティビットと一致するかを確認する。
ステップ409,410のいずれか一方でも一致しなかった場合、エラー検出部3は、前のデータ判定処理のステップ407へ処理を戻す。
ステップ409,410のいずれもが一致した場合、次のステップとして、指令データ復調部4による指令データの復調処理が行われ(ステップ412)、復調された指令データが外部に出力される。
上述したように本実施形態においては、指令データを復調する前に、フレームシンクの判定、データの判定、エラーの検出という3段階の確認処理を行うため、誤った指令信号の指令データが外部に出力されることを防止でき、それにより、指令信号に対する処理を確実に行うことができる。
また、本実施形態においては、エラー検出部3によるエラー検出処理において、コントロールビットチェックやパリティチェックといった従来のエラー検出方法を用いているため、実装が容易である。
1 フレームシンク判定部
2 データ判定部
3 エラー検出部
4 指令データ復調部
2 データ判定部
3 エラー検出部
4 指令データ復調部
Claims (4)
- 同一の指令信号を連続して受信して、当該指令信号に基づく処理を行う指令信号処理装置であって、
前記指令信号を受信する度に、当該指令信号に含まれるフレームシンクを予め設定されたパターンと比較し、前記フレームシンクが前記パターンと所定回数連続して一致するかを判定するフレームシンク判定手段と、
前記フレームシンク判定手段にて前記フレームシンクが前記パターンと所定回数連続して一致すると判定された場合に、前記指令信号を受信する度に、当該指令信号に含まれるデータを前回受信した指令信号に含まれるデータと比較し、前記データが所定回数連続して一致するかを判定するデータ判定手段と、
前記データ判定手段にて前記データが所定回数連続して一致すると判定された場合に、前記データに含まれるエラー検出用の符号に基づき前記指令信号のエラーを検出するエラー検出手段と、
前記エラー検出手段にて前記指令信号のエラーが検出されない場合に、前記データに含まれる指令データを復調する復調手段と、を有する指令信号処理装置。 - 前記エラー検出用の符号は、パリティビットとコントロールビットであり、
前記エラー検出部は、前記パリティビットとコントロールビットに基づくパリティチェックとコントロールビットチェックを実行して、前記指令信号のエラーを検出する、請求項1に記載の指令信号処理装置。 - 同一の指令信号を連続して受信して、当該指令信号に基づく処理を行う指令信号処理装置による指令信号処理方法であって、
前記指令信号を受信する度に、当該指令信号に含まれるフレームシンクを予め設定されたパターンと比較し、前記フレームシンクが前記パターンと所定回数連続して一致するかを判定するフレームシンク判定ステップと、
前記フレームシンク判定ステップで前記フレームシンクが前記パターンと所定回数連続して一致すると判定された場合に、前記指令信号を受信する度に、当該指令信号に含まれるデータを前回受信した指令信号に含まれるデータと比較し、前記データが所定回数連続して一致するかを判定するデータ判定ステップと、
前記データ判定ステップで前記データが所定回数連続して一致すると判定された場合に、前記データに含まれるエラー検出用の符号に基づき前記指令信号のエラーを検出するエラー検出ステップと、
前記エラー検出ステップで前記指令信号のエラーが検出されない場合に、前記データに含まれる指令データを復調する復調ステップと、を有する指令信号処理方法。 - 前記エラー検出用の符号は、パリティビットとコントロールビットであり、
前記エラー検出ステップでは、前記パリティビットとコントロールビットに基づくパリティチェックとコントロールビットチェックを実行して、前記指令信号のエラーを検出する、請求項3に記載の指令信号処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006114312A JP2007288570A (ja) | 2006-04-18 | 2006-04-18 | 指令信号処理装置、指令信号処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006114312A JP2007288570A (ja) | 2006-04-18 | 2006-04-18 | 指令信号処理装置、指令信号処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007288570A true JP2007288570A (ja) | 2007-11-01 |
Family
ID=38759912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006114312A Pending JP2007288570A (ja) | 2006-04-18 | 2006-04-18 | 指令信号処理装置、指令信号処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007288570A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012144068A1 (ja) * | 2011-04-22 | 2012-10-26 | 三菱電機株式会社 | 複数の通信経路を用いた通信装置 |
JP5182417B2 (ja) * | 2009-03-09 | 2013-04-17 | 富士通株式会社 | 伝送データのエラーチェック装置および方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58116825A (ja) * | 1981-12-29 | 1983-07-12 | Fujitsu Ltd | 情報連照方式 |
JPH0242837A (ja) * | 1988-08-02 | 1990-02-13 | Fujitsu Ltd | 制御データ出力方式 |
JPH03280756A (ja) * | 1990-03-29 | 1991-12-11 | Nec Corp | 回線データ受信方式 |
JPH04103296A (ja) * | 1990-08-22 | 1992-04-06 | Mitsubishi Electric Corp | 遠方監視装置の誤り制御方式 |
JPH06303218A (ja) * | 1993-04-16 | 1994-10-28 | Matsushita Electric Ind Co Ltd | アンテナ切り替えダイバーシチ受信装置 |
JPH0964812A (ja) * | 1995-08-29 | 1997-03-07 | Matsushita Electric Ind Co Ltd | フレーム構造データ通信方法及び装置 |
JPH10247899A (ja) * | 1997-03-04 | 1998-09-14 | Hitachi Ltd | シリアル伝送方法及びその同期誤り検出方法 |
-
2006
- 2006-04-18 JP JP2006114312A patent/JP2007288570A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58116825A (ja) * | 1981-12-29 | 1983-07-12 | Fujitsu Ltd | 情報連照方式 |
JPH0242837A (ja) * | 1988-08-02 | 1990-02-13 | Fujitsu Ltd | 制御データ出力方式 |
JPH03280756A (ja) * | 1990-03-29 | 1991-12-11 | Nec Corp | 回線データ受信方式 |
JPH04103296A (ja) * | 1990-08-22 | 1992-04-06 | Mitsubishi Electric Corp | 遠方監視装置の誤り制御方式 |
JPH06303218A (ja) * | 1993-04-16 | 1994-10-28 | Matsushita Electric Ind Co Ltd | アンテナ切り替えダイバーシチ受信装置 |
JPH0964812A (ja) * | 1995-08-29 | 1997-03-07 | Matsushita Electric Ind Co Ltd | フレーム構造データ通信方法及び装置 |
JPH10247899A (ja) * | 1997-03-04 | 1998-09-14 | Hitachi Ltd | シリアル伝送方法及びその同期誤り検出方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5182417B2 (ja) * | 2009-03-09 | 2013-04-17 | 富士通株式会社 | 伝送データのエラーチェック装置および方法 |
WO2012144068A1 (ja) * | 2011-04-22 | 2012-10-26 | 三菱電機株式会社 | 複数の通信経路を用いた通信装置 |
CN103404066A (zh) * | 2011-04-22 | 2013-11-20 | 三菱电机株式会社 | 使用多条通信路径的通信装置 |
JP5683689B2 (ja) * | 2011-04-22 | 2015-03-11 | 三菱電機株式会社 | 複数の通信経路を用いた通信装置 |
US9071549B2 (en) | 2011-04-22 | 2015-06-30 | Mitsubishi Electric Corporation | Communication device using plurality of communication paths |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE40918E1 (en) | Method and device for transmitting data frames | |
WO2005036361A3 (en) | Fec-based reliability control protocols | |
US7634692B2 (en) | SATA primitive prediction and correction | |
US20070274349A1 (en) | Detector and method for detecting abnormality in time synchronization | |
EP2091169A1 (en) | An error detection, error correction method and apparatus for the synchronization frame | |
JP6828271B2 (ja) | 通信装置、通信方法、プログラム、および、通信システム | |
JP2007288570A (ja) | 指令信号処理装置、指令信号処理方法 | |
RU2741484C2 (ru) | Устройство связи, способ связи, программа и система связи | |
JP2007288721A (ja) | 通信装置および誤り検出方法 | |
JP4954249B2 (ja) | 電子端末装置及び電子連動装置 | |
JP6911282B2 (ja) | 通信装置、通信方法、プログラム、および、通信システム | |
JP2009294007A (ja) | 時刻管理装置及びプログラム | |
JP2006217101A (ja) | 回線警報検出装置、回線警報検出方法及びプログラム | |
JP2508090B2 (ja) | ディジタル通信装置 | |
JP2011176842A (ja) | 信号検出装置、無線機及び信号検出方法 | |
JP4488599B2 (ja) | デジタルデータ通信におけるビット復元方法およびデジタルデータ受信機 | |
JP2017208713A5 (ja) | ||
JP5247888B2 (ja) | 無線通信システム、送信装置、受信装置、受信方法、及び送信方法 | |
EP2750317A2 (en) | Frame detecting method using decoded information of physical layer signalling in DVB-S2 | |
KR20140055519A (ko) | Spi 수신 버퍼의 스턱비트 에러발생 판별방법 | |
AU724437B2 (en) | Symbol synchronization follow-up method and apparatus using the same | |
US7308002B2 (en) | Packet type arbitrator in WLAN and corresponding arbitrating method | |
JP2008104031A (ja) | 基板間故障検出回路 | |
JP5213046B2 (ja) | シンボル同期追従装置及び方法 | |
JP2666690B2 (ja) | 調歩同期データ伝送方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110427 |
|
A131 | Notification of reasons for refusal |
Effective date: 20110510 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20111005 Free format text: JAPANESE INTERMEDIATE CODE: A02 |