JPH03280756A - 回線データ受信方式 - Google Patents
回線データ受信方式Info
- Publication number
- JPH03280756A JPH03280756A JP2082630A JP8263090A JPH03280756A JP H03280756 A JPH03280756 A JP H03280756A JP 2082630 A JP2082630 A JP 2082630A JP 8263090 A JP8263090 A JP 8263090A JP H03280756 A JPH03280756 A JP H03280756A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- cpu
- reception
- reception timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 6
- 238000012545 processing Methods 0.000 claims abstract description 6
- 238000000605 extraction Methods 0.000 claims abstract 2
- 238000012795 verification Methods 0.000 claims description 11
- 239000000284 extract Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 102100034693 Large neutral amino acids transporter small subunit 4 Human genes 0.000 description 1
- 101100454355 Rattus norvegicus Slc7a8 gene Proteins 0.000 description 1
- 101150013310 Slc43a2 gene Proteins 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は回線データ受信方式に関し、特に遠方監視制御
用に使用されるサイクリックデジタル情報伝送装置にお
ける回線データ受信方式に関する。
用に使用されるサイクリックデジタル情報伝送装置にお
ける回線データ受信方式に関する。
第２図は従来の回線データ受信方式の一例を示すブロッ
ク図である。
ク図である。
第２図において、回線受信データは復調部１を通して元
のシリアルデータに復調される。復調されたシリアルデ
ータの変化点と受信クロックとにより受信タイミング抽
出部３は受信タイミングを作成し、復調されたシリアル
データはこの受信タイミングによってｎビットシリアル
インパラレルアウトシフトレジスタ２に書き込まれる。
のシリアルデータに復調される。復調されたシリアルデ
ータの変化点と受信クロックとにより受信タイミング抽
出部３は受信タイミングを作成し、復調されたシリアル
データはこの受信タイミングによってｎビットシリアル
インパラレルアウトシフトレジスタ２に書き込まれる。
書き込まれたｎビットデータは受信タイミングをカウン
トするｎビットカウンタ５によってｎビットカウント後
にｎビットラッチ４に書き込まれる。書き込まれたｎビ
ットデータはｎビットカウント後にｎビットカウンタ５
からＣＰＵ６に入力される割込み信号（ＩＮＴ）によっ
てｎビットラッチ４から同期検定部７と反転連送照合お
よびパリティ検定部８に入力され、ＣＰＬＩ６はＳＹＮ
ＣＡＬＭとＣＨＫＡＬＭを検出する。ここでＣＨＫＡＬ
Ｍが検出されないと、ｍビットのアドレスとデータが抽
出されてＣＰ ｔＪ ６に格納される。
トするｎビットカウンタ５によってｎビットカウント後
にｎビットラッチ４に書き込まれる。書き込まれたｎビ
ットデータはｎビットカウント後にｎビットカウンタ５
からＣＰＵ６に入力される割込み信号（ＩＮＴ）によっ
てｎビットラッチ４から同期検定部７と反転連送照合お
よびパリティ検定部８に入力され、ＣＰＬＩ６はＳＹＮ
ＣＡＬＭとＣＨＫＡＬＭを検出する。ここでＣＨＫＡＬ
Ｍが検出されないと、ｍビットのアドレスとデータが抽
出されてＣＰ ｔＪ ６に格納される。
〔発明が解決！７よ・うとする課題〕
十述１２か従来の回線データ受信方式では、回線受信デ
ータのフォーマツＩ・変更があるど、同期検定部２反転
連送照合およびパリティ検定部のハードウェア変更で対
応）７なければならないという欠点がある。
ータのフォーマツＩ・変更があるど、同期検定部２反転
連送照合およびパリティ検定部のハードウェア変更で対
応）７なければならないという欠点がある。
本発明の回線データ受信方式は、復調部ど、ｒ１ビット
シリアルインパラレルアウト・シフトレジスタと、受信
タイミング抽出部と、ｎピッ１−ラッチと、ｎビットカ
ウンタと、ｃｐｕとを備える回線データ受信回路におい
て、前記ＣＰ ｔＪは内部に同期検定と反転連送照合お
よびパリティ検定を行う処理手段を有することを特徴と
する。
シリアルインパラレルアウト・シフトレジスタと、受信
タイミング抽出部と、ｎピッ１−ラッチと、ｎビットカ
ウンタと、ｃｐｕとを備える回線データ受信回路におい
て、前記ＣＰ ｔＪは内部に同期検定と反転連送照合お
よびパリティ検定を行う処理手段を有することを特徴と
する。
次に、本発明について第１図を参照Ｉ−て説明する。
第１図は本発明の回線データ受信方式の一実施例を示す
ブロック図で、従来例と同じ構成要件には第２図と同し
符号を付しである。
ブロック図で、従来例と同じ構成要件には第２図と同し
符号を付しである。
本実施例において、回線受信データは復調部（以下ＤＭ
）１を通ｊ〜で元のシリアルデータに復調される。復調
されたシリアルデータの変化点と受信クロックにより受
信タイミング抽出部く以下ＴＭＤ）３は受信タイミング
を抽出し、この受信タイミングによってｎビット・シリ
アルインバラｌ／ルアウドシフＩ＝ ｌ／ジスタ（以１
’５ＨＲ）２に復調されたシリアルデータが書き込まれ
る。書き込まれたｎビットデータは受信タイミングをカ
ウントとするｎビットカウンタ（ＣＮＴ）５によ−って
ｎビットカウント後に、ｎビットラッチ（以下ＬＡＴ＞
４に書き込まれる。書き込まれたｎビットデータはｒ１
ピッ１＝カウンＩ−後にＣＮＴ５からＣＰＵ６に入力さ
れる割込み信号（ＩＮＴ）によってＬＡＴ４からＣＰＵ
６にｎとットデータどして取り込まれる。ＣＰ Ｕ ６
に取り込まれたｎピッ１〜データはＣＰＵ６内部におい
て同期検定と反転連送照合およびパリティ検定の処理が
実行され、ＣＰ ｔＪ ６はＳ Ｙ Ｎ ＣＡ ｉ−Ｍ
とＣＨＫ Ａ Ｌ Ｍを検出する。ここでＣＨＫ Ａ
Ｌ、Ｍが検出されないときには、アドレスとデータが抽
出されてＣＰＵ６内部に格納される。
）１を通ｊ〜で元のシリアルデータに復調される。復調
されたシリアルデータの変化点と受信クロックにより受
信タイミング抽出部く以下ＴＭＤ）３は受信タイミング
を抽出し、この受信タイミングによってｎビット・シリ
アルインバラｌ／ルアウドシフＩ＝ ｌ／ジスタ（以１
’５ＨＲ）２に復調されたシリアルデータが書き込まれ
る。書き込まれたｎビットデータは受信タイミングをカ
ウントとするｎビットカウンタ（ＣＮＴ）５によ−って
ｎビットカウント後に、ｎビットラッチ（以下ＬＡＴ＞
４に書き込まれる。書き込まれたｎビットデータはｒ１
ピッ１＝カウンＩ−後にＣＮＴ５からＣＰＵ６に入力さ
れる割込み信号（ＩＮＴ）によってＬＡＴ４からＣＰＵ
６にｎとットデータどして取り込まれる。ＣＰ Ｕ ６
に取り込まれたｎピッ１〜データはＣＰＵ６内部におい
て同期検定と反転連送照合およびパリティ検定の処理が
実行され、ＣＰ ｔＪ ６はＳ Ｙ Ｎ ＣＡ ｉ−Ｍ
とＣＨＫ Ａ Ｌ Ｍを検出する。ここでＣＨＫ Ａ
Ｌ、Ｍが検出されないときには、アドレスとデータが抽
出されてＣＰＵ６内部に格納される。
以」−説明したように本発明は、同期検定１反転運送照
合およびパリティ検定の処理をＣＰＵ内部で実行するこ
とにより、ハードウェアの構成を標準化できる効果があ
る。また、回線受信データのフォーマット変更に列して
もソフトウェアの変更のみで対応できる効果がある。
合およびパリティ検定の処理をＣＰＵ内部で実行するこ
とにより、ハードウェアの構成を標準化できる効果があ
る。また、回線受信データのフォーマット変更に列して
もソフトウェアの変更のみで対応できる効果がある。
第１図は本発明の回線データ受信方式の一実施例を示す
ブロック図、第２図は従来の回線データ受信方式の一例
を示すブロック図である。 】・・・復調部（ＤＭ）、２・・・ｎビットシリアルイ
ンパラレルアウトシフトレジスタ（ＳＨＲ）、３・・・
受信タイミング抽出部（ＴＭＤ）、４・・・ｎピッ１−
ラッチ（、ＬＡＴ）、５・・・ｎビット・カウンタ（Ｃ
ＮＴ）、６・・・ＣＰＵ、７・・・同期検定部、８・・
・反転運送照合およびパリティ検定部。
ブロック図、第２図は従来の回線データ受信方式の一例
を示すブロック図である。 】・・・復調部（ＤＭ）、２・・・ｎビットシリアルイ
ンパラレルアウトシフトレジスタ（ＳＨＲ）、３・・・
受信タイミング抽出部（ＴＭＤ）、４・・・ｎピッ１−
ラッチ（、ＬＡＴ）、５・・・ｎビット・カウンタ（Ｃ
ＮＴ）、６・・・ＣＰＵ、７・・・同期検定部、８・・
・反転運送照合およびパリティ検定部。
Claims (1)
- 復調部と、ｎビットシリアルインパラレルアウトシフト
レジスタと、受信タイミング抽出部と、ｎビットラッチ
と、ｎビットカウンタと、ＣＰＵとを備える回線データ
受信回路において、前記ＣＰＵは内部に同期検定と反転
連送照合およびパリテイ検定を行う処理手段を有するこ
とを特徴とする回線データ受信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2082630A JPH03280756A (ja) | 1990-03-29 | 1990-03-29 | 回線データ受信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2082630A JPH03280756A (ja) | 1990-03-29 | 1990-03-29 | 回線データ受信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03280756A true JPH03280756A (ja) | 1991-12-11 |
Family
ID=13779769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2082630A Pending JPH03280756A (ja) | 1990-03-29 | 1990-03-29 | 回線データ受信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03280756A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07193561A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | フォーマット同期処理方式及び装置 |
| JP2007288570A (ja) * | 2006-04-18 | 2007-11-01 | Nec Corp | 指令信号処理装置、指令信号処理方法 |
-
1990
- 1990-03-29 JP JP2082630A patent/JPH03280756A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07193561A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | フォーマット同期処理方式及び装置 |
| JP2007288570A (ja) * | 2006-04-18 | 2007-11-01 | Nec Corp | 指令信号処理装置、指令信号処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03280756A (ja) | 回線データ受信方式 | |
| KR920014227A (ko) | 디지탈 aft 장치 | |
| JP3076519B2 (ja) | ビット同期回路及びビット同期方法 | |
| US6671754B1 (en) | Techniques for alignment of multiple asynchronous data sources | |
| JP3001414B2 (ja) | 符号誤り訂正装置 | |
| JP3137090B2 (ja) | エラー検出回路 | |
| JP2715953B2 (ja) | 同期回路 | |
| JP2719689B2 (ja) | データ受信方法 | |
| JP2000259526A (ja) | シリアルインターフェース回路 | |
| JPH0758888B2 (ja) | 信号脱落検出回路 | |
| JP3538163B2 (ja) | 非同期パルス信号取り込み回路 | |
| JPH0531973B2 (ja) | ||
| JPH0388535A (ja) | 受信データ処理装置 | |
| JPH1041804A (ja) | レジスタ・リード・リセット回路 | |
| JPH07202951A (ja) | 非同期式データ受信装置 | |
| JPH03207144A (ja) | デジタル通信方法 | |
| JPS636942A (ja) | デ−タ受信回路 | |
| JPS61264933A (ja) | 即時シフト式同期回路におけるハンチングモ−ド移行検出回路 | |
| JP2002204225A (ja) | 受信機 | |
| JPH03108919A (ja) | データ同期装置 | |
| JPH0523259U (ja) | データ受信回路 | |
| JP2002111647A (ja) | 受信機 | |
| JPS61190670A (ja) | デ−タ処理装置 | |
| JPH10190672A (ja) | セル処理回路 | |
| JPH03108918A (ja) | デジタル伝送回路のフレーム同期検出方式 |