JPH0523259U - データ受信回路 - Google Patents

Abstract

(57)【要約】 【目的】 非反転、反転の２つのフレームの関係が一度
くずれた場合、それを検知し非反転、反転の２つのフレ
ームの関係を復帰させる機能を備えたデータ受信回路を
実現することにある。 【構成】 第１の入力レジスタで反転状態命令を含むフ
レーム、第２の入力レジスタで非反転状態命令を含むフ
レームをそれぞれ取り込んだ場合、リセット信号を発生
させる検出回路を設け、前記リセット信号により入力レ
ジスタ選択信号をリセットする。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、コンピュータからのシリアル・データ通信により命令を受信して動 作する機器のデータ受信回路に関し、特にノイズ等による不当データの除去機能 を付加したデータ受信回路に関する。

【０００２】

【従来の技術】

従来のデータ受信回路を図３に示す。図３において９及び１０はそれぞれ入力 フレームを保持するための８ビットの入力レジスタ、８はシリアル・データ１０ ０をパラレル・データに変換し、且つ入力レジスタ９及び１０を制御する入力レ ジスタ制御回路、１２及び１３はそれぞれ入力された命令を保持するための５ビ ットのデータ・レジスタ、１１は入力フレームのフォーマットをチェックし、且 つデータ・レジスタ１２及び１３を制御するデータ・レジスタ制御回路、１４は データ・レジスタ１２の内容とデータ・レジスタ１３の内容を反転させたデータ を比較して一致していれば有効な命令として５ビットの命令レジスタ１５に命令 を取り込む処理を行う命令レジスタ制御回路である。１１０は命令レジスタ１５ から出力される有効命令である。

【０００３】 図３におけるシリアル通信の通信プロトコルとしては調歩同期方式、１データ ・フレーム８ビット構成であり、フレームの構成は図４に示す。図４においてビ ット７は”０”、ビット０は”１”で固定であり、ビット５からビット１は命令 を示す５ビット・データである。ビット６は前記５ビット・データの状態を示す ビットで、ビット６が”０”のときは前記５ビット・データは反転、ビット６が ”１”のときは前記５ビット・データは非反転状態であることを示している。図 ３の実施例では通信データの信頼性を高めるために、まず始めに前記５ビット・ データが非反転状態、且つビット６が”１”であるフレームを送信し、その後前 記５ビット・データが反転状態、且つビット６が”０”であるフレームを送信す る。連続した２つのフレームの命令部が互いに反転した関係にあれば図３に示し た回路は正常なデータを受信したものとみなし命令部を命令レジスタ１５に取り 込む。

【０００４】 図５に正常なデータを受信した場合のタイミング図を示す。図３における入力 レジスタ制御回路８によって生成された入力レジスタ選択信号２０及び２１によ りシリアル・データ１００はそれぞれ入力レジスタ９または１０に取り込まれる 。入力レジスタ９及び１０の出力２２、２４は各フレームの０ビット・データ入 力後に確定し、前記確定したデータはデータ・レジスタ制御回路１１によりフレ ーム・フォーマットをチェックされ、正しいフォーマットであればそれぞれデー タ・レジスタ１２及び１３に取り込む。データ・レジスタ１２及び１３の出力２ ３、２５は命令レジスタ制御回路１４によって比較され、出力２３、２５が互い に反転した関係にあれば出力２３が有効命令として命令レジスタ１５に取り込ま れ有効命令出力１１０として出力される。

【０００５】

【考案が解決しようとする課題】

しかし、図６に示すようにシリアル・データ１００においてノイズ等の原因に より破線イのような信号が入力されたとき、この信号は図４のフレーム・フォー マットを満たしてしまうため、第１フレームとして入力レジスタ９及びデータ・ レジスタ１２に取り込まれる。そして、続いて入力された非反転状態命令を含む フレームを第２フレームとして入力レジスタ１０及びデータ・レジスタ１３に取 り込む。この場合、両者のデータは互いに反転した関係にないので有効命令出力 １１０は出力されない。さらに、これに続く反転状態命令を含むフレームと別の 非反転状態命令を含むフレームが取り込まれ、その命令同志が比較されるので有 効命令出力１１０は出力されなくなる。 つまり、従来例の構成においては、非反転、反転の２つのフレームの関係が一 度くずれてしまうと、その後正しいデータを受信しても正常データとして認識さ れないという問題点がある。 従って本考案の目的は、非反転、反転の２つのフレームの関係が一度くずれた 場合、それを検知し非反転、反転の２つのフレームの関係を復帰させる機能を備 えたデータ受信回路を実現することにある。

【０００６】

【課題を解決するための手段】

このような目的を達成するために、本考案では、 パラレル・データを保持するための第１、第２の入力レジスタと、 入力されたシリアル・データを前記パラレル・データに変換し、交互に前記第１ 、第２の入力レジスタに取り込む入力レジスタ制御回路と、 前記第１、第２の入力レジスタに取り込んだ前記パラレル・データの命令部をそ れぞれ比較して、両者が反転関係であれば有効データと判断し前記命令部を出力 する回路を備えた装置において、 前記第１の入力レジスタに反転状態命令（または非反転状態命令）を含むデー タが取り込まれた時、次回入力されるデータを前記第１または第２の入力レジス タに取り込ませる為のリセット信号を前記入力レジスタ制御回路に出力する反転 データ検出回路（または非反転データ検出回路）と、 前記第２の入力レジスタに非反転状態命令（または反転状態命令）を含むデー タが取り込まれた時、前記リセット信号を前記入力レジスタ制御回路に出力する 非反転データ検出回路（または反転データ検出回路）を設ける。

【０００７】

【作用】

入力レジスタ９で反転状態命令を含むフレーム、入力レジスタ１０で非反転状 態命令を含むフレームをそれぞれ取り込んだ場合、入力レジスタ選択信号をリセ ットすることにより、新たに非反転、反転の順で２つのフレームが取り込まれる ので、非反転、反転の２つのフレームの関係が復帰される。

【０００８】

【実施例】

以下本考案を図面を用いて詳細に説明する。図１は本考案に係るデータ受信回 路の実施例を示す構成図である。図１において８ａから１５及び１００、１１０ は図３と同一である。１６は入力レジスタ９の出力を入力とし、同出力が反転状 態命令を含むフレームである場合、リセット信号を発生させる反転データ検出回 路、１７は入力レジスタ１０の出力を入力とし、同出力が非反転状態命令を含む フレームである場合、リセット信号を発生させる非反転データ検出回路である。 前記反転データ検出回路１６及び前記非反転データ検出回路１７のリセット信号 はそれぞれ入力レジスタ制御回路８ａに接続される。前記リセット信号を入力す ると入力レジスタ制御回路８ａはその直後に入力されるフレームを入力レジスタ ９に取り込む。

【０００９】 図２は図１に示すデータ受信回路の実施例のタイミング図である。図２におい て図６の場合と同様にシリアル・データ１００においてノイズ等の原因により破 線ロのような信号から成る第１のフレーム、非反転状態命令を含む第２のフレー ム、反転状態命令を含む第３のフレームが順次入力される。この第１のフレーム は入力レジスタ９に取り込まれが、非反転データ・フォーマットであるので反転 データ検出回路１６は動作しない。第２フレームが入力レジスタ１０に取り込ま れると、第２フレームは非反転データ・フォーマットであるので非反転データ検 出回路１７によって検知されリセット信号２６が出力される。前記リセット信号 ２６により入力レジスタ制御回路８ａはリセットされるので第３のフレームを入 力レジスタ９に取り込む。しかし、第３フレームは第２フレームに対応する反転 データ・フォーマットであるので反転データ検出回路１６によって検知されリセ ット信号２６が再び出力される。

【００１０】 もし、この時点で正常である第４、第５フレームが入力されると入力レジスタ 制御回路８ａは再リセットされているので、第４、第５フレームはそれぞれ入力 レジスタ９及び１０に取り込まれる。前記第４、第５フレームが正常であればそ れぞれ非反転、反転データ・フォーマットであるので非反転、反転の２つのフレ ームの関係が復帰したことになる。これにより正常なデータが命令レジスタ１５ に取り込まれる。

【００１１】 なお、前述の実施例の説明において、まず非反転状態命令を含むフレームを送 信し、その後反転状態命令を含むフレームを送信する通信プロトコルを用いてい る。しかし、反転状態命令を含むフレーム、非反転状態命令を含むフレームを順 次送信する通信プロトコルを用いても、前記リセット信号を入力したとき、その 直後に入力されるフレームを入力レジスタ１０に取り込むようにすることにより 可能である。 また、データ・フレーム構成については、前述の実施例の説明において用いて いる図４に示す８ビットのデータ・フレーム構成に限るわけではなく、他のビッ ト長、または、他のデータ・フレーム構成等も可能である。

【００１２】

【考案の効果】

以上説明したことから明らかなように、本考案によれば次のような効果がある 。 反転データ検出回路及び非反転データ検出回路により、無効データ検出を行い 、入力レジスタ９には非反転状態命令を含むフレームのみを、入力レジスタ１０ には反転状態命令を含むフレームのみ取り込む構成とした。従って、ノイズ等に よって不当なデータが入力され非反転、反転の２つのフレームの関係がくずれた 場合であっても正常データ受信可能状態に復帰するという効果がある。

【図面の簡単な説明】

【図１】本考案に係るデータ受信回路の実施例を示す構
成図である。

【図２】図１の動作を示すタイミング図である。

【図３】従来のデータ受信回路の実施例を示す構成図で
ある。

【図４】フレームの構成例を示す構成図である。

【図５】図３の動作を示す第１のタイミング図である。

【図６】図３の動作を示す第２のタイミング図である。

【符号の説明】

８ 入力レジスタ制御回路 ９，１０ 入力レジスタ １１ データ・レジスタ制御回路 １２，１３ データ・レジスタ １４ 命令レジスタ制御回路 １５ 命令レジスタ １６ 反転データ検出回路 １７ 非反転データ検出回路 ２０，２１ 入力レジスタ選択信号 ２２，２４ 入力レジスタ出力 ２３，２５ データ・レジスタ出力 ２６ リセット信号 １００ シリアル・データ １１０ 有効命令

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】パラレル・データを保持するための第１、
   第２の入力レジスタと、 入力されたシリアル・データを前記パラレル・データに
   変換し、交互に前記第１、第２の入力レジスタに取り込
   む入力レジスタ制御回路と、 前記第１、第２の入力レジスタに取り込んだ前記パラレ
   ル・データの命令部をそれぞれ比較して、両者が反転関
   係であれば有効データと判断し前記命令部を出力する回
   路を備えた装置において、 前記第１の入力レジスタに反転状態命令（または非反転
   状態命令）を含むデータが取り込まれた時、次回入力さ
   れるデータを前記第１または第２の入力レジスタに取り
   込ませる為のリセット信号を前記入力レジスタ制御回路
   に出力する反転データ検出回路（または非反転データ検
   出回路）と、 前記第２の入力レジスタに非反転状態命令（または反転
   状態命令）を含むデータが取り込まれた時、前記リセッ
   ト信号を前記入力レジスタ制御回路に出力する非反転デ
   ータ検出回路（または反転データ検出回路）を備えたこ
   とを特徴とするデータ受信回路。