JP2641442B2 - 復号装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、例えばMH（Modified Huffman）、MR（Modi
fied Read）等の符号化コードの復号する復号装置に関
する。

［従来の技術］ 従来、MH、MR、MMR等で符号化された画像データの圧
縮コードを復号化する装置は、ROM、RAM、マイクロプロ
セツサ等により構成され、復号化時のエラー処理もソフ
トウエアで行われるため、エラー処理のための時間がか
かりすぎるという問題があつた。

［発明が解決しようとする問題点］ 本発明は上記従来例に鑑みなされたもので、復号化時
のエラー処理を実時間で実行できる復号装置を提供する
ことを目的とする。

［問題点を解決するための手段］ 上記目的を達成するために本発明の復号装置は以下の
ような構成を備える。即ち、 ライン同期符号とともに符号化データを入力し実時間
で復号する復号装置であって、 前記符号化データを入力してシフト出力するシフト手
段と、 前記シフト手段によりシフトされた符号化データを入
力して復号する復号手段と、 前記符号化データの１ライン分の入力終了を示す信号
に応じて前記復号手段による復号が終了しているかを検
知する検知手段と、 前記符号化データに含まれるライン同期符号を検出す
る同期符号検出手段と、 前記符号化データの１ラインの先頭を示す信号に同期
して、前記同期符号検出手段により検出された当該ライ
ンの直前のラインのライン同期符号の有無を記憶する記
憶手段と、 前記検知手段により前記復号の終了が検知されていな
いとき、或は前記記憶手段に前記ライン同期符号が無い
旨が記憶されているとき、前記１ラインの先頭を示す信
号に同期してエラー信号を出力するエラー出力手段と、 前記エラー出力手段によりエラー信号が出力されてい
るとき、前記符号化データを前記シフト手段により１ビ
ットずつシフト出力させるシフト制御手段と、 前記シフト制御手段の制御による前記シフト手段から
のシフト出力に基づいて前記同期符号検出手段が前記ラ
イン同期符号を検出すると前記エラー出力手段の前記エ
ラー出力を解除する手段とを有することを特徴とする。

［作用］ 以上の構成により、符号化データを入力してシフト出
力し、そのシフト出力された符号化データを入力して復
号手段により復号する。この符号化データの１ライン分
の入力終了を示す信号に応じて復号手段による復号が終
了しているかを検知するとともに、符号化データの１ラ
インの先頭を示す信号に同期して、同期符号検出手段に
より検出された当該ラインの直前のラインのライン同期
符号の有無を記憶する。その検知手段により前記復号の
終了が検知されていないとき、或は記憶手段にライン同
期符号が無い旨が記憶されているとき、１ラインの先頭
を示す信号に同期してエラー信号を出力する。このエラ
ー出力手段によりエラー信号が出力されているとき、符
号化データを前記シフト手段により１ビットずつシフト
出力させ、そのシフト出力に基づいて同期符号検出手段
がライン同期符号を検出するとエラー出力手段のエラー
出力を解除するように動作する。

［実施例］ 以下、添付図面を参照して本発明の実施例を詳細に説
明する。

［復号装置とエラー処理回路の説明（第２図、第３
図）］ 第２図は本実施例の復号回路におけるエラー処理回路
25と復号装置21との接続を示す図である。

図中、20はRAMやFIF0等により構成され、MHあるいはM
R符号化されたコードを入力して記憶している記憶装置
である。21は復号装置で、記憶装置20より送られてくる
符号化コードをラツチして逐次出力するシフト回路22、
シフト回路22よりのコードをデコードするデコード回路
23、シフト回路22のデータシフトを制御するシフト制御
回路24等を含んでいる。25はエラー処理回路で、デコー
ド回路23よりの各種信号を入力して、後述する様に復号
されたデータのエラーチエツクを行う。

記憶装置20より出力された符号化コードは、レジスタ
やビツトシフタ等で構成されたシフト回路22に格納され
る。シフト回路22のデータはシフト制御回路24の制御に
より順次デコード回路23に出力されて復号される。デコ
ード回路23で復号されたデータは、もとの圧縮されるま
えのデータに戻され、26として出力される。27はデコー
ド回路23よりの、シフト量を示すシフトデータ、28はエ
ラー処理回路25よりのエラー信号である。シフト制御回
路24はOR回路29を介してシフトデータ27を入力すると、
そのシフト量を信号線30によりシフト回路22に知らせ
る。

第３図（Ａ）は記憶装置20に記憶されているコードデ
ータを示し、記憶装置20より300〜303の順に送出され、
シフト回路22に順次格納されているものとする。ここで
35は白ランレングスが“0"（W0）、36は黒ランレグスが
“1"（B1）、37は白ランレングスが“1"（W1）というよ
うに、MH符号コードで表わされている。

第３図（Ｂ）はシフト回路22よりデコード回路23に送
られるデータを示したもので、データ300〜303が304〜3
12の順に送出される。これはまずデータ300がシフト回
路22よりデコード回路23に送られると、デコード回路23
はデータのビツト列をチエツクし、MH符号に該当するコ
ードを検出する。ここではまず最初に白ランレングス
“0"のコード35が検知される。

デコード回路23は白のランレグス“0"を復号するとと
もに、コード35のビツト数に相当する“8"を、シフトデ
ータ27としてシフト制御回路24に送る。シフト制御回路
24はシフト回路22に、このシフト量“8"を信号線30によ
り送出する。これによりシフト回路22はデータ300を８
ビツトシフトして、コード35をシフトアウトしたデータ
305を作成してデコード回路23に送出する。尚、データ3
05においてデータ300のコード35がシフトアウトされた
分、データ301のデータ８ビツトがシフトインされてい
る。

以下同様にして、順次シフト回路22内でコードデータ
がシフトされ306〜312という様にデータが出力されてい
く。このようにしてコードにエラーがなければ復号処理
が順次実行され、復号されたデータ26が出力される。

［エラー処理回路の説明（第１図、第２図、第４図、第
５図）］ 第１図は本実施例のエラー処理回路の構成及びデコー
ド回路23との信号接続を示すブロツク図である。

図中、100は垂直コード格納回路で、入力した符号化
データがMR符号コードの時、シフト回路22より出力され
るコードデータ31に垂直コードが検出されると、そのコ
ードを格納する。101は垂直コードの復号回路で、入力
された垂直コードを復号し、そのコードに対する復号が
終了すると信号102をハイレベルにする。103は水平方向
のランレングス処理回路で、水平コードあるいはMH符号
化コードを検出すると、そのコードに対応するランレン
グスを検知し、ランレングス量に相当するコードデータ
31のビツト数をカウントし、カウントが終了すると信号
104をハイレベルにする。

105は復号するラインの最終ビツトでハイレベルにな
る信号である。従つてAND回路106の出力は、ラインの最
終ビツト到達時、ランレングスに相当するコードデータ
31のビツト数が計数されていないか、あるいは垂直コー
ドの復号が終了していない時にハイレベルとなる。これ
によりフリツプフロツプ107のＪ入力がハイレベルとな
るため、CLK入力に同期してフリツプフロツプ107がセツ
トされ、エラー信号28をハイレベルにする。

108はMH符号化コードを入力した時にハイレベルとな
る信号、109はMR符号化コードを入力するとハイレベル
となる信号である。NAND回路110の出力はMH符号化コー
ドのEOLコードを検知するとロウレベルになり、NAND回
路111の出力はMR符号化コードの１次元のEOLコードを検
知するとロウレベルとなり、NAND回路112の出力はMR符
号化コードの２次元のEOLコードを検出するとロウレベ
ルになる。

NAND回路110と111のいずれかの出力がロウレベルにな
ると、NAND回路113の出力がハイレベルになる。この
時、フリツプフロツプ107がセツトされていると（エラ
ー信号28が出力されていると）、フリツプフロツプ107
はCLKのタイミングでリセツトされる。

EOLコードが全く検出されないと３入力のNAND回路114
の出力がハイレベルにならないため、ライン同期信号
（HSYNC）115がラインの開始時にハイレベルとなつた
時、フリツプフロツプ117がセツトされていないため、A
ND回路116の出力がハイレベルとなる。これによりフリ
ツプフロツプ107のＪ入力がハイレベルになり、CLK信号
に同期してセツトされる。こうしてラインの終了時にEO
Lコードが検出されなかつた時には、次のラインの開始
時にエラー信号28が出力され、前ラインにエラーが発生
したことが分る。

フリツプフロツプ117はEOLコードを検知するとセツト
され、ライン同期信号（HSYNC）115がハイレベルになる
と、CLK信号の立下りタイミングでリセツトされる。

第４図（Ａ）はMH符号化コードのフオーマツトを示
し、第４図（Ｂ）はMR符号化コードのフオーマツトを示
している。図の如く、MH符号化コードでは各ラインの最
初にEOLコードがあり、MR符号化コードの１次元コード
のラインの最初に（EOL＋１）コードが、２次元コード
のラインの最初には（EOL＋０）コードが存在してい
る。これらのライン同期符号（EOLコード等）が検出さ
れなければ、次のラインの開始時にAND回路116の出力が
ハイレベルとなつてエラー信号28がハイレベルになる。

以上の様にしてエラーが発生してフリツプフロツプ10
7がセツトされ、エラー信号28がハイレベルになると、
シフト制御回路24はOR回路29の出力がハイのままである
ため、シフト回路22に記憶装置より入力したデータを１
ビツトずつシフトして、コードデータ31として出力させ
る信号を送る。こうして、MH符号の場合はEOLコード
を、MR符号の場合はEOL＋１コードを検出するまで前述
の動作が実行される。

そしてライン同期符号であるEOLコード等を検出する
と、そのライン同期符号に続く圧縮コードは正しいもの
として、次のラインからの復号処理を再開できる。この
ようにしてエラーが発生しても前ラインの復号化エラー
にかかわらず、正常に復号処理が再開できる。参考とし
て簡単なタイムチヤートを第５図に示す。

第５図は正常な場合のタイミングチヤートで、１ライ
ンの終了時信号105が出力された時（タイミングT1）
に、復号回路101よりのラインの復号終了信号102が出力
されていると、AND回路106の出力はロウのままでフリツ
プフロツプ107はセツトされず、エラー信号28は出力さ
れない。

もしタイミングT1で復号終了信号102が出力されてい
なければ、タイミングT2でCLK信号に同期してフリツプ
フロツプ107がセツトされ、エラー信号28がハイレベル
になる。信号26は復号されたコードデータである。

以上に述べたように本実施例によれば、MH、MR符号の
復号時にエラーが生じても、ライン同期符号を利用して
正常な復号処理を再開することができる復号化回路が提
供できる。

［発明の効果］ 以上述べた如く本発明によれば、復号化時のエラー処
理を実時間で実行でき、正常な復号処理を再開できると
いう効果がある。

【図面の簡単な説明】

第１図は本実施例のエラー処理回路の構成とデコード回
路の１部構成及びそれら回路の接続を示す図、 第２図は本実施例の復号装置の構成とエラー処理回路の
接続を示す図、 第３図はシフト回路に入力されるコードと出力コードと
を示す図で、第３図（Ａ）は入力した符号化データの一
例を示す図、第３図（Ｂ）はシフト回路のコード出力の
一例を示す図、 第４図（Ａ）はMH符号のフオーマツトの一例を示す図、 第４図（Ｂ）はMR符号のフオーマツトの一例を示す図、 第５図はエラー処理回路における正常の動作タイミング
を示す図である。 図中、20……記憶装置、21……復号装置、22……シフト
回路、23……デコード回路、24……シフト制御回路、25
……エラー処理回路、27……シフトデータ、28……エラ
ー信号、31……コードデータ、100……垂直コード格納
回路、101……復号回路、103……ランレングス処理回
路、115……ライン同期信号である。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】ライン同期符号とともに符号化データを入
   力し実時間で復号する復号装置であって、 前記符号化データを入力してシフト出力するシフト手段
   と、 前記シフト手段によりシフトされた符号化データを入力
   して復号する復号手段と、 前記符号化データの１ライン分の入力終了を示す信号に
   応じて前記復号手段による復号が終了しているかを検知
   する検知手段と、 前記符号化データに含まれるライン同期符号を検出する
   同期符号検出手段と、 前記符号化データの１ラインの先頭を示す信号に同期し
   て、前記同期符号検出手段により検出された当該ライン
   の直前のラインのライン同期符号の有無を記憶する記憶
   手段と、 前記検知手段により前記復号の終了が検知されていない
   とき、或は前記記憶手段に前記ライン同期符号が無い旨
   が記憶されているとき、前記１ラインの先頭を示す信号
   に同期してエラー信号を出力するエラー出力手段と、 前記エラー出力手段によりエラー信号が出力されている
   とき、前記符号化データを前記シフト手段により１ビッ
   トずつシフト出力させるシフト制御手段と、 前記シフト制御手段の制御による前記シフト手段からの
   シフト出力に基づいて前記同期符号検出手段が前記ライ
   ン同期符号を検出すると前記エラー出力手段の前記エラ
   ー出力を解除する手段と、 を有することを特徴とする復号装置。