JPH0392083A - ファクシミリ信号冗長ビット除去方式 - Google Patents
ファクシミリ信号冗長ビット除去方式Info
- Publication number
- JPH0392083A JPH0392083A JP23013289A JP23013289A JPH0392083A JP H0392083 A JPH0392083 A JP H0392083A JP 23013289 A JP23013289 A JP 23013289A JP 23013289 A JP23013289 A JP 23013289A JP H0392083 A JPH0392083 A JP H0392083A
- Authority
- JP
- Japan
- Prior art keywords
- code
- white
- black
- signal
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、国際標準に採用されたモディファイドハフマ
ン（’ＭＨ）方式により１次元符号化された画信号を入
力して蓄積・転送の少くとも一方を実行するファクシミ
リ装置のファクシミリ信号に付加される冗長ビットを除
去するファクシミリ信号冗長ビット除去方式に関する。
ン（’ＭＨ）方式により１次元符号化された画信号を入
力して蓄積・転送の少くとも一方を実行するファクシミ
リ装置のファクシミリ信号に付加される冗長ビットを除
去するファクシミリ信号冗長ビット除去方式に関する。
従来ファクシミリ信号における冗長ビットはビットＯの
挿入による方式が一般的であり、従来のファクシミリ信
号冗長ビット除去方式は、冗長ビット“０″の除去だけ
が対象とされていた。し門 かし、＃Ｈ符号化方式を利用しているファクシミリ端末
において白０コード・黒Ｏコードの連続を冗長ビットと
して付加する端末が存在し、その画信号を他装置に転送
して使用する装置においては、この冗長ビットを除去せ
ず、情報量の多いまま処理されていた． 〔発明が解決しようとする課題〕 従来のファクシミｙ信号冗長ビット除去方式は、冗長ビ
，トとしてビット“０”が挿入される場合のみ冗長ビッ
トが除去できるが、原稿の読み取り速度の不足を補うた
め白Ｏコード・黒０コードの連続による冗長ビットを付
加してくるファクシミリ端末と通信を行なうにかかわら
ず、画信号をまとめて処理するようなファクシミリ装置
においても、その冗長ビットが除去されずに処理される
ので、処理する情報量が多くたり、メモリ容量，転送能
力等の点から不利であるという問題点があった． 〔発明が解決しようとする課題〕 本発明の目的は、ファクシミリ信号において白Ｏコード
・黒Ｏコードの連続を冗長ビ，トとして挿入するファク
シミリ端末と通信を行なった場合でも、その冗長ビット
を除去し、必要な情報だけを取り込むことにより，、上
記問題点を解決したファクシミリ信号冗長ビット除去方
式を提供することにある． 〔課題を解決するための手段〕 本発明によるファクシミリ信号冗長ビット除去方式は、
国際基準に採用されたモディファイドハフマン（ＭＨ）
方式により１次元符号化された画信号を入力゜して蓄積
・転送の少くとも一方を実行するファクシミリ装置のフ
ァクシミリ信号に付加される冗長ビットを除去するファ
クシミリ信号冗長ビット除去方式において、入力画信号
を復号しつつ一つのコードを復号ごとに復号終了信号を
出力する復号終了検出回路と、入力されたファクシミリ
信号の中から白Ｑ：ｉ−ドを検出して白０コード検出信
号を出力する白０コード検出回路と、黒０：Ｉ−ドを検
出して黒Ｏコード検出信号を出力する黒Ｏコード検出回
路と、白０コードおよび黒Ｏコードの両者を検出して白
Ｏ・黒Ｏ検出信号を出力する白Ｏ・黒０検出回路と、前
記復号終了信号，白０コード検出信号，黒Ｏコード検出
信号，および白０黒０検出信号、並びに入力クロックを
入力し白Ｏコード・黒Ｏコードの連続による冗長ビット
の間、出力クロックを間引く間引きクロック発生手段と
を有する。
挿入による方式が一般的であり、従来のファクシミリ信
号冗長ビット除去方式は、冗長ビット“０″の除去だけ
が対象とされていた。し門 かし、＃Ｈ符号化方式を利用しているファクシミリ端末
において白０コード・黒Ｏコードの連続を冗長ビットと
して付加する端末が存在し、その画信号を他装置に転送
して使用する装置においては、この冗長ビットを除去せ
ず、情報量の多いまま処理されていた． 〔発明が解決しようとする課題〕 従来のファクシミｙ信号冗長ビット除去方式は、冗長ビ
，トとしてビット“０”が挿入される場合のみ冗長ビッ
トが除去できるが、原稿の読み取り速度の不足を補うた
め白Ｏコード・黒０コードの連続による冗長ビットを付
加してくるファクシミリ端末と通信を行なうにかかわら
ず、画信号をまとめて処理するようなファクシミリ装置
においても、その冗長ビットが除去されずに処理される
ので、処理する情報量が多くたり、メモリ容量，転送能
力等の点から不利であるという問題点があった． 〔発明が解決しようとする課題〕 本発明の目的は、ファクシミリ信号において白Ｏコード
・黒Ｏコードの連続を冗長ビ，トとして挿入するファク
シミリ端末と通信を行なった場合でも、その冗長ビット
を除去し、必要な情報だけを取り込むことにより，、上
記問題点を解決したファクシミリ信号冗長ビット除去方
式を提供することにある． 〔課題を解決するための手段〕 本発明によるファクシミリ信号冗長ビット除去方式は、
国際基準に採用されたモディファイドハフマン（ＭＨ）
方式により１次元符号化された画信号を入力゜して蓄積
・転送の少くとも一方を実行するファクシミリ装置のフ
ァクシミリ信号に付加される冗長ビットを除去するファ
クシミリ信号冗長ビット除去方式において、入力画信号
を復号しつつ一つのコードを復号ごとに復号終了信号を
出力する復号終了検出回路と、入力されたファクシミリ
信号の中から白Ｑ：ｉ−ドを検出して白０コード検出信
号を出力する白０コード検出回路と、黒０：Ｉ−ドを検
出して黒Ｏコード検出信号を出力する黒Ｏコード検出回
路と、白０コードおよび黒Ｏコードの両者を検出して白
Ｏ・黒Ｏ検出信号を出力する白Ｏ・黒０検出回路と、前
記復号終了信号，白０コード検出信号，黒Ｏコード検出
信号，および白０黒０検出信号、並びに入力クロックを
入力し白Ｏコード・黒Ｏコードの連続による冗長ビット
の間、出力クロックを間引く間引きクロック発生手段と
を有する。
次に、本発明について第１図および第２図を参照して説
明する。
明する。
第１図は本発明の一実施例を示すプロ，ク図、また第２
図は第１図の信号関係の一例を示すタイミングチャート
である。
図は第１図の信号関係の一例を示すタイミングチャート
である。
第１図において復号終了検出回路１は入力されたＭＨ符
号のコードごとの終了を検出して復号終了信号を出力す
る。白０コード検出回路２はＭＨ符号の白Ｏコードを検
出したとき白Ｏ：２−ド検出信号を出力する。黒０コー
ド検出回路３はＭＨ符号の黒０：２−ドを検出したとき
黒０コード検出信号を出力する。白０黒０検出回路４は
白０コードおよび黒Ｏコードを連続して検出したとき白
Ｏ黒Ｏ検出信号を出力する．これら出力された検出信号
を入力したマスク信号生或回路５は、白０コード・黒Ｏ
コードが連続す・るビット数分のマスク信号を出力し、
このマスク信号と入力クロ，クとで論理積回路６を通す
ことによりマスク信号分のクロックを間引いて出力クロ
ックとする。この結果、白Ｏコード・黒Ｏ：！−ドの連
続による冗長ビットは除去される．すなわち、マスク信
号生戒回路５と論理積回路６とが間引きクロック発生手
段７を構成する． 次に第２図に第１図を併せ参照して説明する。
号のコードごとの終了を検出して復号終了信号を出力す
る。白０コード検出回路２はＭＨ符号の白Ｏコードを検
出したとき白Ｏ：２−ド検出信号を出力する。黒０コー
ド検出回路３はＭＨ符号の黒０：２−ドを検出したとき
黒０コード検出信号を出力する。白０黒０検出回路４は
白０コードおよび黒Ｏコードを連続して検出したとき白
Ｏ黒Ｏ検出信号を出力する．これら出力された検出信号
を入力したマスク信号生或回路５は、白０コード・黒Ｏ
コードが連続す・るビット数分のマスク信号を出力し、
このマスク信号と入力クロ，クとで論理積回路６を通す
ことによりマスク信号分のクロックを間引いて出力クロ
ックとする。この結果、白Ｏコード・黒Ｏ：！−ドの連
続による冗長ビットは除去される．すなわち、マスク信
号生戒回路５と論理積回路６とが間引きクロック発生手
段７を構成する． 次に第２図に第１図を併せ参照して説明する。
画信号入力はＸコード，白Ｏコード，黒゛０コード，Ｙ
コード，ｚ：ｔ−ド，・・・と続く，復号終了信号はこ
れらのコードの最終ビットに同期して出力する．白Ｏス
ード検出信号および黒０コード検出信号はそれぞれ白Ｏ
コードおよび黒０コードそれぞれの最終ビットに同期し
て出力し、白Ｏ黒０検出信号は連続する白Ｏコードおよ
び黒０コードの最終ビット、第２図の例では黒Ｏ′３−
ドの最終ビットに同期して出力する。画信号出力は少く
とも白０コードおよび黒Ｏコード連続の１８ビット分の
遅れを有し、マスク信号は画信号出力の白０コードおよ
び黒Ｏコードの連続１８ビット分が出力され、出力クロ
ックが間引きされる。
コード，ｚ：ｔ−ド，・・・と続く，復号終了信号はこ
れらのコードの最終ビットに同期して出力する．白Ｏス
ード検出信号および黒０コード検出信号はそれぞれ白Ｏ
コードおよび黒０コードそれぞれの最終ビットに同期し
て出力し、白Ｏ黒０検出信号は連続する白Ｏコードおよ
び黒０コードの最終ビット、第２図の例では黒Ｏ′３−
ドの最終ビットに同期して出力する。画信号出力は少く
とも白０コードおよび黒Ｏコード連続の１８ビット分の
遅れを有し、マスク信号は画信号出力の白０コードおよ
び黒Ｏコードの連続１８ビット分が出力され、出力クロ
ックが間引きされる。
間引きされた出力クロック分の画信号出力は、記憶装置
に記憶するとき除去される。
に記憶するとき除去される。
以上説明したように本発明によれば、任意の位置に付加
された白０コード・黒０コード連続の冗長ビットに対応
する出力クロックを、間引きクロック発生手段がコード
検出回路の検出信号から間引きするように構或すること
により、白０コードおよび黒Ｏコードの連続冗長ビット
を除去できる効果がある。
された白０コード・黒０コード連続の冗長ビットに対応
する出力クロックを、間引きクロック発生手段がコード
検出回路の検出信号から間引きするように構或すること
により、白０コードおよび黒Ｏコードの連続冗長ビット
を除去できる効果がある。
第１図は本発明のファクシミリ信号冗長ビット除去方式
の一実施例を示すブロック図、第２図は第１図の信号関
係の一例を示すタイミングチャートである。 １・・・・・・復号終了検出回路、２・・・・・・白０
コード検出回路、３・・・・・・黒０コード検出回路、
４・・・・・・白０黒０検出回路、５・・・・・！マス
ク信号生戒回路、６・・・・・・論理積回路、７・・・
・・・間引きクロツク発生手段。
の一実施例を示すブロック図、第２図は第１図の信号関
係の一例を示すタイミングチャートである。 １・・・・・・復号終了検出回路、２・・・・・・白０
コード検出回路、３・・・・・・黒０コード検出回路、
４・・・・・・白０黒０検出回路、５・・・・・！マス
ク信号生戒回路、６・・・・・・論理積回路、７・・・
・・・間引きクロツク発生手段。
Claims (1)
- 国際標準に採用されたモディファイドハフマン（ＭＨ）
方式により１次元符号化された画信号を入力して蓄積・
転送の少くとも一方を実行するファクシミリ装置のファ
クシミリ信号に付加される冗長ビットを除去するファク
シミリ信号冗長ビット除去方式において、入力画信号を
復号しつつ一つのコードを復号ごとに復号終了信号を出
力する復号終了検出回路と、入力されたファクシミリ信
号の中から白０コードを検出して白０コード検出信号を
出力する白０コード検出回路と、黒０コードを検出して
黒０コード検出信号を出力する黒０コード検出回路と、
白０コードおよび黒０コードの両者を検出して白０・黒
０検出信号を出力する白０・黒０検出回路と、前記復号
終了信号、白０コード検出信号、黒０コード検出信号、
および白０黒０検出信号、並びに入力クロックを入力し
白０コード・黒０コードの連続による冗長ビットの間、
出力クロックを間引く間引きクロック発生手段とを有す
ることを特徴とするファクシミリ信号冗長ビット除去方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23013289A JPH0392083A (ja) | 1989-09-04 | 1989-09-04 | ファクシミリ信号冗長ビット除去方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23013289A JPH0392083A (ja) | 1989-09-04 | 1989-09-04 | ファクシミリ信号冗長ビット除去方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0392083A true JPH0392083A (ja) | 1991-04-17 |
Family
ID=16903082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23013289A Pending JPH0392083A (ja) | 1989-09-04 | 1989-09-04 | ファクシミリ信号冗長ビット除去方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0392083A (ja) |
-
1989
- 1989-09-04 JP JP23013289A patent/JPH0392083A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH053950B2 (ja) | ||
| JPS60140979A (ja) | 画信号符号化および復号化の並列処理装置 | |
| JPH0392083A (ja) | ファクシミリ信号冗長ビット除去方式 | |
| US6510248B1 (en) | Run-length decoder with error concealment capability | |
| JPH0738626B2 (ja) | ワード同期検出回路 | |
| JP2578762B2 (ja) | エラ−訂正符号生成装置 | |
| KR0144975B1 (ko) | 싱크코드 인터리브장치 및 방법 | |
| JP2985173B2 (ja) | ディジタル情報受信装置 | |
| JPS6132867B2 (ja) | ||
| JP2816371B2 (ja) | ファクシミリ符号化方式 | |
| JP3142911B2 (ja) | 符号化復号化装置の処理方法 | |
| JP2000013787A (ja) | 画像処理装置 | |
| JPS6365271B2 (ja) | ||
| JPH04334169A (ja) | 二次元符号化装置 | |
| JPS6384268A (ja) | 圧縮コ−ドの符号化装置 | |
| JPH0142546B2 (ja) | ||
| JPH0723236A (ja) | 画像信号圧縮装置 | |
| KR19980034192A (ko) | 디지털 팩시밀리용 데이터 압축 복원 장치 | |
| JPS62199171A (ja) | デイザ画像符号化方法 | |
| JP2001094793A (ja) | ディジタル複写装置における電子ソート制御方法 | |
| JPH0260373A (ja) | ファクシミリ装置の符号化回路 | |
| JPH0548027B2 (ja) | ||
| JPS60237766A (ja) | 誤り検出回路 | |
| JPH0338970A (ja) | Ｍｈ符号器 | |
| JPH02244886A (ja) | バッファメモリ切り替え回路 |