JP2816371B2

JP2816371B2 - ファクシミリ符号化方式

Info

Publication number: JP2816371B2
Application number: JP2066203A
Authority: JP
Inventors: 雅宏利根
Original assignee: 松下電送システム株式会社
Priority date: 1990-03-16
Filing date: 1990-03-16
Publication date: 1998-10-27
Anticipated expiration: 2013-10-27
Also published as: JPH03267883A

Description

【発明の詳細な説明】〔概要〕画データを符号化および送信データに符号化するファ
クシミリ符号化方式に関し、原稿から読み取った画データの符号化および送信デー
タへの符号化を交互に行い、１つの符号化回路によって
両者の符号化を並列に行うことを目的とし、画データを符号化および送信データに符号化する１つ
の符号化回路と、画データおよび符号化したデータを格
納するメモリとを備え、メモリから取り出した画データ
の所定ライン数分を上記符号化回路で符号化すること、
および送信時に上記メモリから読み出して伸長した画デ
ータの所定ライン数分を上記符号化回路で符号化するこ
とを交互に行うように構成する。

〔産業上の利用分野〕

本発明は、画データを符号化および送信データに符号
化するファクシミリ符号化方式に関するものである。

〔従来の技術と発明が解決しようとする課題〕

従来、ファクシミリ装置において、メモリから読み出
した画データを符号化して送信を行いながら原稿を読み
取って符号化してメモリに格納するというようなデュア
ル動作を行う場合、符号化回路を２組用いて同時に符号
化を行うようにしていた。このため、回路規模が大きく
なってしまうという問題があった。

本発明は、原稿から読み取った画データの符号化およ
び送信データへの符号化を交互に行い、１つの符号化回
路によって両者の符号化を並列に行うことを目的として
いる。

〔課題を解決する手段〕

第１図を参照して課題を解決する手段を説明する。

第１図において、符号化回路１は、画データを符号化
および送信データに符号化する１つの符号化回路であ
る。

メモリ10は、画データおよび符号化したデータなどを
格納するメモリである。

〔作用〕

本発明は、第１図に示すように、メモリ10から取り出
した画データの所定ライン数分を符号化回路１で符号化
すること、および送信時にメモリ10から読み出して伸長
した画データの所定ライン数分を符号化回路１で符号化
することを交互に行うようにしている。

従って、原稿から読み取った画データの符号化および
送信データへの符号化を交互に行うことにより、１つの
符号化回路１によって原稿から読み取った画データの符
号化および送信データへの符号化を並列して行うことが
可能となる。

〔実施例〕

次に、第１図および第２図を用いて本発明の１実施例
の構成および動作を順次詳細に説明する。

第１図（イ）は、本発明の１実施例の構成図を示す。

第１図（イ）において、符号化回路１は、原稿から読
み取った画データを符号化して圧縮し、メモリ10への格
納用のデータにし、および画データを符号化して圧縮し
た送信データにする１つの符号化回路である。

P/S（パラレル／シリアル変換器）２は、参照ライン
（MR符号化のときの前ライン）の並列データを直列デー
タに変換するものである。

P/S（パラレル／シリアル変換器）３は、符号化ライ
ン（MR符号化のときの現ラインであって、符号化するラ
イン）の並列データを直列データに変換するものであ
る。

S/P（シリアル／パラレル変換器）４は、画データを
符号化して生成した例えばメモリ10への格納用の直列デ
ータとしてものを並列データに変換するものである。

S/P（シリアル／パラレル変換器）５は、画データを
受信側のファクシミリ装置の受信能力に対応した符号化
方式によって符号化（例えばMR符号化、MH符号化など）
し、送信データとした直列データを並列データに変換す
るものである。

切替器６は、例えばマルチプレクサであって、符号化
回路１によって交互に符号化した直列データをS/P4ある
いはS/P5に切り替えるものである。この切り換えの制御
は、CPU13により行う。S/P4およびS/P5に８ビットが保
持されたときにDMAC7を起動してメモリ10などにDMA転送
する。

DMAC7は、DMA転送を行うものである。

読取部８は、スキャナーなどであって、原稿から画デ
ータを読み取るものである。

記録部９は、画データを紙に印刷などするものであ
る。

メモリ10は、読取部８で読み取った画データを一時的
に記憶したり、画データを符号化して圧縮したデータを
記憶したりなどするメモリである。

伸長回路11は、符号化してメモリ10に格納したデータ
について、伸長して元の画データに復元するものであ
る。

回線制御部12は、回線を制御して受信側のファクシミ
リ装置に画データを変調して送信したり、送られてきた
信号を受信して復調したりするものである。

CPU13は、シーケンス制御を含めた各種制御を行うも
のである。

第１図（ロ）は、動作説明図を示す。

第１図（ロ）において、（１）：読取は原稿から画データを読み取る。

（２）：（１）で読み取った画データをメモリ10に格
納する。

（３）：メモリ10から取り出した画データを符号化回
路１で符号化して圧縮する。

（４）：（３）で符号化したデータをメモリ10に格納
する。

（11）：メモリ10から取り出した符号化したデータを
伸長して元の画データにする。

（12）：（11）で伸長した画データをメモリに格納す
る。

（13）：メモリ10から取り出した画データを受信側の
ファクシミリ装置の受信能力に対応して符号化を行う。

（14）：（13）で符号化したデータをメモリ10（送信
バッファ）に格納する。そして、送信する。

以上の処理のうち、（３）の符号化と、（13）の符号
化とをライン毎に交互に行うことにより、１つの符号化
回路１によって原稿を読み取って符号化して圧縮する動
作と、画データを受信側のファクシミリ装置の受信能力
に対応して符号化して送信する動作とを並列に行うこと
が可能となる。

次に、第２図を用いて第１図構成の動作を詳細に説明
する。

第２図において、は、原稿を読み取って画データを
生成する。

は、メモリ10に格納する。

は、メモリ10から１ライン取り出す。これは、第１
図メモリ10から画データを１ライン取り出しP/S3を介し
て符号化回路１に入力する。

は、符号化する。これは、で画データの１ライン
入力された符号化回路１が符号化して圧縮する。

は、で符号化したデータをメモリ10に格納する。
これは、符号化回路１によって符号化されたデータを切
替器６、S/P4を介してメモリ10に格納する。

は、１ライン取り出す。

は、伸長する。

は、格納する。これら、、は、第１図伸長回
路11がメモリ10から取り出した符号化したデータを伸長
して元の画データに復元し、メモリ10に格納する。

は、１ライン取り出す。

は、受信能力に合わせて符号化する。これは、で
メモリ10から取り出した画データの１ライン分につい
て、受信側のファクシミリ装置の受信能力に応じて符号
化（例えばMR符号化、MH符号化など）する。

は、符号化したデータを送信バッファに格納する。

は、送信する。

以下同様にないしの処理を必要に応じて逐次独立
に行う。この際、の符号化と、の符号化とを１ライ
ン毎に交互に行うことにより、１つの符号化回路１を用
いて原稿から読み取った画データを符号化して圧縮する
動作と、画データを受信側のファクミリ装置の受信能力
に応じて符号化して圧縮する動作とをいわば並列に処理
することが可能となる。

〔発明の効果〕

以上説明したように、本発明によれば、原稿から読み
取った画データの符号化および送信データへの符号化を
交互に行う構成を採用しているため、１つの符号化回路
によって原稿から読み取った画データを符号化して圧縮
する動作と、受信側のファクシミリ装置の受信能力に応
じて符号化して圧縮した送信データを生成する動作とを
いわば並列に行うことができる。

【図面の簡単な説明】

第１図は本発明の１実施例構成図、第２図は本発明の具
体例説明図を示す。図中、１は１つの符号化回路、２、３はP/S（パラレル
／シリアル変換器）、４、５はS/P（シリアル／パラレ
ル変換器）、６は切替器、７はDMAC、８は読取部、10は
メモリ、11は伸長回路、12は回線制御部を表す。

Claims

(57)【特許請求の範囲】

【請求項１】画データを符号化および送信データに符号
化するファクシミリ符号化方式において、画データを符号化および送信データに符号化する１つの
符号化回路（１）と、画データおよび符号化したデータを格納するメモリ（1
0）とを備え、メモリ（10）から取り出した画データの所定ライン数分
を上記符号化回路（１）で符号化すること、および送信
時に上記メモリ（10）から読み出して伸長した画データ
の所定ライン数分を上記符号化回路（１）で符号化する
ことを交互に行うように構成したことを特徴とするファ
クシミリ符号化方式。