JPH04334169A - 二次元符号化装置 - Google Patents
二次元符号化装置Info
- Publication number
- JPH04334169A JPH04334169A JP10295691A JP10295691A JPH04334169A JP H04334169 A JPH04334169 A JP H04334169A JP 10295691 A JP10295691 A JP 10295691A JP 10295691 A JP10295691 A JP 10295691A JP H04334169 A JPH04334169 A JP H04334169A
- Authority
- JP
- Japan
- Prior art keywords
- line
- image data
- data
- memory
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 67
- 238000000034 method Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は二次元符号化装置に関し
、特に二値画像データの二次元符号化方式に対応する二
次元符号化装置に関する。
、特に二値画像データの二次元符号化方式に対応する二
次元符号化装置に関する。
【０００２】
【従来の技術】従来の二次元符号化装置の例を図３に示
す。
す。
【０００３】図３の従来例においては、第１および第２
の二つのラインメモリ１および２が備えられており、図
４における符号化処理時のラインメモリの動作と符号化
回路のデータ入力元を示す表に明示されているように、
先ず、第１ラインメモリ１に対して、メモリバス・イン
ターフェース４および第１バス・スイッチ５を介し、外
部より１ライン分の画像データが読込まれ、続けて第２
ラインメモリ２に対しても、メモリバス・インターフェ
ース４および第２バス・スイッチ６を介して、次のライ
ンのデータが読込まれる。その後、メモリバス・インタ
ーフェース４により外部との接続が切り離された状態に
おいて、第１ラインメモリ１からは、参照ライン・デー
タが第１バス・スイッチ５を介して符号化回路３に読込
まれ、第２ラインメモリ２からは、符号化ライン・デー
タが第２バス・スイッチ６を介して符号化回路４に読込
まれる。そして、次のラインの処理を行うために、第１
ラインメモリ１に対して、メモリバス・インターフェー
ス４および第１バス・スイッチ５を介して外部からの画
像データが読込まれて、今度は、第２ラインメモリ２か
らは、参照ライン・データが第２バス・スイッチ６を介
して符号化回路３に読込まれ、第１ラインメモリ１から
は、符号化ライン・データが第１バス・スイッチ５を介
して符号化回路４に読込まれる。なお、ラインメモリの
数を増すことにより、図３に示される二つのラインメモ
リの場合よりも、二次元符号化処理の速度が高速化され
る。
の二つのラインメモリ１および２が備えられており、図
４における符号化処理時のラインメモリの動作と符号化
回路のデータ入力元を示す表に明示されているように、
先ず、第１ラインメモリ１に対して、メモリバス・イン
ターフェース４および第１バス・スイッチ５を介し、外
部より１ライン分の画像データが読込まれ、続けて第２
ラインメモリ２に対しても、メモリバス・インターフェ
ース４および第２バス・スイッチ６を介して、次のライ
ンのデータが読込まれる。その後、メモリバス・インタ
ーフェース４により外部との接続が切り離された状態に
おいて、第１ラインメモリ１からは、参照ライン・デー
タが第１バス・スイッチ５を介して符号化回路３に読込
まれ、第２ラインメモリ２からは、符号化ライン・デー
タが第２バス・スイッチ６を介して符号化回路４に読込
まれる。そして、次のラインの処理を行うために、第１
ラインメモリ１に対して、メモリバス・インターフェー
ス４および第１バス・スイッチ５を介して外部からの画
像データが読込まれて、今度は、第２ラインメモリ２か
らは、参照ライン・データが第２バス・スイッチ６を介
して符号化回路３に読込まれ、第１ラインメモリ１から
は、符号化ライン・データが第１バス・スイッチ５を介
して符号化回路４に読込まれる。なお、ラインメモリの
数を増すことにより、図３に示される二つのラインメモ
リの場合よりも、二次元符号化処理の速度が高速化され
る。
【０００４】
【発明が解決しようとする課題】上述した従来の二次元
符号化装置においては、図３の場合には、１ライン分の
データを二次元符号化処理を行う度ごとに、必ず１回は
外部からラインメモリにデータを読込むためだけの動作
が必要となり、その間においては符号化処理を行うこと
ができず、複数のラインに対して符号化処理を行うため
には、多くの時間を要するという欠点がある。
符号化装置においては、図３の場合には、１ライン分の
データを二次元符号化処理を行う度ごとに、必ず１回は
外部からラインメモリにデータを読込むためだけの動作
が必要となり、その間においては符号化処理を行うこと
ができず、複数のラインに対して符号化処理を行うため
には、多くの時間を要するという欠点がある。
【０００５】また、ラインメモリの数を増加させると、
高速に符号狩処理を行うことが可能となるが、ラインメ
モリの数が多い分だけ内部のハードウェア構成が多岐複
雑になるという欠点がある。
高速に符号狩処理を行うことが可能となるが、ラインメ
モリの数が多い分だけ内部のハードウェア構成が多岐複
雑になるという欠点がある。
【０００６】
【課題を解決するための手段】本発明の二次元符号化装
置は、外部より入力される二値画像データに対して、二
次元符号化処理を行う二次元符号化装置において、前記
二値画像データを内部に取込むメモリバス・インターフ
ェースと、前記メモリバス・インターフェースおよび対
応するバス・スイッチを介して入力される二値画像デー
タの１ライン分のデータを、それぞれ個別に蓄積するこ
とが可能な第１および第２のラインメモリと、前記二値
画像データを、参照ラインデータまたは符号化データと
して読込み、所定の符号化画像信号を出力する符号化回
路と、前記第１および第２のラインメモリから、それぞ
れ出力される前記参照ラインデータを受けて、前記符号
化回路に伝達するマルチプレクサと、を備え、下記の手
順により、二次元符号化処理を行うことを特徴としてい
る。 （１）前記第１のラインメモリに対して、１ライン分の
画像データを読込むとともに、当該画像データを参照ラ
インデータとして、前記マルチプレクサを介して前記符
号化回路に読込む。 （２）前記第２のラインメモリに対して、当該１ライン
分の画像データを読込むとともに、同時に当該画像デー
タを符号化ラインデータとして前記符号化回路に読込む
。 （３）次いで、次ラインの処理に移行して、前記第１の
ラインメモリに対して次ラインの１ライン分の画像デー
タを読込むとともに、同時に当該画像データを符号化ラ
インデータとして前記符号化回路に読込む。 （４）前記第２のラインメモリに対して、次ラインの当
該１ライン分の画像データを読込むとともに、同時に当
該画像データを符号化ラインデータとして前記符号化回
路に読込む。 （５）以降、前記第１および第２のラインメモリの役割
を交替する形で、上記の手順を繰返して二次元符号化処
理を実行する。
置は、外部より入力される二値画像データに対して、二
次元符号化処理を行う二次元符号化装置において、前記
二値画像データを内部に取込むメモリバス・インターフ
ェースと、前記メモリバス・インターフェースおよび対
応するバス・スイッチを介して入力される二値画像デー
タの１ライン分のデータを、それぞれ個別に蓄積するこ
とが可能な第１および第２のラインメモリと、前記二値
画像データを、参照ラインデータまたは符号化データと
して読込み、所定の符号化画像信号を出力する符号化回
路と、前記第１および第２のラインメモリから、それぞ
れ出力される前記参照ラインデータを受けて、前記符号
化回路に伝達するマルチプレクサと、を備え、下記の手
順により、二次元符号化処理を行うことを特徴としてい
る。 （１）前記第１のラインメモリに対して、１ライン分の
画像データを読込むとともに、当該画像データを参照ラ
インデータとして、前記マルチプレクサを介して前記符
号化回路に読込む。 （２）前記第２のラインメモリに対して、当該１ライン
分の画像データを読込むとともに、同時に当該画像デー
タを符号化ラインデータとして前記符号化回路に読込む
。 （３）次いで、次ラインの処理に移行して、前記第１の
ラインメモリに対して次ラインの１ライン分の画像デー
タを読込むとともに、同時に当該画像データを符号化ラ
インデータとして前記符号化回路に読込む。 （４）前記第２のラインメモリに対して、次ラインの当
該１ライン分の画像データを読込むとともに、同時に当
該画像データを符号化ラインデータとして前記符号化回
路に読込む。 （５）以降、前記第１および第２のラインメモリの役割
を交替する形で、上記の手順を繰返して二次元符号化処
理を実行する。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１は本発明の一実施例を示すブロック図
である。図１に示されるように、本実施例は、第１およ
び第２ラインメモリ１および２と、符号化回路３と、メ
モリバス・インターフェース４と、第１バス・スイッチ
５と、第２バス・スイッチ６と、マルチプレクサ７とを
備えて構成される。また、図２に示されるのは、本実施
例における、符号化処理時のラインメモリの動作と符号
化回路のデータ入力元を表示する図である。
である。図１に示されるように、本実施例は、第１およ
び第２ラインメモリ１および２と、符号化回路３と、メ
モリバス・インターフェース４と、第１バス・スイッチ
５と、第２バス・スイッチ６と、マルチプレクサ７とを
備えて構成される。また、図２に示されるのは、本実施
例における、符号化処理時のラインメモリの動作と符号
化回路のデータ入力元を表示する図である。
【０００９】以下、図１および図２を参照して、本実施
例の動作について説明する。
例の動作について説明する。
【００１０】図２における符号化処理時のラインメモリ
の動作と符号化回路のデータ入力元を示す表に明示され
ているように、先ず、第１ラインメモリ１に対して、メ
モリバス・インターフェース４および第１バス・スイッ
チ５を介し、外部より１ライン分の画像データが読込ま
れる。続けて第２ラインメモリ２に対しても、メモリバ
ス・インターフェース４および第２バス・スイッチ６を
介して、同ラインの画像データが読込まれるが、同時に
、その画像データは、符号化回路３に対して、符号化ラ
インデータとして読込まれる。そして、更に、第１ライ
ンメモリ１に読込まれた画像データは、参照ラインデー
タとして、マルチプレクサ７を介して同時に符号化回路
４に読込まれ、所定の二次元符号化処理が行われる。
の動作と符号化回路のデータ入力元を示す表に明示され
ているように、先ず、第１ラインメモリ１に対して、メ
モリバス・インターフェース４および第１バス・スイッ
チ５を介し、外部より１ライン分の画像データが読込ま
れる。続けて第２ラインメモリ２に対しても、メモリバ
ス・インターフェース４および第２バス・スイッチ６を
介して、同ラインの画像データが読込まれるが、同時に
、その画像データは、符号化回路３に対して、符号化ラ
インデータとして読込まれる。そして、更に、第１ライ
ンメモリ１に読込まれた画像データは、参照ラインデー
タとして、マルチプレクサ７を介して同時に符号化回路
４に読込まれ、所定の二次元符号化処理が行われる。
【００１１】次いで、次ラインの処理が行う際には、今
度は第１ラインメモリ１に対して、メモリバス・インタ
ーフェース４および第１バス・スイッチ５を介して外部
から画像データが読込まれ、同時に、その画像データは
符号化回路４に対して符号化ラインデータとして読込ま
れる。この画像データは、第２のラインメモリ２に対し
ても、メモリバス・インターフェース４および第２バス
・スイッチ６を介して読込まれ、同時に、この画像デー
タは、参照ラインデータとして、マルチプレクサ７を介
して符号化回路３に読込まれる。
度は第１ラインメモリ１に対して、メモリバス・インタ
ーフェース４および第１バス・スイッチ５を介して外部
から画像データが読込まれ、同時に、その画像データは
符号化回路４に対して符号化ラインデータとして読込ま
れる。この画像データは、第２のラインメモリ２に対し
ても、メモリバス・インターフェース４および第２バス
・スイッチ６を介して読込まれ、同時に、この画像デー
タは、参照ラインデータとして、マルチプレクサ７を介
して符号化回路３に読込まれる。
【００１２】このように、第１ラインメモリ１および第
２ラインメモリ２においては、１ライン分の符号化処理
を終了する度ごとに、外部から画像データを読込む動作
と、参照ラインデータを符号化回路４に出力する動作と
が交互に繰返して行われ、また、符号化ラインデータを
、常に外部から符号化回路４に対して直接読込む形で二
次元符号化処理が行われる。
２ラインメモリ２においては、１ライン分の符号化処理
を終了する度ごとに、外部から画像データを読込む動作
と、参照ラインデータを符号化回路４に出力する動作と
が交互に繰返して行われ、また、符号化ラインデータを
、常に外部から符号化回路４に対して直接読込む形で二
次元符号化処理が行われる。
【００１３】
【発明の効果】以上説明したように、本発明は、少量の
ハードウェアを用いて高速にて二次元符号化処理を行う
ことができ、且つ、二次元符号化処理作用に対応して、
外部メモリのデータを読出すために必要とされる時間を
短縮することが可能てあるとともに、他の機器の外部メ
モリに対するアクセスを容易にすることができるという
効果がある。
ハードウェアを用いて高速にて二次元符号化処理を行う
ことができ、且つ、二次元符号化処理作用に対応して、
外部メモリのデータを読出すために必要とされる時間を
短縮することが可能てあるとともに、他の機器の外部メ
モリに対するアクセスを容易にすることができるという
効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明の一実施例による符号化処理時のライン
メモリの動作と符号化回路のデータ入力元を表示する図
である。
メモリの動作と符号化回路のデータ入力元を表示する図
である。
【図３】従来例の一例を示すブロック図である。
【図４】従来例による符号化処理時のラインメモリの動
作と符号化回路のデータ入力元を示す図である。
作と符号化回路のデータ入力元を示す図である。
１ 第１ラインメモリ
２ 第２ラインメモリ
３ 符号化回路
４ メモリバス・インターフェース５ 第
１バス・スイッチ ６ 第２バス・スィッチ ７ マルチプレクサ
１バス・スイッチ ６ 第２バス・スィッチ ７ マルチプレクサ
Claims (1)
- 【請求項１】 外部より入力される二値画像データに
対して、二次元符号化処理を行う二次元符号化装置にお
いて、前記二値画像データを内部に取込むメモリバス・
インターフェースと、前記メモリバス・インターフェー
スおよび対応するバス・スイッチを介して入力される二
値画像データの１ライン分のデータを、それぞれ個別に
蓄積することが可能な第１および第２のラインメモリと
、前記二値画像データを、参照ラインデータまたは符号
化データとして読込み、所定の符号化画像信号を出力す
る符号化回路と、前記第１および第２のラインメモリか
ら、それぞれ出力される前記参照ラインデータを受けて
、前記符号化回路に伝達するマルチプレクサと、を備え
、下記の手順により、二次元符号化処理を行うことを特
徴とする二次元符号化装置。 （１）前記第１のラインメモリに対して、１ライン分の
画像データを読込むとともに、当該画像データを参照ラ
インデータとして、前記マルチプレクサを介して前記符
号化回路に読込む。 （２）前記第２のラインメモリに対して、当該１ライン
分の画像データを読込むとともに、同時に当該画像デー
タを符号化ラインデータとして前記符号化回路に読込む
。 （３）次いで、次ラインの処理に移行して、前記第１の
ラインメモリに対して次ラインの１ライン分の画像デー
タを読込むとともに、同時に当該画像データを符号化ラ
インデータとして前記符号化回路に読込む。 （４）前記第２のラインメモリに対して、次ラインの当
該１ライン分の画像データを読込むとともに、同時に当
該画像データを符号化ラインデータとして前記符号化回
路に読込む。 （５）以降、前記第１および第２のラインメモリの役割
を交替する形で、上記の手順を繰返して二次元符号化処
理を実行する。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10295691A JPH04334169A (ja) | 1991-05-09 | 1991-05-09 | 二次元符号化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10295691A JPH04334169A (ja) | 1991-05-09 | 1991-05-09 | 二次元符号化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04334169A true JPH04334169A (ja) | 1992-11-20 |
Family
ID=14341255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10295691A Pending JPH04334169A (ja) | 1991-05-09 | 1991-05-09 | 二次元符号化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04334169A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5980063A (ja) * | 1982-10-30 | 1984-05-09 | Nec Corp | フアクシミリの符号化回路 |
-
1991
- 1991-05-09 JP JP10295691A patent/JPH04334169A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5980063A (ja) * | 1982-10-30 | 1984-05-09 | Nec Corp | フアクシミリの符号化回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4942470A (en) | Real time processor for video signals | |
| JPS6338913B2 (ja) | ||
| JPH01198868A (ja) | ファクシミリ復号化回路 | |
| JPH04334169A (ja) | 二次元符号化装置 | |
| JP2738136B2 (ja) | ブロック化装置 | |
| JPS60140979A (ja) | 画信号符号化および復号化の並列処理装置 | |
| JPS6039988A (ja) | 画像信号変換装置 | |
| US5479165A (en) | Two-dimensional coding apparatus | |
| JP2000013787A (ja) | 画像処理装置 | |
| SU1434456A1 (ru) | Способ формировани объемных изображений и устройство визуализации объемных изображений | |
| JPH0541807A (ja) | 二次元復号化装置 | |
| JPS63149768A (ja) | 画情報処理装置 | |
| JP2532422B2 (ja) | 符号化装置 | |
| JPH04258084A (ja) | 符号則変換装置 | |
| JPS6145370A (ja) | デ−タ処理装置におけるバツフアメモリ装置 | |
| JPH01240076A (ja) | ファクシミリ装置の符号化処理装置 | |
| JPS6058628B2 (ja) | フアクシミリ信号符号化方式 | |
| JPS62268271A (ja) | 符号化回路 | |
| JPS6361559A (ja) | 画像符号化回路 | |
| JPH02306725A (ja) | コード変換方法及びその装置 | |
| JPS62180674A (ja) | フアクシミリ信号復号装置 | |
| JPH02228735A (ja) | パイプライン回路 | |
| JPS62147862A (ja) | 画像復号器 | |
| JPS60149262A (ja) | 画像信号の符号化装置 | |
| JPS6275876A (ja) | 画像デ−タ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970121 |