JP2000013787A - 画像処理装置 - Google Patents

画像処理装置

Info

Publication number
JP2000013787A
JP2000013787A JP17423198A JP17423198A JP2000013787A JP 2000013787 A JP2000013787 A JP 2000013787A JP 17423198 A JP17423198 A JP 17423198A JP 17423198 A JP17423198 A JP 17423198A JP 2000013787 A JP2000013787 A JP 2000013787A
Authority
JP
Japan
Prior art keywords
video input
encoding
data
external memory
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17423198A
Other languages
English (en)
Inventor
Kiyoshi Okamoto
潔 岡本
Takayuki Morishige
孝行 森重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP17423198A priority Critical patent/JP2000013787A/ja
Publication of JP2000013787A publication Critical patent/JP2000013787A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

(57)【要約】 【課題】 ラスタ順序の入力画像データをブロック単位
のデータに変換し、符号化を行う装置において、ラスタ
−ブロック変換に必要な膨大なフレームメモリの容量を
削減する、又はビデオ入力開始から符号化開始までの遅
延を削減する。 【解決手段】 ビデオ入力のライン数を数えるカウンタ
1002を設け、又、このカウンタを参照するコントロ
ーラ部1004を設け、カウンタを参照して1行のブロ
ックを形成するために必要なラインが入力される度に検
知し、即時符号化を開始することによりビデオ入力開始
から符号化開始までの遅延を削減する、又は、不要なフ
レームメモリ領域を解放し、それらのフレームメモリ領
域を再利用することによりビデオ入力データに必要なメ
モリ容量を削減する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、画像符号化におけ
るラスタデータからブロックデータへの変換を、少ない
外部メモリ、又は、少ない符号化遅延で行うものであ
る。例えば、DVD録再器、電子動画カメラに用いるこ
とが可能である。
【0002】
【従来の技術】近年、マルチメディア分野では、より多
い画像処理、画像符号化機能を集積化した回路、システ
ムの要求が高まっている。それに伴い、それらの機能を
実現する回路の小規模化が益々重要になってきた。画像
符号化処理の基本フローとしてラスタ順序の画像入力デ
ータをブロックデータに変換し、ブロック単位で符号化
を行うことがある。
【0003】従来の技術では、例えば、ラスタ順序の入
力画像データを1フレーム分を完全に入力してから、そ
のフレームをブロックに分割して符号化していた。つま
り、最低限、入力フレーム用のメモリ領域と、符号化す
るフレーム用のメモリ領域とを必要としていた。
【0004】
【発明が解決しようとする課題】よって、上記の従来方
式は、フレームメモリ領域が大きく、画像符号化システ
ムの小規模化、コスト削減を実現することにあたって課
題であった。
【0005】本発明の目的は、ラスタ順序で入力された
画像データをブロック単位で符号化する際、従来の技術
で課題であったフレームメモリ領域を削減する回路を提
供することにある。
【0006】
【課題を解決するための手段】上記課題を解決するた
め、本発明では、ラスタ順序で入力されたビデオ信号を
N×N画素のブロック単位で符号化を行うにあたって、
ビデオ入力を数えるカウンタを設け、又、このカウンタ
を参照するコントローラ部を設け、Nラインが入力され
る度にカウンタを参照して検知し、即時1行のブロック
分の符号化を開始することにより、ビデオ入力データに
必要な記憶装置の容量、又は、ビデオ入力開始から符号
化開始までの遅延を削減することが可能である。
【0007】
【発明の実施の形態】(実施の形態1)以下、図1、
3、4、5に基づき本発明の実施の形態1の動作を説明
する。まず、図3と図4に基づいてラスタ−ブロック変
換を要するフレームメモリ制御についてその概念を先に
説明する。
【0008】図3は、ラスタ順序の画像データをブロッ
ク単位に分割した図を示す。図3において、1005は
ビデオ入力信号であり、3001は第1フィールド信号
であり、3002は第2フィールド信号である。フィー
ルド信号3001は9つのブロックからなり、それらの
ブロックをブロック0〜ブロック8と名付ける。ブロッ
ク0〜ブロック8は81個の画素からなり、それらの画
素をa0〜a80と名付ける。それぞれのブロックは9
つの画素からなる。同じく、フィールド信号3002は
9つのブロックからなり、それらのブロックをブロック
9〜17と名付ける。ブロック9〜ブロック17は81
個の画素からなり、それらの画素をb0〜b80と名付
ける。それぞれのブロックは9つの画素からなる。又、
フィールド信号3001とフィールド信号3002のそ
れぞれは9本の走査線からなり、それらの走査線のカウ
ントをラインカウントと名付ける。
【0009】図4は、本発明の画像入出力のタイミング
をフィールド単位で示す。図4において、4001は第
1フィールド入力であり、4002は第2フィールド入
力であり、4003は符号化フレーム出力である。第1
フィールド入力4001として画像フレームの第1フィ
ールドが順次入力され、それらをフレーム1フィールド
1、フレーム2フィールド1、フレーム3フィールド
1、...と名付ける。第2フィールド入力4002と
して画像フレームの第2フィールドが順次入力され、そ
れらをフレーム1フィールド2、フレーム2フィールド
2、フレーム3フィールド2、...と名付ける。又、
符号化フレーム出力4003は画像シーケンスの第1フ
レームから順次符号化したものからなり、符号化フレー
ム1、符号化フレーム2、符号化フレーム3、...と
名付ける。
【0010】1つのフレーム内の観点からラスタ−ブロ
ック変換を要する符号化方式の特徴を説明すると、ラス
タ順序とブロック順序とが異なっており、かつ、ブロッ
クは2つのフィールドをまたがる。図3を用いて説明す
るとビデオ入力信号1005はラスタ順序で第1フィー
ルド、第2フィールドの順序で入力され、更に細かく説
明すると、ビデオ入力信号1005はa0〜a80、b
0〜b80の順序、すなわち、それぞれのフィールドで
ライン0からライン8の順序で入力される。又、符号化
処理では、各フィールドから1つのブロックを用いて、
ブロック0とブロック9、ブロック1とブロック10、
ブロック2とブロック11、...ブロック8とブロッ
ク17の組み合わせで符号化するブロックを形成する。
【0011】又、複数フレームのシーケンスの観点から
ラスタ−ブロック変換を要する符号化方式の特徴を説明
すると、第1フレームの第1フィールド全体と第2フィ
ールドの3ライン分とが入力されていれば、第1フレー
ムの符号化を開始することが可能である。又、その時点
から第1フィールドのデータが随時符号化され、随時不
要となり、第1フィールド入力4001のメモリ領域が
随時解放される。したがって、第2フレームの第1フィ
ールドのデータを第1フィールドのメモリに格納するこ
とが可能である。つまり、符号化対象のデータが揃う度
に、即時符号化することにより、データの保持期間を短
縮し、必要なフレームメモリ領域を削減することが可能
である。以上の動作を繰り返すことにより、フレーム
1、フレーム2、フレーム3、...を順次入力し、実
時間で符号化フレーム1、符号化フレーム2、符号化フ
レーム3、...を順次出力することが可能である。
【0012】次に、図1と図5を用いて本発明の実施の
形態1を説明する。図1は、本発明の実施の形態1の画
像処理装置の構成を示す図である。図1において、10
00は符号化装置であり、1001は外部メモリインタ
フェースであり、1002はラインカウンタであり、1
003は符号化部であり、1004はコントローラ部で
あり、1005はビデオ入力信号であり、1006は外
部メモリ入力信号であり、1007は外部メモリ出力信
号であり、1008はインクリメント信号であり、10
09はラインカウントであり、1010はデータ取り込
み開始信号であり、1011は符号化開始信号であり、
1012はコード出力であり、1100は外部メモリで
ある。
【0013】図5は、本発明の実施の形態1の1フィー
ルド内の画像入出力タイミングを示す。同図は本発明の
装置に1つのフレームの第2フィールド入力時の動作を
示すタイミングチャートである。1005はビデオ入力
信号であり、ビデオ入力信号1005は第2フィールド
のデータのb0〜b80の符号化装置1000への入力
を示す。1009はラインカウントであり、ラインカウ
ント1009はビデオ入力信号1005の1フィールド
中0〜8ラインまでのカウントを示す。1010はデー
タ取り込み開始信号であり、コントローラ部1004は
データ取り込み開始信号1010を発生することにより
外部メモリインタフェース1001から外部メモリ11
00へのデータ転送に起動をかける。1007は外部メ
モリ出力信号であり、外部メモリ出力信号1007は外
部メモリ1100から外部メモリインタフェース100
1へ転送される。1011は符号化開始信号であり、コ
ントローラ部1004は符号化開始信号1011を発生
することにより符号化部1003に起動をかける。10
12はコード出力であり、コード出力1012は符号化
部1003から出力される。
【0014】ビデオ入力信号1005は外部メモリイン
タフェース1001に随時入力され、コントローラ部1
004が外部メモリインタフェース1001にデータ取
り込み開始信号1010を随時発行することにより、ビ
デオ入力信号1005は外部メモリ入力信号1006と
して外部メモリ1100へ転送される。又、外部メモリ
入力信号1006が1ライン分発生する度に外部メモリ
インタフェース1001はインクリメント信号1008
を発生し、ラインカウンタ1002の値であるラインカ
ウント1009がインクリメントされる。例えば、ビデ
オ入力信号1005のb0〜b8が入力された後、ライ
ンカウント1009は0から1へ変化し、b9〜b17
が入力された後、ラインカウント1009は1から2へ
変化する。よって、ラインカウントは1フィールド中0
から8までインクリメントされていく。図5では、第2
フィールドの入力を示すものであり、事前に第1フィー
ルドのデータが全て入力されている。よって、第2フィ
ールドの1行のブロックが入力された時点で、第1フィ
ールドと第2フィールドのデータが揃うことになり、ブ
ロックデータの符号化が可能になる。コントローラ部1
004はラインカウント1009を参照し、3ライン
毎、つまり第1フィールドと第2フィールドを含む1行
のブロックが外部メモリ1100内に揃う毎にデータ取
り込み開始信号1010を外部メモリインタフェース1
001に発行し、外部メモリインタフェース1001は
1行のブロックを外部メモリ出力信号1007として取
り込む。つまり、ブロック0、1、2のデータ、ブロッ
ク3、4、5のデータ、ブロック6、7、8のデータが
揃う度に入力される。外部メモリインタフェース100
1が取り込んだ1行のブロックは符号化部1003に転
送され、それぞれのブロックの符号化が開始される。コ
ントローラ部1004は符号化部1003内に1行のブ
ロックが揃う度に符号化開始信号1011を発生し、符
号化部1003が符号化を開始し、例えばブロック0、
1、2の符号がコード出力1012として発生する。
【0015】図5に示す動作を実行することにより、第
1フレームの第1フィールド全体と第2フィールドの3
ライン分とが揃った直後に符号化を開始することが可能
になり、図4に示すシーケンスが可能になり、少ないフ
レームメモリ領域で符号化処理が可能になる。
【0016】(実施の形態2)以下、図2、3、4、6
に基づき本発明の実施の形態2の動作を説明する。ラス
タ−ブロック変換を要するフレームメモリ制御の概念
は、図3、4に示すとおり、実施の形態1と同様であ
る。
【0017】図2と図6を用いて本発明の実施の形態2
を説明する。図2は、本発明の実施の形態2の画像処理
装置の構成を示す図である。図2において、2000は
符号化装置であり、1001は外部メモリインタフェー
スであり、1002はラインカウンタであり、2001
はラインカウンタであり、2002は比較器であり、1
003は符号化部であり、1004はコントローラ部で
あり、1005はビデオ入力信号であり、1006は外
部メモリ入力信号であり、1007は外部メモリ出力信
号であり、1008はインクリメント信号であり、10
09はラインカウントであり、2003はラインカウン
トであり、2004は起動信号であり、2005はデー
タ取り込み開始信号であり、2006は符号化開始信号
であり、2007はインクリメント信号であり、101
2はコード出力であり、1100は外部メモリである。
【0018】図6は、本発明の実施の形態2の1フィー
ルド内の画像入出力タイミングを示す。同図は本発明の
装置に1つのフレームの第2フィールド入力時の動作を
示すタイミングチャートであり、1005はビデオ入力
信号であり、ビデオ入力信号1005は第2フィールド
のデータのb0〜b80の符号化装置2000への入力
を示す。1009はラインカウントであり、ラインカウ
ント1009はビデオ入力信号1005の1フィールド
中0〜8ラインまでのカウントを示す。2003はライ
ンカウントであり、ラインカウント2003はビデオ入
力信号1005が3ライン分入力される度にインクリメ
ント信号2007により3づつインクリメントされる。
2004は起動信号であり、起動信号2004はコント
ローラ部1004から比較器2002へ発行される。2
005はデータ取り込み開始信号であり、比較器200
2はデータ取り込み開始信号2005を発生することに
より外部メモリインタフェース1001から外部メモリ
1100へのデータ転送に起動をかける。1007は外
部メモリ出力信号であり、外部メモリ出力信号1007
は外部メモリ1100から外部メモリインタフェース1
001へ転送される。2006は符号化開始信号であ
り、比較器2002は符号化開始信号2002を発生す
ることにより符号化部1003に起動をかける。101
2はコード出力であり、コード出力1012は符号化部
1003から出力される。
【0019】ビデオ入力信号1005は外部メモリイン
タフェース1001に随時入力され、比較器2002が
外部メモリインタフェース1001にデータ取り込み開
始信号2005を随時発行することにより、ビデオ入力
信号1005は外部メモリ入力信号1006として外部
メモリ1100へ転送される。又、外部メモリ入力信号
1006が1ライン分発生する度に外部メモリインタフ
ェース1001はインクリメント信号1008を発生
し、ラインカウンタ1002の値であるラインカウント
1009がインクリメントされる。例えば、ビデオ入力
信号1005のb0〜b8が入力された後、ラインカウ
ント1009は0から1へ変化し、b9〜b17が入力
された後、ラインカウント1009は1から2へ変化す
る。よって、ラインカウントは1フィールド中0から8
までインクリメントされていく。図6は第2フィールド
の入力を示すものであり、事前に第1フィールドのデー
タが全て入力されている。よって、第2フィールドの1
行のブロックが入力された時点で、第1フィールドと第
2フィールドのデータが揃うことになり、ブロックデー
タの符号化が可能になる。コントローラ部1004は1
行のブロックのデータが揃う前の任意の時点で比較器2
002へ起動信号2004を発行する。比較器2002
は起動信号2004を受けた場合、ラインカウント10
09とラインカウント2003とを比較し、2つの値が
一致した時点でデータ取り込み開始信号2005と符号
化開始信号2006とを発行する。つまりラインカウン
ト1009の値とラインカウント2003の値とが一致
することは3ライン分のデータが揃ったことを意味し、
その時点でブロックデータの取り込み、ブロックデータ
の符号化を開始する。ただし、同時に発行されたデータ
取り込み開始信号2005と符号化開始信号2006と
は同じブロックデータに適用されるのではなく、ある時
点で発行されたデータ取り込み開始信号2005によっ
て入力されたブロックは、その次に発行される符号化開
始信号2006によって符号化される。
【0020】図6に示す動作を実行することにより、実
施の形態1と同様に第1フレームの第1フィールド全体
と第2フィールドの3ライン分とが揃った直後に符号化
を開始することが可能になり、図4に示すシーケンスが
可能になり、少ないフレームメモリ領域で符号化処理が
可能になる。そして、データ取り込み開始信号2005
と符号化開始信号2006とを発行するタイミングの判
断に伴う処理を比較器2002で行うことにより、コン
トローラ部1004の処理量が削減される。
【0021】なお、符号化の単位であるブロックの大き
さは、N×N(Nは整数)である。上記実施の形態1、
2ではNが3であったが、例えば8でも16でもよい。
【0022】
【発明の効果】以上述べたように、入力されたラインの
カウンタを設け、コントローラ部からのラインカウンタ
の参照を可能にすることにより、ブロックデータが揃う
度に即時に符号化することが可能になり、データが随時
符号化され、不要となったフレームメモリの領域が随時
解放され、少ないフレームメモリでラスタ−ブロック変
換を要する符号化方式を実現することが可能である。更
に、ブロックデータが揃うタイミングを検知する比較器
を設けることにより、コントローラ部の処理量が削減さ
れる利点もある。
【0023】上記の工夫を用いることにより大幅な小規
模化が可能になり、又、処理の効率化が可能になり本発
明の実用的効果は大きい。
【図面の簡単な説明】
【図1】本発明の実施の形態1の画像処理装置の構成図
である。
【図2】本発明の実施の形態2の画像処理装置の構成図
である。
【図3】ラスタ順序の画像データをブロック単位に分割
した図である。
【図4】本発明の画像入出力のタイミングをフィールド
単位で示す図である。
【図5】本発明の実施の形態1の1フィールド内の画像
入出力のタイミングチャートである。
【図6】本発明の実施の形態2の1フィールド内の画像
入出力のタイミングチャートである。
【符号の説明】 1000 符号化装置 1001 外部メモリインタフェース 1002 ラインカウンタ 1003 符号化部 1004 コントローラ部 1005 ビデオ入力信号 1006 外部メモリ入力信号 1007 外部メモリ出力信号 1008 インクリメント信号 1009 ラインカウント 1010 データ取り込み開始信号 1011 符号化開始信号 1012 コード出力 2000 符号化装置 2001 ラインカウンタ 2002 比較器 2003 ラインカウント 2004 起動信号 2005 データ取り込み開始信号 2006 符号化開始信号 2007 インクリメント信号 3001 第1フィールド信号 3002 第2フィールド信号 4001 第1フィールド入力 4002 第2フィールド入力 4003 符号化フレーム出力

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 ラスタ順序で入力されたビデオ信号をN
    ×N(Nは整数)のブロック単位で画素の符号化を行う
    画像処理装置であって、 ビデオ入力データをラスタスキャン順序で外部メモリへ
    書き込み、かつビデオ入力データをブロック単位で前記
    外部メモリから読み出すための外部メモリインタフェー
    スと、 前記外部メモリから読み出されたビデオ入力データをブ
    ロック単位で受け取り符号データに符号化するための符
    号化部と、 ビデオ入力データを数えるためのカウンタと、 前記外部メモリからのブロック単位のビデオ入力データ
    の読み出しの起動、符号化の起動、前記カウンタのカウ
    ント値の参照を行うためのコントローラ部とを有し、 Nライン分のビデオ入力データが揃うと1行分のブロッ
    クが形成されることを利用し、前記コントローラ部は、
    前記カウンタを参照しNラインが入力された状態を検知
    し、即時符号化を開始することにより、ビデオ入力デー
    タが占有する外部メモリ領域を即時解放し、ビデオ入力
    データに必要なメモリ容量を削減し、又は、ビデオ入力
    開始から符号化開始までの遅延を削減することを特徴と
    する画像処理装置。
  2. 【請求項2】 請求項1記載の画像処理装置において、 前記カウンタの値を参照しNライン分のビデオ入力デー
    タが前記外部メモリに入力されるまでブロック単位のビ
    デオ入力データの読み込み動作を自動的に待機させるた
    めの手段を設け、前記コントローラ部の処理負担を減ら
    すことを特徴とする画像処理装置。
JP17423198A 1998-06-22 1998-06-22 画像処理装置 Pending JP2000013787A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17423198A JP2000013787A (ja) 1998-06-22 1998-06-22 画像処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17423198A JP2000013787A (ja) 1998-06-22 1998-06-22 画像処理装置

Publications (1)

Publication Number Publication Date
JP2000013787A true JP2000013787A (ja) 2000-01-14

Family

ID=15975022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17423198A Pending JP2000013787A (ja) 1998-06-22 1998-06-22 画像処理装置

Country Status (1)

Country Link
JP (1) JP2000013787A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110730364A (zh) * 2019-10-14 2020-01-24 广州微算互联信息技术有限公司 一种云手机数据传输方法、装置及存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110730364A (zh) * 2019-10-14 2020-01-24 广州微算互联信息技术有限公司 一种云手机数据传输方法、装置及存储介质
CN110730364B (zh) * 2019-10-14 2021-08-31 广州微算互联信息技术有限公司 一种云手机数据传输方法、装置及存储介质

Similar Documents

Publication Publication Date Title
JP2611637B2 (ja) 画像圧縮伸長装置
JPH01198868A (ja) ファクシミリ復号化回路
JPH088647B2 (ja) ランレングス符号化法および装置
JPH10341456A (ja) 画像処理装置およびその方法
JP2000013787A (ja) 画像処理装置
US20040109679A1 (en) Method and apparatus for writing data by calculating addresses, and digital camera utilizing the same
JPS6338152B2 (ja)
JPH10136380A (ja) 動画像符号化装置、および方法
JP2933029B2 (ja) デジタル信号符号化/復号化回路
JP2002077637A (ja) 画像符号化装置及び画像符号化方法
JPS6333350B2 (ja)
JP3270665B2 (ja) 符号化/復号化装置及び方法
KR960013647B1 (ko) 영상복호기에서의 데이타 병렬처리장치
JP2532422B2 (ja) 符号化装置
JPH0535587A (ja) メモリ制御装置
JPH04334169A (ja) 二次元符号化装置
JP3227237B2 (ja) 符号化装置
JPH0152955B2 (ja)
JP2001094793A (ja) ディジタル複写装置における電子ソート制御方法
JPS63149768A (ja) 画情報処理装置
JPH05307598A (ja) 画像処理装置
JPH0937046A (ja) ファクシミリ装置
JPS6384269A (ja) 圧縮コ−ド復号装置
JPH0255424A (ja) 符号化装置
JPS62147862A (ja) 画像復号器

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030408