JPH0937046A - ファクシミリ装置 - Google Patents
ファクシミリ装置Info
- Publication number
- JPH0937046A JPH0937046A JP18738895A JP18738895A JPH0937046A JP H0937046 A JPH0937046 A JP H0937046A JP 18738895 A JP18738895 A JP 18738895A JP 18738895 A JP18738895 A JP 18738895A JP H0937046 A JPH0937046 A JP H0937046A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- image data
- data
- magnification
- scaling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storing Facsimile Image Data (AREA)
- Editing Of Facsimile Originals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
Abstract
(57)【要約】
【課題】 変倍処理及び符号化処理を並行して動作させ
る場合、装置の回路規模が大きくなる 【解決手段】 所定の倍率に従って倍率演算を行ない、
画像データを変倍処理する変倍処理部と、データ変換処
理として画像データを符号化する符号化処理部が、これ
らの変倍処理及びデータ変換処理に係る画像データのハ
ンドリングを制御するメモリーコントロール部を共用
し、時分割にて使用する。これにより、簡易な回路構成
で複数の画像処理の動作制御を行なう。
る場合、装置の回路規模が大きくなる 【解決手段】 所定の倍率に従って倍率演算を行ない、
画像データを変倍処理する変倍処理部と、データ変換処
理として画像データを符号化する符号化処理部が、これ
らの変倍処理及びデータ変換処理に係る画像データのハ
ンドリングを制御するメモリーコントロール部を共用
し、時分割にて使用する。これにより、簡易な回路構成
で複数の画像処理の動作制御を行なう。
Description
【０００１】
【発明の属する技術分野】本発明は、画像データを変倍
したり、符号化・復号化するファクシミリ装置に関する
ものである。
したり、符号化・復号化するファクシミリ装置に関する
ものである。
【０００２】
【従来の技術】従来より、ファクシミリ装置等において
は、原稿の読み取り装置で読み取られた画像データに２
値化処理等を施し、印字装置で記録紙に印字を行なった
り、あるいは、符号化装置により符号化を行ない、それ
を相手装置に送信している。また、相手装機より受信し
た符号化データの復号化を行ない、印字装置で記録紙に
受信文書の記録を行なっている。
は、原稿の読み取り装置で読み取られた画像データに２
値化処理等を施し、印字装置で記録紙に印字を行なった
り、あるいは、符号化装置により符号化を行ない、それ
を相手装置に送信している。また、相手装機より受信し
た符号化データの復号化を行ない、印字装置で記録紙に
受信文書の記録を行なっている。
【０００３】そして、原稿読み取り装置の解像度と印字
装置の解像度の違い、あるいは、送信機側と受信機側の
解像度の違いがあり、変倍処理として、画像データを変
倍して、適切な解像度で印字する必要があるので、任意
の倍率に対応できる演算回路を用意して、制御信号を発
生させている。また、ファクシミリ装置では、原稿の読
み取り画像、あるいは、ＣＧＲＯＭ等のメモリー内の画
像データの符号化を行なう手段を有している。
装置の解像度の違い、あるいは、送信機側と受信機側の
解像度の違いがあり、変倍処理として、画像データを変
倍して、適切な解像度で印字する必要があるので、任意
の倍率に対応できる演算回路を用意して、制御信号を発
生させている。また、ファクシミリ装置では、原稿の読
み取り画像、あるいは、ＣＧＲＯＭ等のメモリー内の画
像データの符号化を行なう手段を有している。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の装置では、変倍処理及び符号化手段を並行して動作
させる場合、メモリーとの画像データのハンドリングを
行なうメモリーコントロール手段（以下、これをＤＭＡ
Ｃという）を個々に有しているため、装置の回路規模が
大きくなり、システム全体の構成が複雑になるという問
題がある。
来の装置では、変倍処理及び符号化手段を並行して動作
させる場合、メモリーとの画像データのハンドリングを
行なうメモリーコントロール手段（以下、これをＤＭＡ
Ｃという）を個々に有しているため、装置の回路規模が
大きくなり、システム全体の構成が複雑になるという問
題がある。
【０００５】本発明は、上述の課題に鑑みてなされたも
ので、その目的とするところは、簡易な回路構成で複数
の動作制御を行なうことができるファクシミリ装置を提
供することである。
ので、その目的とするところは、簡易な回路構成で複数
の動作制御を行なうことができるファクシミリ装置を提
供することである。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、原稿を読み取ったり、あるいはメモリー
より取り込んで得た画像データを相手装置へ送信するフ
ァクシミリ装置において、前記画像データを変倍処理す
るための倍率を設定する手段と、前記設定された倍率に
従って倍率演算を行ない、前記画像データの変倍処理を
行なう手段と、前記画像データのデータ変換処理を行な
う手段と、前記メモリーにおける、前記変倍処理及びデ
ータ変換処理に係る画像データのハンドリングを制御す
るメモリー制御手段とを備え、前記メモリー制御手段
は、前記変倍処理と前記データ変換処理にて時分割で共
用される。
め、本発明は、原稿を読み取ったり、あるいはメモリー
より取り込んで得た画像データを相手装置へ送信するフ
ァクシミリ装置において、前記画像データを変倍処理す
るための倍率を設定する手段と、前記設定された倍率に
従って倍率演算を行ない、前記画像データの変倍処理を
行なう手段と、前記画像データのデータ変換処理を行な
う手段と、前記メモリーにおける、前記変倍処理及びデ
ータ変換処理に係る画像データのハンドリングを制御す
るメモリー制御手段とを備え、前記メモリー制御手段
は、前記変倍処理と前記データ変換処理にて時分割で共
用される。
【０００７】
【発明の実施の形態】以下、添付図面を参照して、本発
明の実施の形態を詳細に説明する。
明の実施の形態を詳細に説明する。
【０００８】図１は、本発明の実施の形態に係るファク
シミリ装置の構成を示すブロック図である。同図におい
て、符号１は、本装置全体の動作の制御を行なう制御
部、２は、本装置の同期信号を発生する同期信号発生
部、３は、制御部１より指示された倍率に従って変倍を
行なうための制御信号を発生する変倍処理部である。
シミリ装置の構成を示すブロック図である。同図におい
て、符号１は、本装置全体の動作の制御を行なう制御
部、２は、本装置の同期信号を発生する同期信号発生
部、３は、制御部１より指示された倍率に従って変倍を
行なうための制御信号を発生する変倍処理部である。
【０００９】また、５は、メモリー７に蓄積された画像
データを取り込み、Ｐ／Ｓ（パラレル／シリアル）変換
を行なって出力するメモリーコントロール部（ＤＭＡ
Ｃ）、６は、画像データの２値化、あるいはＳ／Ｐ（シ
リアル／パラレル）変換等を行なう画像処理部、７は、
画像データを蓄えておくためのメモリー、８は、例え
ば、ＭＭＲ，ＭＨ等の符号化方法により画像データの符
号化処理及び不定長コードデータをパラレルデータに変
換する符号化処理部である。
データを取り込み、Ｐ／Ｓ（パラレル／シリアル）変換
を行なって出力するメモリーコントロール部（ＤＭＡ
Ｃ）、６は、画像データの２値化、あるいはＳ／Ｐ（シ
リアル／パラレル）変換等を行なう画像処理部、７は、
画像データを蓄えておくためのメモリー、８は、例え
ば、ＭＭＲ，ＭＨ等の符号化方法により画像データの符
号化処理及び不定長コードデータをパラレルデータに変
換する符号化処理部である。
【００１０】図２は、図１に示す変倍処理部３の具体的
な回路例を表わすブロック図である。同図に示す変倍処
理部は、画像データの副走査方向の変倍が行なえるよう
になっており、また、図３のタイムチャートに示すよう
に、クロックＣＬＫ及びライン同期信号ＳＨに同期して
動作を行なう。すなわち、ライン同期信号ＳＨの立ち下
がりがラインの先頭に対応する。
な回路例を表わすブロック図である。同図に示す変倍処
理部は、画像データの副走査方向の変倍が行なえるよう
になっており、また、図３のタイムチャートに示すよう
に、クロックＣＬＫ及びライン同期信号ＳＨに同期して
動作を行なう。すなわち、ライン同期信号ＳＨの立ち下
がりがラインの先頭に対応する。
【００１１】図２において、３−１は、制御部１より設
定された倍率をラッチするためのラッチ回路、３−２
は、ラッチ回路３−１の出力に従って倍率の演算をする
演算回路、３−３は、演算回路３−２の出力を入力し
て、クロックＣＬＫ及びライン同期信号ＳＨに同期して
入力したデータを出力するレジスタ、そして、３−４
は、演算回路３−２の出力より変倍のための制御信号を
発生する変倍制御信号発生部である。
定された倍率をラッチするためのラッチ回路、３−２
は、ラッチ回路３−１の出力に従って倍率の演算をする
演算回路、３−３は、演算回路３−２の出力を入力し
て、クロックＣＬＫ及びライン同期信号ＳＨに同期して
入力したデータを出力するレジスタ、そして、３−４
は、演算回路３−２の出力より変倍のための制御信号を
発生する変倍制御信号発生部である。
【００１２】ここに示す例では、上述のように副走査方
向の変倍制御を行なっているため、動作はライン同期信
号ＳＨに同期して行なわれる。つまり、レジスタ３−３
は、ライン同期信号ＳＨが論理「１」のときにのみ、ク
ロックＣＬＫに同期して動作する。
向の変倍制御を行なっているため、動作はライン同期信
号ＳＨに同期して行なわれる。つまり、レジスタ３−３
は、ライン同期信号ＳＨが論理「１」のときにのみ、ク
ロックＣＬＫに同期して動作する。
【００１３】図４は、図１のＤＭＡＣ５の概要構成を表
わすブロック図である。同図に示すように、ＤＭＡＣ５
は、メモリー７に対して画像データの要求信号ＲＱを出
力し、また、メモリー７からのＡＣＫ信号によりＲＱ信
号を発生する回路、メモリー７からのＡＣＫ信号により
画像データをラッチするラッチ回路、画像データのＰ／
Ｓ変換を行ない、シリアル画像データを出力するＰ／Ｓ
変換回路、制御部１からメモリーのアドレス、画像デー
タサイズ等をセットするレジスタ等（いずれも不図示）
にて構成されている。
わすブロック図である。同図に示すように、ＤＭＡＣ５
は、メモリー７に対して画像データの要求信号ＲＱを出
力し、また、メモリー７からのＡＣＫ信号によりＲＱ信
号を発生する回路、メモリー７からのＡＣＫ信号により
画像データをラッチするラッチ回路、画像データのＰ／
Ｓ変換を行ない、シリアル画像データを出力するＰ／Ｓ
変換回路、制御部１からメモリーのアドレス、画像デー
タサイズ等をセットするレジスタ等（いずれも不図示）
にて構成されている。
【００１４】図５は、図１の画像処理部６の回路構成例
を表わすブロック図である。同図に示す画像処理部で
は、固定しきい値による単純２値化処理及びＳ／Ｐ変換
を行なって出力する。図５において、６−１は、制御部
１より設定された２値化のしきい値信号をラッチするた
めのラッチ回路、６−２は、このしきい値信号及び画像
データの比較を行なって２値化データを出力する比較
器、そして、６−３は、入力したデータにＳ／Ｐ変換を
施す回路である。
を表わすブロック図である。同図に示す画像処理部で
は、固定しきい値による単純２値化処理及びＳ／Ｐ変換
を行なって出力する。図５において、６−１は、制御部
１より設定された２値化のしきい値信号をラッチするた
めのラッチ回路、６−２は、このしきい値信号及び画像
データの比較を行なって２値化データを出力する比較
器、そして、６−３は、入力したデータにＳ／Ｐ変換を
施す回路である。
【００１５】次に、本実施の形態に係るファクシミリ装
置の動作を説明する。
置の動作を説明する。
【００１６】図６は、本実施の形態に係るファクシミリ
装置の動作手順を示すフローチャートである。ここで、
セレクト信号ＳＥＬが「０」の場合、変倍処理部３が動
作し、符号化処理部８は動作を停止している。この場
合、制御部１は、ＤＭＡＣ５に生画像データが格納され
ているメモリー７のアドレス、処理すべき画像データの
サイズ、変倍された画像データを格納するメモリーのア
ドレス、変倍された画像データのサイズ等をセットし
（図６のステップＳ１）、変倍処理部３に対して、変倍
処理開始の命令が出力される（ステップＳ２）。
装置の動作手順を示すフローチャートである。ここで、
セレクト信号ＳＥＬが「０」の場合、変倍処理部３が動
作し、符号化処理部８は動作を停止している。この場
合、制御部１は、ＤＭＡＣ５に生画像データが格納され
ているメモリー７のアドレス、処理すべき画像データの
サイズ、変倍された画像データを格納するメモリーのア
ドレス、変倍された画像データのサイズ等をセットし
（図６のステップＳ１）、変倍処理部３に対して、変倍
処理開始の命令が出力される（ステップＳ２）。
【００１７】そして、制御部１は、変倍処理部３に倍率
を設定する（ステップＳ３）。例えば、ラッチ３−１に
は、副走査方向に２／３倍に縮小する設定値が設定され
た場合、図７のタイムチャートに示すように、３ライン
に１ラインの割り合いで縮小制御信号ＤＬが出力され、
副走査方向に縮小された画像が得られる。
を設定する（ステップＳ３）。例えば、ラッチ３−１に
は、副走査方向に２／３倍に縮小する設定値が設定され
た場合、図７のタイムチャートに示すように、３ライン
に１ラインの割り合いで縮小制御信号ＤＬが出力され、
副走査方向に縮小された画像が得られる。
【００１８】ＤＭＣＡ５は、指定されたデータのサイズ
だけ変倍処理が終了すると、制御部１に対して処理終了
を知らせる。そして、ＤＭＡＣ５からの処理終了信号を
受けた制御部１は、変倍動作を停止する（ステップＳ
４）。
だけ変倍処理が終了すると、制御部１に対して処理終了
を知らせる。そして、ＤＭＡＣ５からの処理終了信号を
受けた制御部１は、変倍動作を停止する（ステップＳ
４）。
【００１９】一方、制御部１からのセレクト信号ＳＥＬ
が「１」になると、変倍処理部３はその動作を停止し、
符号化処理部８がイネーブル状態になる。そこで、ま
ず、制御部１よりＤＭＡＣ５に生画像データが格納され
ているメモリーのアドレス、処理すべき画像データのサ
イズ、符号化データを格納するメモリーのアドレス、符
号データのサイズ等がセットされ（ステップＳ５〜Ｓ
７）、また、符号化処理部８に対して符号化処理の開始
命令が出される（ステップＳ８）。
が「１」になると、変倍処理部３はその動作を停止し、
符号化処理部８がイネーブル状態になる。そこで、ま
ず、制御部１よりＤＭＡＣ５に生画像データが格納され
ているメモリーのアドレス、処理すべき画像データのサ
イズ、符号化データを格納するメモリーのアドレス、符
号データのサイズ等がセットされ（ステップＳ５〜Ｓ
７）、また、符号化処理部８に対して符号化処理の開始
命令が出される（ステップＳ８）。
【００２０】ＤＭＡＣ５は、指定された画像データのサ
イズ、あるいは符号データのサイズだけ符号化処理が終
了すると（ステップＳ９での判断がＹｅｓ）、制御部１
に対して処理終了を知らせる。そこで、ＤＭＡＣ５から
の処理終了信号を受けた制御部１は、符号化動作を停止
する（ステップＳ１０）。
イズ、あるいは符号データのサイズだけ符号化処理が終
了すると（ステップＳ９での判断がＹｅｓ）、制御部１
に対して処理終了を知らせる。そこで、ＤＭＡＣ５から
の処理終了信号を受けた制御部１は、符号化動作を停止
する（ステップＳ１０）。
【００２１】次に、再び制御部１からのセレクト信号Ｓ
ＥＬが「０」になると、変倍処理部３がイネーブル状態
になり、また、符号化処理部８は処理を中断する（ステ
ップＳ１２）。この場合、制御部１は、ＤＭＡＣ５に生
画像データが格納されているメモリーの前回の処理の続
きの値をセットし、処理すべき画像データのサイズ、変
倍された画像データを格納するメモリーのアドレス、変
倍された画像データのサイズ等が再設定され、変倍処理
部３に対して変倍処理開始の命令が出力される。
ＥＬが「０」になると、変倍処理部３がイネーブル状態
になり、また、符号化処理部８は処理を中断する（ステ
ップＳ１２）。この場合、制御部１は、ＤＭＡＣ５に生
画像データが格納されているメモリーの前回の処理の続
きの値をセットし、処理すべき画像データのサイズ、変
倍された画像データを格納するメモリーのアドレス、変
倍された画像データのサイズ等が再設定され、変倍処理
部３に対して変倍処理開始の命令が出力される。
【００２２】そして、ＤＭＡＣ５は、指定されたデータ
サイズ分の変倍処理が終了すると、制御部１に対して処
理終了を知らせる。そこで、ＤＭＡＣ５からの処理終了
信号を受けた制御部１は、変倍動作を停止する。
サイズ分の変倍処理が終了すると、制御部１に対して処
理終了を知らせる。そこで、ＤＭＡＣ５からの処理終了
信号を受けた制御部１は、変倍動作を停止する。
【００２３】以後、同様に、制御部１からの制御により
１ページ、あるいは決められた画像分だけ処理が終了す
るまで、上記の処理が続けられる。
１ページ、あるいは決められた画像分だけ処理が終了す
るまで、上記の処理が続けられる。
【００２４】以上説明したように、本実施の形態によれ
ば、単一のメモリーコントロール部を共用して時分割的
に変倍処理及び符号化処理を行なうことで、簡易な回路
構成で複数の画像処理の動作制御を行なうことができ
る。
ば、単一のメモリーコントロール部を共用して時分割的
に変倍処理及び符号化処理を行なうことで、簡易な回路
構成で複数の画像処理の動作制御を行なうことができ
る。
【００２５】なお、上記の実施の形態では、符号化処理
と変倍処理を時分割で行なう例を示しているが、制御内
容はこれらに限定されず、例えば、復号化処理と変倍処
理等の組み合わせでも可能である。
と変倍処理を時分割で行なう例を示しているが、制御内
容はこれらに限定されず、例えば、復号化処理と変倍処
理等の組み合わせでも可能である。
【００２６】本発明は、複数の機器から構成されるシス
テムに適用しても、１つの機器から成る装置に適用して
も良い。また、本発明は、システムあるいは装置にプロ
グラムを供給することによって達成される場合にも適用
できることは言うまでもない。この場合、本発明に係る
プログラムを格納した記憶媒体が本発明を構成すること
になる。そして、該記憶媒体からそのプログラムをシス
テムあるいは装置に読み出すことによって、そのシステ
ムあるいは装置が、あらかじめ定められた仕方で動作す
る。
テムに適用しても、１つの機器から成る装置に適用して
も良い。また、本発明は、システムあるいは装置にプロ
グラムを供給することによって達成される場合にも適用
できることは言うまでもない。この場合、本発明に係る
プログラムを格納した記憶媒体が本発明を構成すること
になる。そして、該記憶媒体からそのプログラムをシス
テムあるいは装置に読み出すことによって、そのシステ
ムあるいは装置が、あらかじめ定められた仕方で動作す
る。
【００２７】
【発明の効果】以上説明したように、本発明によれば、
単一のメモリー制御手段を複数の処理手段で時分割にて
共用することで、簡易な回路構成で複数の動作制御を行
なうことが可能となる。
単一のメモリー制御手段を複数の処理手段で時分割にて
共用することで、簡易な回路構成で複数の動作制御を行
なうことが可能となる。
【００２８】
【図１】本発明の実施の形態に係るファクシミリ装置の
構成を示すブロック図である。
構成を示すブロック図である。
【図２】変倍処理部の具体的構成を表わすブロック図で
ある。
ある。
【図３】変倍処理に係るタイムチャートである。
【図４】メモリーコントロール部の構成を表わすブロッ
ク図である。
ク図である。
【図５】画像処理部の構成を表わすブロック図である。
【図６】実施の形態に係るファクシミリ装置の動作手順
を示すフローチャートである。
を示すフローチャートである。
【図７】変倍動作に係るタイムチャートである。
１ 制御部 ２ 同期信号発生部 ３ 変倍処理部 ５ メモリーコントロール部（ＤＭＡＣ） ６ 画像処理部 ７ メモリー ８ 符号化処理部
Claims (2)
- 【請求項１】 原稿を読み取ったり、あるいはメモリー
より取り込んで得た画像データを相手装置へ送信するフ
ァクシミリ装置において、 前記画像データを変倍処理するための倍率を設定する手
段と、 前記設定された倍率に従って倍率演算を行ない、前記画
像データの変倍処理を行なう手段と、 前記画像データのデータ変換処理を行なう手段と、 前記メモリーにおける、前記変倍処理及びデータ変換処
理に係る画像データのハンドリングを制御するメモリー
制御手段とを備え、 前記メモリー制御手段は、前記変倍処理と前記データ変
換処理にて時分割で共用されることを特徴とするファク
シミリ装置。 - 【請求項２】 前記データ変換処理には、少なくとも符
号化処理、復号化処理が含まれることを特徴とする請求
項１に記載のファクシミリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18738895A JPH0937046A (ja) | 1995-07-24 | 1995-07-24 | ファクシミリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18738895A JPH0937046A (ja) | 1995-07-24 | 1995-07-24 | ファクシミリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0937046A true JPH0937046A (ja) | 1997-02-07 |
Family
ID=16205151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18738895A Pending JPH0937046A (ja) | 1995-07-24 | 1995-07-24 | ファクシミリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0937046A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008030177A1 (en) | 2006-09-06 | 2008-03-13 | Sandvik Intellectual Property Ab | Coated drill and a method of making the same |
-
1995
- 1995-07-24 JP JP18738895A patent/JPH0937046A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008030177A1 (en) | 2006-09-06 | 2008-03-13 | Sandvik Intellectual Property Ab | Coated drill and a method of making the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63138881A (ja) | Ｍｒ符号伸長装置 | |
| JPH0937046A (ja) | ファクシミリ装置 | |
| JPS59223057A (ja) | 像処理装置 | |
| JPH10117288A (ja) | 画像処理装置 | |
| KR950000284B1 (ko) | 팩시밀리의 문서데이타 사이즈 변환장치 | |
| JP3187696B2 (ja) | 画像符号化装置 | |
| JPH08125818A (ja) | 画像処理装置 | |
| JPH08307622A (ja) | ファクシミリ装置 | |
| JP2899284B2 (ja) | 画像データ符号化装置 | |
| JP3093245B2 (ja) | 画像処理装置および出力制御装置および画像処理システム及びその方法 | |
| JP3420214B2 (ja) | 画像通信装置 | |
| JP3169744B2 (ja) | 画像通信装置 | |
| JP3395924B2 (ja) | 画像入力制御装置 | |
| JP2790755B2 (ja) | ファクシミリ装置 | |
| JPS62180479A (ja) | 文書画像処理装置 | |
| JPH0723234A (ja) | 画像処理装置 | |
| JPS61107478A (ja) | イメ−ジデ−タ処理装置 | |
| JP2001094793A (ja) | ディジタル複写装置における電子ソート制御方法 | |
| JP2001157063A (ja) | 画像データ符号化復号装置 | |
| JPH06253115A (ja) | 画像処理装置 | |
| JPH04213968A (ja) | 並行処理対応画像符号化装置 | |
| JPH064652A (ja) | イメージスキャナ読取装置 | |
| JPS59151570A (ja) | 画像処理装置 | |
| JP2000350045A (ja) | 符号復号化方法および装置 | |
| JPH0828819B2 (ja) | 画像データ符号化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040714 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040809 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050304 |