JP2899284B2 - 画像データ符号化装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、ファクシミリや電子ファイルシステム等
に用いられる画像データ符号化装置の改良に関する。 従来の技術 例えば電子ファイルシステムでは、図面や文書などの
原稿をイメージスキャナで読み取って２値画像データ
（生画像データと言う）を得て、そのデータをビットマ
ップ式の画像メモリに一時格納する。そのあと符号化装
置がメモリから生画像データを１ラインずつ順次読み出
して、１次元MH符号化や２次元符号化によって冗長度を
減した圧縮画像データに変換する。変換後のデータは所
定のファイル編成様式に則って光ディスク等の媒体に記
録されたり、あるいはファクシミリで伝送される。 この種のシステムにおいて、原稿画像の幅が様々であ
っても、幅を一定に揃えた圧縮画像データに変換してフ
ァイリングしたり伝送する場合がある。具体的には、あ
る幅の原稿画像の両サイドを余白化して規定の１ページ
の幅に合わせ、その余白付きの画像データを圧縮符号化
している。 従来のシステムでは、イメージスキャナで読み取って
メモリに一時記憶されている小幅の画像データに対して
適宜幅の余白を付加する処理を、画像メモリに付帯した
処理回路によって行なうようになっている。この処理回
路によって余白を付加した画像データを、次段の符号化
装置によって符号化処理している。 発明が解決しようとする課題 上述したように従来の構成では、符号化装置の前段に
別の処理回路を設け、それによって画像データに適宜幅
の余白を形成している。この処理回路は符号化装置とは
独立した回路であり、これの回路コストが比較的大き
く、全体のコストダウンの障害になっていた。 この発明は上述した従来の問題点に鑑みなされたもの
で、その目的は、符号化装置に簡単な改良を施すことで
上記の余白化処理を符号化処理と同時に内部処理できる
ようにすることにある。 問題点を解決するための手段 本発明は、上述の目的を達成するため、画像メモリか
ら参照ラインおよび符号化ラインの画像データを順次入
力する入力手段と、前記参照ラインおよび前記符号化ラ
インの画像データの変化点をそれぞれ検出する変化点検
出手段と、これら変化点の組合せに基づき符号化モード
を選択し、この符号化モードに基づいて符号データへの
変換出力を行う符号化手段と、符号化処理中のアドレ
ス、画像データの片側に付加する余白幅、前記符号化手
段による符号化を行う画像幅、前記余白幅を含む１ライ
ン長に相当する規定幅等の各種パラメータを予め記憶す
るレジスタ部と、このレジスタ部に記憶された余白幅分
の白画素信号を前記符号化手段に導入する第１の制御、
前記レジスタ部に記憶された画像幅分の画像データを前
記画像メモリから読み出して前記符号化手段に導入して
符号化処理を行なう第２の制御、及び前記第２の制御後
に前記レジスタ部に記憶された規定幅に達するまで白画
素信号を前記符号化手段に導入する第３の制御を実行す
る制御手段とを備えたことを特徴とする。 作用 上記制御手段により、符号化処理をしようとする画像
データを順次導入していく過程で、符号化装置の内部処
理によって、１ラインごとに画像の前後の所定幅分が余
白化される。 実施例 第１図は本発明の一実施例による符号化装置の概略構
成を示すもので、この例は２次元MR符号化を行なう装置
である。 第１図において、13は前述の画像メモリから読み出し
た原画像データが入力されるラインであり、１はその原
画像データを入力バッファ２や入力バッファ３等に選択
的に供給する選択回路である。また、４は入力バッファ
２および入力バッファ３からそれぞれ導入される。画素
信号列の変化点の位置（黒から白、あるいは白から黒へ
の変化画素のアドレス）を検出する変化画素検出回路、
５は入力バッファ２側のデータ（参照ライン）について
の変化点と入力バッファ３側のデータ（符号化ライン）
についての変化点との組み合せから符号化モードを選択
するモード演算回路、６はROMによる符号テーブル、７
はモード演算回路５の出力に従って符号テーブル６から
読み出された符号出力をワード単位に揃えるためのシリ
アル／パラレル変換回路、８は符号化データの出力バッ
ファ、９は符号化データを受け取って処理する側とのイ
ンタフェース回路、10はこの符号化装置全体を制御する
マイクロプログラムコントローラ、11はコントローラ10
の制御に必要な演算を実行する演算回路、12は画像メモ
リをアクセスするなど、原画像データを入力して来る側
とのインタフェース回路である。 上記演算回路11の構成を第２図に示している。 第２図において、111は演算に必要なパラメータを記
憶するレジスタバンク、115は算術論理演算回路（AL
U）、112と113はALU115の入力レジスタ、114は演算結果
をレジスタバンク111に入れるための出力レジスタ、116
はALU115の演算結果を左または右にシフトするためのシ
フタ、118はALU115の演算結果を一時記憶するレジス
タ、119は比較器、117は比較器119の入力レジスタであ
る。演算回路11では、符号化の基準になるA0アドレスの
更新、MH符号化、MRの水平モード符号化で必要なランレ
ングスの計算のほか、入力する画像データのアドレスの
更新、符号化すべき処理ライン数の管理、MR符号化のＫ
パラメータの管理、フィルビット数の計算など符号化装
置全体の制御に必要な演算を実行する。 以上のように構成された符号化装置について、以下に
その動作を説明する。 画像データ13は１ワードごとに参照ライン用の入力バ
ッファ２と符号化ライン用の入力バッファ３にストアさ
れる。リセット制御信号18,19がOFFになっていれば、こ
れら入力バッファ2,3内のデータがそのまま変化画素検
出回路４に送られる。検出回路４はワード内の変化画素
位置を検出し、その検出情報をもとにしてモード演算回
路５は符号化モードを選択する。このモード演算回路５
は、MR符号で定義されているパスモード、垂直モード、
水平モードの３つの符号化モードの選択にのみ必要とさ
れる限定された演算を実行する。水平モードによる符号
化処理では、ランレングス計算が必要となるので、変化
画素のアドレス情報を演算回路11に渡してランレングス
の計算が実行される。そして、符号化モードの選択結
果、ランレングス情報は、シリアル／パラレル変換回路
７に送られ、該当する符号データがROMに格納された符
号テーブル６から検索されて読み出される。その符号デ
ータはビット単位の長さであるから、それをシリアル／
パラレル変換回路７で16ビットを１ワードとするパラレ
ルデータに変換する。そのパラレルデータが出力バッフ
ァ８にストアされ、インターフェース回路９の制御信号
22によって次段に転送される。 第３図（ｂ）に示すように、左サイドに付加する余白
部分の長さをOBX（余白幅）、そのまま符号化する画像
領域の長さをBWD（画像幅）、１ラインの長さをPWD（規
定幅）とする。またラインの先頭が格納されているメモ
リアドレスをA0、余白化しない第１画素を含むワードの
アドレスをA1、同じくラインの右サイドで余白化しない
最終の画素を含むワードのアドレスをA2、ラインの最終
アドレスをA3とする。 符号化処理開始前のレジスタバンク111には、A0、PW
D、BWD、OBXの４種類のパラメータが予め設定されてい
る。そして、まず、先頭アドレスA0の値と余白幅OBXの
値にしたがって、余白化しない第１画素を含むワードの
アドレスA1の値はALU115により演算して求められ、この
アドレスA1の値はシフタ116を介して比較器119に対する
入力レジスタ117に入れられる。次に外部の画像メモリ
からデータをロードすべく、レジスタ118にメモリのア
ドレスをセットする。第１ワードのアドレスはA0である
から、レジスタ118にはレジスタバンク111からA0がロー
ドされ、信号17、インタフェース回路12を通して外部に
出力される。アドレスA0のデータは制御信号20によっ
て、選択回路１を介して入力バッファ２または３に入
る。この過程で比較器119はアドレスA1とアドレスA0を
比較しておりA1≠A0であるから比較器119の出力信号110
はOFFである。マイクロプログラムコントローラ10は、
信号110がOFFであるのを内部制御バス23を通して知るこ
とができる。この信号110がOFFであるときは、入力バッ
ファ2,3の出力リセット信号18,19をONにし、１ワード全
体を白画素信号“0"とし、その“0"信号を変化点検出回
路４に導入する。これで１ワードの処理が終了する。第
２ワード以降は、メモリアドレスを示すアドレス118の
値をインクリメントし、信号110がONするまでは上記と
同じ動作を繰り返す。 信号110がONすると、第３図（ｂ）に示すアドレスA1
のデータを入力することになる。この場合は、まずデー
タを信号（データバス）16を通して演算回路11のレジス
タバンク111に入れる。次にALU115とシフタ116を使って
必要なビット数だけ“0"とする。何ビット“0"にするか
は、余白幅OBXとワードサイズから計算する。処理され
たデータは、出力レジスタ114にセットされ、信号16を
通して入力バッファ２または３に送られる。またリセッ
ト信号18,19はOFFにし、入力バッファ2,3のデータをそ
のまま変化点検出回路４に導入する。以上の処理によ
り、第２図（ｂ）の余白幅OBXの分だけを“0"とし、そ
のあとに画像データを続けた信号列が符号化される。 アドレスA1までのデータ処理が終了すると、比較器11
9の入力レジスタ117にアドレスA2をセットし、比較器出
力110がONするまでは入力バッファ2,3のリセット信号1
8,19をOFFにしておく。メモリアドレスA2のデータを入
力すると、比較器出力110がONするので、このデータに
対しては演算回路11で前述と同じ処理を行なう。以上で
メモリアドレスA1からA2まで、先頭と末尾のワード内の
一部ビットを余白化した画像データが符号化される。 次に、比較器119の入力バッファ117にライン端のアド
レスA3をセットし、入力バッファ2,3のリセット信号18,
19をONにする。つまり変化点検出回路４に“0"を導入し
て符号化処理を行なう。以上の処理によって１ラインの
符号化が第３図（ｂ）に示すような形で行なわれる。こ
れを１ページのライン数分だけ続けることにより、ペー
ジの左右の任意幅を余白化して符号化される。 発明の効果 以上詳細に説明したように、本発明の装置において
は、符号化ラインの片側から余白化する画素数、それに
続いて通常の符号化を行なう画素数をレジスタに設定す
ることで、外部の付加回路を用いずに、符号化装置の内
部処理によって、画像の左右に所定の余白を設けたデー
タの符号化が行なえる。これによって、例えばA5版サイ
ズのページの両端に余白を付けてA4版サイズにして符号
化し、それを伝送し、受信側ではA4版サイズとして復号
する等の処理が容易に実現できる。

【図面の簡単な説明】 第１図は本発明の一実施例による符号化装置の概略構成
図、第２図は第１図における演算回路11の概略構成図、
第３図は同装置の動作の説明図である。 １…選択回路、２…入力バッファ、３…入力バッファ、
４…変化点検出回路、５…モード演算回路、６…符号テ
ーブル、７…シリアル／パラレル変換回路、８…出力バ
ッファ、９…インタフェース回路、10…マイクロプログ
ラムコントローラ、11…演算回路、12…インタフェース
回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 下大沢 博之 東京都目黒区下目黒２丁目３番８号 松 下電送株式会社内 (72)発明者 北本 徹 東京都目黒区下目黒２丁目３番８号 松 下電送株式会社内 (72)発明者 七條 朗 東京都目黒区下目黒２丁目３番８号 松 下電送株式会社内 (72)発明者 白井 秀行 東京都目黒区下目黒２丁目３番８号 松 下電送株式会社内 (72)発明者 西田 俊子 東京都目黒区下目黒２丁目３番８号 松 下電送株式会社内 (56)参考文献 特開 昭59−44172（ＪＰ，Ａ)

Claims (1)

1. (57)【特許請求の範囲】 １．画像メモリから参照ラインおよび符号化ラインの画
   像データを順次入力する入力手段と、前記参照ラインお
   よび前記符号化ラインの画像データの変化点をそれぞれ
   検出する変化点検出装置手段と、これら変化点の組合せ
   に基づき符号化モードを選択し、この符号化モードに基
   づいて符号データへの変換出力を行う符号化手段と、符
   号化処理中のアドレス、画像データの片側に付加する余
   白幅、前記符号化手段による符号化を行う画像幅、前記
   余白幅を含む１ライン長に相当する規定幅等の各種パラ
   メータを予め記憶するレジスタ部と、このレジスタ部に
   記憶された余白幅分の白画素信号を前記符号化手段に導
   入する第１の制御、前記レジスタ部に記憶された画像幅
   分の画像データを前記画像メモリから読み出して前記符
   号化手段に導入して符号化処理を行なう第２の制御、及
   び前記第２の制御後に前記レジスタ部に記憶された規定
   幅に達するまで白画素信号を前記符号化手段に導入する
   第３の制御を実行する制御手段とを備えたことを特徴と
   する画像データ符号化装置。