JPH0828819B2 - 画像データ符号化装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、ファクシミリや電子ファイルシステム等
に用いられる画像データ符号化装置に関する。

従来の技術 例えば電子ファイルシステムでは、図面や文書などの
原稿をイメージスキャナで読み取って２値画像データ
（生画像データという）を得て、そのデータをビットマ
ップ式の画像メモリに一時格納する。そのあと符号化装
置がメモリから生画像データを１ラインずつ順次読出し
て、ファクシミリの符号化方式としてCCITT（国際電信
電話諮問委員会）の勧告T.4に定められている１次元MH
符号化や２次元MR符号化によって冗長度を減した圧縮画
像データに変換する。変換後のデータは所定のファイル
編成様式に則って光ディスク等の媒体に記録されたり、
あるいはファクシミリで伝送される。この種のシステム
において、原稿画像の幅が様々であっても、幅を一定に
揃えた圧縮画像データに変換してファイリングしたり伝
送する場合がある。具体例を第４図により説明すると （１）ある幅の原稿画像の両端内側の規定領域を白画素
に変えるブランキング処理した後で符号化処理する。こ
れを第４図（ａ）に示す。

（２）ある幅の原稿画像の外側に余白を付けて、画像メ
モリにイメージスキャナから読み込まれた原稿幅より大
きい画像として符号化処理する。例えば、A5版原稿画像
に余白を付けてA4版画像として符号化し、ファイルに格
納したり、ファクシミリで伝送したりする。これを第４
図（ｂ）に示す。

従来のシステムでは、イメージスキャナで読み取って
メモリに一時記憶する時に上記ブランキング処理をした
り、メモリに一時記憶した小幅の画像データに対して適
宜幅の余白を付加する処理を、画像メモリに付帯した処
理回路によって行うようになっている。この処理回路に
よって余白処理した画像データを、次段の符号化装置に
よって符号化処理している。

発明が解決しようとする課題 上述したように従来の構成では、符号化装置の前段に
別の処理回路を設け、それによって画像データに適宜幅
の余白を形成している。この処理回路は符号化装置とは
独立した回路であり、これの回路コストが比較的大き
く、全体のコストダウンの障害になっていた。

本発明は上述した従来の問題点に鑑みなされたもの
で、その目的は、符号化装置に簡単な改良を施すことで
上記の余白処理を符号化処理と同時に内部処理できるよ
うにすることにある。

課題が解決するための手段 上記課題を達成するため、画像入力部へ転送される画
像データをワード単位で入力して１次元符号化または２
次元符号化を行う画像データ符号化装置において、画像
データの余白幅、ブロック幅、ページ幅に相当するビッ
ト数をパラメータ値として保持する保持手段と、前記パ
ラメータ値により１ページの余白部分と画像データとの
境界を含むワード位置を算定し、余白部分のみから成る
ワードデータの出力期間に対応したゲート信号を発生す
るゲート信号発生手段と、前記ゲート信号が発生してい
るときは白画素信号を出力し、前記ゲート信号の発生し
ていないときは前記画像入力部からの画像データを出力
するゲート手段と、前記余白部分と画像データとの境界
を含むワードデータに対してビット単位の余白処理を行
い、前記画像入力部への画像データの転送を制御する制
御手段とを備えたものである。

作用 上記構成により符号化装置に画像データを順次導入し
てゆく過程で、１ライン毎に、余白幅、次いで画像デー
タ、次に再び余白幅が入力され画像データの前後の所定
幅が余白化される。

実施例 以下本発明の一実施例を第１図〜第３図、第５図〜第
10図を用いて説明する。

第１図は本発明の一実施例による符号化復号化装置の
概略構成を示す。本実施例では一次元MH符号化、２次元
MR符号化を行う。第５図は本符号化復号化装置の機能を
説明したもので原画像幅と同一幅として画像の両側に余
白を設けた場合と、原画像幅の両側に余白を設けた場合
を示す。

符号化復号化装置は、符号化データ、符号化参照デー
タ及び復元された画像データを一時的に保持するもので
上段は参照ライン用，下段は符号化ライン用である画像
データ入出力FIFO1,FIFO1の上段および下段用のゲート4
0,41,符号化データ，符号化参照データの変化画素の検
出回路及び符号化復号化モードの判定回路から構成され
る変化画素検出・モード判定部2,符号化モードの検出結
果を一時的に保持するラッチ回路3,ランレングス符号や
MR符号を書き込んだ符号ROM4,符号ROMの出力データをシ
リアルデータに変換するP/S変換回路5,シリアルデータ
をワードサイズに揃えるためのシフトレジスタ6,上記４
〜６の処理タイミングを供給するタイミング制御回路7,
タイミング制御回路７の処理によってワードサイズに揃
った符号化データを一時的に保持する符号化データ出力
FIFO8,FIFO8に対する入出力タイミングを制御するタイ
ミング制御回路9,復号化すべきデータを一時的に保持す
る符号化データ入力FIFO10,FIFO10に対するデータの入
出力を制御するタイミング制御回路11,FIFO10の出力デ
ータのラッチ回路12,タイミング制御回路13,復元用の符
号ROM14,ラッチ12の出力を符号ROM14の検索用に変換す
るための変換回路15,復号コードを一時的に保持するた
めのラッチ回路16,本符号化復号化装置全体を制御する
シーケンサと演算回路から成る制御部17,制御部17の制
御下にある制御部18,画像データ入出力FIFO1のタイミン
グ制御回路19,画像データのメモリに対する入出力を制
御する画像データインタフェース部20,マルチプレクサ2
1,MPUとのインタフェース部22,MPUがアクセスするレジ
スタファイル23,制御部17の内部状態を表示するステー
タスレジスタ24,動作モードを指示するコントロールレ
ジスタ25,画像データバス26,アドレスバス27,画像メモ
リアクセス制御信号28,DMA転送を実行する制御信号29,M
PUがレジスタファイル23をリード／ライトするためのア
ドレス信号30,R/W,データ要求，割り込み要求などから
成るMPU,MPU周辺ディバイスに対する制御信号31,32,MPU
のデータバス33,ステータスレジスタ24への入力ライン3
4,コントロールレジスタ25よりの出力ライン35,レジス
タファイル23の出力ライン36,データバス37,制御信号ラ
イン38,39,ゲート40,41への制御ライン42,43,制御部17
の入出力信号からなる制御バス44よりなる。この制御バ
ス44には画像データバスも含まれている。

第２図は第１図の制御部18の内部構成を示す。その構
成は、マルチプレクサ181,182,レジスタ183,184,185,算
術論理演算部（ALU）186,シフタ187,ALU186の演算結果
を保持するアキュムレータ188,比較器190,比較器190の
出力信号191、パラメータ格納レジスタファイル192,ス
タックポインタ193,スタックファイル194,プログラムカ
ウンタ195,入力信号38の内容によってその処理アドレス
を決めるマッピングROM196,マルチプレクサ197,マイク
ロプログラムROM198,ROM198の出力をラッチするパイプ
ラインレジスタ199,マルチプレクサ200,次アドレスコン
トローラ201からなる。

第３図は第１図中のゲート40,41の構成を示すもので
あり、画像データ44,46が制御信号42,43によりゲートさ
れ、ゲートされた画素は白画素として45,47上に出力さ
れる。

第６図は１ライン内の制御パラメータを図示したもの
である。向かって左側からイメージスキャナによってス
キャンされたものとしている。第６図ではパラメータの
ページ幅PWDR,ブロック幅BWDR,余白幅OBXRの位置と、制
御信号42,43のON,OFFタイミングの対応を示している。

第７図はブランキング処理を説明するための画像メモ
リ内におけるデータ構成と上記パラメータの対応を示し
たものである。

第８図は余白処理を説明するための、画像メモリ内に
おけるデータ構成とパラメータの対応を示したものであ
る。

第９図，第10図は処理の概略フローを示すものであ
る。このフローのプログラムは、マイクロプログラムRO
M198に格納されている。

以上のように構成された符号化復号化装置について以
下その動作をブランキング処理と余白付加処理に分けて
説明する。まずブランキング処理の場合について説明す
る。画像メモリ内には、第６図のページ幅PWDRで定義さ
れるページ内ラインデータの第１画素を含むワードデー
タから最終画素を含むワードデータが入っているものと
する。第７図に示すように、ラインの先頭アドレスをST
RA,第６図のワードＡに対応するデータのアドレスをLM
A,ワードＢに対応するアドレスをRMAとする。またLMA,R
MAのデータ内でブランキング処理するビット数を各々LB
OF,RBOFとする。第６図に示したページ幅，ブロック
幅，余白幅は第７図では図示したようにワードデータに
対応する。フレーム幅FWDRは、メモリ内でのライン単位
のデータの配置間隔に対応する。以上のパラメータを定
義して、本符号化復号化装置の動作を第９図，第10図の
処理に従って説明する。

ステップ100はラインの先頭アドレスSTRAと余白ビッ
ト数OBXR,ブロック幅BWDRから、第７図に示したアドレ
スLMAとRMAを計算する。これらの計算はレジスタファイ
ル192の中に設定されたパラメータとALU186によって実
行する。計算結果はレジスタファイル192に入る。ステ
ップ101は、第７図に示すLBOFとRBOFを計算する。LBOF
はアドレスLMAのワードデータ内での余白処理すべきビ
ット数を示し、RBOFはアドレスRMAのワードデータ内で
の余白処理すべきビット数である。LBOF,RBOFも演算結
果としてレジスタファイル192の中に入れておく。ステ
ップ102ではビット単位で設定された余白幅OBXRが何ワ
ードに対応するか、そのワード数を計算する。例えば、
OBXRを35ビット，ワード長を16ビットとすると、ライン
の先頭から２ワードが余白処理され、３ワード目の上位
３ビットがLBOFに相当する。ステップ103は、ライン先
頭アドレスとして画像メモリから読み込む第１ワードの
アドレスを画像メモリのインタフェース回路20内部のレ
ジスタに設定する。この設定値がアドレス27上に出力さ
れる。このアドレスとしてLMAを設定しておく。ステッ
プ104ではコンパレータ190の入力レジスタ189に比較す
べきアドレスを設定する。ここでは、RMAの１ワード前
のアドレスを設定する。以上でパラメータの計算，設定
が終了し、ステップ105以降で符号化処理を行う。ステ
ップ105でゲート信号43をONする。ゲート信号43はマイ
クロプログラム命令の一部に、あらかじめ割り当てられ
たビットに相当する。ゲート信号43をONとするプログラ
ムは、マイクロプログラムROM198から読み出され、パイ
プラインレジスタ199にロードされる。これが制御バス4
4を通って制御部17から出力する。この処理によって第
３図に示す信号47は白画素信号となる。なお、この処理
例はMH符号化の例であり、MR符号化の時は、ステップ10
5で参照ラインの画像データを余白処理するために、信
号42もONしなければならない。ステップ106では余白画
素１ワードを変化画素検出・モード判定部２に入力し、
符号化処理を行う。ステップ107ではステップ102で計算
した余白ワード数から１をマイナスする。ステップ108
ではステップ107の結果がゼロになったかどうかを判断
する。ゼロでなければステップ106からステップ108を繰
り返す。OBXRが35ビット，ワード長を16ビットの場合
は、ステップ106からステップ108が２回繰り返される。
ステップ107の結果がゼロになった時にワード単位の余
白処理が終了する。

ステップ109でゲート信号43をOFFとする。

ゲート信号43をOFFにする制御手順は、ONにする制御
手順と同様である。

ステップ110〜ステップ112では、アドレスLMAのデー
タ内のビット単位の余白処理を行う。ステップ110は、
ステップ103で画像メモリのインタフェース回路20内に
設定したアドレスLMAのデータを内部に入力する。アド
レスLMAのデータはデータバス26上に画像メモリから出
力され、マルチプレクサ21を通って、内部データバス37
に出力され、レジスタファイル192に入力される。ステ
ップ111ではステップ110で入力したLMAのデータに対し
て、LBOFビットの余白処理を実行する。ワード内の余白
処理はシフタ187によってLBOFビットを左シフト、同ビ
ット数の右側シフトを行うことによって実行する。この
時シフタの左側からは、シフトビット数分だけ“0"が入
力する。

ステップ112は、ステップ111で処理したワードデータ
を内部データバス37,マルチプレクサ21を通して、画像
入力バッファ１に入力する。このデータは画像入力バッ
ファ１の最も左側の位置に送られる。ステップ113〜114
は通常の符号化を行う。ステップ113では、ワード内の
余白処理したデータが変化画素検出・モード判定部２に
送られる。変化画素検出・モード判定部２では、このデ
ータを以前に入力したデータに続けて処理する。したが
って、処理したLMAデータ内部に変化画素が存在すれ
ば、そのワード内ビット位置と、余白処理したワード数
のビット数換算値との和が最初の白ラインの長さにな
る。ステップ114ではステップ104で設定したアドレスま
で通常符号化したかどうかの判断を行っている。ステッ
プ104ではRMAの１ワード前のアドレスを設定しているの
で、そのアドレスまで通常の符号化を実行する。ステッ
プ115からステップ117ではRMAのデータ内部のビット単
位の余白処理を実行する。これはステップ110〜ステッ
プ112と同様である。ステップ118では余白処理したRMA
データの符号化を行う。ステップ119では、コンパレー
タ入力レジスタ189に１ラインの最終ワードのアドレス
を設定する。ステップ120では再び信号43をONして画像
データを余白化する。この処理はステップ121,122を繰
返してライン端に至るまで続けられる。以上のようにし
てページ内のブランキング処理が実現できる。

ページの外側に対する余白付加は次のようにして実行
する。画像メモリ内には第８図に示すように、ブロック
幅BWDRごとに１ラインの実際の画像データが入っている
ものとする。この場合には、フレーム幅とブロック幅は
等しくなる。LMAとしては、ブロックの先頭ワードのア
ドレスが対応し、RMAとしては、ブロックの最終ワード
のアドレスが対応する。ラインの先頭アドレスは余白幅
OBXRとLMAから、仮想的な値として決めることができ
る。以上のように値を決めて、第９図，第10図の処理フ
ローに従ってページの外側に余白を付けた形で符号化す
ることができる。第８図ではLBOF,RBOFを各々０として
図示しているが、これらは０である必要はない。また以
上説明した処理は、マイクロプログラムコントローラ19
3〜201の制御下で実行することができる。

発明の効果 以上詳細に説明したように、本発明の装置において
は、符号化ラインの片側から余白化する画素数、それに
続いて通常の符号化を行う画素数を記憶手段に設定する
ことで、外部の付加回路を用いずに、符号化装置の内部
処理によって、画像の左右に所定の余白を設けたデータ
の符号化が行える。これよって、例えばA5版サイズのペ
ージの両端に余白を付けてＡサイズにして符号化し、そ
れを伝送し、受信側ではA4版サイズとして復号する等の
処理が容易に実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例による符号化復号化装置の概
略構成図、第２図は第１図における制御部18の概略構成
図、第３図は第１図におけるゲート回路40,41の構成
図、第４図はブランキング処理と余白処理の説明図、第
５図は本発明によって実現する機能の説明図、第６図は
パラメータの説明図、第７図，第８図はメモリ内のデー
タ構成図、第９図，第10図は処理フロー図である。 １…入力バッファ,2…変化画素検出・モード判定部、４
…符号テーブルROM、５…パラレル／シリアル変換回
路、６…シフトレジスタ、７…タイミング制御回路、８
…符号バッファ、17,18…制御部、21…マルチプレク
サ、20,22…インタフェース回路、40,41…ゲート、42,4
3…ゲート制御ライン、192…パラメータ格納レジスタフ
ァイル。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 白井 秀行 東京都目黒区下目黒２丁目３番８号 松下 電送株式会社内 (72)発明者 西田 俊子 東京都目黒区下目黒２丁目３番８号 松下 電送株式会社内 (56)参考文献 特開 昭59−44172（ＪＰ，Ａ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】画像入力部へ転送される画像データをワー
   ド単位で入力して１次元符号化または２次元符号化を行
   う画像データ符号化装置において、画像データの余白
   幅、ブロック幅、ページ幅に相当するビット数をパラメ
   ータ値として保持する保持手段と、前記パラメータ値に
   より１ページの余白部分と画像データとの境界を含むワ
   ード位置を算定し、余白部分のみから成るワードデータ
   の出力期間に対応したゲート信号を発生するゲート信号
   発生手段と、前記ゲート信号が発生しているときは白画
   素信号を出力し、前記ゲート信号の発生していないとき
   は前記画像入力部からの画像データを出力するゲート手
   段と、前記余白部分と画像データとの境界を含むワード
   データに対してビット単位の余白処理を行い、前記画像
   入力部への画像データの転送を制御する制御手段とを備
   えた画像データ符号化装置。