JP2008104031A - 基板間故障検出回路 - Google Patents

Abstract

【課題】基板間で伝送される信号の伝送速度を低下させずに、基板間故障検出を行うことができる基板間故障検出回路を提供する。
【解決手段】本発明に係る基板間故障検出回路は、インタフェース基板１と主信号処理基板２の間の故障を検出する基板間故障検出回路である。第１のＦＣＳエラー検出部１０は、インタフェース基板１に設けられ、ＦＣＳコードが付加された信号６を受け、信号６のエラーの有無を検出する。信号６は、インタフェース基板１から、基板間に設けられた信号伝送経路に出力される。第２のＦＣＳエラー検出部１２は、主信号処理基板２に設けられ、インタフェース基板１が出力する信号６を信号伝送経路を介して受け、信号６のエラーの有無を検出する。第１の判定部１４は、第１のＦＣＳエラー検出部の検出結果と第２のＦＣＳエラー検出部の検出結果とを比較し、不一致である場合に基板間の故障と判定する。
【選択図】図１

Description

本発明は、基板間故障検出回路に関し、特にＩＰネットワーク装置における故障検出回路に関するものである。

従来のＩＰネットワーク装置は、外部との間の故障を検出するために、ＦＣＳ（Frame Check Sequence）コードを含む主信号を外部から受信する。特許文献１に記載の発明には、このＦＣＳコードをチェックして、ＦＣＳエラー検出を行う例が示されている。

その一方で、ＩＰネットワーク装置内部においては、主信号の内容を表す信号にインタフェース基板でＣＲＣ（Cyclic Redundancy Check）コードを付加し、その信号をインタフェース基板から受信する主信号処理基板においてＣＲＣコードチェックを行う。そして、基板間におけるＣＲＣコードを比較してエラーを検出することにより、基板間故障を検出する構成にしている（場合によっては、ＣＲＣコードの代わりにパリティが用いられるが、以下、ＣＲＣコードを主として説明する）。

また逆に、処理した信号に主信号処理基板でＣＲＣコードを付加し、その信号を主信号処理基板から受信するインタフェース基板においてＣＲＣコードチェックを行う。そして、基板間におけるＣＲＣコードを比較してエラーを検出することにより、基板間故障を検出する構成にしている。

特開平１１−２７５１２８号公報

上述したように、従来のＩＰネットワーク装置では、装置内部の基板間故障を検出するため、基板間で信号を伝送する際に、信号にＣＲＣコードを付加して伝送する。この付加により、基板間で伝送すべきデータ量が増えるため、信号を伝送する速度が低下するという問題があった。

本発明は、上記のような問題点を解決するためになされたものであり、基板間で伝送される信号の伝送速度を低下させずに、基板間故障検出を行うことを目的とする。

本発明の請求項１に係る基板間故障検出回路は、第１、第２の基板間の故障を検出する基板間故障検出回路である。第１のエラー検出部は、前記第１の基板に設けられ、エラーチェックコードが付加された外部信号を受け、当該外部信号のエラーの有無を検出する。前記外部信号は、前記第１の基板から、前記第１の基板と前記第２の基板との間に設けられた信号伝送経路に出力される。第２のエラー検出部は、前記第２の基板に設けられ、前記第１の基板が出力する前記外部信号を前記信号伝送経路を介して受け、当該外部信号のエラーの有無を検出する。第１の判定部は、前記第１のエラー検出部の検出結果と前記第２のエラー検出部の検出結果とを比較し、不一致である場合に前記第１，第２の基板間の故障と判定する。

本発明の基板間故障検出装置によれば、基板間で伝送される信号の伝送速度を低下させずに、基板間故障検出を行うことができる。

＜実施の形態１＞
図１は、本実施の形態に係る基板間故障検出回路を示すブロック図である。本実施の形態に係る基板間故障検出回路は、第１の基板であるインタフェース基板１と第２の基板である主信号処理基板２の間の故障を検出する。インタフェース基板１と主信号処理基板２は、両者ともＩＰネットワーク装置内に設けられており、信号伝送経路を介して互いに接続されている。本実施の形態に係る基板間故障検出回路は、これら基板間の故障検出を、基板間で伝送される信号が変化するか否かを検出することにより判定する。

インタフェース基板１には、ＰＨＹ（ファイ）４が設けられており、主信号処理基板２には、主信号処理部５が設けられている。ＰＨＹ４は、ＩＰネットワーク装置の外部から主信号３が入力される。

本実施の形態に係る基板間故障検出回路について説明する前に、これら基板間で伝送される信号について説明する。ＰＨＹ４は、主信号３に応じて変換される４つの信号（ＲＸＤ［７：０］信号６と、ＲＸＣＬＫ信号７と、ＲＸ＿ＤＶ信号８と、ＲＸ＿ＥＲ信号９）を主信号処理部５に伝送する。

ＲＸＤ［７：０］信号６は、外部信号である主信号３の主要な内容を表す。インタフェース基板１と主信号処理基板２との間で伝送されるときの従来のＲＸＤ［７：０］信号６を図６に示す。図６のように、従来のＲＸＤ［７：０］信号６は、外部とＩＰネットワーク装置の間の故障を検出するために用いられるエラーチェックコードであるＦＣＳコードを含む。また、ＲＸＤ［７：０］信号６は、インタフェース基板１と主信号処理基板２との間の故障を検出するために用いられるエラーチェックコードであるＣＲＣコードを含む。このＣＲＣコードは、ＩＰネットワーク装置内部にて、インタフェース基板１と主信号処理基板２との間で伝送される直前に付加される。後述するが、本実施の形態に係るＲＸＤ［７：０］信号６が、従来のＲＸＤ［７：０］信号６と異なる点は、ＣＲＣコードが付加されない点である。

ＲＸＣＬＫ信号７は、主信号処理部５がＲＸＤ［７：０］信号６をビットとして抽出するタイミングを表す。ＲＸ＿ＤＶ信号８は、主信号処理部５がＲＸＤ[７：０]信号６からビットとして抽出する期間を表す。ＲＸ＿ＥＲ信号９は、ＲＸ＿ＤＶ信号８がＯＮである期間に、ＰＨＹ４が主信号３から未定義コードを検出した結果内容を表す。

主信号処理部５は、上述したＰＨＹ４からの４つの信号それぞれに信号処理を行い、それぞれの信号に対応したＴＸＤ［７：０］信号１６と、ＴＸＣＬＫ信号１７と、ＴＸ＿ＤＶ信号１８と、ＴＸ＿ＥＲ信号１９それぞれをＰＨＹ４に伝送する。これら主信号処理基板２からインタフェース基板１に伝送される信号は、インタフェース基板１から主信号処理基板２に伝送される信号と対応し、具体的には信号名称の頭文字ＴをＲに変更した信号とそれぞれ対応する。これらの伝送により、インタフェース基板１と主信号処理基板２は互いに接続される。なお、ＰＨＹ４は、主信号処理部５からの信号を主信号３に変換して、外部へ出力する。

次に、本実施の形態に係る基板間故障検出回路の構成を説明する。本実施の形態に係る基板間故障検出回路は、第１、第２、第３、第４のＦＣＳエラー検出部１０，１２，２０，２２と、ＲＸ＿ＥＲ制御部１１と、ＲＸ＿ＥＲ監視部１３と、第１、第２の判定部１４，２４と、ＴＸ＿ＥＲ制御部２１と、ＴＸ＿ＥＲ監視部２３とを備える。

まず、本実施の形態に係る基板間故障検出回路の構成のうち、インタフェース基板１から主信号処理基板２へ伝送される信号（ＲＸＤ［７：０］信号６、ＲＸＣＬＫ信号７、ＲＸ＿ＤＶ信号８、ＲＸ＿ＥＲ信号９）を用いて、基板間故障検出する構成について説明する。

第１のＦＣＳエラー検出部１０は、ＲＸＤ［７：０］信号６と、ＲＸＣＬＫ信号７と、ＲＸ＿ＤＶ信号８が入力される。第１の検出部である第１のＦＣＳエラー検出部１０は、インタフェース基板１に設けられ、エラーチェックコードが付加された外部信号を受け、当該外部信号のエラーの有無を検出する。ここで、本実施の形態では、エラーチェックコードは、ＦＣＳコードである。また、外部信号とは、ＩＰネットワーク装置外部からの信号、あるいは、その内容を表す信号であり、主信号３、あるいは、ＲＸＤ［７：０］信号６が該当する。本実施の形態では、外部信号はＲＸＤ［７：０］信号６であるものとする。

ＲＸＤ［７：０］信号６は、インタフェース基板１から、インタフェース基板１と主信号処理基板２との間に設けられた信号伝送経路に出力される。図１に示すような本実施の形態では、第１のＦＣＳエラー検出部１０が、ＲＸＤ［７：０］信号６を信号伝送経路にそのまま出力することによって行う。なお、信号伝送経路に出力されるＲＸＤ［７：０］信号６は、第１のＦＣＳエラー検出部１０から出力されるものに限ったものではなく、第１のＦＣＳエラー検出部１０の入力前にて分岐して迂回させたＲＸＤ［７：０］信号６であってもよい。

その一方で、第１のＦＣＳエラー検出部１０は、ＲＸＤ［７：０］信号６のＦＣＳエラーの有無についての検出結果を、ＲＸ＿ＥＲ制御部１１に出力する。なお、本実施の形態における第１，２のＦＣＳエラー検出部１０，１２は、ＲＸ＿ＤＶ信号８がＯＮになっている場合に、ＲＸＣＬＫ信号７のタイミングでＲＸＤ［７：０］信号６のＦＣＳエラーを検出するものとする。

ＲＸ＿ＥＲ制御部１１は、第１のＦＣＳエラー検出部１０の検出結果に応じて、ＲＸ＿ＥＲ信号９を変更する。ＲＸ＿ＥＲ制御部１１は、第１のＦＣＳエラー検出部１０がＲＸＤ［７：０］信号６にＦＣＳエラーが有ると検出した場合に、ＲＸ＿ＥＲ信号９をＯＮにする。また、ＲＸ＿ＥＲ制御部１１は、第１のＦＣＳエラー検出部１０がＲＸＤ［７：０］信号６にＦＣＳエラーが無いと検出した場合に、入力されたＲＸ＿ＥＲ信号９をそのまま信号伝送経路へ出力する。

図２は、インタフェース基板１から信号伝送経路に出力される直前のＲＸＤ［７：０］信号６と、ＲＸＣＬＫ信号７と、ＲＸ＿ＤＶ信号８と、ＲＸ＿ＥＲ信号９のタイミングチャートを示した図である。この図において、ハイレベルはＯＮ、ロウレベルはＯＦＦを示すものとする（図３，４，５において同じ）。

この図では、第１のＦＣＳエラー検出部１０は、ＲＸＤ［７：０］信号６にＦＣＳエラーが有ると検出しており、ＲＸ＿ＥＲ制御部１１は、そのＦＣＳエラーが有るという検出結果を受けて、ＲＸ＿ＥＲ信号９をＯＮにしている。従来の信号と異なる点は、インタフェース基板１にＣＲＣコード付加部が設けられていないので、ＲＸＤ［７：０］信号６にはＣＲＣコードが付加されないことと、ＲＸ＿ＥＲ信号９には、従来の内容に加え、ＦＣＳエラーの検出結果が追加されることの２点である。

図１の第２のＦＣＳエラー検出部１２は、ＲＸＤ［７：０］信号６と、ＲＸＣＬＫ信号７と、ＲＸ＿ＤＶ信号８が入力される。第２のエラー検出部である第２のＦＣＳエラー検出部１２は、主信号処理基板２に設けられ、インタフェース基板１が出力するＲＸＤ［７：０］信号６を信号伝送経路を介して受け、ＲＸＤ［７：０］信号６のＦＣＳエラーの有無を検出する。第２のＦＣＳエラー検出部１２は、ＲＸＤ［７：０］信号６のＦＣＳエラーの有無についての検出結果を第１の判定部１４に出力する。また、第２のＦＣＳエラー検出部１２は、ＲＸＤ［７：０］信号６を主信号処理部５に出力する。

インタフェース基板１から出力されたＲＸ＿ＥＲ信号９は、ＲＸ＿ＥＲ監視部１３と主信号処理部５に入力される。ＲＸ＿ＥＲ監視部１３は、入力されたＲＸ＿ＥＲ信号９を監視して、ＲＸ＿ＥＲ信号９がＯＮかＯＦＦかを検出し、その検出結果を第１の判定部１４へ出力する。

第１の判定部１４は、第１のＦＣＳエラー検出部１０の検出結果と、第２のＦＣＳエラー検出部１２の検出結果とを比較し、不一致である場合にインタフェース基板１と主信号処理基板２の間の故障と判定する。

不一致である場合には、「第１のＦＣＳエラー検出部１０においてＦＣＳエラーが無いと検出し、第２のエラー検出部１２においてＦＣＳエラーが有ると検出する場合」と、「第１のＦＣＳエラー検出部１０においてＦＣＳエラーが有ると検出し、第２のエラー検出部１２においてＦＣＳエラーが無いと検出する場合」の２通りがある。その両方について検出してもよいが、実際に発生しうる場合としては前者、つまり、「第１のＦＣＳエラー検出部１０においてＦＣＳエラーが無いと検出し、第２のエラー検出部１２においてＦＣＳエラーが有ると検出する場合」のほうが多いと考えられる。したがって、本実施の形態では、不一致である場合として、第１のＦＣＳエラー検出部１０においてＦＣＳエラーが無いと検出し、第２のエラー検出部１２においてＦＣＳエラーが有ると検出する場合を想定するものとする。

また、第１の判定部１４は、第１のＦＣＳエラー検出部１０の検出結果と、第２のＦＣＳエラー検出部１２の検出結果とを比較し、一致する場合にインタフェース基板１と主信号処理基板２の間の故障とは判定しない。

一致する場合には、「第１のＦＣＳエラー検出部１０においてＦＣＳエラーが無いと検出し、第２のエラー検出部１２においてＦＣＳエラーが無いと検出する場合」と、「第１のＦＣＳエラー検出部１０においてＦＣＳエラーが有ると検出し、第２のエラー検出部１２においてＦＣＳエラーが有ると検出する場合」の２通りがある。

これら一致する場合には基板間の故障と判定しないが、第１の判定部１４は、「第１のＦＣＳエラー検出部１０においてＦＣＳエラーが有ると検出し、第２のＦＣＳエラー検出部１２においてＦＣＳエラーが有ると検出する場合」に、インタフェース基板側の故障とも判定する。ここでいうインタフェース基板側には、ＩＰネットワーク装置外部、あるいは、インタフェース基板１が該当する。これは、ＦＣＳエラー本来の故障判定である。本実施の形態では、第１の判定部１４は、第１のＦＣＳエラー検出部１０においてＦＣＳエラーが有ると検出し、第２のＦＣＳエラー検出部１２においてＦＣＳエラーが有ると検出する場合に、インタフェース基板１の故障と判定する。

なお、第１の判定部１４は、その判定結果を表す故障検出信号１５を出力する。ここでは、故障検出信号１５は、第１の判定部１４が故障と判定した場合にＯＮ、故障と判定しない場合にＯＦＦとなるものとする。

図３に第１の判定部１４の動作を示す。この図３は、インタフェース基板１から出力された信号が、信号伝送経路を介して主信号処理基板２に受信された様子を示すタイミングチャートである。図２で示した信号に加えて、第２のＦＣＳエラー検出部１２におけるＦＣＳエラーの検出結果を表すＦＣＳエラー検出信号と、第１の判定部１４から出力される故障検出信号１５が示されている。ＦＣＳエラー検出信号は、第２のＦＣＳエラー検出部１２において、ＦＣＳエラーが有ると検出した場合にハイレベル、ＦＣＳエラーが無いと検出した場合をロウレベルをとるものとする。

この図の実線は、ＲＸ＿ＥＲ信号９がＯＦＦ、つまり、第１のＦＣＳエラー検出部１０においてＦＣＳエラーが無いと検出する場合に、第２のＦＣＳエラー検出部１２においてＦＣＳエラーが有ると検出した場合を示している。第１の判定部１４は、このような場合に、インタフェース基板１と主信号処理基板２の間に故障が有ると判定し、故障検出信号１５をＯＮにする。

一方、この図の点線は、ＲＸ＿ＥＲ信号９がＯＮ、つまり、第１のＦＣＳエラー検出部１０においてＦＣＳエラーが有ると検出する場合に、第２のＦＣＳエラー検出部１２においてＦＣＳエラーが有ると検出した場合を示している。第１の判定部１４は、このような場合に、インタフェース基板１と主信号処理基板２の間に故障が無いと判定し、故障検出信号１５をＯＦＦにする。

以上の構成からなる基板間故障検出回路の動作について説明する。インタフェース基板１では、第１のＦＣＳエラー検出部１０がＲＸＤ［７：０］信号６についてＦＣＳエラーの有無を検出する。ＲＸ＿ＥＲ制御部１１は、第１のＦＣＳエラー検出部１０によるＦＣＳエラーの検出結果に応じて、ＲＸ＿ＥＲ信号９を制御する。それとともに、第１のＦＣＳエラー検出部１０はＲＸＤ［７：０］信号６をそのまま信号伝送経路に出力する。

主信号処理基板２は、インタフェース基板１から伝送された信号を信号伝送経路を介して受ける。インタフェース基板１と主信号処理基板２の間に故障が無い場合には、第１のＦＣＳエラー検出部１０はＲＸＤ［７：０］信号６をそのまま信号伝送経路に出力しているので、第２のＦＣＳエラー検出部１２は、第１のＦＣＳエラー検出部１０と同じ検出結果となる。

図３は、第１のＦＣＳエラー検出部１０において、ＦＣＳエラーが有ると検出し（点線）、第２のＦＣＳエラー検出部１２において、ＦＣＳエラーが有ると検出した場合について示されている。この場合には、第１の判定部１４は、基板間に故障が無いと判定し、故障検出信号１５をＯＦＦ（点線）にする。なお、この場合には、第１の判定部１４は、基板間の故障と判定しないが、インタフェース基板１での故障と判定する。

インタフェース基板１と主信号処理基板２の間に故障が生じた場合には、ＲＸＤ［７：０］信号６が変化するため、第２のＦＣＳエラー検出部１２は、第１のＦＣＳエラー検出部１０と異なる検出結果となる。

図３は、第１のＦＣＳエラー検出部１０において、ＦＣＳエラーが無いと検出し（実線）、第２のＦＣＳエラー検出部１２において、ＦＣＳエラーが有ると検出した場合について示されている。この場合には、第１の判定部１４は、基板間に故障が有ると判定し、故障検出信号１５をＯＮ（実線）にする。

以上の動作を行う基板間故障検出回路によれば、ＦＣＳエラーを検出することによって、基板間の故障の有無を検出することができる。また、この基板間の故障検出では、従来のようにＲＸＤ［７：０］信号６にＣＲＣコードを追加しない。そのため、インタフェース基板１から主信号処理基板２への伝送時において、故障検出に伴うＲＸＤ［７：０］信号６のデータ量は増加しなくなる。その結果、基板間で伝送されるＲＸＤ［７：０］信号６の伝送速度を低下させずに、基板間故障検出を行うことができる。

また、第１のＦＣＳエラー検出部１０の検出結果、および、第２のＦＣＳエラー検出部１２の検出結果に基づいて、インタフェース基板側の故障を判定し、ＦＣＳコード本来の検出を行う。こうして、ＦＣＳコード本来の故障検出と、基板間故障検出とを切り分けて検出することができる。

次に、本実施の形態に係る基板間故障検出回路の構成のうち、主信号処理基板２からインタフェース基板１へ伝送される信号（ＴＸＤ［７：０］信号１６、ＴＸＣＬＫ信号１７、ＴＸ＿ＤＶ信号１８、ＴＸ＿ＥＲ信号１９）を用いて、基板間故障検出する構成について説明する。

第３のＦＣＳエラー検出部２０は、ＴＸＤ［７：０］信号１６と、ＴＸＣＬＫ信号１７と、ＴＸ＿ＤＶ信号１８が入力される。第３の検出部である第３のＦＣＳエラー検出部２０は、主信号処理基板２に設けられ、主信号処理基板２の主信号処理部５からのＦＣＳコードが付加された内部信号を受け、当該内部信号のエラーの有無を検出する。ここで、内部信号とは、主信号処理部５からのＦＣＳコードが付加された信号であり、本実施の形態では、内部信号はＴＸＤ［７：０］信号１６であるものとする。

ＴＸＤ［７：０］信号１６は、主信号処理基板２から、上述の信号伝送経路に出力される。図１に示すような本実施の形態では、第３のＦＣＳエラー検出部２０が、ＴＸＤ［７：０］信号１６を信号伝送経路にそのまま出力することによって行う。なお、信号伝送経路に出力されるＴＸＤ［７：０］信号１６は、第３のＦＣＳエラー検出部２０から出力されるものに限ったものではなく、第３のＦＣＳエラー検出部２０の入力前にて分岐して迂回させたＴＸＤ［７：０］信号１６であってもよい。

その一方で、第３のＦＣＳエラー検出部２０は、ＴＸＤ［７：０］信号１６のＦＣＳエラーの有無についての検出結果を、ＴＸ＿ＥＲ制御部２１に出力する。なお、本実施の形態における第３，４のＦＣＳエラー検出部２０，２２は、ＴＸ＿ＤＶ信号１８がＯＮになっている場合に、ＴＸＣＬＫ信号１７のタイミングでＴＸＤ［７：０］信号１６のＦＣＳエラーを検出するものとする。

ＴＸ＿ＥＲ制御部２１は、第３のＦＣＳエラー検出部２０の検出結果に応じて、ＴＸ＿ＥＲ信号１９を変更する。ＴＸ＿ＥＲ制御部２１は、第３のＦＣＳエラー検出部２０がＴＸＤ［７：０］信号１６にＦＣＳエラーが有ると検出した場合に、ＴＸ＿ＥＲ信号１９をＯＮにする。また、ＴＸ＿ＥＲ制御部２１は、第３のＦＣＳエラー検出部２０がＴＸＤ［７：０］信号１６にＦＣＳエラーが無いと検出した場合に、入力されたＴＸ＿ＥＲ信号１９をそのまま信号伝送経路へ出力する。

図４は、主信号処理基板２から信号伝送経路に出力される直前のＴＸＤ［７：０］信号１６と、ＴＸＣＬＫ信号１７と、ＴＸ＿ＤＶ信号１８と、ＴＸ＿ＥＲ信号１９のタイミングチャートを示した図である。この図では、第３のＦＣＳエラー検出部２０は、ＴＸＤ［７：０］信号１６にＦＣＳエラーが有ると検出しており、ＴＸ＿ＥＲ制御部２１は、そのＦＣＳエラーが有るという検出結果を受けて、ＴＸ＿ＥＲ信号１９をＯＮにしている。従来の信号と異なる点は、主信号処理基板２にＣＲＣコード付加部が設けられていないので、ＴＸＤ［７：０］信号１６にはＣＲＣコードが付加されないことと、ＴＸ＿ＥＲ信号１９には、従来の内容に加え、ＦＣＳエラーの検出結果が追加されることの２点である。

図１の第４のＦＣＳエラー検出部２２は、ＴＸＤ［７：０］信号１６と、ＴＸＣＬＫ信号１７と、ＴＸ＿ＤＶ信号１８が入力される。第４のエラー検出部である第４のＦＣＳエラー検出部２２は、インタフェース基板１に設けられ、主信号処理基板２が出力するＴＸＤ［７：０］信号１６を信号伝送経路を介して受け、ＴＸＤ［７：０］信号１６のＦＣＳエラーの有無を検出する。第４のＦＣＳエラー検出部２２は、ＴＸＤ［７：０］信号１６のＦＣＳエラーの有無についての検出結果を第２の判定部２４に出力する。また、第４のＦＣＳエラー検出部２２は、ＴＸＤ［７：０］信号１６をＰＨＹ４に出力する。

主信号処理基板２から出力されたＴＸ＿ＥＲ信号１９は、ＴＸ＿ＥＲ監視部２３とＰＨＹ４に入力される。ＴＸ＿ＥＲ監視部２３は、入力されたＴＸ＿ＥＲ信号１９を監視して、ＴＸ＿ＥＲ信号１９がＯＮかＯＦＦかを検出し、その検出結果を第２の判定部２４へ出力する。

第２の判定部２４は、第３のＦＣＳエラー検出部２０の検出結果と、第４のＦＣＳエラー検出部２２の検出結果とを比較し、不一致である場合にインタフェース基板１と主信号処理基板２の間の故障と判定する。

不一致である場合には、「第３のＦＣＳエラー検出部２０においてＦＣＳエラーが無いと検出し、第４のＦＣＳエラー検出部２２においてがＦＣＳエラーが有ると検出する場合」と、「第３のＦＣＳエラー検出部２０においてＦＣＳエラーが有ると検出し、第４のＦＣＳエラー検出部２２においてＦＣＳエラーが無いと検出する場合」の２通りがある。その両方について検出してもよいが、実際に発生しうる場合としては前者、つまり、「第３のＦＣＳエラー検出部２０においてＦＣＳエラーが無いと検出し、第４のエラー検出部２２においてＦＣＳエラーが有ると検出する場合」のほうが多いと考えられる。したがって、本実施の形態では、不一致である場合として、第３のＦＣＳエラー検出部２０においてＦＣＳエラーが無いと検出し、第４のエラー検出部２２においてＦＣＳエラーが有ると検出する場合を想定するものとする。

また、第２の判定部２４は、第３のＦＣＳエラー検出部２０の検出結果と、第４のＦＣＳエラー検出部２２の検出結果とを比較し、一致である場合にインタフェース基板１と主信号処理基板２の間の故障とは判定しない。

一致する場合には、「第３のＦＣＳエラー検出部２０においてＦＣＳエラーが無いと検出し、第４のエラー検出部２２においてＦＣＳエラーが無いと検出する場合」と、「第３のＦＣＳエラー検出部２０においてＦＣＳエラーが有ると検出し、第４のエラー検出部２２においてＦＣＳエラーが有ると検出する場合」の２通りがある。

これら一致する場合には基板間の故障と判定しないが、第２の判定部２４は、「第３のＦＣＳエラー検出部２０においてＦＣＳエラーが有ると検出し、第４のＦＣＳエラー検出部２２においてＦＣＳエラーが有ると検出する場合」に、主信号処理基板側の故障とも判定する。ここでいう主信号処理基板側には、主信号処理部５、あるいは、主信号処理基板２が該当する。これは、ＦＣＳエラー本来の故障判定である。本実施の形態では、第２の判定部２４は、第３のＦＣＳエラー検出部２０においてＦＣＳエラーが有ると検出し、第４のＦＣＳエラー検出部２２においてＦＣＳエラーが有ると検出する場合に、主信号処理基板２の故障と判定する。

なお、第２の判定部２４は、その判定結果を表す故障検出信号２５を出力する。ここでは、故障検出信号２５は、第２の判定部２４が故障と判定した場合にＯＮ、故障と判定しない場合にＯＦＦとなるものとする。

図５に第２の判定部２４の動作を示す。この図５は、主信号処理基板２から出力された信号が、信号伝送経路を介してインタフェース基板１に受信された様子を示すタイミングチャートである。図４で示した信号に加えて、第４のＦＣＳエラー検出部２２におけるＦＣＳエラーの検出結果を表すＦＣＳエラー検出信号と、第２の判定部２４から出力される故障検出信号２５が示されている。ＦＣＳエラー検出信号は、第４のＦＣＳエラー検出部２２において、ＦＣＳエラーが有ると検出した場合にハイレベル、ＦＣＳエラーが無いと検出した場合にロウレベルをとるものとする。

この図の実線は、ＴＸ＿ＥＲ信号１９がＯＦＦ、つまり、第３のＦＣＳエラー検出部２０においてＦＣＳエラーが無いと検出する場合に、第４のＦＣＳエラー検出部２２においてＦＣＳエラーが有ると検出した場合を示している。第２の判定部２４は、このような場合に、インタフェース基板１と主信号処理基板２の間に故障が有ると判定し、故障検出信号２５をＯＮにする。

一方、この図の点線は、ＴＸ＿ＥＲ信号１９がＯＮ、つまり、第３のＦＣＳエラー検出部２０においてＦＣＳエラーが有ると検出する場合に、第４のＦＣＳエラー検出部２２においてはＦＣＳエラーが有ると検出した場合を示している。第２の判定部２４は、このような場合に、インタフェース基板１と主信号処理基板２の間に故障が無いと判定し、故障検出信号２５をＯＦＦにする。

以上の構成からなる基板間故障検出回路の動作は、先に説明した構成と実質的に同一の構成をとるため、同様の動作を行う。

図５は、第３のＦＣＳエラー検出部２０において、ＦＣＳエラーが有ると検出し（点線）、第４のＦＣＳエラー検出部２２において、ＦＣＳエラーが有ると検出した場合について示されている。この場合には、第２の判定部２４は、基板間に故障が無いと判定し、故障検出信号２５をＯＦＦ（点線）にする。なお、この場合には、第２の判定部２４は、基板間の故障と判定しないが、主信号処理基板２での故障と判定する。

インタフェース基板１と主信号処理基板２の間に故障が生じた場合には、ＴＸＤ［７：０］信号１６が変化するため、第４のＦＣＳエラー検出部２２は、第３のＦＣＳエラー検出部２０と異なる検出結果となる。

図５は、第３のＦＣＳエラー検出部２０において、ＦＣＳエラーが無いと検出し（実線）、第４のＦＣＳエラー検出部２２において、ＦＣＳエラーが有ると検出した場合について示されている。この場合には、第２の判定部２４は、基板間に故障が有ると判定し、故障検出信号２５をＯＮ（実線）にする。

以上の動作を行う基板間故障検出回路によれば、ＦＣＳエラーを検出することによって、基板間の故障を検出することができる。また、この基板間の故障検出では、ＴＸＤ［７：０］信号１６にＣＲＣコードを追加する従来の故障検出と異なり、ＴＸＤ［７：０］信号１６にＣＲＣコードを追加しない。そのため、主信号処理基板２からインタフェース基板１への伝送時において、故障検出に伴うＴＸＤ［７：０］信号１６のデータ量は増加しなくなる。その結果、基板間で伝送されるＴＸＤ［７：０］信号１６の伝送速度を低下させずに、基板間故障検出を行うことができる。また、インタフェース基板１と主信号処理基板２の間の双方向の信号によって基板間故障を検出することにより、２重に基板間故障を検出することができるため、基板間故障検出を信頼性の高いものにすることができる。

また、第３のＦＣＳエラー検出部２０の検出結果、および、第３のＦＣＳエラー検出部２２の検出結果に基づいて、主信号処理基板側の故障を判定し、ＦＣＳコード本来の故障検出を行う。こうして、ＦＣＳコード本来の故障検出と、基板間故障検出とを切り分けて検出することができる。

実施の形態１に係る基板間故障検出回路を示すブロック図である。 実施の形態１に係る基板間故障検出回路に用いる信号のタイミングチャートである。 実施の形態１に係る基板間故障検出回路に用いる信号のタイミングチャートである。 実施の形態１に係る基板間故障検出回路に用いる信号のタイミングチャートである。 実施の形態１に係る基板間故障検出回路に用いる信号のタイミングチャートである。 従来の基板間故障検出に用いる信号を表す図である。

符号の説明

１ インタフェース基板、２ 主信号処理基板、３ 主信号、４ ＰＨＹ、５ 主信号処理部、６ ＲＸＤ［７：０］信号、７ ＲＸＣＬＫ信号、８ ＲＸ＿ＤＶ信号、９ ＲＸ＿ＥＲ信号、１０ 第１のＦＣＳエラー検出部、１１ ＲＸ＿ＥＲ制御部、１２ 第２のＦＣＳエラー検出部、１３ ＲＸ＿ＥＲ監視部、１４ 第１の判定部、１５，２５ 故障検出信号、１６ ＴＸＤ［７：０］信号、１７ ＴＸＣＬＫ信号、１８ ＴＸ＿ＤＶ信号、１９ ＴＸ＿ＥＲ信号、２０ 第３のＦＣＳエラー検出部、２１ ＴＸ＿ＥＲ信号、２２ 第４のＦＣＳエラー検出部、２３ ＴＸ＿ＥＲ監視部、２４ 第２の判定部。

Claims (5)

1. 第１、第２の基板間の故障を検出する基板間故障検出回路であって、
   前記第１の基板に設けられ、エラーチェックコードが付加された外部信号を受け、当該外部信号のエラーの有無を検出する第１のエラー検出部を備え、
   前記外部信号は、前記第１の基板から、前記第１の基板と前記第２の基板との間に設けられた信号伝送経路に出力され、
   前記第２の基板に設けられ、前記第１の基板が出力する前記外部信号を前記信号伝送経路を介して受け、当該外部信号のエラーの有無を検出する第２のエラー検出部と、
   前記第１のエラー検出部の検出結果と前記第２のエラー検出部の検出結果とを比較し、不一致である場合に前記第１，第２の基板間の故障と判定する第１の判定部とをさらに備える、
   基板間故障検出回路。
2. 前記第１の判定部は、
   前記第１のエラー検出部においてエラーが有ると検出し、かつ、前記第２のエラー検出部においてエラーが有ると検出する場合に、前記第１の基板側の故障とも判定する、
   請求項１に記載の基板間故障検出回路。
3. 前記エラーチェックコードは、ＦＣＳ（Frame Check Sequence）コードを含む、
   請求項１または請求項２に記載の基板間故障検出回路。
4. 前記第２の基板に設けられ、当該第２の基板の主信号処理部からの前記エラーチェックコードが付加された内部信号を受け、当該内部信号のエラーの有無を検出する第３のエラー検出部をさらに備え、
   前記内部信号は、前記第２の基板から前記信号伝送経路に出力され、
   前記第１の基板に設けられ、前記第２の基板が出力する前記内部信号を前記信号伝送経路を介して受け、当該内部信号のエラーの有無を検出する第４のエラー検出部と、
   前記第３のエラー検出部の検出結果と前記第４のエラー検出部の検出結果とを比較し、不一致である場合に前記第１，第２の基板間の故障と判定する第２の判定部とをさらに備える、
   請求項１乃至請求項３のいずれかに記載の基板間故障検出回路。
5. 前記第２の判定部は、
   前記第３のエラー検出部においてエラーが有ると検出し、かつ、前記第４のエラー検出部においてエラーが有ると検出する場合に、前記第２の基板側の故障とも判定する、
   請求項４に記載の基板間故障検出回路。

Images