JP2006270211A - シリアル信号伝送システム - Google Patents
シリアル信号伝送システム Download PDFInfo
- Publication number
- JP2006270211A JP2006270211A JP2005081796A JP2005081796A JP2006270211A JP 2006270211 A JP2006270211 A JP 2006270211A JP 2005081796 A JP2005081796 A JP 2005081796A JP 2005081796 A JP2005081796 A JP 2005081796A JP 2006270211 A JP2006270211 A JP 2006270211A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- data
- reception
- reception device
- error detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
【課題】 シリアル転送路において送受信装置内の送信部から伝送路に送信するための送信データのエラーを発見することができるシリアル信号伝送システム、またはシリアル信号送受信装置を提供する。
【解決手段】 伝送路200に接続された少なくとも２つの送受信装置1202及び2203の間で信号伝送を行う際に、シリアル信号伝送システムにおいて、送受信装置1202の送信部1402から伝送路200に送信する送信データについてエラー検出手段により、エラーを検出する。
【選択図】 図２
【解決手段】 伝送路200に接続された少なくとも２つの送受信装置1202及び2203の間で信号伝送を行う際に、シリアル信号伝送システムにおいて、送受信装置1202の送信部1402から伝送路200に送信する送信データについてエラー検出手段により、エラーを検出する。
【選択図】 図２
Description
本発明は、シリアル転送を用いデータ転送を行うシリアル信号伝送システムにおいて、送受信装置の送信部から伝送路に送信するための送信データのエラーを発見するエラー検出手段を設け、エラーチェックを行うことにより、送信部から伝送路に送信するための送信データの障害を容易に確認することができるシリアル信号伝送システムまたはシリアル信号送受信装置に関する。
従来、データ転送技術においては、パケット転送やパラレル転送など様々なデータ転送方式が用いられている。このようなデータ転送技術のなかでも1本の信号線を使って1ビットずつデータを転送するシリアル転送方式は、複数の信号線を利用して並行にデータを転送するパラレル転送方式に比べて、長距離転送に適していることから、長距離の伝送装置間を接続するデータ転送方式において主流となっている。
また、データ転送技術において近年では多くの情報を高速に送ることが求められており、8b10b等の符号変換方式を採用し、パラレルデータをシリアルデータ化して伝送する技術が用いられている。また8b10b符号変換を採用したシリアル転送は、8ビットのパラレルデータを10ビットデータにデータを変換し、即ちデータ中の同一符号の連続を防ぐ符号化変換を行い、シリアル転送する高速シリアル転送とよばれる方式の一つである。
従来技術として、特許文献１に開示されているように、8B10B符号変換を採用したシリアル転送するシリアル信号伝送システムにおいて、送信装置10にハミング符号（ECC）付加部を設け、伝送路に送出されて受信装置20で受信したデータについて、誤りの訂正を行う技術がある。（以下、第１の従来技術という。）
しかし、この第１の従来技術においては、少なくとも２つの送受信装置間においてデータの送受信を行う場合、データを送信する際に、送信装置10でＥＣＣ付加したデータを、伝送路30へシリアル転送し、伝送路30から転送されてきたデータを受信装置20のビット誤り検出部22で、データのエラーを検出することによってシリアル転送中で障害が発生したかどうかをチェックしている。つまり送信する際のデータにおいては、送信装置10ではエラー検出を行わず、伝送路転送後のデータについて受信装置20でエラー検出を行うのみであったため、送信装置10においてシリアル転送前に発生していた障害、即ち伝送路30へ送信前のデータに発生した障害について障害を特定することができなかった。
具体的には、伝送路30から転送されてきたデータについて受信装置20のビット誤り検出部22で検出された障害が、シリアル転送前の送信装置10において発生していたデータの障害であるのか、もしくは転送中に伝送路30内で発生した障害であるのか、もしくは転送路から受信後、受信装置20内において発生した障害であるのかについては、切り分けを行って障害を判定することができないため、データ障害の被疑の特定が困難であるという課題があった。
また、特許文献２には、シリアルバス12を介してデータのパケット転送を行うデータ転送装置において、データ誤り訂正コードの巡回冗長検査（cycle redundancy code：CRC）を利用し、一定時間おきにテストパケットを転送することによりモジュール相互間でのパケット伝送に対し、シリアルバス制御部14が正常に動作しているかどうかをテストする技術が開示されている。この従来技術においては、システム全体を診断モードとし診断パケットを送出し送信元の通信モジュールでモニタを行うことにより、送信側での障害判定を行い通信モジュール10間での送受信機能の確認を行っている。（以下、第２の従来技術という。）
しかし、この第２の従来技術においては、障害判定を行う場合は、システム全体を診断モードに設定し、チェック時間帯を設けなければならず、通常の送受信において随時送受信装置のデータの障害検出を行うことはできない。さらにはシリアルバス12及びシリアルバス制御部14自体に障害が起こっている場合は、送信元での障害との判別ができず、適格な障害の処置ができなかった。
また、データ転送技術において近年では多くの情報を高速に送ることが求められており、8b10b等の符号変換方式を採用し、パラレルデータをシリアルデータ化して伝送する技術が用いられている。また8b10b符号変換を採用したシリアル転送は、8ビットのパラレルデータを10ビットデータにデータを変換し、即ちデータ中の同一符号の連続を防ぐ符号化変換を行い、シリアル転送する高速シリアル転送とよばれる方式の一つである。
従来技術として、特許文献１に開示されているように、8B10B符号変換を採用したシリアル転送するシリアル信号伝送システムにおいて、送信装置10にハミング符号（ECC）付加部を設け、伝送路に送出されて受信装置20で受信したデータについて、誤りの訂正を行う技術がある。（以下、第１の従来技術という。）
しかし、この第１の従来技術においては、少なくとも２つの送受信装置間においてデータの送受信を行う場合、データを送信する際に、送信装置10でＥＣＣ付加したデータを、伝送路30へシリアル転送し、伝送路30から転送されてきたデータを受信装置20のビット誤り検出部22で、データのエラーを検出することによってシリアル転送中で障害が発生したかどうかをチェックしている。つまり送信する際のデータにおいては、送信装置10ではエラー検出を行わず、伝送路転送後のデータについて受信装置20でエラー検出を行うのみであったため、送信装置10においてシリアル転送前に発生していた障害、即ち伝送路30へ送信前のデータに発生した障害について障害を特定することができなかった。
具体的には、伝送路30から転送されてきたデータについて受信装置20のビット誤り検出部22で検出された障害が、シリアル転送前の送信装置10において発生していたデータの障害であるのか、もしくは転送中に伝送路30内で発生した障害であるのか、もしくは転送路から受信後、受信装置20内において発生した障害であるのかについては、切り分けを行って障害を判定することができないため、データ障害の被疑の特定が困難であるという課題があった。
また、特許文献２には、シリアルバス12を介してデータのパケット転送を行うデータ転送装置において、データ誤り訂正コードの巡回冗長検査（cycle redundancy code：CRC）を利用し、一定時間おきにテストパケットを転送することによりモジュール相互間でのパケット伝送に対し、シリアルバス制御部14が正常に動作しているかどうかをテストする技術が開示されている。この従来技術においては、システム全体を診断モードとし診断パケットを送出し送信元の通信モジュールでモニタを行うことにより、送信側での障害判定を行い通信モジュール10間での送受信機能の確認を行っている。（以下、第２の従来技術という。）
しかし、この第２の従来技術においては、障害判定を行う場合は、システム全体を診断モードに設定し、チェック時間帯を設けなければならず、通常の送受信において随時送受信装置のデータの障害検出を行うことはできない。さらにはシリアルバス12及びシリアルバス制御部14自体に障害が起こっている場合は、送信元での障害との判別ができず、適格な障害の処置ができなかった。
以上のように、従来のシリアル信号伝送を用いた送受信装置におけるエラー制御において、伝送路に送信するための送信データについてエラー検出手段を送信部に設けることはハードウエアの容量が増加してしまうという問題や回路を実装するための微細化の困難性の問題によりできなかった。よって従来においては、送信データに関して、送信部ではエラー検出を行わず、送信部で符号化を行う際に送信データにエラー制御用のデータを付加して送信データを伝送路へ送出し，伝送路を経由後、送信先の送受信装置内における受信部でデータを復号する過程において、送信部において生じていたエラー、伝送路内を伝送中に起きたエラー、及び受信部において生じたエラーについて、まとめて受信データとして受信部のエラー検出手段において訂正または検出を行っていた。具体的には、送信部でエラー制御用データとして送信データに付加されたハミング符号（Error Correcting Code ：ECC）や巡回冗長検査（cycle redundancy code：CRC）などのエラー制御用データを用い、送信先の送受信装置内における受信部に設けられたエラー検出処理手段によって、伝送路経由後のデータについてのエラーの有無を確認することしかできなかった．
例えば、図１に示すような従来の構成では、送受信装置で送受信を行う場合には、第一の送受信装置8202内の送信部8402では、伝送路に送信するための送信データについてはエラーチェックを行わず、第一の送受信装置82022内の送信部8402から送出された送信データは伝送路900を経由後、第二の送受信装置9203の受信部9103で受信後、受信データとして、受信部9103内のエラー検出手段9105、9106によりエラーチェックを行っている。ここで、図１に示すような高速シリアル転送においては、特に8b10b符号変換における、8ビットデータを10ビットデータまたは10ビットデータを8ビットデータに符号化する際や、シリアルデータからパラレルデータへデータ変換する際、また、パラレルデータからシリアルデータへの変換の際に、データ変換に伴ってデータのエラーが発生しやすいという問題があった。
よって従来の構成では、第二の送受信装置9203の受信部9103に設けられたエラー検出手段9105,9106によりエラーを確認した場合において、そのエラーが、第一の送受信装置8202内の送信部8402から伝送路900へシリアル信号データを送信する際に送信部8402における送信データにおいてすでに起きていたデータエラーであるのか、伝送路900を経由している間に伝送路900内で起きた伝送中のエラーであるのか、または、第二の送受信装置9203で受信された後第二の送受信装置9203のS/P変換回路9107によりシリアル信号からパラレル信号へ変換を行う際に受信部9403で発生したデータエラーであるのかを特定することはできない。
このため、従来の信号伝送システムではエラー発生原因箇所の特定が困難であり、送受信装置及び伝送路に対してのシステム障害の適切な処置ができないという問題があった。
このような課題を解決するため、本発明は、シリアル転送路において第一の送受信装置内の送信部から伝送路に送信するための送信データについてエラー検出手段を設け、エラーチェックを行なうことにより、伝送路送信前に発生したエラーを発見することを目的としている。
また、さらに伝送路を経由し第二の送受信装置において受信した受信データについても、第二の送受信装置の受信部に同様のエラー検出手段を設けた場合には、第一の送受信装置内の送信部から送出される送信データ、及び第二の送受信装置の受信部で受信した受信データのそれぞれについて、随時エラー検出を行う。よってそれぞれのエラー検出の結果から、第一の送受信装置内において発生したエラーであるのかもしくは伝送路内及び第二の送受信装置において受信した際に発生したエラーであるのか、のどちらでエラーが発生したのかが明らかになることから、伝送システム内での障害発生箇所の特定を容易に行うことができるようにしたシリアル信号伝送システムを提供する。
例えば、図１に示すような従来の構成では、送受信装置で送受信を行う場合には、第一の送受信装置8202内の送信部8402では、伝送路に送信するための送信データについてはエラーチェックを行わず、第一の送受信装置82022内の送信部8402から送出された送信データは伝送路900を経由後、第二の送受信装置9203の受信部9103で受信後、受信データとして、受信部9103内のエラー検出手段9105、9106によりエラーチェックを行っている。ここで、図１に示すような高速シリアル転送においては、特に8b10b符号変換における、8ビットデータを10ビットデータまたは10ビットデータを8ビットデータに符号化する際や、シリアルデータからパラレルデータへデータ変換する際、また、パラレルデータからシリアルデータへの変換の際に、データ変換に伴ってデータのエラーが発生しやすいという問題があった。
よって従来の構成では、第二の送受信装置9203の受信部9103に設けられたエラー検出手段9105,9106によりエラーを確認した場合において、そのエラーが、第一の送受信装置8202内の送信部8402から伝送路900へシリアル信号データを送信する際に送信部8402における送信データにおいてすでに起きていたデータエラーであるのか、伝送路900を経由している間に伝送路900内で起きた伝送中のエラーであるのか、または、第二の送受信装置9203で受信された後第二の送受信装置9203のS/P変換回路9107によりシリアル信号からパラレル信号へ変換を行う際に受信部9403で発生したデータエラーであるのかを特定することはできない。
このため、従来の信号伝送システムではエラー発生原因箇所の特定が困難であり、送受信装置及び伝送路に対してのシステム障害の適切な処置ができないという問題があった。
このような課題を解決するため、本発明は、シリアル転送路において第一の送受信装置内の送信部から伝送路に送信するための送信データについてエラー検出手段を設け、エラーチェックを行なうことにより、伝送路送信前に発生したエラーを発見することを目的としている。
また、さらに伝送路を経由し第二の送受信装置において受信した受信データについても、第二の送受信装置の受信部に同様のエラー検出手段を設けた場合には、第一の送受信装置内の送信部から送出される送信データ、及び第二の送受信装置の受信部で受信した受信データのそれぞれについて、随時エラー検出を行う。よってそれぞれのエラー検出の結果から、第一の送受信装置内において発生したエラーであるのかもしくは伝送路内及び第二の送受信装置において受信した際に発生したエラーであるのか、のどちらでエラーが発生したのかが明らかになることから、伝送システム内での障害発生箇所の特定を容易に行うことができるようにしたシリアル信号伝送システムを提供する。
以上説明したように、本発明においては、伝送路に接続された少なくとも２つの送受信装置間において信号伝送を行う際に、送受信装置の送信部から伝送路に送信する送信データについて発生したエラーを検出するためのエラー検出手段を設けることにより、送信部から伝送路に送出する送信データのエラーを検出することができる。
特にシリアル信号を用いたシリアル信号伝送システムにおいては、送受信装置の送信部において、8b10b符号変換における、8ビットのパラレルデータを10ビットデータに符号化する際や、シリアルデータからパラレルデータへの変換する際に発生するエラーについて、信号変換後のデータのエラー検出を行うことにより、エラー検出することができる。
さらに伝送路から受信した受信データについてもエラー検出手段において、伝送路を経由し受信時に発生していたエラーを検出することにより、それぞれのエラー検出手段からの検出結果について障害判定を行うことができる。
つまり、伝送路に接続された少なくとも２つの送受信装置間において、送受信装置にそれぞれ同様に送信データ及び受信データについてエラー検出を行い、第一の送受信装置及び第二の送受信装置のそれぞれのエラー検出手段からの結果について、随時エラーチェックを行うことより、第一の送受信装置または第二の送受信装置のどちらでエラーが起きたかの判定が可能になり、障害箇所の特定を容易に行うことができるようにしたシリアル信号伝送システムを提供することができる。
また、本発明は、送受信装置におけるデータの障害を検出するために、ランニングディスパリティチェック回路やコードバイオレーションチェック回路等のエラーチェック機能を送受信装置内の送信部に設けることまたは受信部に設けられたエラーチェック機能を利用することにより、送受信装置の送信部での送信データ及び受信部で受信した受信データのそれぞれに対してエラー検出を行い、それぞれのエラー検出の結果よりデータの障害を検出できるようにし、それぞれの検出結果を用いることにより、送信部及び受信部で発生したデータエラーを検出できること、即ち、障害箇所の特定を容易に行うことができる装置を提供することができる。
特にシリアル信号を用いたシリアル信号伝送システムにおいては、送受信装置の送信部において、8b10b符号変換における、8ビットのパラレルデータを10ビットデータに符号化する際や、シリアルデータからパラレルデータへの変換する際に発生するエラーについて、信号変換後のデータのエラー検出を行うことにより、エラー検出することができる。
さらに伝送路から受信した受信データについてもエラー検出手段において、伝送路を経由し受信時に発生していたエラーを検出することにより、それぞれのエラー検出手段からの検出結果について障害判定を行うことができる。
つまり、伝送路に接続された少なくとも２つの送受信装置間において、送受信装置にそれぞれ同様に送信データ及び受信データについてエラー検出を行い、第一の送受信装置及び第二の送受信装置のそれぞれのエラー検出手段からの結果について、随時エラーチェックを行うことより、第一の送受信装置または第二の送受信装置のどちらでエラーが起きたかの判定が可能になり、障害箇所の特定を容易に行うことができるようにしたシリアル信号伝送システムを提供することができる。
また、本発明は、送受信装置におけるデータの障害を検出するために、ランニングディスパリティチェック回路やコードバイオレーションチェック回路等のエラーチェック機能を送受信装置内の送信部に設けることまたは受信部に設けられたエラーチェック機能を利用することにより、送受信装置の送信部での送信データ及び受信部で受信した受信データのそれぞれに対してエラー検出を行い、それぞれのエラー検出の結果よりデータの障害を検出できるようにし、それぞれの検出結果を用いることにより、送信部及び受信部で発生したデータエラーを検出できること、即ち、障害箇所の特定を容易に行うことができる装置を提供することができる。
本発明のシリアル信号伝送システムの実施の形態について図面を参照して詳細に説明する。
図２を参照すると、本実施の形態のシリアル信号伝送システムは、伝送路200に接続された少なくとも２つの送受信装置1202と送受信装置2203とから構成される。ここで、本実施の形態では、送受信装置1202の回路構成及び送受信動作を中心に説明する。
以下、送受信装置1202及び送受信装置2203については、第一の送受信装置1202及び第二の送受信装置2203として説明を行う。
第一の送受信装置1202は、送信部1402及び受信部1403を含む。送信部1402は送信部内部論理1100、8b−10b変換回路1101及びP/S変換回路1102を有している。図２からもわかるように、本実施の形態においては、第二の送受信装置2203は、第一の送受信装置1202と同じ構成の装置を用いた場合の説明を行うため、第二の送受信装置2203においても、第一の送受信装置1202と同じ構成の送信部2402及び受信部2403を有するとする。
第一の送受信装置1202の送信部1402では、送信部内部論理1100は8b−10b変換回路1101に接続されている。8b−10b変換回路1101はP/S変換回路1102に接続されている。P/S変換回路1102の出力は受信部1403内のS/P変換回路1111及び伝送路200に送出されている。伝送路200へ送信されたシリアルデータは伝送路200に接続されている送受信装置である第二の送受信装置2203内のS/P変換回路2111で受信される。
受信部1403は、S/P変換回路1111及び1107、選択論理1110、ランニングディスパリティチェック回路1106、コードバイオレーションチェック回路1105、10b−8b変換回路1104及び受信部内部論理1400を有している。
受信部1403において、S/P変換回路1111は送信部1402のP/S変換回路1102のシリアル出力を入力しパラレル信号に変換してKキャラ検出論理1110に出力する。S/P変換回路1107は伝送路200を介して第二の送受信装置2203のシリアル出力を入力し、パラレル信号に変換してKキャラ検出論理1110に出力する。
図３を参照すると、選択論理1110はS/P変換回路1107に接続しているコンマキャラクタ判定論理（Ｋキャラ判定論理）1500、選択フラグ1120及びセレクタ1600を有している。
S/P変換回路1111及びS/P変換回路1107は選択論理1100内のセレクタ1600に接続されており、S/P変換回路1111で変換された送信部1402からの第二の送受信装置2203に送信するためのパラレルデータと、S/P変換回路1107で変換された伝送路200からのパラレルデータは、選択論理1110内のセレクタ1600に入力される。
また、S/P変換回路1107は、選択論理1110 内のＫキャラ判定論理1500にも接続されている。
Ｋキャラ判定論理1500はS/P変換回路1107、セレクタ1600、選択フラグ及び10b−8b変換回路1104に接続されている。Ｋキャラ判定論理1500は、S/P変換回路1107で変換された伝送路200からのパラレルデータのコンマキャラクタ（以下、Kキャラ符号）を判定する。ここで用いるKキャラ符号とは、あらかじめ指定された特殊なデータ文字である。また、Ｋキャラ判定論理1500はこのＫキャラ符号の判定結果を接続されているセレクタ1600及び選択フラグ1120及び10b−8b変換回路1104に送出する。
セレクタ1600は、接続されているS/P変換回路1111及びS/P変換回路1107からのデータを受け取る。さらに、セレクタ1600では、Ｋキャラ判定論理1500でのS/P変換回路1107のデータにおけるＫキャラ符号の判定結果に準じた指示信号により、S/P変換回路1111で変換された送信部1402からのパラレルデータ及びS/P変換回路1107で変換された伝送路200からのパラレルデータのどちらかを選択して、ランニングディスパリティチェック1106のエラー検出手段に出力する。
選択フラグ1120は、例えば送受信装置において、ハード上に備わるフラグであり、あらかじめ設定された条件が成り立つかどうかを記録するビットである。本発明においては、Ｋキャラ判定論理1500から送られたS/P変換回路1111で変換されたデータを選択した場合、もしくはS/P変換回路1107で変換されたデータについて選択した場合の指示信号により、フラグが切り替えられる。このように選択フラグ1120は、セレクタ1600でどちらを選択したかの指示信号の情報について記録する機能を有する。
よって、選択フラグ1120の結果を調べることにより、エラー検出手段でエラーを検出した際に、送信部から送られたデータについて障害を検出したのか、もしくは、伝送路から送られたデータについてエラーを検出したのかを知ることができ、障害箇所の特定が可能になる。
選択論理1110はエラー検出手段に接続されている。本実施の形態では、エラー検出手段は、ランニングディスパリティチェック回路1106、及びコードバイオレーションチェック回路1105である。エラー検出手段であるランニングディスパリティチェック回路1106及びコードバイオレーションチェック回路1105は、10b−8b変換回路1104に接続され、10b−8b変換回路1104は受信部内部論理1400に接続されている。
第一の送受信装置1202からのP/S変換回路1102の出力即ちシリアルデータは伝送路200へ送信され、伝送路200に接続されている送受信装置である第二の送受信装置2203内のS/P変換回路2107で受信される。
この実施の形態における回路構成は、第一の送受信装置1202の受信部1403内のエラー検出手段に送信部1402から伝送路に送信するシリアルデータを送り、S/P変換回路1111でパラレルデータに変換し、第一の送受信装置1202の受信部1403内のエラー検出手段即ちランニングディスパリティチェック回路1106やコードバイオレーションチェック回路1105を用いてエラー検出を行うことができる。つまり、第一の送受信装置1202内に第二の送受信装置2203に送信するためのシリアルデータをパラレルデータに変換するためのS/P変換回路1111と、伝送路200を経由し受信した受信データについてS/P変換するためのS/P変換回路1107を備える。
次に本実施の形態の動作について、図面を参照して説明する。
図２及び図３を参照すると、第一の送受信装置1202において8b−10b変換回路1101は、送信部内部論理1100からの8ビットデータを10ビット(上位3ビットデータを4ビットデータ、下位5ビットデータを6ビットデータにする)のパラレルデータに変換する。
8b−10b 変換回路1101では、データ文字と特殊キャラクタであるコンマキャラクタ符号（以下Kキャラ 符号）との符号セットを含んで変換が行われる。8 ビットの値は10 ビットの値にコード化され、シリアルラインにおける直流（DC）のバランスを保つように設定される。
また、8ビットデータを10ビットデータに変換する場合には、10ビット中に“1”の数は4個もしくは5個もしくは6個になるように符号化を行う。連続した２つのデータ中には合計で10個の“１”が転送されるような規則に基づかせておくことができる。本実施の形態における、8b−10b変換回路1101では、8ビットデータから10ビットデータへ変換する際Kキャラ符号を加味する。ここで、8ビットデータから10ビットデータへデータを変換する際にはビット数の増加により使用できるデータの種類が8ビットデータの256種類から10ビットデータの1024種類へと拡張される。よって本実施の形態においては、8b−10b変換回路1101及び8b−10b変換回路2101により、通常データとして256種類の8ビットデータから10ビットデータへビット変換される。ここで、256種類の8ビットデータは、１種類あたり+/-の2種類の10ビットデータ即ち512種類の10ビットデータに変換される。変換される512種類の10ビットデータ以外の残り512種類の10ビットデータの中から制御データとして用いる数種類の10ビットデータをKキャラ符号として予め設定する。つまり、10ビットのKキャラ符号と10ビットの通常データにより構成される送信データを作成する。
本実施の形態でいう10ビットのKキャラ符号は、10ビットデータ中の上位7ビットに例えば“1100000”もしくは“0011111”を含むような10ビットデータをＫキャラ符号として設定する。それら数種類のＫキャラ符号については、送信するデータにおいて無効データと有効データにするものとに分け、あらかじめＫキャラ判定論理1500にも設定を行っておく。ここでいう、無効データとするKキャラ符号とは伝送路200から受信したP/S変換回路1107からのデータにおいて、エラー検出手段によるエラー検出を必要としないデータである。対して有効データとするKキャラ符号とはエラー検出手段によるエラー検出を必要とするデータとする。有効データとするKキャラ符号については、通常データの前後に付加することにより、送信データ中の通常データの位置を判別するような目印的役割として用いられる。このように、Kキャラ符号は、データ転送における制御データ、即ち目印的な役割として用いられるデータより、前述の設定にこだわらず、変換方式又はシステムにおけるプログラムの設定において何種類に設定するか、またビット数や加味方法等についても、それぞれに適宜設定を行うことができる。
図２を参照すると、本実施の形態のシリアル信号伝送システムは、伝送路200に接続された少なくとも２つの送受信装置1202と送受信装置2203とから構成される。ここで、本実施の形態では、送受信装置1202の回路構成及び送受信動作を中心に説明する。
以下、送受信装置1202及び送受信装置2203については、第一の送受信装置1202及び第二の送受信装置2203として説明を行う。
第一の送受信装置1202は、送信部1402及び受信部1403を含む。送信部1402は送信部内部論理1100、8b−10b変換回路1101及びP/S変換回路1102を有している。図２からもわかるように、本実施の形態においては、第二の送受信装置2203は、第一の送受信装置1202と同じ構成の装置を用いた場合の説明を行うため、第二の送受信装置2203においても、第一の送受信装置1202と同じ構成の送信部2402及び受信部2403を有するとする。
第一の送受信装置1202の送信部1402では、送信部内部論理1100は8b−10b変換回路1101に接続されている。8b−10b変換回路1101はP/S変換回路1102に接続されている。P/S変換回路1102の出力は受信部1403内のS/P変換回路1111及び伝送路200に送出されている。伝送路200へ送信されたシリアルデータは伝送路200に接続されている送受信装置である第二の送受信装置2203内のS/P変換回路2111で受信される。
受信部1403は、S/P変換回路1111及び1107、選択論理1110、ランニングディスパリティチェック回路1106、コードバイオレーションチェック回路1105、10b−8b変換回路1104及び受信部内部論理1400を有している。
受信部1403において、S/P変換回路1111は送信部1402のP/S変換回路1102のシリアル出力を入力しパラレル信号に変換してKキャラ検出論理1110に出力する。S/P変換回路1107は伝送路200を介して第二の送受信装置2203のシリアル出力を入力し、パラレル信号に変換してKキャラ検出論理1110に出力する。
図３を参照すると、選択論理1110はS/P変換回路1107に接続しているコンマキャラクタ判定論理（Ｋキャラ判定論理）1500、選択フラグ1120及びセレクタ1600を有している。
S/P変換回路1111及びS/P変換回路1107は選択論理1100内のセレクタ1600に接続されており、S/P変換回路1111で変換された送信部1402からの第二の送受信装置2203に送信するためのパラレルデータと、S/P変換回路1107で変換された伝送路200からのパラレルデータは、選択論理1110内のセレクタ1600に入力される。
また、S/P変換回路1107は、選択論理1110 内のＫキャラ判定論理1500にも接続されている。
Ｋキャラ判定論理1500はS/P変換回路1107、セレクタ1600、選択フラグ及び10b−8b変換回路1104に接続されている。Ｋキャラ判定論理1500は、S/P変換回路1107で変換された伝送路200からのパラレルデータのコンマキャラクタ（以下、Kキャラ符号）を判定する。ここで用いるKキャラ符号とは、あらかじめ指定された特殊なデータ文字である。また、Ｋキャラ判定論理1500はこのＫキャラ符号の判定結果を接続されているセレクタ1600及び選択フラグ1120及び10b−8b変換回路1104に送出する。
セレクタ1600は、接続されているS/P変換回路1111及びS/P変換回路1107からのデータを受け取る。さらに、セレクタ1600では、Ｋキャラ判定論理1500でのS/P変換回路1107のデータにおけるＫキャラ符号の判定結果に準じた指示信号により、S/P変換回路1111で変換された送信部1402からのパラレルデータ及びS/P変換回路1107で変換された伝送路200からのパラレルデータのどちらかを選択して、ランニングディスパリティチェック1106のエラー検出手段に出力する。
選択フラグ1120は、例えば送受信装置において、ハード上に備わるフラグであり、あらかじめ設定された条件が成り立つかどうかを記録するビットである。本発明においては、Ｋキャラ判定論理1500から送られたS/P変換回路1111で変換されたデータを選択した場合、もしくはS/P変換回路1107で変換されたデータについて選択した場合の指示信号により、フラグが切り替えられる。このように選択フラグ1120は、セレクタ1600でどちらを選択したかの指示信号の情報について記録する機能を有する。
よって、選択フラグ1120の結果を調べることにより、エラー検出手段でエラーを検出した際に、送信部から送られたデータについて障害を検出したのか、もしくは、伝送路から送られたデータについてエラーを検出したのかを知ることができ、障害箇所の特定が可能になる。
選択論理1110はエラー検出手段に接続されている。本実施の形態では、エラー検出手段は、ランニングディスパリティチェック回路1106、及びコードバイオレーションチェック回路1105である。エラー検出手段であるランニングディスパリティチェック回路1106及びコードバイオレーションチェック回路1105は、10b−8b変換回路1104に接続され、10b−8b変換回路1104は受信部内部論理1400に接続されている。
第一の送受信装置1202からのP/S変換回路1102の出力即ちシリアルデータは伝送路200へ送信され、伝送路200に接続されている送受信装置である第二の送受信装置2203内のS/P変換回路2107で受信される。
この実施の形態における回路構成は、第一の送受信装置1202の受信部1403内のエラー検出手段に送信部1402から伝送路に送信するシリアルデータを送り、S/P変換回路1111でパラレルデータに変換し、第一の送受信装置1202の受信部1403内のエラー検出手段即ちランニングディスパリティチェック回路1106やコードバイオレーションチェック回路1105を用いてエラー検出を行うことができる。つまり、第一の送受信装置1202内に第二の送受信装置2203に送信するためのシリアルデータをパラレルデータに変換するためのS/P変換回路1111と、伝送路200を経由し受信した受信データについてS/P変換するためのS/P変換回路1107を備える。
次に本実施の形態の動作について、図面を参照して説明する。
図２及び図３を参照すると、第一の送受信装置1202において8b−10b変換回路1101は、送信部内部論理1100からの8ビットデータを10ビット(上位3ビットデータを4ビットデータ、下位5ビットデータを6ビットデータにする)のパラレルデータに変換する。
8b−10b 変換回路1101では、データ文字と特殊キャラクタであるコンマキャラクタ符号（以下Kキャラ 符号）との符号セットを含んで変換が行われる。8 ビットの値は10 ビットの値にコード化され、シリアルラインにおける直流（DC）のバランスを保つように設定される。
また、8ビットデータを10ビットデータに変換する場合には、10ビット中に“1”の数は4個もしくは5個もしくは6個になるように符号化を行う。連続した２つのデータ中には合計で10個の“１”が転送されるような規則に基づかせておくことができる。本実施の形態における、8b−10b変換回路1101では、8ビットデータから10ビットデータへ変換する際Kキャラ符号を加味する。ここで、8ビットデータから10ビットデータへデータを変換する際にはビット数の増加により使用できるデータの種類が8ビットデータの256種類から10ビットデータの1024種類へと拡張される。よって本実施の形態においては、8b−10b変換回路1101及び8b−10b変換回路2101により、通常データとして256種類の8ビットデータから10ビットデータへビット変換される。ここで、256種類の8ビットデータは、１種類あたり+/-の2種類の10ビットデータ即ち512種類の10ビットデータに変換される。変換される512種類の10ビットデータ以外の残り512種類の10ビットデータの中から制御データとして用いる数種類の10ビットデータをKキャラ符号として予め設定する。つまり、10ビットのKキャラ符号と10ビットの通常データにより構成される送信データを作成する。
本実施の形態でいう10ビットのKキャラ符号は、10ビットデータ中の上位7ビットに例えば“1100000”もしくは“0011111”を含むような10ビットデータをＫキャラ符号として設定する。それら数種類のＫキャラ符号については、送信するデータにおいて無効データと有効データにするものとに分け、あらかじめＫキャラ判定論理1500にも設定を行っておく。ここでいう、無効データとするKキャラ符号とは伝送路200から受信したP/S変換回路1107からのデータにおいて、エラー検出手段によるエラー検出を必要としないデータである。対して有効データとするKキャラ符号とはエラー検出手段によるエラー検出を必要とするデータとする。有効データとするKキャラ符号については、通常データの前後に付加することにより、送信データ中の通常データの位置を判別するような目印的役割として用いられる。このように、Kキャラ符号は、データ転送における制御データ、即ち目印的な役割として用いられるデータより、前述の設定にこだわらず、変換方式又はシステムにおけるプログラムの設定において何種類に設定するか、またビット数や加味方法等についても、それぞれに適宜設定を行うことができる。
次に、8b−10b変換回路1101によって変換されたパラレルデータをP/S変換回路1102に送り、P/S変換回路1102はパラレルデータを、高速のクロック信号を用いて１ビットのシリアルデータに変換し、接続されているS/P変換回路1111にシリアルデータを送る一方で、伝送路200にも送出する。
同様にして、第二の送受信装置2203の送信部2402もシリアルデータを伝送路200に出力する。第一の送受信装置1202の受信部1403は第二の送受信装置2203からのシリアルデータを伝送路200を介して受信する。以下、第一の送受信装置1202の受信部1403の動作を説明する。
第一の送受信装置1202の受信部1403において、S/P変換回路1111は送信部1402からのシリアルデータを受信し、パラレルデータに変換して選択論理1100に出力する。又、S/P変換回路1107は、伝送路から送受信装置2203が送出したシリアルデータを受信し、パラレルデータに変換して選択論理1100に出力する。
図３を参照すると、選択論理1110において、Kキャラ判定論理1500は、伝送路200から受信しS/P変換回路1107で変換されたデータについては、Ｋキャラ符号の判定を行う。
以下に、Ｋキャラ判定論理1500での動作を詳細に説明する。伝送路200から受信したシリアルデータをS/P変換回路1107により10ビットのパラレルデータに変換する。シリアルデータからパラレルデータへの変換後、その10ビットデータを選択論理1110のＫキャラ判定論理1500に送る。
Ｋキャラ判定論理1500では、伝送路200から送信されS/P変換回路1107で変換されたパラレルデータについて上記で述べたように8b−10b変換回路1101及び8b−10b変換回路2101において送信するためのデータに加味したＫキャラ符号の判定を行い、変換されたパラレルデータが無効データであるか通常データであるかの判定を行う。
次に、第二の送受信装置2203から伝送路を経由し第一の送受信機において受信したデータが第一の送受信装置1202のＫキャラ判定論理1500において、S/P変換回路1107から通常データが受信されると判定した場合の、S/P変換回路1107からのデータの流れについての説明を行う。
図３及び図４を参照すると、第二の送受信装置2203より送信されたシリアルデータが伝送路200を経由し第一の送受信装置1202内の受信部1403にて受信される（ステップA1）。
受信されたシリアルデータをS/P変換回路1107にてパラレルデータへ変換し、Ｋキャラ判定論理1500に送信する（ステップA2）。Ｋキャラ判定論理1500が、伝送路200からのデータ即ちS/P変換回路1107からのデータについて通常データが受信されると判定した場合（ステップA3）は、Ｋキャラ判定論理1500が、伝送路200からのデータ即ちS/P変換回路1107からのパラレルデータを選択するようにセレクタ1600に指示信号を送信する（ステップA4）。
選択フラグ1120は、Ｋキャラ判定論理1500が、セレクタ1600に送信した指示信号により切り替えられ指示信号の情報が記録される（ステップA5）。
セレクタ1600は、S/P変換回路1107からのデータを選択し、データをエラー検出手段であるランニングディスパリティチェック回路1106とコードバイオレーションチェック回路1105に送出する（ステップA6）。
ランニングディスパリティチェック回路1106とコードバイオレーションチェック回路1105でエラー検出が行われ（ステップA7）、エラーが検出されなかった場合は、データを10b−8b変換回路1104に送り10ビットから8ビットへビット変換を行う（ステップA8）。
ステップA8において、10b−8b変換回路1104によりビット変換されたデータは、受信部内部論理へ送られる（ステップA9）。また、ステップA7において、エラー検出手段によりエラーが検出された場合においては、第一の送受信装置1202の送信部1402からのデータもしくは伝送路200から受信したデータのエラー検出結果について、随時信号及び通知を行い、順次処置を行うようにソフトウエア上に設定する（ステップA１0）。さらに、エラー検出手段のエラー検出結果について記憶手段を設けて記憶させておき、（ステップA11）適時、障害処置が行えるように設定することもできる。
次に、Ｋキャラ判定論理がS/P変換回路1107からのデータについて、無効データであると判定した場合のS/P変換回路1111からのデータの流れについての説明を行う。
図３及び図５を参照すると、Ｋキャラ判定論理1500が、S/P変換回路1107からのデータについて無効データが受信されていると判定した場合は、Ｋキャラ判定論理1500が、送信部1402のデータ即ちS/P変換回路1111からのパラレルデータを選択するようにセレクタ1600に指示信号を送信する（ステップB1）。Ｋキャラ判定論理1500が、セレクタ1600に送信した指示信号により選択フラグ1120が切り替えられ指示信号の情報が記録される（（ステップB2）。セレクタ1600は、Ｋキャラ判定論理1500からの選択指示信号に基づいてS/P変換回路1111からのデータを選択し、エラー検出手段であるランニングディスパリティチェック回路1106及びコードバイオレーションチェック回路1105に送出され、（ステップB3）エラー検出が行われる（ステップB4）。
また、送信側のデータ即ちS/P変換回路1111からのパラレルデータを選択した場合は、Kキャラ判定論理1500によって、S/P変換回路1111からのデータを選択したことを知らせる信号を10b−8b変換回路1104に送り、受信部内部論理1400にデータを渡さないように制御を行う（ステップB5）。つまり、S/P変換回路1111からのパラレルデータについてはエラー検出手段でエラー検出を行った後は、データ変換とデータ出力とを行わないように制御を行う。
エラー検出手段によりエラーが検出された場合は第一の送受信装置1202の送信部1402からの送信データもしくは伝送路200から受信した受信データのエラー検出結果について、随時信号及び通知を行い、順次処置を行うようにソフトウエア上に設定する（ステップB6）。さらに、エラー検出手段のエラー検出結果について記憶手段を設けて記憶させておき、（ステップB7）適時、障害処置を行えるように設定することもできる。また、送信するための送信データについてエラーが検出された場合は、エラーが検出された送信データの伝送路への送信を中止するように設定しておいてもよい。
本実施の形態でのエラー検出手段に用いる第一の送受信装置1202のランニングディスパリティチェック回路1106とコードバイオレーションチェック回路1105について説明する。
上記で述べたように第一の送受信装置1202の受信部1403でのエラー検出手段においては、S/P変換回路1111からのパラレルデータ及びS/P変換回路1107からのパラレルデータについてエラー検出を行う。
ランニングディスパリティチェック回路1106では、第一の送受信装置1202の送信部1402における8b−10b変換回路1101で基づかせた規則及び伝送路200を経由する前に第二の送受信装置2203の送信部における8b−10b変換回路2101で基づかせた規則が守られているかどうかについてエラーチェックを行う。
コードバイオレーションチェック回路1105は、8ビットのデータを10ビットに拡張して転送する際、10ビットデータの中には存在しない値があるため、10ビットを前半4ビット／後半6ビットに分けて8ビットに変換できる値かどうかをチェックし、エラー検出を行う。
なお、コードバイオレーションチェックは、受信した伝送キャラクタが伝送符号によって規定された有効性検査ルールによって有効なデータバイトや特殊符号に復号できない際に生じる誤り状態を検査するものが一般的に知られている。
エラーチェック検出手段によりエラー検出チェック後の10ビットデータは、送信部1402の10b−8b変換回路1104により8ビットデータに変換され、受信部内部論理1400へ送られる。
本実施の形態ではエラー検出手段として、ランニングディスパリティチェック回路1106及びコードバイオレーションチェック回路1105を用いた場合を説明したが、エラー検出手段においては、これらに限られず、ハードウエアや送受信されるデータの種類に適応した通常用いられるその他のエラー検出及びエラー訂正手段を用いてもよい。
このように本実施の形態では、第一の送受信装置1202の送信部1402から伝送路200へ送信するデータを第一の送受信装置1202内の受信部1403のエラー検出手段を流用して、エラー検出を行うことにより、新たなエラー検出手段を設けることなく第一の送受信装置1202の受信部1403のエラー検出手段を利用することができる。即ち、送受信装置のハードウエアの容量を増加させることなく伝送路200に送信する送信部1402の送信データについてエラー検出を行うことができる。
また、第一の送受信装置1202及び第二の送受信装置2203のそれぞれのデータのエラー検出手段からのエラー検出結果を分析することにより、第一の送受信装置1202の送信データにおいて発生したエラーであるのか、もしくは伝送路200経由後、第二の送受信装置2203で受信した受信データで検出されたエラーであるのかについて、それぞれで発生したエラーを検出できることより、障害発生箇所を特定し、適切な障害に対する処置が可能となる。
次に、本発明の第２の実施の形態について図面を参照して詳細に説明する。
図６を参照すると、第一の実施の形態と同様に、第２の実施の形態のシリアル伝送システムでは、伝送路300に接続された少なくとも２つの送受信装置3202と送受信装置4203とから構成される。ここで、本実施の形態では、例えば送受信装置3202の送信部3402から伝送路300を経由し、送受信装置4203の受信部4403へデータを送信する場合においての、送受信装置3202での構成及び送受信動作を中心に説明を行う。以下、本実施の形態では、第一の送受信装置3202及び第二の送受信装置3203とする。
勿論、送受信装置3202及び4203について、第一の送受信装置3202と第二の送受信装置4202とは同じ構成とする場合を想定し説明を行うため、図６からもわかるように、第二の送受信装置4202から第一の送受信装置3202にデータを送信する場合についても、後述するように、同様の効果が得られることはいうまでもない。
この実施の形態においては、第一の送受信装置3202の送信部3402内において、エラー検出手段としてS/P変換回路3132とランニングディスパリティチェック回路3131及び、コードバイオレーションチェック回路3130を備える事によって送信部3402から伝送路200へ送信するためのデータのエラー検出を行うことを特徴としている。この実施の形態では第一の実施の形態と異なり、受信部3403内に設けられた受信データ用のエラー検出手段を流用するのではなく、送信部3402内に伝送路に送信するための送信データについて専用にエラー検出手段を持っているので伝送路に送信するための送信データ及び伝送路から受信した受信データについて、それぞれ常時チェックが可能であるという利点がある。
以下にこの実施の形態の詳細を示すが、第１の実施の形態と重複する部分については、詳細な説明は省略する。
図６を参照すると、送受信装置である第一の送受信装置3202の送信部3402は、送信部内部論理3100、8b−10b変換回路3101、P/S変換回路3102、S/P変換回路3132、ランニングディスパリティチェック回路3131、コードバイオレーションチェック回路3130を有している。また、第一の送受信装置3202の受信部3403は、少なくともS/P変換回路3107と、ランニングディスパリティチェック回路3106、コードバイオレーションチェック回路3105、10b−8b変換回路3104及び受信部内部論理3400を有している。
第一の送受信装置3202の送信部3402では、送信部内部論理3100は8b−10b変換回路3101に接続され、8b−10b変換回路3101はP/S変換回路3102に接続している。このP/S変換回路3102からのシリアルデータはS/P変換回路3132及び伝送路300に送出されている。伝送路300へ送信されたシリアルデータは伝送路300に接続されている第二の送受信装置4203の受信部4403で受信され、伝送路300に接続されているS/P変換回路4107でパラレルデータに変換された後S/P変換回路4107に接続されているエラー検出手段である、ランニングディスパリティチェック回路4106及び、コードバイオレーションチェック回路4105送られる。また、エラー検出手段は10b−8b変換回路4104に接続され、10b−8b変換回路4104でビット変換されたデータは10b−8b変換回路4104に接続されている受信部内部論理4400に送られる。
次に本実施の形態の動作について説明する。
図６を参照すると、第一の送受信装置3202の送信部3402では、送信部内部論理3100からの1Byte(8ビット)データを8b−10b変換回路3101により10ビット(前半3ビットデータを4ビットデータ、後半5ビットデータを6ビットデータにする)のパラレルデータに変換する。
P/S変換回路3102は、8b−10b変換回路3101によって変換された、10ビットのパラレルデータを高速のクロック信号を用いて１ビットのシリアルデータに変換する。シリアルデータへと変換された伝送路300に送信するための送信データは、伝送路300に送信される一方で、S/P変換回路3132に送られる。S/P変換回路3132は、シリアルデータをパラレルデータに変換し、第一の送受信装置3202が伝送路300に送出するパラレルデータを内部に設けたエラー検出手段にも入力し、即ち第一の送受信装置3202の送信部3402に設けられたランニングディスパリティチェック回路3131 及びコードバイオレーション回路3130のエラー検出手段に入力しエラーチェックを行う。
この実施の形態においては、第一の送受信装置3202内の送信部に、伝送路300に送信するための送信データについて専用にエラー検出手段を設けることにより、伝送路300に送信するための送信データ及び伝送路から受信する受信データについて、受信部に設けられたエラー検出手段を併用する必要がないため、送信データ及び受信データのそれぞれについて常時エラーチェックを行うことができるという、第一の実施の形態に増してさらなる効果を有する。
さらに第一の送受信装置3202及び第二の送受信装置4203の双方に専用のエラー検出手段を備えることより、伝送路300に送信後、受信部で受信した受信データにおいても常時エラーチェックを行うことができるという利点がある。
同様にして、第二の送受信装置2203の送信部2402もシリアルデータを伝送路200に出力する。第一の送受信装置1202の受信部1403は第二の送受信装置2203からのシリアルデータを伝送路200を介して受信する。以下、第一の送受信装置1202の受信部1403の動作を説明する。
第一の送受信装置1202の受信部1403において、S/P変換回路1111は送信部1402からのシリアルデータを受信し、パラレルデータに変換して選択論理1100に出力する。又、S/P変換回路1107は、伝送路から送受信装置2203が送出したシリアルデータを受信し、パラレルデータに変換して選択論理1100に出力する。
図３を参照すると、選択論理1110において、Kキャラ判定論理1500は、伝送路200から受信しS/P変換回路1107で変換されたデータについては、Ｋキャラ符号の判定を行う。
以下に、Ｋキャラ判定論理1500での動作を詳細に説明する。伝送路200から受信したシリアルデータをS/P変換回路1107により10ビットのパラレルデータに変換する。シリアルデータからパラレルデータへの変換後、その10ビットデータを選択論理1110のＫキャラ判定論理1500に送る。
Ｋキャラ判定論理1500では、伝送路200から送信されS/P変換回路1107で変換されたパラレルデータについて上記で述べたように8b−10b変換回路1101及び8b−10b変換回路2101において送信するためのデータに加味したＫキャラ符号の判定を行い、変換されたパラレルデータが無効データであるか通常データであるかの判定を行う。
次に、第二の送受信装置2203から伝送路を経由し第一の送受信機において受信したデータが第一の送受信装置1202のＫキャラ判定論理1500において、S/P変換回路1107から通常データが受信されると判定した場合の、S/P変換回路1107からのデータの流れについての説明を行う。
図３及び図４を参照すると、第二の送受信装置2203より送信されたシリアルデータが伝送路200を経由し第一の送受信装置1202内の受信部1403にて受信される（ステップA1）。
受信されたシリアルデータをS/P変換回路1107にてパラレルデータへ変換し、Ｋキャラ判定論理1500に送信する（ステップA2）。Ｋキャラ判定論理1500が、伝送路200からのデータ即ちS/P変換回路1107からのデータについて通常データが受信されると判定した場合（ステップA3）は、Ｋキャラ判定論理1500が、伝送路200からのデータ即ちS/P変換回路1107からのパラレルデータを選択するようにセレクタ1600に指示信号を送信する（ステップA4）。
選択フラグ1120は、Ｋキャラ判定論理1500が、セレクタ1600に送信した指示信号により切り替えられ指示信号の情報が記録される（ステップA5）。
セレクタ1600は、S/P変換回路1107からのデータを選択し、データをエラー検出手段であるランニングディスパリティチェック回路1106とコードバイオレーションチェック回路1105に送出する（ステップA6）。
ランニングディスパリティチェック回路1106とコードバイオレーションチェック回路1105でエラー検出が行われ（ステップA7）、エラーが検出されなかった場合は、データを10b−8b変換回路1104に送り10ビットから8ビットへビット変換を行う（ステップA8）。
ステップA8において、10b−8b変換回路1104によりビット変換されたデータは、受信部内部論理へ送られる（ステップA9）。また、ステップA7において、エラー検出手段によりエラーが検出された場合においては、第一の送受信装置1202の送信部1402からのデータもしくは伝送路200から受信したデータのエラー検出結果について、随時信号及び通知を行い、順次処置を行うようにソフトウエア上に設定する（ステップA１0）。さらに、エラー検出手段のエラー検出結果について記憶手段を設けて記憶させておき、（ステップA11）適時、障害処置が行えるように設定することもできる。
次に、Ｋキャラ判定論理がS/P変換回路1107からのデータについて、無効データであると判定した場合のS/P変換回路1111からのデータの流れについての説明を行う。
図３及び図５を参照すると、Ｋキャラ判定論理1500が、S/P変換回路1107からのデータについて無効データが受信されていると判定した場合は、Ｋキャラ判定論理1500が、送信部1402のデータ即ちS/P変換回路1111からのパラレルデータを選択するようにセレクタ1600に指示信号を送信する（ステップB1）。Ｋキャラ判定論理1500が、セレクタ1600に送信した指示信号により選択フラグ1120が切り替えられ指示信号の情報が記録される（（ステップB2）。セレクタ1600は、Ｋキャラ判定論理1500からの選択指示信号に基づいてS/P変換回路1111からのデータを選択し、エラー検出手段であるランニングディスパリティチェック回路1106及びコードバイオレーションチェック回路1105に送出され、（ステップB3）エラー検出が行われる（ステップB4）。
また、送信側のデータ即ちS/P変換回路1111からのパラレルデータを選択した場合は、Kキャラ判定論理1500によって、S/P変換回路1111からのデータを選択したことを知らせる信号を10b−8b変換回路1104に送り、受信部内部論理1400にデータを渡さないように制御を行う（ステップB5）。つまり、S/P変換回路1111からのパラレルデータについてはエラー検出手段でエラー検出を行った後は、データ変換とデータ出力とを行わないように制御を行う。
エラー検出手段によりエラーが検出された場合は第一の送受信装置1202の送信部1402からの送信データもしくは伝送路200から受信した受信データのエラー検出結果について、随時信号及び通知を行い、順次処置を行うようにソフトウエア上に設定する（ステップB6）。さらに、エラー検出手段のエラー検出結果について記憶手段を設けて記憶させておき、（ステップB7）適時、障害処置を行えるように設定することもできる。また、送信するための送信データについてエラーが検出された場合は、エラーが検出された送信データの伝送路への送信を中止するように設定しておいてもよい。
本実施の形態でのエラー検出手段に用いる第一の送受信装置1202のランニングディスパリティチェック回路1106とコードバイオレーションチェック回路1105について説明する。
上記で述べたように第一の送受信装置1202の受信部1403でのエラー検出手段においては、S/P変換回路1111からのパラレルデータ及びS/P変換回路1107からのパラレルデータについてエラー検出を行う。
ランニングディスパリティチェック回路1106では、第一の送受信装置1202の送信部1402における8b−10b変換回路1101で基づかせた規則及び伝送路200を経由する前に第二の送受信装置2203の送信部における8b−10b変換回路2101で基づかせた規則が守られているかどうかについてエラーチェックを行う。
コードバイオレーションチェック回路1105は、8ビットのデータを10ビットに拡張して転送する際、10ビットデータの中には存在しない値があるため、10ビットを前半4ビット／後半6ビットに分けて8ビットに変換できる値かどうかをチェックし、エラー検出を行う。
なお、コードバイオレーションチェックは、受信した伝送キャラクタが伝送符号によって規定された有効性検査ルールによって有効なデータバイトや特殊符号に復号できない際に生じる誤り状態を検査するものが一般的に知られている。
エラーチェック検出手段によりエラー検出チェック後の10ビットデータは、送信部1402の10b−8b変換回路1104により8ビットデータに変換され、受信部内部論理1400へ送られる。
本実施の形態ではエラー検出手段として、ランニングディスパリティチェック回路1106及びコードバイオレーションチェック回路1105を用いた場合を説明したが、エラー検出手段においては、これらに限られず、ハードウエアや送受信されるデータの種類に適応した通常用いられるその他のエラー検出及びエラー訂正手段を用いてもよい。
このように本実施の形態では、第一の送受信装置1202の送信部1402から伝送路200へ送信するデータを第一の送受信装置1202内の受信部1403のエラー検出手段を流用して、エラー検出を行うことにより、新たなエラー検出手段を設けることなく第一の送受信装置1202の受信部1403のエラー検出手段を利用することができる。即ち、送受信装置のハードウエアの容量を増加させることなく伝送路200に送信する送信部1402の送信データについてエラー検出を行うことができる。
また、第一の送受信装置1202及び第二の送受信装置2203のそれぞれのデータのエラー検出手段からのエラー検出結果を分析することにより、第一の送受信装置1202の送信データにおいて発生したエラーであるのか、もしくは伝送路200経由後、第二の送受信装置2203で受信した受信データで検出されたエラーであるのかについて、それぞれで発生したエラーを検出できることより、障害発生箇所を特定し、適切な障害に対する処置が可能となる。
次に、本発明の第２の実施の形態について図面を参照して詳細に説明する。
図６を参照すると、第一の実施の形態と同様に、第２の実施の形態のシリアル伝送システムでは、伝送路300に接続された少なくとも２つの送受信装置3202と送受信装置4203とから構成される。ここで、本実施の形態では、例えば送受信装置3202の送信部3402から伝送路300を経由し、送受信装置4203の受信部4403へデータを送信する場合においての、送受信装置3202での構成及び送受信動作を中心に説明を行う。以下、本実施の形態では、第一の送受信装置3202及び第二の送受信装置3203とする。
勿論、送受信装置3202及び4203について、第一の送受信装置3202と第二の送受信装置4202とは同じ構成とする場合を想定し説明を行うため、図６からもわかるように、第二の送受信装置4202から第一の送受信装置3202にデータを送信する場合についても、後述するように、同様の効果が得られることはいうまでもない。
この実施の形態においては、第一の送受信装置3202の送信部3402内において、エラー検出手段としてS/P変換回路3132とランニングディスパリティチェック回路3131及び、コードバイオレーションチェック回路3130を備える事によって送信部3402から伝送路200へ送信するためのデータのエラー検出を行うことを特徴としている。この実施の形態では第一の実施の形態と異なり、受信部3403内に設けられた受信データ用のエラー検出手段を流用するのではなく、送信部3402内に伝送路に送信するための送信データについて専用にエラー検出手段を持っているので伝送路に送信するための送信データ及び伝送路から受信した受信データについて、それぞれ常時チェックが可能であるという利点がある。
以下にこの実施の形態の詳細を示すが、第１の実施の形態と重複する部分については、詳細な説明は省略する。
図６を参照すると、送受信装置である第一の送受信装置3202の送信部3402は、送信部内部論理3100、8b−10b変換回路3101、P/S変換回路3102、S/P変換回路3132、ランニングディスパリティチェック回路3131、コードバイオレーションチェック回路3130を有している。また、第一の送受信装置3202の受信部3403は、少なくともS/P変換回路3107と、ランニングディスパリティチェック回路3106、コードバイオレーションチェック回路3105、10b−8b変換回路3104及び受信部内部論理3400を有している。
第一の送受信装置3202の送信部3402では、送信部内部論理3100は8b−10b変換回路3101に接続され、8b−10b変換回路3101はP/S変換回路3102に接続している。このP/S変換回路3102からのシリアルデータはS/P変換回路3132及び伝送路300に送出されている。伝送路300へ送信されたシリアルデータは伝送路300に接続されている第二の送受信装置4203の受信部4403で受信され、伝送路300に接続されているS/P変換回路4107でパラレルデータに変換された後S/P変換回路4107に接続されているエラー検出手段である、ランニングディスパリティチェック回路4106及び、コードバイオレーションチェック回路4105送られる。また、エラー検出手段は10b−8b変換回路4104に接続され、10b−8b変換回路4104でビット変換されたデータは10b−8b変換回路4104に接続されている受信部内部論理4400に送られる。
次に本実施の形態の動作について説明する。
図６を参照すると、第一の送受信装置3202の送信部3402では、送信部内部論理3100からの1Byte(8ビット)データを8b−10b変換回路3101により10ビット(前半3ビットデータを4ビットデータ、後半5ビットデータを6ビットデータにする)のパラレルデータに変換する。
P/S変換回路3102は、8b−10b変換回路3101によって変換された、10ビットのパラレルデータを高速のクロック信号を用いて１ビットのシリアルデータに変換する。シリアルデータへと変換された伝送路300に送信するための送信データは、伝送路300に送信される一方で、S/P変換回路3132に送られる。S/P変換回路3132は、シリアルデータをパラレルデータに変換し、第一の送受信装置3202が伝送路300に送出するパラレルデータを内部に設けたエラー検出手段にも入力し、即ち第一の送受信装置3202の送信部3402に設けられたランニングディスパリティチェック回路3131 及びコードバイオレーション回路3130のエラー検出手段に入力しエラーチェックを行う。
この実施の形態においては、第一の送受信装置3202内の送信部に、伝送路300に送信するための送信データについて専用にエラー検出手段を設けることにより、伝送路300に送信するための送信データ及び伝送路から受信する受信データについて、受信部に設けられたエラー検出手段を併用する必要がないため、送信データ及び受信データのそれぞれについて常時エラーチェックを行うことができるという、第一の実施の形態に増してさらなる効果を有する。
さらに第一の送受信装置3202及び第二の送受信装置4203の双方に専用のエラー検出手段を備えることより、伝送路300に送信後、受信部で受信した受信データにおいても常時エラーチェックを行うことができるという利点がある。
また以上のように、本発明では好ましい実施の形態である8B10B符号変換を採用したシリアル伝送方式においての説明を行ったが、シリアルデータをパラレルデータに変換する変換回路を有したその他の転送路において、本発明は必ずしも上記実施の形態及び実施の形態に限定されるものではなく、その技術的思想の範囲内において様々に変形し実施することが出来る。
また、本発明では電気的な通信システムを用いたシリアル伝送方式について示したが、これに限らず、光通信システムを用いたシリアル伝送方式等、様々なシリアル伝送システム方式についても応用することができる。
また、本発明では電気的な通信システムを用いたシリアル伝送方式について示したが、これに限らず、光通信システムを用いたシリアル伝送方式等、様々なシリアル伝送システム方式についても応用することができる。
１１００、２１００、３１００、４１００、８１００、９１００ 送信部内部論理
１４００、２４００、３４００、４４００、８４００、９４００ 受信部内部論理
１１０１、２１０１、３１０１、４１０１、８１０１、９１０１ 8b−10b変換回路
１１０２、２１０２、３１０２、４１０２、８１０２、９１０２ P/S変換回路
１１０４、２１０４、３１０４、４１０４、８１０４、９１０４ 10b−8b変換回路
１１０５、２１０５、３１０５、３１３０、４１０５、４１３０、８１０５、９１０５
コードバイオレーションチェック回路
１１０６、２１０６、３１０６、３１３１、４１０６、４１３１、８１０６、９１０６
ランニングディスパリティチェック回路
１１０７、２１０７、３１０７、３１３２、４１０７、４１３２、８１０７、９１０７
S/ P変換回路
１１１０、２１１０ 選択論理
１１２０ 選択フラグ
１５００ Kキャラ判定論理
１６００ セレクタ
１４０２、３４０２、８４０２ 第一の送受信装置の送信部
１４０３、３４０３、８４０３ 第一の送受信装置の受信部
２４０２、４４０２、９４０２ 第二の送受信装置の送信部
２４０３、４４０３、９４０３ 第二の送受信装置の受信部
１２０２、３２０２、８２０２ 第一の送受信装置
２２０３、４２０３、９２０３ 第二の送受信装置
２００、３００、９００ 伝送路
１４００、２４００、３４００、４４００、８４００、９４００ 受信部内部論理
１１０１、２１０１、３１０１、４１０１、８１０１、９１０１ 8b−10b変換回路
１１０２、２１０２、３１０２、４１０２、８１０２、９１０２ P/S変換回路
１１０４、２１０４、３１０４、４１０４、８１０４、９１０４ 10b−8b変換回路
１１０５、２１０５、３１０５、３１３０、４１０５、４１３０、８１０５、９１０５
コードバイオレーションチェック回路
１１０６、２１０６、３１０６、３１３１、４１０６、４１３１、８１０６、９１０６
ランニングディスパリティチェック回路
１１０７、２１０７、３１０７、３１３２、４１０７、４１３２、８１０７、９１０７
S/ P変換回路
１１１０、２１１０ 選択論理
１１２０ 選択フラグ
１５００ Kキャラ判定論理
１６００ セレクタ
１４０２、３４０２、８４０２ 第一の送受信装置の送信部
１４０３、３４０３、８４０３ 第一の送受信装置の受信部
２４０２、４４０２、９４０２ 第二の送受信装置の送信部
２４０３、４４０３、９４０３ 第二の送受信装置の受信部
１２０２、３２０２、８２０２ 第一の送受信装置
２２０３、４２０３、９２０３ 第二の送受信装置
２００、３００、９００ 伝送路
Claims (11)
- 伝送路へ送信データを送出する送信部、伝送路から受信データを受信する受信部を備えるシリアル信号送受信装置において、
前記送信部に送信データをパラレル信号からシリアル信号へ変換する第一の変換回路、
及び前記受信部に受信データをシリアル信号からパラレル信号へ変換する第二の変換回路を備え、
前記第一の変換回路でパラレル信号からシリアル信号へ変換された前記送信データについて、エラーを検出するエラー検出手段を含むことを特徴とするシリアル信号送受信装置。
- 前記エラー検出手段は前記送信部に設けられることを特徴とする請求項１記載のシリアル信号送受信装置。
- 前記エラー検出手段は前記受信部に設けられることを特徴とする請求項１記載のシリアル信号送受信装置。
- 前記エラー検出手段は、前記送信データまたは、前記伝送路を経由し受信される受信データについてのエラーを検出し、
前記受信データに付加された情報により、前記受信データが前記エラー検出手段でエラー検出されることを必要とするデータであるかを判定する判定手段を備え、
前記判定手段は前記受信部が前記受信データのうちエラー検出を必要とされるデータを受信している場合は、前記受信データが選択されるための指示信号をセレクタに送信し、
前記セレクタは、前記判定手段からの指示信号により、前記送信データまたは前記受信データのどちらがエラー検出手段でエラーを検出されるかを切り替えることを特徴とする請求項３記載のシリアル信号送受信装置。
- 前記第一の送受信装置は、前記判定手段からセレクタに送られた指示信号の情報を記録する選択フラグを備えることを特徴とする請求項４記載のシリアル信号送受信装置。
- 前記シリアル信号送受信装置は、8b−10b変換回路及び10b−8b変換回路を備え8b10b符号変換を行うことを特徴とする請求項1乃至５のいずれか一項に記載のシリアル信号送受信装置。
- 前記エラー検出手段は、ランニングディスパリティチェック回路及びコードバイオレーションチェック回路を含むことを特徴とする請求項1乃至６のいずれか一項に記載のシリアル信号送受信装置。
- 伝送路に接続された少なくとも請求項１記載の第一の送受信装置と第二の送受信装置を有するシリアル信号伝送システムにおいて、
前記第一の送受信装置と前記第二の送受信装置間で前記伝送路を経由しシリアル信号転送を用いて信号伝達を行うことを特徴とするシリアル信号伝送システム
- 伝送路に接続された請求項１記載の第一の送受信装置及び請求項１記載の第二の送受信装置を有するシリアル信号伝送システムにおいて、
前記第一の送受信装置と前記第二の送受信装置間で前記伝送路を経由し8b10b符号変換を採用したシリアル信号転送を用いて信号伝達を行い、前記伝送路を経由し受信される受信データについてもエラー検出手段によりエラー検出が行われることを特徴とするシリアル信号伝送システム
- 前記エラー検出手段は、前記第一の送受信装置または前記第二の送受信装置の受信部に備えられ、前記第一の変換回路で変換された前記送信データについてのエラーの検出及び、前記第二の変換回路で変換された前記受信データについてのエラー検出を行うことを特徴とする請求項８または９記載のシリアル信号伝送システム
- 前記エラー検出手段は、ランニングディスパリティチェック回路及びコードバイオレーションチェック回路を含むことを特徴とする請求項１０に記載のシリアル信号伝送システム
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005081796A JP2006270211A (ja) | 2005-03-22 | 2005-03-22 | シリアル信号伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005081796A JP2006270211A (ja) | 2005-03-22 | 2005-03-22 | シリアル信号伝送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006270211A true JP2006270211A (ja) | 2006-10-05 |
Family
ID=37205739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005081796A Withdrawn JP2006270211A (ja) | 2005-03-22 | 2005-03-22 | シリアル信号伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006270211A (ja) |
-
2005
- 2005-03-22 JP JP2005081796A patent/JP2006270211A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6931581B1 (en) | Method for superimposing a sequence number in an error detection code in a data network | |
| US6601210B1 (en) | Data integrity verification in a switching network | |
| JP6289435B2 (ja) | 誤り率測定装置及び誤り率測定方法 | |
| JP4322946B2 (ja) | 通信装置 | |
| JP4079940B2 (ja) | データ伝送方式及び方法 | |
| US8312340B2 (en) | Information processing device, data transmitting device, and data transfer method of data transmitting device | |
| JP4954249B2 (ja) | 電子端末装置及び電子連動装置 | |
| JPH10164031A (ja) | 無線パケット通信装置 | |
| JP2006270211A (ja) | シリアル信号伝送システム | |
| JPH08316967A (ja) | データ伝送装置 | |
| JP6955055B2 (ja) | 検出装置、生成装置、検出システム、検出方法及び検出プログラム | |
| JP2762873B2 (ja) | 通話路系切り替え監視方式 | |
| JP2008104031A (ja) | 基板間故障検出回路 | |
| EP2824572B1 (en) | Fail safe device and method for operating the fail safe device | |
| JP2002300138A (ja) | パラレル信号エラー監視方法及びその装置 | |
| JP2000124960A (ja) | 変換方法、復調方法、変換装置、及び復調装置 | |
| JPH1117661A (ja) | データ伝送装置 | |
| JP2020144637A (ja) | 検出装置、生成装置、検出システム、検出方法及び検出プログラム | |
| JP4839895B2 (ja) | 光通信システム | |
| EP1204232A1 (en) | Detection of uncorrectable data blocks in coded communications systems | |
| JP3439430B2 (ja) | 伝送路故障時無瞬断切替装置 | |
| IL148262A (en) | Data integrity verification in a switching network | |
| CN116471164A (zh) | 通信方法、装置及系统 | |
| JPH04129445A (ja) | 伝送路エラー検出方式及び方法 | |
| WO2001018974A1 (en) | Data integrity verification in a switching network |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080603 |