JPH02152337A

JPH02152337A - 通信システムにおける受信データ照合方式

Info

Publication number: JPH02152337A
Application number: JP30558288A
Authority: JP
Inventors: Shin Takebe; 武部　慎; Yukinori Katayama; 幸教片山
Original assignee: Komatsu Ltd
Current assignee: Komatsu Ltd
Priority date: 1988-12-02
Filing date: 1988-12-02
Publication date: 1990-06-12
Anticipated expiration: 2011-12-11
Also published as: JP2562681B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は同一のデータを繰り返して通信する通信システ
ムにおける受信データ照合方式に関する。

〔従来の技術〕

この種の通信システムにおいては、同一のデータをＮ回
繰り返し通信しており、受信側で順次受信したＮ個のデ
ータを相互に比較することにより該データの誤りつまり
通信１ラーを検出するようにしている。

従来、このような通信エラーを検出するための装置とし
ては第９図に示すようなものがあり、Ｎ個のラッチ回路
５１−１〜５１−Ｎ、比較器５２および出力スイッチ５
３を備えて構成される。同図において、順次受信したＮ
ｇのデータは各ラッチ回路５１−１〜５１−Ｎに分配さ
れてそれぞれラッチされる。比較器５２は各ラッチ回路
５１１〜５１−Ｎにラッチされているそれぞれのデータ
を相互に比較し、これらのデータが相互に一致すると出
力スイッチ５３をオンにする。これにより、ラッチ回路
５１−１ラツチされているデータは出力スイッチ５３を
介して出力されることとなる。また、ラッチされた各デ
ータが相互に一致しなければ、受信したデータに誤りが
あるとし、データを出力しない。そして、データに誤り
があれば、再度同一のデータをＮ回繰り返し通信する。

ここで、例えば第１０図に示すにうに８個の各データｄ
−１〜ｄ−８を受信してランチする場合、比較器５２は
７個の各ゲート５２−１〜５２−７を備えねばならず、
各データｄ−１，ｄ−２をゲート５２−１に入力し、各
データｄ−３，ｄ−４をゲート５２−２に入力し、各デ
ータｄ−５，ｄ６をゲート５２−３に入力し、各データ
ｄ−７゜ｄ−８をゲート５２−４に入力する。各ゲート
５２−１〜５２−４は入力した２つのデータが一致する
と、同データをそれぞれ出力する。そして、ゲート５２
−５は各ゲート５２−１．５２−２からのそれぞれの出
力が一致すると同データを出力し、ゲート５２−６は各
ゲート５２−３．５２−４からのそれぞれの出力が一致
すると同データを出力する。さらに、ゲート５２−７は
各ゲート５２−５．５２−６からのそれぞれの出力が一
致すると同データを出力し、このゲート５２−７からの
出力に基づいて出力スイッチ５３がオンとなる。

これらのゲートの数Ｓは次式（１）によって求めただし
、２°＝Ｎ（発明が解決しようとする課題］しかしながら、上記従来の通信システムでは同一のデー
タをＮ回繰り返し通信する場合、受信側にＮ１１ｌのラ
ッチ回路と、上式（１）によって求められる個数のゲー
トを必要とするため、値Ｎが多くなればなる程に受信側
での回路規模が大きくなるという問題点があった。また
、値Ｎを変更するには受信側の回路を変更せねばならず
、このため値Ｎの変更は回能であった。

そこで、本発明は同一のデータを通信することの繰り返
し回数が多くても受信側の回路規模を小さくすることが
でき、また該回数の変更に対しても容易に対処しつる通
信システムにおける受信データ、照合方式を提供するこ
とを目的とする。

〔課題を解決するための手段）本発明では同一のデータを所定数繰り返して通信する通
信システムにおいて、自然数を計数する計数手段と、入
力したデータをラッチする第１のラッチ手段と、この第
１のラッチ手段にラッチされたデータ以降のデータを入
力する毎に、新たに入力したデータをラッチしてラッチ
データを更新する第２のラッチ手段と、前記第１のラッ
チ手段と前記第２のラッチ手段にラッチされているそれ
ぞれのデータが一致するか否かを識別する比較手段とを
備え、前記比較手段によって一致すると識別された場合
は前記計数手段の計数値を１つ進め、この計数値に基づ
いて前記データを出力するようにしている。

（作用）本発明によれば、第１のラッチ手段および第２のラッチ
手段内のそれぞれのデータが一致した場合は計数手段の
計数値を１つ進めているので、所定数の同一データが全
て相互に一致すると該計数手段の計数値が特定される。

このため、該計数値に基づいて前記データを出力すれば
、誤りのないデータを出力することができる。

〔実施例）以下、本発明の実施例を添付図面を参照して詳細に説明
する。

第１図乃し第８図は本発明の一実施例を示している。

第１図は本実施例の通信システムを示しており、例えば
プレスの集中制御に用いられる。同図において、メイン
コントローラ１００はプレスのコントローラ部に設けら
れ、センサ群１−１〜１−ｎはプレスの各部の状態を検
出するセンサに対応し、アクチュエータ群２−１〜２−
ｎはプレス各部を駆動する各種アクチュエータに対応す
る。センサ群１−１およびアクチュエータ群２−１はノ
ード１０−１に接続され、センサ群１−２およびアクチ
ュエータ群２−２はノード１０−２に接続され、センサ
群１−３およびアクチュエータ群２−３はノード１０−
３に接続され、同様にしてセンサ群１−ｎおよびアクチ
ュエータ群２−ｎはノード１０−ｎに接続される。また
ノード１０−１〜１゜−ｎおよびメインコントローラ１
００はループＩを介して直列に接続される。

メインコントローラ１００は各ノード１０−１〜１０−
ｎに接続されたセンサ群１−１〜１−ｎの検出信号を収
集するとともに、各ノード１０１〜１０−ｎに接続され
たアクチュエータ群２−１〜２−ｎに対して駆動データ
を順次送出する。

この場合、このシステムでは第２図に示すようなフレー
ム構成の信号を用いてデータの授受を行なうようにして
いる。すなわち、先頭にはスタートコードＳＴが置かれ
、このスタートコードＳＴの後にデータ（ＤＡＴＡ）の
列長しくビット数）を示すデータ列長データＤＬが配置
され、この後に入力データ（センサ群からのデータ）、
出力データ（アクチュエータ群へのデータ）の順に入出
力データ（ＤＡＴＡ）が配置される。この実施例では、
入力データは常にデータ列長データｌ）　Ｌの直後から
挿入され、出力データはデータフレーム部分ＤＡＤＴの
最後尾から取り出される。この場合は、空データビット
が存在しないデータ長可変方式をとっており、このため
、データフレーム部分ＤＡＴＡには該フレーム信号がメ
インコントローラ１００から送出された直後は入力デー
タＤｉｎ。

Ｄｉｎ−１・・・が含まれておらず、また該信号が各ノ
ード１０−１．〜１０−ｎを経由してメインコントロー
ラ１００へ入力されたときには出力データが存在してい
ない。データフレームＤＡＴＡの後には、ストップコー
ドＳＰが配置され、さらにその後にはＣＲＣコードが配
置される。ＣＲＣコードは、周知のデータ誤り検出のた
めのＣＲＣヂエック（循環冗長検査）を行うためのコー
ドである。

ＣＲＣコードの後には柿々のエラーを示すエラーコード
ＥＲＲが配置される。このエラーコードＥＲＲには、そ
のコード内容に応じて種々のエラー内容を表わすことが
できるが、例えばその１つとしてデータ列長データＤＬ
で示されるデータ列長と実際のデータ列長との比較結果
の一致、不一致を調べ、不一致のとぎその旨を示すよう
にすること等が考えられる。

第２図に示すフレーム構成の信号を用いた場合の、各ノ
ード１０−１．〜１０−　ｎにおけるデータ授受態様を
第３図および第４図に示す。

第３図は、アクチュエータ２を１つ具えたノード１０に
関するデータフレーム信号の入出力を示すもので、入力
されたデータフレーム信号はノード１Ｑ内でデータフレ
ーム部分の最後尾１ビツトが抜き取られ、該抜き取られ
た１ピツトのデータは当該ノード１０のアクチュエータ
２に加えられる。また、ノード１０では、データ列長デ
ータＤＬを前記最後尾データが抜取られた残りのデータ
のデータ列長（この場合は４）に対応するデータ列長デ
ータＤ［に変換した後、このデータフレーム信号を出力
する。

第４図はセンサ１を１つ備えたノード１０に関するデー
タフレーム信号の入出力を示すもので、この場合ノード
１０においては、入力されたデータフレーム信号のデー
タフレーム部分の先頭にセンサ１の検出信号（この場合
は“１”）を挿入するとともに、データ列長データＤＬ
を前記センサ検出信号が挿入されることによって増加し
たデータ列長に対応するデータ列長データに変換した後
、このデータフレーム信号を出力する。

なお、各ノード１０間のデータ伝送をＣＭＩ（Ｃｏｅｄ
ｄ　Ｍａｒｋ　Ｉｎｖｅｒｓｉｏｎ）符号を用いて行な
うようにしている。これは、伝送過程におけるノイズ等
による伝送誤りを極力少なくしようとするためと、各ノ
ードにおいてクロック信号の再生（抽出）が可能なよう
にするためである。したがって、この場合には、各ノー
ド１０にクロック発振器をそれぞれ設ける必要がない。

さて、本実施例におけるメインコントローラおよびノー
ドは第２図に示すフレーム構成のデータフレーム信号を
同一のデータ内容で所定回数繰り返し送受しており、順
次受信した各データの内容を相互に照合して一致すれば
、該データの内容を正しいものとみなしている。

第５図はアクチュエータ２をｋｍ貝えたノード１０にお
けるデータフレーム信号の受信回路を示しており、ここ
では同一のデータ内容を有するデータフレーム信号をＮ
回繰り返して受信するものとする。

第５図において、前段のメインコントローラ１００また
はノード１０から受信したシリアルのデ−タフレーム信
号（第７図に示′ＴＪ−）は同期検出回路２１、クロッ
ク分離回路２２、エラー検出回路２３、エラー経歴抽出
回路２４および各スイッチ回路２５−１〜２５−ｋに加
えられる。

同期検出回路２１はデータフレーム信号に含まれる第７
図に示すデータフレームＤ　Ａ　Ｔ　Ａから当該ノード
１０におけるに個の各アクチュエータ２に分配されるそ
れぞれのデークビッ］・信号ｄ１〜ｄｋのタイムスロッ
トを検出しており、検出した該各データビット信号のタ
イムスロットを示す信号を切替ロジック回路２６に加え
ている。クロック分離回路２２はデータフレーム信号か
らクロック信号を再生しており、再生したクロック＠号
を切替ロジック回路２６に加えている。エラー検出回路
２３はデータフレーム信号に含まれる第７図に示すＣＲ
Ｃコードに基づいてＣＲＣチエツクを行っており、デー
タ誤りを検出すると検出出力ＯＲをハイレベルにする。

エラー経歴抽出回路２４はデータフレーム信号に含まれ
る第７図に示すエラーコードＥＲＲに基づいて前段のノ
ードにて検出されたエラーを読み取っており、エラーが
あれば検出出力ＥＲをハイレベルにする。

エラー検出回路２３の検出出力ＣＩＩＪ３よびエラー経
歴抽出回路２４の検出出力Ｅ　Ｈは、オア回路２７を介
してエラー信号として各照合ブロック２８−１〜２８−
ｋに加えられる。

一方、切替ロジック回路２６は同期検出回路２１からの
各データビット信号ｄ１〜ｄｋのタイムスロットを示す
信号およびクロック分離回路２２からのクロック信号を
入力すると、クロック信号に同期して各データビット信
号ｄ１〜ｄｋのタイムスロット毎にクロックピット信号
ｂ１〜ｂｋを各スイッチ回路２５−１〜２５−におよび
各照合ブロック２８−１〜２８−ｋに順次配送する。こ
こで、スイッチ回路２５−１はデータフレーム信号にお
けるデータビット信号ｄ１を入力したときにクロックビ
ット信Ｈｂｉを入力し、クロツクビット信号ｂ１に応答
して閉となり、これによりデータビット信号ｄ１を照合
ブロック２８−１に送出する。以下同様に、他の各スイ
ッチ回路２５２〜２５−にはデータフレーム信号におけ
る各データビット信号ｄ２〜ｄｋをそれぞれ入力したと
きに各クロックビット信号ｂ２〜ｂｋをそれぞれ入力し
、各クロックピッ１へ信号ｂ２〜ｂｋに応答してそれぞ
れ開となり、これにより該各データビット信号ｄ２〜ｄ
ｋを他の各照合ブロック２８２〜２８−ｋにそれぞれ送
出することとなる。

したがって、各データビット信号ｄ１〜ｄｋおよび各ク
ロックビット信号ｂ１〜ｂｋは各照合ブロック２８−１
〜２８−ｋにそれぞれ分配して加えられ、またエラー信
号は各照合ブロック２８１〜２８−ｋに加えられる。こ
のような各照合ブロック２８−１〜２８−ｋに対する＠
号の配送は、データフレーム信号が伝送されてくる度に
行われる。

この結果、同一のデータ内容を有するデータフレーム信
号がＮ回繰り返して伝送されてくると、例えば照合ブロ
ック２８−１には第８図に示すＮ個の同一のデータビッ
ト信号ｄ１−１〜ｄｌ　−Ｎが順次加えられるとともに
、これに伴うＮ個のクロックビット信号ｂ１が加えられ
る。また、データフレーム信号のエラーおよびエラー経
歴を検出したときには、照合ブロック２８−１にハイレ
ベルのエラー信号が加えられる。

これらの照合ブロック２８−１〜２８−には第６図に示
すように構成されており、ここでは照合ブロック２８−
１のＩＪＪ作を例として述べる。

第８図に示す各データビット信号ｄ１−１〜ｄｌ　−Ｎ
はデータフレーム信号が伝送されてくる度に第２のラッ
チ回路３１に順次加えられる。これに伴い、クロックビ
ット信Ｐｉｂ１は第２のラッチ回路３１および判定ロジ
ック回路３２に順次加えられる。エラー信号は先に述べ
た様にエラーおよびエラー経歴が検出されたときにハイ
レベルとなり、判定ロジック回路３２に加えられる。

判定ロジック回路３２はイネーブル信号を第１のラッチ
回路３３および出力ラッチ回路３４に送出したり、クロ
ックビット信号ｂ１に同期するカウンタクロック信号、
カウントアツプ信号、カウントロード信号およびカウン
トクリア信号をノノウンタ３５に送出したりする。

゛いま、例えば第８図に示す時点下１にて、判定ロジッ
ク回路３２からカウントクリア信号がカウンタ３５に加
えられたとすると、これによりカウンタ３５の８！数値
がクリアされて零となる。

この後、第２のラッチ回路３１は最初のクロックビット
信＠ｂ１をイネーブル入力とし、該最初のクロックビッ
ト信号ｂ１に同期する最初のデータビット信号ｄ１−１
をラッチづる。このとき、該最初のデータビット信号ｄ
１−１を含むデータフレーム信号のエラーおよびエラー
経歴が検出されなければエラー信Ｂがローレベルである
。判定ロジック回路３２はカウントクリア信号をカウン
タ３５に送出してから最初のクロックビット信号ｂ１を
入力し、この直後にエラー信号がローレベルであればカ
ウントロード信号をカウンタ３５に加える。カウンタ３
５はこのカウントロード信号を入力すると、−発生回路
３９が（ｆｉ　１を計数値としてロードし、計数値１を
内示する。

次に、判定ロジック回路３２はイネーブル信号を第１の
ラッチ回路３３に加える。第１のラッチ回路３３はこの
イネーブル信号を入力すると、第２のラッチ回路３１か
ら前記最初のデータビット信号ｄ１−１をラッチする。

したがって、この最初のデータビット信号ｄ１−１は第
１のラッチ回路３３および第２のラッチ回路３１にラッ
チされたこととなる。

次に、第２のラッチ回路３１には２番目のデータビット
信号ｄ１−２がラッヂされる。このとき、判定ロジック
回路３２は第１のラッチ回路３３へのイネーブル信号の
送出を停止しており、このため第１のラッチ回路３３に
は前記最初のデータビット信号ｄ１−１がラッヂされた
ままである。

データ比較回路３６は第１のラッチ回路３３内の最初の
データビット信号ｄ１−１および第２のラッチ回路３１
内の２番目のデータビット信号ｄ１−２を比較し、両者
が一致すればこの旨を示す信号を判定ロジック回路３２
に加える。判定ロジック回路３２は前記信号を入力する
と、カウントアツプ信号をカウンタ３５に加える。カウ
ンタ３５はカウントアンプ信号を入力するど、先に１と
なった計数値を１つ進めて２とする。

同様に、３番目以降の各データビット信号ｄ１３〜ｄｌ
　−Ｎが第２のラッチ回路３１にラッチされる度に第２
のラッチ回路３１内のデータビット信号が第１のラッチ
回路３３内の最初のデータビット信号ｄ１−１と比較さ
れ、両者が一致すればカウンタ３５の計数値が１つ進め
られる。

したがって、２番目以降の各データビット信号ｄ１−２
〜ｄｌ−Ｎが最初のデータビット信号ｄ１−１と全て一
致した場合は、カウンタ３５の計数値が値Ｎとなる。こ
こで、値Ｎ設定回路３７には前記値Ｎが予め設定されて
いる。コンパレータ３８はカウンタ３５の計数値をｆｉ
ｆｉＮ設定回路３７の鎖Ｎと比較しており、計数値と値
Ｎが一致すると、つまり計数値が値Ｎに達するとこの旨
を示す信号を判定ロジック回路３２に加える。判定ロジ
ック回路３２はこの信号を入力すると、イネーブル信号
を出力ラッチ回路３４に加えるとともに、カウントクリ
ア信号をカウンタ３５に加える。出カラッヂ回路３４は
イネーブル信号を入力すると、第１のラッチ回路３３か
ら最初のデータビット信号ｄ１−１をラッチし、このデ
ータビット信号ｄ１−１を出力データとして出力する。

また、カウンタ３５はノ」ラントクリア信号を入力する
と、計数値をクリアして零とする。

すなわち、２番目以降の各データビット信号ｄ１−２〜
ｄｌ−Ｎの全てが最初のデータビット信号ｄ１−１と一
致１−れば、Ｎ回繰り返して伝送されてきたデータビッ
ト信号ｄ１を正しいものとみなし、第１のラッチ回路３
３内のデータビット信号ｄ１−１を出力回路３４を介し
て出力データとして出力する。この出力データは当該ノ
ード１０の１つのアクチ」エータ２に加えられ、ごのア
クチュエータ２を作動せしめる。

こうして同一データ内容を有するデータフレーム信号が
Ｎ回操り返して伝送されてきた後、さらに同一の他のデ
ータ内容を有するデータフレーム信号がＮ回繰り返し伝
送されてくる。したがって、照合ブロック２８−１は前
記他のデータ内容を有するデータフレーム信号に関する
データビット信号ｄ１．クロックピット信号ｂ１を入力
する。このとき、先にのべた様に力ｔンンタ３５の耐数
値は既にクリアされて零となっており、この状ｆｇで最
初のデータフレーム信号のエラーおよびエラー経歴が検
出されなげれば、判定ロジック回路３２からはカウント
ロード信号がす」ウンタ３５に送出され、これに応答し
てカウンタ３５（よ１発生回路３５から値１を別数値と
してロードする。ざらに、判定ロジック回路３２からイ
ネーブル信号が第１のラッチ回路３３に送出され、これ
に応答して第１のラッチ回路３３は第２のラッチ回路３
１から最初のデータビット信号ｄ１−１をラッチして、
この最初のデータビット信号ｄ１−１を内示することと
なる。以降、第１のラッチ回路３３および第２のラッチ
回路３１内のそれぞれのデータビット信号の比較に基づ
いてカウンタ３５の計数値カウントアツプし、計数値が
Ｎになると第１のラッチ回路３３から最初のデータビッ
ト信号ｄ１−１が出力ラッチ回路３４を介して出力デー
タとして出力される。

次に、データフレーム信号の受信中に、第５図に示した
エラー検出回路２３　Ｊｊよび１ラ一経歴抽出回路２４
によってデータフレーム信号の１ラーおよびエラー経歴
のうちのいずれかが検出された場合、エラー信号はハイ
レベルとなる。ここで、照合ブロック２８−１における
第２のラッチ回路３１には前記データフレーム信号に含
まれるデータビット信号ｄ１がラッチされてＪｊす、第
１のラッチ回路３３および第２のラッチ回路３１内のそ
れぞれのデータビット信号がデータ比較回路３６にて比
較されている。このとき、判定ロジック回路３２はエラ
ー信号がハイレベルになっているので、データ比較回路
３６による比較結束にかかわらずカウントアップ１古号
をカウンタ３５に加えない。このため、カウンタ３５は
計数値をカウントアツプしない。

すなわち、同一のデータ内容を有するデータフレーム信
号をＮ回繰り返し受信している際、いずれかのデータフ
レーム信号のエラーおよびエラー経歴のうちのいずれか
が検出された場合は、このデータフレーム信号に含まれ
るデータビット信号について比較照合を行うまでもなく
、カウンタ３５の計数値を進めず変更しない。この結果
、同一のデータ内容を有するデータフレーム信号をＮ回
繰り返して受信することを終了しても、カウンタ３５の
計数値が値Ｎに至らず、このためにコンパレータ３８は
計数値が値Ｎになったことを示す信号を判定ロジック回
路３２に出力しない。したがって、判定ロジック回路３
２からはイネーブル信号が出力ラッチ回路３４に出力さ
れず、第１のラッチ回路３３内のデータビット信号は出
力ラッチ回路３４を介して出力データとして出力される
ことがない。故に、データフレーム信号のエラーおよび
エラー経歴のうちのいずれかが検出されると、このデー
タフレーム信号に含まれるデータビット信号を誤りとみ
なして出力しないといえる。

なお、データビット信号ｄ１を誤りとみなした場合、当
該ノード１ｏはエラーを示す１ラーコードＥＲＲを形成
し、このエラーコードＥＲＲを含むデータフレーム信号
を後段のノード１０またはメイとコントローラ１０ｏに
送出する。

次に、カウンタ３５の計数値が値Ｎに至らない状態で、
第１のラッチ回路３３および第２のラッチ回路３１内の
それぞれのデータビット信号が異なり、さらに第２のラ
ッチ回路３１内のデータビット信号を含むデータフレー
ム信号のエラーおよびエラー経歴が検出されなかったと
する。この場合、判定ロジック回路３２は第１のラッチ
回路３３および第２のラッチ回路３１内のそれぞれのデ
ータビット信号が胃なることを示す信号を入力するとと
もに、ローレベルのエラー信号を入力することとなる。

これに応答して、判定ロジック回路３２はイネーブル信
号を第１のラッチ回路３３に送出するとともに、カウン
トロード信号をカウンタ３５に送出する。

第１のラッチ回路３３はイネーブル信号を入力すると、
第２のラッチ回路３１内のデータピッ１−信号ｄ１をラ
ッチする。また、カウンタ３５はカウントロードＦｆｉ
号を入力すると、１発生回路３９から値１をＯ−ドして
、この値１を計数値として内示する。

この後、次からのデータビット信号ｄ１が伝送されてく
る度に、このデータビット信号を第２のラッチ回路３１
にラッチし、第１のラッチ回路３３および第２のラッチ
回路３３内のそれぞれのデータビット信号が一致すれば
、カウンタ３５の計数値を１つずつカウントアツプする
。こうしてカウンタ３５の計数値が値Ｎに達すると、第
１のラッチ回路３３内のデータビット信８ｄｌが出力ラ
ッチ回路３４を介して出力データとして出力される。

すなわち、カウンタ３５の計数値が値Ｎに至らない状態
で、第１のラッチ回路３３および第２のラッチ回路３１
内のそれぞれのデータビット信号が異なり、かつ第２の
ラッチ回路３３内のデータビット信号を含むデータフレ
ーム信号のエラーおよびエラー経歴が検出されなかった
場合は、同一のデータ内容をそれぞれ有するＮＩＩＸ］
のデータフレーム信号から同一の他のデータ内容をそれ
ぞれ有するＮ個のデータフレーム信号への通信に変った
ときであり、このため第２のラッチ回路３１内のデータ
ビット信号ｄ１を第１のラッチ回路３３にラッチすると
ともに、カウンタ３５の計数値を値１とし、もって同一
の他のデータ内容をそれぞれ有するＮｉｌ！］のデータ
フレーム信号の受信に備える。

なお、照合ブロック２８−１を例示して述べてきたが、
他の各照合ブロック２８−２〜２８−にも照合ブロック
２８−１と同様に動作しており、他の各照合ブロック２
８−２〜２８−には各データビット信号ｄ２〜ｄｋおよ
び各クロックビット信号ｂ２〜ｂｋをそれぞれ繰り返し
入力してデータビット信号の照合をそれぞれ行い、計数
値が値Ｎにそれぞれ達すると、該各データピッ１〜信号
ｄ２〜ｄｋを出力データとしてそれぞれのアクチュエー
タに出力する。

このように本実施例では第１のラッチ回路および第２の
ラッチ回路を設けるだけで、順次入力したＮａのデータ
ビット信号を比較照合することができるので、値Ｎを多
くしても回路の規模が小さくて済む。また、値Ｎ設定回
路に設定される（ｔｆｊＮを適宜に変更するだけで、同
一のデータ内容を有するデータフレーム信号の通信回数
を容易に変更することが可能である。

なお、本発明はデータフレーム信号に含まれる出力ｆ−
夕ばかりでなく、センサからの入力データに関しても適
用することができる。この場合、センサからの入力ｆ−
夕を示すデータビット信号を繰り返しＮ回入力し、最初
のデータビット信号を第１のラッチ回路にラッチすると
ともに、以降のデータビット信号を第２のラッチ回路に
順次ラッチする。そして、第１のラッチ回路内のデータ
ビット信号が第２のランプ回路に順次ランチされたそれ
ぞれのデータビット信号に一致プれば、このデータビッ
ト信号を入力データとしてｆ−クフレーム信号に付加す
ればよい。

さらに、データばかりでなく他のコード、例えばＣＲＣ
コードやエラーコードＥＲＲに本発明を適用してもかま
わない。

（ブを明の効果）以上説明したように本発明によれば、第１のラッチ回路
および第２のラッチ回路を設けるだけで順次入力したＮ
ｌＩＤのｆ−夕を比較照合することができるので、（Ｕ
Ｎを大きくしても回路の現役を小さくすることができる
。また、値Ｎを適宜に変更するだけで、同一データの通
信回数を容易に変更することが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例における通信システムの全体
構成例を示すブロック図、第２図はデータフレーム信号
のデータフォーマット例を示す図、第３図および第４図
は各ノードでのデータ付加態様およびデータ抜き取り態
様をそれぞれ説明づるために用いられた図、ｆ５５図は
この実施例の受信回路を示す図、第６図は第５図に示し
た照合ブロックの構成を示す図、第７図は第５図に示し
た受信回路で受信されるデータフレーム信号を例示する
図、第８図は第６図に示した照合ブロックに入力される
データビット信号を示す図、第９図は従来の通信エラー
を検出するための装置を示ダ′ＭＮ８構成図、第１０図
は第９図に示した装置の作用を説明するために用いられ
た図である。１・・・ループ、１−１〜１−ｎ・・・センナ酊、２１
〜２−ｎ・・・アクヂュエータ群、］Ｏ・・・ノード、
２１・・・同期検出回路、２２・・・クロック分離回路
、２３・・・エラー検出回路、２４・・・エラー経歴抽
出回路、２５−１〜２５−ｋ・・・スイッチ回路、２６
・・・切替ロジック回路、２７・・・オア回路、２８−
１〜２８−ｋ・・・照合ブロック、３１・・・第２のラ
ッチ回路、３２・・・判定ロジック回路、３３・・・第
１のラッチ回路、３４・・・出力ラッチ回路、３５・・
・カウンタ、３６・・・データ比較回路、３７・・・値
Ｎ設定回路、３８・・・コンパレータ、３９・・・１発
生回路、１００・・・メインコントローフ。第１図第２図第３図第７図

Claims

【特許請求の範囲】

（１）同一のデータを所定数繰り返して通信する通信シ
ステムにおいて、自然数を計数する計数手段と、入力したデータをラッチする第１のラッチ手段と、この第１のラッチ手段にラッチされたデータ以降のデー
タを入力する毎に、新たに入力したデータをラッチして
ラッチデータを更新する第２のラッチ手段と、前記第１のラッチ手段と前記第２のラッチ手段にラッチ
されているそれぞれのデータが一致するか否かを識別す
る比較手段とを備え、前記比較手段によって一致すると識別された場
合は前記計数手段の計数値を１つ進め、この計数値に基
づいて前記データを出力することを特徴とする通信シス
テムにおける受信データ照合方式。
（２）入力したデータのエラーを検出する誤データ検出
手段と、この誤データ検出手段によつて新たに入力したデータの
エラーが検出されず、かつ比較手段によって一致すると
識別された場合は計数手段の計数値を１つ進める手段と
、前記計数手段の計数値が所定数に至った場合は第１のラ
ッチ手段および第２のラッチ手段のうちのいずれかにラ
ッチされているデータを出力するとともに、前記計数手
段の計数値をクリアする手段と、前記誤データ検出手段によって新たに入力したデータの
エラーが検出されず、かつ前記比較手段によって一致し
ないと判定された場合は前記第２のラッチ手段内の前記
新たに入力したデータを前記第１のラッチ手段にラッチ
するとともに、前記計数手段の計数値を初期値に戻す手
段と、前記計数手段の計数値がクリアされている際、前記誤デ
ータ検出手段によって新たに入力されたデータのエラー
が検出されなければ該データを前記第１のラッチ手段に
ラッチするとともに、前記計数手段の計数値を初期値に
戻す手段とを備えたことを特徴とする請求項（１）記載の通信シス
テムにおける受信データ照合方式。
（３）通信システムはデータを中継するための１乃し複
数の中継器を備え、前記中継器はデータのエラーを検出するとともに、検出
されたエラーを示す経歴情報を前記データに付加する手
段を備え、誤データ検出手段は入力したデータに付加された前記経
歴情報を読み取ることを特徴とする請求項（２）記載の
通信システムにおける受信データ照合方式。