JP3338791B2 - 送信バッファ回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、送信バッファ回路
に関し、特に、通信装置における送信バッファ回路のラ
イト側アドレスカウンタとリード側アドレスカウンタの
間にライト終了アドレス保持回路を設けた送信バッファ
回路に関する。

【０００２】

【従来の技術】本発明が適用される従来の送信バッファ
回路は、例えば図５に示すように構成されており、特に
伝送路の帯域を複数の端末で共用する伝送システムに用
いられる。

【０００３】図５において、このような送信バッファ回
路１′は、送信データを一度デュアルポートメモリ１１
に書き込み、その書き込んだデータサイズを送信データ
サイズ通知により、送信制御部３に通知して送信の要求
を行う。送信制御部３は、送信回線の制御を行った後
に、リード側アドレスカウンタ１３に送信タイミング信
号を送る。リード側アドレスカウンタ１３は、この送信
タイミング信号に従って、要求した送信データサイズ分
のデータをデュアルポートメモリ１１から読み出し、送
信制御部３に渡すことによってデータ送信が行われる。

【０００４】

【発明が解決しようとする課題】この手法は、図５に示
されている通りであるが、本発明の一実施の形態を示す
図である図１との比較から明らかなように、デュアルポ
ートメモリ１１のリード側アドレスカウンタ１３が外部
からの一時的な雑音等により誤動作した場合に、書き込
み側から読み出し側に読み出しデータのサイズしか通知
していないために、データを書き込んだアドレスと読み
出すアドレスが不一致となってしまう誤動作が発生した
場合にはその誤動作を延々と続けてしまう。

【０００５】その結果、この送信回路を使ってＨＤＬＣ
等のブロック化されたデータを送信しても、デュアルポ
ートメモリ１１に書き込んだアドレスと違うアドレスの
データを読み出してしまうために、送信制御部３以降の
受信側ではパケットが全てエラーとなってしまうという
欠点があった。

【０００６】さらにはその誤動作を自己復旧できないた
めに、一時的な雑音による誤動作が、それ以後雑音が無
いにも拘わらず、通信の全てをエラーとしてしまう問題
があった。

【０００７】本発明は従来の上記実情に鑑み、従来の技
術に内在する上記諸欠点を解消する為になされたもので
あり、従って本発明の主な目的は、一時的な雑音等によ
る誤動作時間を最小限に押さえ、それ以降の通信に影響
を及ぼさないように自己復旧できる回路構成を有する新
規な送信バッファ回路を提供することにある。

【０００８】また、特開平５−１６５７２９号公報に
は、カウンタの誤動作検出・復旧用にメモリの容量監視
カウンタ、差分検出部と誤動作検出復旧部を備えた構成
が開示されている。

【０００９】しかしながら、上記公報に開示されている
従来技術は、回路が複雑、かつ大規模になるという問題
点があった。

【００１０】従って、本発明の他の目的は、回路規模を
より簡単・小規模にした新規な送信バッファ回路を提供
することにある。

【００１１】

【課題を解決するための手段】上記目的を達成する為
に、本発明に係る送信バッファ回路は、送信データ生成
部と送信制御部との間に接続された送信バッファ回路で
あって、前記送信データ生成部からの送信データを格納
し該格納された前記送信データを読み出して前記送信制
御部に転送していくデュアルポートメモリと、前記送信
データ生成部からのライトクロックと有効データ範囲信
号からライト側アドレスをカウントアップし前記デュア
ルポートメモリのライト側アドレスに接続させるライト
側アドレスカウンタと、該ライト側アドレスカウンタの
ライト動作をカウントして該カウント値を前記送信制御
部に通知するデータサイズカウンタ＆保持回路と、前記
送信制御部からの送信データサイズ保持信号に従ってラ
イト側アドレスを保持し前記リード側アドレスカウンタ
に通知するライト終了アドレス保持回路と、前記送信制
御部からのリードクロックと送信タイミング信号からリ
ード側アドレスをカウントアップし前記デュアルポート
メモリのリード側アドレスに接続させるリード側アドレ
スカウンタとを備えて構成される。

【００１２】前記データサイズカウンタ＆保持回路は、
前記送信制御部からの保持タイミング信号によりその時
のカウント値を保持、通知すると同時にそれまでの内部
的なカウンタ値をクリアすることを特徴としている。

【００１３】前記リード側アドレスカウンタのカウント
アップは、前記送信制御部から出力される送信タイミン
グ信号により開始され、前記ライト終了アドレス保持回
路から通知されるアドレスの値まで実行される。

【００１４】また、前記ライト終了アドレス保持回路に
ライト開始アドレスを保持するライト開始アドレス保持
機能を持たせ、ライト終了及び開始アドレス保持回路と
したことを更に特徴としている。

【００１５】

【作用】図１に、本発明による回路構成を示すように、
送信データ生成部２からの送信データは、一度送信バッ
ファ回路１のデュアルポートメモリ１１に書き込まれ、
その書き込んだデータサイズをデータサイズカウンタ＆
保持回路１４でカウントし、送信データサイズ通知によ
り送信制御部３に送信要求する。

【００１６】送信制御部３は、送信回線の制御を行った
後に、リード側アドレスカウンタ１３に送信タイミング
信号を送る。リード側アドレスカウンタ１３はこの送信
タイミング信号に従って、要求した送信データサイズ分
のデータをデュアルポートメモリ１１から読み出し、送
信制御部３に送信するという構成に対し、本発明ではラ
イト側アドレスカウンタ１２のライト終了アドレスの値
を保持し、リード側アドレスカウンタ１３に通知するラ
イト終了アドレス保持回路１５が設けられている。

【００１７】このライト終了アドレス保持回路１５は、
外部からの一時的な雑音等によりリード側アドレスカウ
ンタ１３が誤動作した時に、ライト側アドレスカウンタ
１２の値を使用してリード側アドレスカウンタ１３の値
を自己復旧させるという機能を有している。

【００１８】従って、一時的な雑音等でライト側アドレ
スカウンタ１２、リード側アドレスカウンタ１３が誤動
作したときに、すばやく自己復旧できるという効果が得
られる。

【００１９】

【発明の実施の形態】次に、本発明をその好ましい各実
施の形態について図面を参照しながら詳細に説明する。

【００２０】［実施の形態１］図１は、本発明による実
施の形態１を示すブロック構成図である。

【００２１】［実施の形態１の構成］図１を参照する
に、そこには本発明による実施の形態１に係る送信バッ
ファ回路の構成が示されている。

【００２２】本発明に係る送信バッファ回路１は、送信
用バッファとして使用されるデュアルポートメモリ１１
と、デュアルポートメモリ１１のライト側アドレスを管
理するライト側アドレスカウンタ１２と、デュアルポー
トメモリ１１のリード側アドレスを管理するリード側ア
ドレスカウンタ１３と、送信データのサイズをカウント
し送信制御部３に対してデータサイズを通知して送信を
要求するデータサイズカウンタ＆保持回路１４と、ライ
ト終了時のライト側アドレスを保持しリード側アドレス
カウンタ１３に通知するライト終了アドレス保持回路１
５とを有している。

【００２３】デュアルポートメモリ１１は、送信データ
生成部２からの送信データをライト側アドレスカウンタ
１２からのアドレスに従ってデータを格納していき、リ
ード側アドレスカウンタ１３からのアドレスに従って格
納されたデータを読み出して送信制御部３に渡してい
く。

【００２４】ライト側アドレスカウンタ１２は、送信デ
ータ生成部２からのライトクロックと有効データ範囲信
号からライト側アドレスをカウントアップし、デュアル
ポートメモリ１１のライト側アドレスに接続させる。

【００２５】データサイズカウンタ＆保持回路１４は、
ライト側アドレスカウンタ１２でのライト動作をカウン
トし、送信制御部３に通知する。このカウンタは、送信
制御部３からの保持タイミング信号により、その時のカ
ウント値を保持・通知し、同時にそれまでの内部的なカ
ウンタ値をクリアする。

【００２６】ライト終了アドレス保持回路１５は、送信
制御部３からの送信データサイズ保持信号に従ってライ
ト側アドレスを保持し、リード側アドレスカウンタ１３
に通知する。

【００２７】リード側アドレスカウンタ１３は、送信制
御部３からのリードクロックと送信タイミング信号から
リード側アドレスをカウントアップし、デュアルポート
メモリ１１のリード側アドレスに接続させる。カウント
アップは、送信タイミング信号で開始され、ライト終了
アドレス保持回路１５から通知されるアドレスの値まで
行われる。

【００２８】［実施の形態１の動作］次に、実施の形態
１の動作について説明する。

【００２９】送信データ生成部２からの送信データは、
同じく送信データ生成部２からのライトクロックと有効
データ範囲信号からライト側アドレスカウンタ１２でカ
ウントアップされるライト側アドレスに従って、デュア
ルポートメモリ１１に格納される。それと同時にデータ
サイズカウンタ＆保持回路１４では、デュアルポートメ
モリ１１へ書き込んだデータのサイズをカウントしてい
き、送信制御部３に対して送信データサイズを通知す
る。これにより、送信制御部３にてデータ送信の制御が
行われる。

【００３０】この送信データサイズ通知に対して、送信
制御部３から送信データサイズ保持信号が出力され、こ
の信号によって先程までデータサイズをカウントしてい
たデータサイズカウンタ＆保持回路１４は、カウント値
を保持する。同時に同じく送信制御部３からの送信デー
タサイズ保持信号により、ライト側アドレスカウンタ１
２のアドレス値をライト終了アドレス保持回路１５で保
持し、リード側アドレスカウンタ１３に通知する。

【００３１】送信制御部３で送信回線の制御が行われ、
送信タイミング信号がリード側アドレスカウンタ１３に
入力されると、リード側アドレスカウンタ１３は、先程
ライトされた送信データを読み出すアドレスを順次出力
していき、ライト終了アドレス保持回路１５で保持され
ているアドレスまでカウントアップする。

【００３２】この一連の動作により、送信データは送信
制御部３に送信される。

【００３３】ここで、図２を参照して、誤動作発生時の
復旧動作について、誤動作発生によりリードアドレスカ
ウンタ１３の値が“３”から“０”に変わってしまった
例で説明する。

【００３４】図２は本発明による実施の形態１の動作タ
イミング例を示すタイミングチャートである。

【００３５】図２においてまず、ライト側アドレスカウ
ンタ１２は、有効データ範囲信号とライトクロックによ
り“４〜７”へカウントアップして停止する。有効デー
タでなくなったときのライトアドレス“７”をライト終
了アドレス保持回路１５で保持する。

【００３６】次に、送信タイミング信号に従ってリード
アドレスカウンタ１３がカウントアップするのである
が、その前に誤動作していたので、従来では“１〜４”
とカウントアップして停止する。その後の送信タイミン
グでも、ライト側アドレスと異なったリードアドレスを
カウントアップし続ける。

【００３７】一方本発明の構成では、リード側アドレス
カウンタ１３は“４”では停止せず、ライト終了アドレ
ス“７”までカウントアップしてから停止するので、こ
の時点で正常に復旧している。よって、この次の送信タ
イミングでは、ライト側アドレスと同じ“８〜１０”を
カウントアップすることができ、送信データを正常に送
信制御部３に渡すことができる。

【００３８】［他の実施の形態］次に、本発明による他
の実施の形態について図面を参照しながら詳細に説明す
る。

【００３９】図３は、本発明による実施の形態２を示す
ブロック構成図である。

【００４０】図３を参照するに、本発明の他の実施の形
態として、先ず実施の形態２は、その基本的構成は上記
実施の形態１の通りであるが、ライト側アドレスカウン
タ１２からリード側アドレスカウンタ１３へのアドレス
情報の受け渡しについて更に工夫されている。

【００４１】即ち、ライト側アドレスカウンタ１２から
リード側アドレスカウンタ１３へのアドレス情報の受け
渡しを、ライト終了アドレスだけでなく、ライト開始ア
ドレスをも通知するライト終了アドレス保持機能とライ
ト開始アドレス保持機能を有するライト終了アドレス保
持回路１５′としたことである。

【００４２】この追加情報によって、デュアルポートメ
モリ１１のリード動作中以外に発生したリード側アドレ
スカウンタ１３の誤動作は、次のリード動作開始時点で
正しい開始アドレス・終了アドレスに置き換えられるた
めに、正常動作に戻り先の誤動作による通信エラーが一
度も発生しないまま自己復旧することができる。

【００４３】図４は発明による実施の形態３を示すブロ
ック構成図である。

【００４４】さらに本発明の他の実施の形態として、図
４に示すように、受信バッファ回路にも適用することが
できる。ライト側アドレスカウンタ３２のライト終了ア
ドレスをライト側アドレスカウンタ３２からの保持信号
で保持し、リード側アドレスカウンタ３３に通知するラ
イト終了アドレス保持回路３４をもった構成にすること
で、本発明による前記実施の形態１、２と同様に一時的
な雑音等でライト側アドレスカウンタ３２、リード側ア
ドレスカウンタ３３が誤動作した時に、すばやく自己復
旧することができる。

【００４５】

【発明の効果】以上説明したように本発明によれば、デ
ュアルポートメモリ１１のリード側アドレスのカウント
アップ値に、ライトしたデータサイズでなく、ライトし
た最終アドレスを通知しているので、外部からの一時的
な雑音等によりリード側アドレスカウンタ１３が誤動作
し、ライト側とリード側で異なるアドレス値となってし
まった場合にも、次の送信データをライト／リードする
ことによって、一致してたアドレス値に復旧することが
できる。

【００４６】 従って、誤動作した時にも回路の初期化
等の処理を行わなくても、簡単な回路構成で自己復旧さ
せることができる。

【００４７】さらに、本発明によれば、ライト側アドレ
スの絶対アドレス値をリード側アドレスカウンタ１３に
通知しているので、ライト側アドレスカウンタ１２が誤
動作した場合にも、そのアドレス値までリード側アドレ
スがカウントアップするので、自己復旧することができ
る。

【００４８】しかも、毎回ライト側アドレスとリード側
アドレスの整合をとっているので、誤動作した時にも次
のライト／リードですぐに復旧することができ、通信エ
ラーを最小限に押さえることが可能となる。

【図面の簡単な説明】

【図１】本発明による実施の形態１を示すブロック構成
図である。

【図２ａ】本発明による実施の形態１の正常時における
動作例を示すタイミングチャートである。

【図２ｂ】本発明による実施の形態１の誤動作時におけ
る動作例を示すタイミングチャートである。

【図３】本発明による実施の形態２を示すブロック構成
図である。

【図４】本発明による実施の形態３を示すブロック構成
図である。

【図５】従来例を示すブロック図である。

【符号の説明】

１、１′…送信バッファ回路 ２…送信データ生成部 ３…送信制御部 １１…デュアルポートメモリ １２…ライト側アドレスカウンタ １３…リード側アドレスカウンタ １４…データサイズカウンタ＆保持回路 １５…ライト終了アドレス保持回路 １５′…ライト終了アドレス保持回路＆ライト開始アド
レス保持回路 ２１…受信バッファ回路 ２２…データ受信部 ２３…受信データ処理部 ３１…デュアルポートメモリ ３２…ライト側アドレスカウンタ ３３…リード側アドレスカウンタ ３４…ライト終了アドレス保持回路

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 7/00 G06F 12/16 310 G06F 13/38 310 H04L 13/08

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 送信データ生成部と送信制御部との間に
   接続された送信バッファ回路であって、前記送信データ
   生成部からの送信データを格納し該格納された前記送信
   データを読み出して前記送信制御部に転送していくデュ
   アルポートメモリと、前記送信データ生成部からのライ
   トクロックと有効データ範囲信号からライト側アドレス
   をカウントアップし前記デュアルポートメモリのライト
   側アドレスに接続させるライト側アドレスカウンタと、
   該ライト側アドレスカウンタのライト動作をカウントし
   て該カウント値を前記送信制御部に通知するデータサイ
   ズカウンタ＆保持回路と、前記送信制御部からの送信デ
   ータサイズ保持信号に従ってライト側アドレスのライト
   終了アドレスを保持し前記リード側アドレスカウンタに
   通知するライト終了アドレス保持回路と、前記送信制御
   部からのリードクロックと送信タイミング信号からリー
   ド側アドレスをカウントアップし該リード側アドレスカ
   ウンタのカウントアップを、前記送信タイミング信号に
   より開始し、前記ライト終了アドレス保持回路から通知
   されるライト終了アドレスの値まで実行し、前記デュア
   ルポートメモリのリード側アドレスに接続させるリード
   側アドレスカウンタとを有することを特徴とした送信バ
   ッファ回路。
2. 【請求項２】 前記データサイズカウンタ＆保持回路
   は、前記送信制御部からの保持タイミング信号によりそ
   の時のカウント値を保持し、前記送信制御部に通知する
   と同時にそれまでの内部的なカウンタ値をクリアするこ
   とを更に特徴とする請求項１に記載の送信バッファ回
   路。
3. 【請求項３】 前記ライト終了アドレス保持回路にライ
   ト開始アドレスを保持するライト開始アドレス保持機能
   を持たせ、ライト終了及び開始アドレス保持回路とした
   ことを更に特徴とする請求項１に記載の送信バッファ回
   路。