JP2021515417A - 外部コンタクトを有する多層素子 - Google Patents

Abstract

外部コンタクトを有する多層素子は、第１及び第２内部電極（１１０，１２０）と、内部電極（１１０，１２０）の外部コンタクトのための外側コンタクト（２００）と、を有する基体（１００）を備える。外側コンタクト（２００）は、基体（１００）の第１表面（Ｏ１００ａ）上に配置された、少なくとも２つの帯形状の第１導体路（２１０）を備え、第１導体路（２１０）はそれぞれ、第１内部電極（１１０）のうちの１つと電気接続されている。さらに、外側コンタクト（２００）は、基体（１００）の第２表面（Ｏ１００ｂ）上に配置された、少なくとも２つの帯形状の第２導体路（２２０）を備え、第２導体路（２２０）は、それぞれ第２内部電極（１２０）のうちの１つと電気接続されている。

Description

本発明は、多層素子、特にセラミックブロックコンデンサに関し、多層素子の内部電極のコンタクトのための外側コンタクト有する多層素子に関するものである。

多層素子は、例えば、セラミックコンデンサ、特にパワーコンデンサとして設計され得る。このような多層素子は、内部に複数の内部電極層が配置された圧電材料製の基体を有する。複数の内部電極層は、交互に基体の異なる面に導出されている。電極層に外部から電圧を印加するためには、コンタクトが設けられなければならない。

多層部材の基体は、内部電極に電圧を印加する際に、熱膨張に加えて、圧電膨張を示す。基体の圧電材料は、通常、基体の内部において電極層が積層される積層方向に膨張するとともに、内部電極の平面内で伸長する。
多層素子のコンタクトは、基体の圧電セラミックと外側コンタクトとの間で起きる熱膨張の差（thermischen Dehnungsunterschiede）、及び圧電セラミックの圧電膨張が、多層素子の長期耐久限度にわずかしか影響を与えないように調製されなければならない。

さらに、多層素子、及び特に外側コンタクトは、高い通電容量（Stromtragfaehigkeit）、例えば数百アンペアを有するべきである。さらにまた、多層素子、及び特に外側コンタクトは、高温、例えば約２００℃において、高い熱耐性を有するべきである。

本発明の課題は、外部コンタクトを有する多層素子であって、外側コンタクトが高い通電容量及び高い温度耐性を有し、多層素子の基体と外側コンタクトとの間の熱膨張の差、及び基体の圧電膨張が多層素子の長期耐久限度にわずかな量しか影響を与えない、多層素子を提供することにある。

高い通電容量及び高い温度耐性を有する外側コンタクトを備え、多層素子の基体材料への外側コンタクトの良好な熱膨張適応性を有する多層素子の実施形態は、請求項１に記載されている。

可能な実施形態によれば、多層構成要素は、第１内部電極及び第２内部電極と、内部電極の外部コンタクトのための外側コンタクトと、を有する基体を備え、第１電極及び第２電極は、基体内において、電気的に互いに絶縁されて、交互に配置されている。外側コンタクトは、基体の第１表面上に配置された、少なくとも２つの帯状の第１導体路を備える。第１導体路はそれぞれ、複数の第１内部電極のうちの１つとと電気的に接続されている。さらに、外側コンタクトは、基体の第２表面上に配置された、少なくとも２つの帯状の第２導体路を備える。基体の第２表面は、基体の第１表面に対向している。第２導体路はそれぞれ、複数の第２内部電極のうちの１つと電気的に接続されている。

第１導体路は第２内部電極から機械的に分離されて（entkoppelt）おり、第２導体路は第１内部電極から機械的に分離されている。

基体は、圧電材料、例えばＰＬＺＴ（ランタンジルコニウム酸チタン酸鉛：Lead Lanthanum Zirconate Tritanate）セラミックで構成されることができる。

多層素子の実施形態によれば、帯形状の第１導体路は、基体の第１表面上で互いに離間して配置されている。
第２導体路は、基体の第２表面上で互いに離間して配置されている。多層構成要素の相対向するの表面上の第１導体路及び第２導体路のかかる帯状の配置は、外側コンタクトの二次元レリーフ（Entlastung）となり、その結果、基体の圧電機械的動作は、外側コンタクトの安定性にわずかしか影響しない。

さらに、第１導体路及び第２導体路の特別な成形は、多層素子の基体材料と外側コンタクトの第１及び第２導体路との間の残余の膨張差が、第１及び第２導体路を湾曲させることによって補償されることを確実にすることができる。第１及び第２導体路はさらに、基体のそれぞれの表面に固定される第１面区画をそれぞれ有し、さらに、基体の第１又は第２表面から離間して配置される第２面区画をそれぞれ有する。第１及び第２導体路のそれぞれの第２面区画は、基体の第１又は第２表面から離れて向いている凹所又はアーチを有することができる。個別の帯形状の導体路内の凹所は、外側コンタクトの損傷なく、第１及び第２導体路が基体の熱的又は圧電的膨張に追従できることを確実にする。

外側コンタクトの高い通電容量を確保するために、第１及び第２の導体路は、それぞれ、第１及び第２の銅層からなり、その間に第３のインバー層が配置されている、十分に厚い複合板（Ｖｅｒｂｕｎｄｂｌｅｃｈ）（ＣＩＣ複合板）として設計されることができる。有利な実施形態によれば、銅／インバー／銅の複合板は、２０％の銅製の第１層及び第２層と、６０％のインバー製の第３層と、の厚さの比とを有する。

銅製の第１層、インバー製の中間層及び銅製の第２層の、２０／６０／２０の厚さ比を有するＣＩＣ複合板の外側コンタクトの実施形態によれば、７〜８ｐｐｍ／ＫのＣＩＣ複合板の横方向の熱膨張係数は、基体の横方向の熱膨張係数、例えばＰＬＺＴ（ランタンジルコニウム酸チタン酸鉛：Lead Lanthanum Zirconate Tritanate）セラミックの約８〜１０ｐｐｍ／Ｋに好適に適合されている。

特別な接続層を基体と第１及び第２導体路との間に設けることにより、熱的温度耐性が改善されることができる。多層素子を製造するために、焼結銀技術が用いられることができる。この接続技術は熱機械的及び熱サイクルに関して非常に安定している。

接続層としては、基体と第１及び第２導体路との間に、銀の多孔質層、所謂焼結銀層が配置されることができる。外側コンタクトの高い温度耐性は、第１及び第２導体路を銀の多孔質接続層を用いてセラミック基体の表面上に配置されたスパッタ層に接続することによって確実にされる。

以下では、本発明は、本発明の実施形態を示す図面を参照して詳細に説明される。

内部電極の外部コンタクトを有する多層素子の実施形態を、多層素子の第１表面上からの斜視図で示す図である。 内部電極の外部コンタクトを有する多層素子の第２表面上からの上面図を示す図である。 多層素子の基体の第１表面上の外側コンタクトの実施形態を拡大図で示す図である。 多層素子の基体の第２表面上の外側コンタクトの実施形態を拡大図で示す図である。 外部コンタクトを有する多層素子の実施形態を断面図で示す図である。

図１は、多層素子１０の斜視図である。図１では、特に、多層素子１０の基体の第１表面Ｏ１００ａ上からの斜視図が示されている。図２は、多層素子１０の基体１００の第２表面Ｏ１００ｂ上面図である。多層素子１０は、例えばコンデンサ、特にセラミックブロックコンデンサ（ウルトラバー（Ultrabar））として設計されることができる。

多層素子１０は、第１内部電極及び第２内部電極１１０，１２０を有する基体１００を備え、第１内部電極及び第２内部電極１１０，１２０は、基体１００の内部において、電気的に互いに絶縁されて、交互に配置さている。基体１００は、特に、電圧が印加された際に膨張を示す圧電材料１３０を有する。第１内部電極及び第２内部電極１１０及び１２０は圧電材料１３０内で積層方向Ｓに交互に配置されている。圧電材料１３０は、特に、第１内部電極１１０の１つと第２内部電極１２０の１つとの間にそれぞれ配置されている。

多層素子１０は、内部電極１１０及び１２０の外部コンタクトのための外側コンタクト２００を有する。外側コンタクト２００は、基体１００の第１表面Ｏ１００ａ上に配置された、少なくとも２つの帯形状の第１導体路２１０を有する。第１導体路２１０はそれぞれ、複数の第１内部電極１１０のうちの１つと電気的に接続されている。第１導体路２１０は、第２内部電極１２０から機械的に分離されている。さらに、図２に示すように、外側コンタクト２００は、基体１００の第２表面Ｏ１００ｂ上に配置された、少なくとも２つの帯形状の第２導体路２２０を有する。第２導体路２２０はそれぞれ、複数の第２内部電極１２０のうちの１つと電気的に接続されている。第１導体路２１０は、第１内部電極１２０から機械的に分離されている。

図１に示すように、第１導体路２１０は、基体１００の第１表面Ｏ１００ａ上で、帯形状に、互いに離間して配置されている。図２は、基体１００の第２表面Ｏ１００ｂ上で、帯形状に、互いに離間して配置されている第２導体路２２０を示す。基体１００の第１表面及び第２表面上の第１導体路及び第２導体路の、かかる帯形状の配置によって、特に、基体の幅Ｂ方向における基体の長さの変化を補償することができ、基体のかかる膨張の際に外側コンタクト２００に損傷を来さない。

多層素子の基体１００は、セラミック材料、例えばＰＬＺＴセラミックを含むことができる。セラミックの基体（セラミックバー）は、７ｍｍの奥行、２７ｍｍの高さ、８０ｍｍの幅を有することができる。可能な有利な実施形態によれば、複数の帯形状の導体路２１０及び２２０は、それぞれ６ｍｍと８ｍｍとの間、好ましくは約７ｍｍの幅を有する。

図３Ａは、多層素子１０の一部の断面を、基体１００の第１表面Ｏ１００ａの上に配置されている外側コンタクト２００の一部とともに示す。図３Ｂは、多層素子１０の一部の断面を、基体１００の第２表面Ｏ１００ａの上に配置されている外側コンタクト２００の一部とともに示す。

多層素子の実施形態によれば、第１導体路２１０はそれぞれ、基体１００の第１表面Ｏ１００ａ上に固定された第１区画２１１を有する。さらに、第１導体路２１０はそれぞれ、基体１００の第１表面Ｏ１００ａから離間して配置されている第２面区画２１２を有する。第１導体路に相応して、第２導体路２２０もそれぞれ、基体１００の第２表面Ｏ１００ｂに固定された第１面区画２２１を有する。第２導体路２２０はさらに、それぞれ、基体１００の第２表面Ｏ１００ｂから離間して配置されている第２面区画２２２を有する。

図３Ａに示すように、第１導体路２１０の第１面区画２１１はそれぞれ、基体１００の第１表面Ｏ１００ａに平行に配置されている。第１導体路２１０の第２面区画２１２はそれぞれ、基体１００の第１表面Ｏ１００ａから離れて向いている（weggerichtet）凹所又はアーチ２１３を有する。

図１Ｂに示すように、第２導体路２２０の第１面区画２２１はそれぞれ、基体１００の第２表面Ｏ２００ｂに平行に配置されている。第２導体路２２０の第２面区画２２２はそれぞれ、基体１００の第２表面Ｏ１００ｂから離れて向いている凹所又はアーチ２２３を有する。

多層素子の可能な実施形態によれば、複数の第１面区画２１１のうちの１つと複数の第２面区画２１２のうちの１つとを含む第１導体路２１０の領域Ｂ２１０は、第１面区画２１１が第１導体路２１０の領域Ｂ２１０の長さの約３分の２を含み、第２区画２１２が第１導体路２１０の領域Ｂ２１０の長さの約３分の１を含むように、形成されている。

図３Ｂを参照すると、複数の第１面区画２２１のうちの１つと複数の第２面区画２２２のうちの１つとを含む第２導体路２２０の領域Ｂ２２０は、相応に、第１面区画２２１が第２導体路２２０の領域Ｂ２２０の長さの約３分の２を含み、第２導体路２２０の領域Ｂ２２０の長さの約３分の１を含むように、形成されることができる。

図３Ａ及び図３Ｂから認識できるように、基体１００の第１表面Ｏ１００ａ上に固定された第１導体路２１０の第１面区画２１１、又は、基体１００の第２表面Ｏ１００ｂ上に固定された第１面区画２２１はそれぞれ２ｍｍの長さを有することができる。基体１００の第１表面Ｏ１００ａから離れて向いている凹所若しくはアーチ２１３としてそれぞれ設計されている第１導体路２１０の第２面区画２１２、又は、基体１００の第２表面Ｏ１００ｂから離れて向いている凹所若しくはアーチ２１３としてそれぞれ設計されている第２導体路２２０の第２面区画２２２は、例えば１ｍｍの長さを有する。第１及び第２導体路２１０，２２０の第２面区画２１２，２２２の凹所／アーチ２１３，２２３は、例えば約１ｍｍの奥行を有する。

可能な実施形態によれば、帯形状の第１導体路２１０の凹所２１３は、第１導体路２１０のうちの隣り合うものにおいて、互いにオフセットして配置されている。図３Ａにおいて認識されるように、第１導体路２１０のうちの隣り合う帯上の凹所２１３は、例えば、互いに１．５ｍｍのオフセットで配置される。

帯形状の第２導体路２２０の凹所２２３は、第２導体路２２０のうちの隣り合うものにおいて、互いにオフセットして配置されることができる。図３Ｂは、互いに隣り合って配置された帯形状の第２導体路２２０における凹所２２３のオフセットを示す。図３Ｂにおいて認識されるように、第２導体路２２０のうちの隣り合う帯上の凹所２２３は、例えば、互いに１．５ｍｍのオフセットで配置される。

互いに隣り合って配置された第１導体路２１０のオフセットされた配置、及び、互いに隣り合って配置された第２導体路２２０のオフセットされた配置によって、多層素子の全ての内部電極の信頼できるコンタクトを達成することができる。

帯形状の導体路のそれぞれにおいて、導体路の長さの約３分の２、例えば、帯形状の導体路２１０，２２０の長さの２ｍｍが、基体１００の第１又は第２表面Ｏ１００ａ，Ｏ１００ｂに固定され、帯形状の導体路の長さの３分の１だけが凹所を有することによって、帯形状の導体路は、内部電極への電圧印加の際に圧電性基体１００が膨張すると、外側コンタクト２００への損傷を生じさせることなく、図１に示される積層方向Ｓにおいて膨張することができる。

図３Ａから認識できるように、第１導体路２１０の第２面区画２１２のそれぞれは、第１導体路２１０の第１面区画２１１のうちの２つの間に配置される。第１導体路２１０の第１面区画２１１のそれぞれは、第１導体路２１０の第２面区画２１２のうちの２つの間に配置される。相応に、第２導体路２２０の第２面区画２２２のそれぞれは、第２導体路２２０の第１面区画２２１のうちの２つの間に配置される。第２導体路２２０の第１面区画２２１のそれぞれは、第２導体路２２０の第２面区画２２２のうちの２つの間に配置される。

図３Ａ及び３Ｂに示される、可能な実施形態によれば、第１導体路２１０及び第２導体路２２０はそれぞれ、銅製の第１レイヤー（Lage）２３１及び銅製の第２レイヤーの複合板として設計されている。第１レイヤー及び第２レイヤー２３１，２３２の間には、インバー製の第３レイヤー２３３が配置される。複合板は、例えば、２０／６０／２０の厚さ比を有することができ、即ち、銅製の第１レイヤー２３１は２０％、インバー製の第３レイヤーは６０％、銅製の第２レイヤーは２０％の厚さ比を有することができる。

そのような銅／インバー／銅（ＣＩＣ）複合板は、外側コンタクトの、例えば数百Ａに達し得る、高い通電容量を保証する。さらに、銅製の第１レイヤー２３１、インバー製の第３レイヤー２３３及び銅製の第２レイヤー２３２の２０／６０／２０の厚さ比を有する複合板のそのような構造において、ＣＩＣ複合板の横方向熱膨張係数は、例えばＰＬＺＴセラミックの、基体１００の横方向熱膨張係数に好適に適合する。図３Ａ及び３Ｂに示される実施形態において、第１導体路又は第２導体路２１０，２２０は例えば０．７ｍｍの全体厚さを有し、インバー製の第３レイヤー２３３は０．４２ｍｍの厚さを有する。

可能な実施形態によれば、接続層３００として基体１００と第１導体路２１０又は第２導体路２２０との間に銀製の多孔質層（焼結銀）が設けられることができる。そのような接続層によれば、多孔質の接続層３００はそのスポンジ状の構造ゆえに基体１００と外側コンタクト２００との異なる膨張に関して非常にフレキシブルであるため、基体１００上の外側コンタクト２００の耐熱性を保証することができる。

外側コンタクト２００、即ち帯形状の第１及び第２導体路２１０，２２０を、基体１００の第１表面Ｏ１００ａ又は第２表面Ｏ１００ｂと接続するために、基体１００の第１表面Ｏ１００ａ又は第２表面Ｏ１００ｂ上に、薄い金属化層が適用されることができる。薄い金属化層は、例えばクロム‐ニッケル‐銀の層配置であり得る。例えば、クロムの薄層、例えば厚さ０．３μｍのクロム層は、接着仲介剤（Haftvermittler）として基体１００の圧電セラミックの直接上に適用される。その上に、ニッケル層、例えば厚さ約０．３μｍのニッケル層が、拡散バリアとして適用される。その後、ニッケル層の上に、例えば厚さ０．５μｍとすることができる銀層が適用される。クロム‐ニッケル−銀の層配置は、基体の第１表面Ｏ１００ａ又は第２表面Ｏ１００ｂにスパッタ層として適用されることができる。

第１導体路２１０又は第２導体路２２０の下面、特にそれぞれのＣＩＣ複合板の下面に、銀層は、例えば電気メッキで適用される（galvanisch, aufgetragen）ことができる。クロム−ニッケル−銀の層配置の銀層と、第１及び第２の導体路のそれぞれのＣＩＣ複合板の下面上の銀層とは、その後、焼結プロセスにおいて多孔質銀層に焼結される。この多孔質銀層は、接続層３００を形成する。したがって、クロム−ニッケル−銀層配置のニッケル層と、第１及び第２導体路２１０、２２０の銅層２３１との間に多孔質銀スポンジが発生し、多孔質銀スポンジは、良好な導電性を有し、その柔軟性ゆえに基体１００の圧電膨張の際に又は基体１００と外側コンタクト２００との間の異なる熱膨張挙動の際に、損傷を受けない。長時間の温度サイクルを経ても、劣化作用はほとんど見られない。

図４は、多層素子１０の断面を示す。第１導体路２１０のそれぞれは、それぞれの第１導体路２１０のコンタクトのためのコンタクト部分２１４を有する。また、第２導体路２２０のそれぞれは、それぞれの第２導体路２２０のコンタクトのためのコンタクト部分２２４を有する。コンタクト部分２１４及び２２４は図１及び２にも示されている。

多層素子１０の図視されている実施形態において、第１導体路２１０のコンタクト部分２１４及び第２導体路２１０のコンタクト部分２２４は、第１及び第２導体路２１０及び２２０のコンタクト部分２１４及び２２４が同一平面にあるように湾曲している。それによって、平坦な接続コンタクト上にコンタクト部分２１４，２２４を面一にねじ止めすることが可能になり得る。接続コンタクトへの外側コンタクト２００のねじ締めのために、導体路２１０のコンタクト部分２１４にはコンタクト孔２１５が、導体路２２０のコンタクト部分２２４にはコンタクト孔２２５が設けられている。

図４に示される多層素子１０の実施形態において、コンタクト部分２１４及び２２４は、例えば基体１００に対して中央に配置されている。ねじ位置は、バー（Riegel）／基体１００と中央に一列に並んでいる。平坦なコンタクト上への面一のねじ止めを可能にするために、第１及び第２導体路のうちの一方に対する切れ込みの方向（die Richtung der Einkerbungen）は部分的に回転させなければならない。図４に示されるコンタクト部分２１４及び２２４の中央配置の代わりに、多層構成要素の別の可能な実施形態におけるコンタクト部分は、基体の中心に関して横方向にオフセットされることができる。

１０ 多層素子（Vielschichtbauelement）
１００ 基体（Grundkoerper）
１１０ 第１内部電極（erste Innenelektroden）
１２０ 第２内部電極（zweite Innenelektroden）
１３０ 圧電材料（piezoelektrisches Material）
２００ 外側コンタクト（Aussenkontaktierung）
２１０ 第１導体路（erste Leiterbahnen）
２２０ 第２導体路（zweite Leiterbahnen）
２１１，２２１ 第１面区画（erste Flaechenabschnitte）
２１２，２２２ 第２面区画（zweite Flaechenabschnitte）
２１３，２２３ 凹所（Einpraegungen）
２１４，２２４ コンタクト部分（Kontaktierungsabschnitte）
２１５，２２５ コンタクト孔（Kontaktierungsloecher）
３００ 接続層（Verbindungsschicht）

Claims (15)

1. 外部コンタクトを有する多層素子であって、
   第１内部電極及び第２内部電極を有する基体であって、前記第１内部電極及び前記第２内部電極は、前記基体内において、電気的に互いに絶縁されて、交互に配置されている、基体と、
   前記第１内部電極及び前記第２内部電極の外部コンタクトのための外側コンタクトと、
   を備え、
   前記外側コンタクトは、前記基体の第１表面上に配置された、少なくとも２つの帯状の第１導体路を有し、
   前記第１導体路は、それぞれ１つの第１内部電極と電気的に接続されており、
   前記外側コンタクトは、前記基体の第２表面上に配置された、少なくとも２つの帯状の第２導体路を有し、
   前記第２導体路は、それぞれ１つの前記第２内部電極に電気的に接続されており、
   前記第１導体路又は前記第２導体路の隣り合うものにおける凹所は、互いにシフトして配置されている、
   多層素子。
2. 前記第１導体路は前記第２内部電極から機械的に分離されており、
   前記第２導体路は前記第１内部電極から機械的に分離されている、
   請求項１記載の多層素子。
3. 前記第１導体路は、前記基体の前記第１表面上で互いに離間して配置されており、
   前記第２導体路は、前記基体の前記第２表面上で互いに離間して配置されている、
   請求項１又は２記載の多層素子。
4. 前記第１導体路はそれぞれ、前記基体の前記第１表面に固定されている第１面区画を有し、
   前記第１導体路はそれぞれ、前記基体の前記第１表面から離間して配置されている第２面区画を有し、
   前記第２導体路は、前記基体の前記第２表面に固定されているそれぞれ第１面区画を有し、
   前記第２導体路は、前記基体の前記第２表面から離間して配置されているそれぞれ第２面区画を有する、
   請求項１乃至３いずれか１項記載の多層素子。
5. 前記第１導体路の前記第１面区画はそれぞれ、前記基体の前記第１表面に対して平行に配置されており、
   前記第２導体路の前記第１面区画はそれぞれ、前記基体の前記第２表面に対して平行に配置されており、
   前記第１導体路の前記第２面区画は、前記基体の前記第１表面から離れる方に向いているそれぞれ１つの凹所を有し、
   前記第２導体路の前記第２面区画は、前記基体の前記第２表面から離れる方に向いているそれぞれ１つの凹所を有する、
   請求項４記載の多層素子。
6. 前記第１導体路の前記第２面区画は、前記第１導体路の前記第１面区画のうちの２つの間に配置されており、
   前記第２導体路の前記第２面区画は、前記第２導体路の前記第１面区画のうちの２つの間に配置されている、
   請求項４又は５記載の多層素子。
7. 前記第１導体路及び前記第２導体路のうちの、前記第１面区画のうちの１つ及び前記第２面区画のうちの１つを含む領域は、
   前記第１面区画のうちの１つが、前記第１導体路及び前記第２導体路のうちの前記領域の長さの３分の２を含み、
   前記第２面区画のうちの１つが、前記第１導体路及び前記第２導体路の前記領域の長さの３分の１を含むように、構成されている、
   請求項４乃至６いずれか１項記載の多層素子。
8. 前記第１導体路のうちの隣り合うものにおける前記凹所は、互いにシフトされて配置されており、
   前記第２導体路のうちの隣り合うものにおけり前記凹所は、互いにシフトされて配置されている、
   請求項５乃至７いずれか１項記載の多層素子。
9. 前記基体は圧電材料を含み、
   前記第１内部電極及び前記第２内部電極は、前記圧電材料内で、積層方向において交互に配置されており、
   前記圧電材料はそれぞれ、前記第１内部電極のうちの１つと、前記第２内部電極のうちの１つとの間に配置されている、
   請求項１乃至８いずれか１項記載の多層素子。
10. 前記第１導体路は、前記基体の前記第１表面上で、前記第１導体路のそれぞれの長手方向が前記積層方向に配置されるように配置されており、
    前記第２導体路は、前記基体の前記第２表面上で、前記第２導体路のそれぞれの長手方向が前記積層方向に配置されるように、配置されている、
    請求項９記載の多層素子。
11. 各前記第１導体路は、それぞれの前記第１導体路のコンタクトのためのコンタクト部分を有し、
    各前記第２導体路は、それぞれの前記第２導体路のコンタクトのためのコンタクト部分を有し、
    前記第１導体路の前記コンタクト部分及び前記第２導体路の前記コンタクト部分は、前記第１導体路及び前記第２導体路の前記コンタクト部分が１つの平面内にあるように、湾曲している、
    請求項１乃至１０いずれか１項記載の多層素子。
12. 前記第１導体路及び前記第２導体路はそれぞれ複合板として構成されており、前記複合板は銅製の第１レイヤー及び第２レイヤーを有し、その間にインバー製の第３レイヤーが配置されている、
    請求項１乃至１１いずれか１項記載の多層素子。
13. 前記複合板は、２０％の前記銅製の第１レイヤー及び前記第２レイヤーと、６０％の前記インバー製の第３レイヤーと、の厚さ比を有する、
    請求項１２記載の多層素子。
14. 前記基体と前記第１導体路及び前記第２導体路との間に、銀製の多孔質層が接続層として配置されている、
    請求項１乃至１３いずれか１項記載の多層素子。
15. 前記多層素子はコンデンサとして構成されている、
    請求項１乃至１４いずれか１項記載の多層素子。

Images