JP4586352B2 - 積層型圧電素子 - Google Patents

Description

本発明は、マイクロポンプの弁制御等、微小変位のための駆動源として用いられる積層型圧電素子に関する。

従来における積層型圧電素子として、例えば特許文献１に記載されたものがある。この積層型圧電素子は、多数の個別電極がパターン形成された圧電体層と、コモン電極がパターン形成された圧電体層とが交互に積層され、積層型圧電素子の厚さ方向に整列した各個別電極が、圧電体層に形成されたスルーホールを介して導電部材により接続されたものである。このような積層型圧電素子においては、所定の個別電極とコモン電極との間に電圧が印加されることで、圧電体層において当該所定の個別電極に対応する活性部（圧電効果により歪みが生じる部分）が選択的に変位させられる。
特開２００２−２５４６３４号公報

しかしながら、上述した積層型圧電素子にあっては、次のような問題が存在する。すなわち、積層型圧電素子の厚さ方向において隣り合うコモン電極同士は、個別電極が設けられた圧電体層の両端部にパターン形成された中継電極を介在させて、スルーホール内の導電部材により電気的に接続されている。そのため、圧電体層の両端部から遠い位置に形成された個別電極とコモン電極との間に電圧が印加された場合に、電圧印加時から個別電極に対応する活性部が変位するまでに要する時間（以下、「活性部の応答時間」という）は、圧電体層の両端部に近い位置に形成された個別電極とコモン電極との間に電圧が印加された場合に比べ長くなってしまう。このように、個別電極の形成位置によって各個別電極に対応する活性部の応答時間にばらつきが生じてしまうことで、積層型圧電素子の適切な駆動が妨げられるおそれがある。

そこで、本発明は、このような事情に鑑みてなされたものであり、個別電極の形成位置によって各個別電極に対応する活性部の応答時間にばらつきが生じるのを防止することができる積層型圧電素子を提供することを目的とする。

上記目的を達成するために、本発明に係る積層型圧電素子は、互いに電気的に独立した複数の個別電極が形成された第１の圧電体層と、個別電極との間に電圧が印加される複数のコモン電極が形成された第２の圧電体層とが交互に積層されてなる積層型圧電素子であって、第１の圧電体層には、所定の方向に配列された個別電極の端部に沿って延在する複数の中継電極がコモン電極のそれぞれと第１及び第２の圧電体層の厚さ方向において対向するように形成されており、第１及び第２の圧電体層の厚さ方向において隣り合うコモン電極同士は、中継電極を介在させて、中継電極の延在方向に沿って中継電極の全体にわたって第１の圧電体層に形成された複数のスルーホール内の導電部材と、中継電極の延在方向に沿って中継電極の全体にわたって第２の圧電体層に形成された複数のスルーホール内の導電部材とによって電気的に接続されていることを特徴とする。

この積層型圧電素子では、第１及び第２の圧電体層の厚さ方向において隣り合うコモン電極のそれぞれにおいて、所定の方向に配列された個別電極に対向する部分には、中継電極の延在方向に沿って各圧電体層に形成された複数のスルーホール内の導電部材を介して、ほぼ同時に電圧が印加されることになる。従って、個別電極の形成位置によって各個別電極に対応する活性部の応答時間にばらつきが生じるのを防止することができる。更に、この積層型圧電素子では、中継電極が延在するように形成され、しかも、中継電極とコモン電極とが複数のスルーホール内の導電部材により電気的に接続されているため、個別電極とコモン電極との間に電圧が印加された際のコモン電極側の電気抵抗を下げることができる。

本発明によれば、個別電極の形成位置によって各個別電極に対応する活性部の応答時間にばらつきが生じるのを防止することができる。

以下、本発明に係る積層型圧電素子の好適な実施形態について、図面を参照して詳細に説明する。

図１は、本発明に係る積層型圧電素子の一実施形態を示す分解斜視図である。同図に示すように、積層型圧電素子１は、個別電極２が形成された圧電体層（第１の圧電体層）３と、コモン電極４が形成された圧電体層（第２の圧電体層）５とを交互に積層し、更に、端子電極１７，１８が形成された圧電体層７を最上層に積層して構成されている。

各圧電体層３，５，７は、チタン酸ジルコン酸鉛等のセラミックスを主成分とし、例えば「１０ｍｍ×３０ｍｍ，厚さ３０μｍ」の長方形薄板状に形成されている。また、個別電極２及びコモン電極４は、銀及びパラジウムを主成分とする材料からなり、スクリーン印刷によりパターン形成されたものである。このことは、端子電極１７，１８を除き、以下に述べる各電極についても同様である。

この積層型圧電素子１において、最上層の圧電体層７から数えて２層目、４層目、６層目、８層目の圧電体層３ａの上面には、図２に示すように、多数の長方形状の個別電極２がマトリックス状に配置されている。各個別電極２は、その長手方向が圧電体層３ａの長手方向と直交するように配置されており、隣り合う個別電極２，２は、所定の間隔をとることによって電気的な独立が達成され、且つ互いの振動の干渉が防止されている。

ここで、圧電体層３ａの長手方向を行方向、当該長手方向と直交する方向を列方向とすると、個別電極２は、例えば４行７５列というように配置されている（明瞭化のため図面では４行２３列とする）。このように、多数の個別電極２をマトリックス状に配置することで、圧電体層３ａに対して効率の良い配置が可能となるため、圧電体層３ａにおいて振動に寄与する活性部の面積を維持しつつ、積層型圧電素子１の小型化或いは個別電極２の高集積化を図ることができる。

１行目及び２行目の個別電極２は、１行目と２行目との間で対向する端部を接続端部２ａとし、その接続端部２ａの直下において圧電体層３ａに形成されたスルーホール１３内の導電部材に接続されている。同様に、３行目及び４行目の個別電極２は、３行目と４行目との間で対向する端部を接続端部２ａとし、その接続端部２ａの直下において圧電体層３ａに形成されたスルーホール１３内の導電部材に接続されている。

また、圧電体層３ａの上面において１行目の個別電極２の外側には、１行目に配列された個別電極２の端部に沿って延在する長方形状の中継電極６が形成されており、同様に、圧電体層３ａの上面において４行目の個別電極２の外側には、４行目に配列された個別電極２の端部に沿って延在する長方形状の中継電極６が形成されている。更に、圧電体層３ａの上面において２行目の個別電極２と３行目の個別電極２との間には、２行目及び３行目に配列された個別電極２の端部に沿って延在する長方形状の中継電極６が形成されている。

各中継電極６は、それぞれの直下において圧電体層３ａに形成された複数のスルーホール８内の導電部材に接続されている。ここで、各中継電極６の直下において圧電体層３ａに形成された複数のスルーホール８は、例えば、２つ又は３つの個別電極２に対して１つというように、中継電極６の延在方向に沿って所定の間隔毎に形成されている。

なお、１０層目に位置する圧電体層３ｂの上面にも、上述した２層目、４層目、６層目、８層目の圧電体層３ａと同様に個別電極２及び中継電極６が形成されている。ただし、図３に示すように、１０層目の圧電体層３ｂは、スルーホール８，１３が形成されていない点で上述の圧電体層３ａと異なっている。

また、最上層の圧電体層７から数えて３層目、５層目、７層目、９層目の圧電体層５の上面には、図４に示すように、積層型圧電素子１の厚さ方向において圧電体層３ａの各接続端部２ａに対向するように中継電極１６が形成されている（以下、「積層型圧電素子１の厚さ方向」、すなわち「圧電体層３，５の厚さ方向」を単に「厚さ方向」という）。各中継電極１６は、その直下において圧電体層５に形成されたスルーホール１３内の導電部材に接続されている。

更に、圧電体層５の上面にはコモン電極４が形成されているが、このコモン電極４は、１行目の中継電極１６の外側と、２行目の中継電極１６と３行目の中継電極１６との間と、４列目の中継電極１６の外側とにおいて、それぞれ長方形状に形成されていると共に、厚さ方向から見て、各個別電極２の接続端部２ａを除く部分と重なっている。これにより、圧電体層３，５において各個別電極２の接続端部２ａを除く部分に対向する部分の全体を、振動に寄与する活性部として有効に用いることができる。なお、各コモン電極４は、厚さ方向において圧電体層３の中継電極６に対向するように、中継電極６の延在方向に沿って圧電体層５に形成された複数のスルーホール８内の導電部材に接続されている。

また、図５に示すように、最上層の圧電体層７の上面には、厚さ方向において圧電体層５の各中継電極１６に対向するように端子電極１７が形成され、厚さ方向において圧電体層３の中継電極６に対向するように延在する端子電極１８が形成されている。各端子電極１７は、その直下において圧電体層７に形成されたスルーホール１３内の導電部材に接続されている。一方、各端子電極１８は、厚さ方向において圧電体層３の中継電極６に対向するように、中継電極６の延在方向に沿って圧電体層７に形成された複数のスルーホール８内の導電部材に接続されている。これらの端子電極１７，１８には、駆動電源に接続するためのリード線が半田付けされる。

以上のように電極パターンが形成された圧電体層３，５，７の積層によって、最上層の各端子電極１７に対しては、厚さ方向において５つの個別電極２が中継電極１６を介在させて整列し、整列した各電極２，１６，１７は、図６に示すように、スルーホール１３内の導電部材１４により電気的に接続されることになる。一方、最上層の各端子電極１８に対しては、厚さ方向において４つのコモン電極４が中継電極６を介在させて整列し、整列した各電極４，６，１８は、スルーホール８内の導電部材１４により電気的に接続されることになる。

このような積層型圧電素子１における電気的接続により、所定の端子電極１７と端子電極１８との間に電圧を印加すると、当該所定の端子電極１７下に整列する個別電極２とコモン電極４との間に電圧が印加されることになる。これにより、圧電体層３，５においては、図６に示すように、個別電極２とコモン電極４とで挟まれる部分に電界Ｅが生じ、当該部分が活性部Ａとして変位することになる。従って、電圧を印加する端子電極１７を選択することで、マトリックス状に配置された各個別電極２に対応する活性部Ａのうち、選択した端子電極１７下に整列する活性部Ａを厚さ方向に変位させることができる。このような積層型圧電素子１は、マイクロポンプの弁制御等、微小変位を必要とする種々の装置の駆動源に適用される。

以上のように構成された積層型圧電素子１では、厚さ方向において隣り合うコモン電極４，４のそれぞれにおいて、各行方向に配列された個別電極２に対向する部分には、中継電極６の延在方向に沿って各圧電体層３，５に形成された複数のスルーホール８内の導電部材１４を介して、ほぼ同時に電圧が印加されることになる。従って、マトリックス状に配置された個別電極２の形成位置によって各個別電極２に対応する活性部Ａの応答時間にばらつきが生じるのを防止することができ、積層型圧電素子１を適切に駆動させることが可能なる。

更に、積層型圧電素子１では、厚さ方向において隣り合うコモン電極４，４同士を電気的に接続するための中継電極６が延在するように形成され、しかも、中継電極６とコモン電極４とが複数のスルーホール８内の導電部材１４により電気的に接続されている。そのため、個別電極２とコモン電極４との間に電圧が印加された際のコモン電極４側の電気抵抗を下げることができる。従って、積層型圧電素子１の駆動回路に掛かる負荷を低減することができ、積層型圧電素子１及び駆動回路を含む製品全体の発熱を抑えることが可能になる。

次に、積層型圧電素子１の作製手順について説明する。まず、チタン酸ジルコン酸鉛等を主成分とする圧電セラミックス材料に有機バインダ・有機溶剤等を混合して基体ペーストを作製し、この基体ペーストを用いて各圧電体層３，５，７となるグリーンシートを成形する。また、所定比率の銀とパラジウムとからなる金属材料に有機バインダ・有機溶剤等を混合して導電ペーストを作製する。

続いて、各圧電体層３，５，７となるグリーンシートの所定の位置にレーザ光を照射してスルーホール８，１３を形成する。そして、スルーホール８，１３内に対して、導電ペーストを用いて充填スクリーン印刷を行い、導電部材１４を形成する。その後、各圧電体層３，５となるグリーンシートに対しては、導電ペーストを用いてスクリーン印刷を行い、各電極２，４，６，１６を形成する。また、最上層の圧電体層７となるグリーンシートに対しては、導電ペーストを用いてスクリーン印刷を行い、端子電極１７，１８の下地電極を形成する。

続いて、電極パターンが形成されたグリーンシートを上述の順序で積層し、積層方向にプレスを行って積層体グリーンを作製する。この積層体グリーンを脱脂・焼成した後、圧電体層７となる焼結シート上の各下地電極に対して銀の焼付電極を施し、端子電極１７，１８を形成する。その後、分極処理を行って積層型圧電素子１を完成させる。なお、端子電極１７，１８を形成する際の銀の焼き付けに替えて、材料として金や銅等を用いたり、形成方法としてスパッタリングや蒸着、無電界メッキ法等を採用したりしてもよい。

本発明に係る積層型圧電素子の一実施形態を示す分解斜視図である。 図１に示す積層型圧電素子の２層目、４層目、６層目、８層目の圧電体層の平面図である。 図１に示す積層型圧電素子の１０層目の圧電体層の平面図である。 図１に示す積層型圧電素子の３層目、５層目、７層目、９層目の圧電体層の平面図である。 図１に示す積層型圧電素子の最上層の圧電体層の平面図である。 図１に示す積層型圧電素子の長手方向に垂直な拡大断面図である。

符号の説明

１…積層型圧電素子、２…個別電極、４…コモン電極、３，３ａ，３ｂ…圧電体層（第１の圧電体層）、５…圧電体層（第２の圧電体層）、６…中継電極、８…スルーホール、１４…導電部材。

Claims (1)

1. 互いに電気的に独立した複数の個別電極が形成された第１の圧電体層と、前記個別電極との間に電圧が印加される複数のコモン電極が形成された第２の圧電体層とが交互に積層されてなる積層型圧電素子であって、
   前記第１の圧電体層には、所定の方向に配列された前記個別電極の端部に沿って延在する複数の中継電極が前記コモン電極のそれぞれと前記第１及び前記第２の圧電体層の厚さ方向において対向するように形成されており、
   前記第１及び前記第２の圧電体層の厚さ方向において隣り合う前記コモン電極同士は、前記中継電極を介在させて、前記中継電極の延在方向に沿って前記中継電極の全体にわたって前記第１の圧電体層に形成された複数のスルーホール内の導電部材と、前記中継電極の延在方向に沿って前記中継電極の全体にわたって前記第２の圧電体層に形成された複数のスルーホール内の導電部材とによって電気的に接続されていることを特徴とする積層型圧電素子。

Images