JP2021197551A - 特徴層構造なしの中継基板およびその製造方法 - Google Patents

特徴層構造なしの中継基板およびその製造方法 Download PDF

Info

Publication number
JP2021197551A
JP2021197551A JP2021096349A JP2021096349A JP2021197551A JP 2021197551 A JP2021197551 A JP 2021197551A JP 2021096349 A JP2021096349 A JP 2021096349A JP 2021096349 A JP2021096349 A JP 2021096349A JP 2021197551 A JP2021197551 A JP 2021197551A
Authority
JP
Japan
Prior art keywords
layer structure
relay board
manufacturing
structure according
support plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021096349A
Other languages
English (en)
Other versions
JP7176045B2 (ja
Inventor
ケンメイ チェン
Xianming Chen
ミン グ
Min Gu
ベンキア フアン
Benxia Huang
レイ フェン
Lei Feng
ビンセン シェ
Bingsen Xie
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Access Semiconductor Co Ltd
Original Assignee
Zhuhai Access Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Access Semiconductor Co Ltd filed Critical Zhuhai Access Semiconductor Co Ltd
Publication of JP2021197551A publication Critical patent/JP2021197551A/ja
Application granted granted Critical
Publication of JP7176045B2 publication Critical patent/JP7176045B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】特徴層構造なしの中継基板およびその製造方法を提供する。【解決手段】絶縁層２０４絶縁層に埋め込まれたスルーホール柱層とを含み、スルーホール柱２０６の端部がパッドとして用いられる特徴層構造なしの中継基板２００であって、その製造方法は、一時支持板を用意することと、一時支持板に対して縁取を作ることと、一時支持板の上下面に絶縁材料をラミネートし絶縁層を形成することと、絶縁層にスルーホールを開設することと、金属でスルーホールを充填することと、縁取を除去するとともに、一時支持板を除去すること、を含む。【選択図】図４

Description

本発明は特徴層構造なしの中継基板およびその製造方法に関する。
電子業界、特に家電製品業界において、オーディオＰＡスイッチ、ＬＥＤ ｄｒｉｖｅｒ、無線周波数ＬＮＡ／ＧＰＳ／ＬＤＯ、ｃｏｎｔｒｏｌｌｅｒなどのような小さなマイクロ機能デバイスは、小型化に対する要求がますます高まっており、通常、ＩＯ（入出力）数を増やすことで小型化を図るが、通常のキャリアボード（有機キャリアボードとリードフレーム）は配線の限界に達しており、これ以上ＩＯ数を増やすことはできない。
現在、業界では、ウエーハの３Ｄスタック構造に使用されている中継基板、例えばＴＧＶ（ｔｈｒｏｕｇｈｇｌａｓｓ ｖｉａ：スルーホールガラス中継基板）、ＴＳＶ（ｔｈｒｏｕｇｈｓｉｌｉｃｏｎｖｉａ：スルーホールシリコン中継基板）でも、パッケージ基板中継基板でも、スルーホールを利用して上下両層の特徴層からなる３層プレート構造を接続し、そのうち、特徴層は、ワイヤボンディングと半田ボールのパッドとして用いられる。
このような従来の中継基板について、特徴層間の最小ピッチ能力は、さらなる縮小の可能性を制限しており、図１は、従来の中継基板の一例を示す。図１は、スルーホール柱の穴開け後の電気めっき前のＳＥＭ写真であり、図１に示すように、スルーホール柱の直径が１００μｍのとき、穴と穴の間のピッチは４５μｍであり、スルーホール柱の直径が６０μｍに小さくなると、穴と穴の間のピッチは３０μｍである。しかし、特徴層を作り続けると、業界最高のレーザダイレクトイメージングＬＤＩ露光機を例として、現在、キャリアボード業界の位置合わせ能力は２０μｍであり、解析能力線幅／ラインピッチは１５／１５μｍであり、つまり、銅スルーホール柱の直径は１００μｍであり、穴と穴の間のピッチは４５μｍである場合、特徴層におけるパッドの直径は１４０μｍであり、隣り合うパッドのピッチは５μｍしかなく、このようなピッチは既に現在キャリアボード業界の設備による解析の最高能力を超えている。
特徴層の最小ピッチがまだ設備の解析能力より小さい場合、唯一の方法は再配線により、パッドを外（周囲）に拡散することであり、その結果、製品サイズが大きくなり、市場の小型化の発展傾向に反する。相変わらず図１に示すように、特徴層がある場合、隣り合うパッドに必要な長さ寸法は１４０μｍ（一方のパッドの直径）＋１４０μｍ（他方のパッドの直径）＋１５μｍ（パッド間の最小ピッチ）＝２９５μｍである。しかし、特徴層を取り消すことができれば、隣り合うスルーホール柱の長さ寸法は１００μｍ＋１００μｍ＋４５μｍ＝２４５μｍであり、すなわち、単一方向から特徴層をキャンセルすることで１７％の長さ比例を効果的に節約できる。
同時に、スルーホール柱と特徴層との間の位置合わせ能力の制限から、特徴層のサイズは必ずスルーホール柱のサイズより大きく、はみ出す部分は設備の位置合わせ能力によって決まり、「位置合わせリング幅」と称される。スイッチや無線周波数ＲＦなどのデバイスにおいて、接続／切断と周波数変換を繰り返すと必然的に寄生容量が発生するが、図２は従来技術における中継基板の構成説明図であり、図２に示すように、上方の特徴層をＭ１層、下方の特徴層をＭ２層に名付け、電流（または電気信号）がＭ１層からスルーホール銅柱を経由してＭ２層を流れる過程で、回路を図３に示すように等価することができる。
寄生インダクタンスＬ１２の発生はデバイスの作動中に不要な発熱を招き、製品の作動温度が高いと間接的に製品の寿命を短くする。寄生容量Ｃ１とＣ２の発生は絶縁層内での電気信号の損失を招くとともに、寄生容量の充電過程は電気信号の伝達遅延を招く。寄生インダクタンスＬ１２は伝送線路が短くなるにつれて小さくなり、寄生容量Ｃ１とＣ２は位置合わせリング幅が小さくなるにつれて低減する。
本発明の実施形態は、特徴層構造なしの中継基板の解決案を提供することに関する。
本発明の第一方面は特徴層構造なしの中継基板的製造方法に関し、
（ａ）一時支持板を用意することと、
（ｂ）前記一時支持板に対して縁取を作ることと、
（ｃ）一時支持板の上下面に絶縁層材料をラミネートして絶縁層を形成することと、
（ｄ）前記絶縁層にスルーホールを開設することと、
（ｅ）金属で前記スルーホールを充填することと、
（ｆ）縁取を除去するとともに、一時支持板を除去することと、を含む。
ある実施の形態において、一時支持板は２層銅張積層板を含み、即ち、上下面には２層銅箔の絶縁板がそれぞれ被覆される。
ある実施の形態において、一時支持板は、前記絶縁板の表面における第１の銅箔と前記第１の銅箔の表面における第２の銅箔とを含み、前記第２の銅箔の厚さは０.８μｍ〜５μｍである。
ある実施の形態において、ステップ（ｂ）は被覆材料で前記一時支持板の周辺を被覆することを含み、被覆材料は銅でもよい。
ある実施の形態において、ステップ（ｃ）における絶縁層は、ポリイミド、エポキシ樹脂、ビスマレイミド／トリアジン樹脂、ポリフェニルエーテル、ポリアクリレート、半硬化シート、膜状有機樹脂またはそれらの組合せを含む。
ある実施の形態において、ステップ（ｄ）は前記絶縁層にレーザ穴開け、機械穴開けまたはフォトリソグラフィ穴開けの方式でスルーホールを開設することを含む。
ある実施の形態において、ステップ（ｅ）は電気めっきまたは化学めっきの方式で前記スルーホールを充填することを含む。
ある実施の形態において、ステップ（ｅ）における充填金属が銅であり、銅スルーホール柱を形成する。
ある実施の形態において、ステップ（ｆ）はエンドミルで前記縁取を削ることを含む。
本発明に係る他の方面により、上記したような特徴層構造なしの中継基板の製造方法を用いて作製された特徴層構造なしの中継基板を提供する。
ある実施の形態において、前記中継基板は絶縁層と前記絶縁層に埋め込まれたスルーホール柱層とを含む。
ある実施の形態において、前記絶縁層は、ポリイミド、エポキシ樹脂、ビスマレイミド／トリアジン樹脂、ポリフェニルエーテルまたはそれらのブレンド物を含む。
ある実施の形態において、前記スルーホール柱層は少なくとも一つの銅スルーホール柱を含む。
ある実施の形態において、前記スルーホール柱層は異なるサイズのスルーホール柱を含む。
ある実施の形態において、前記スルーホール柱の端部は前記絶縁層と揃い、または前記絶縁層よりも高い。
用語μｍとは１０−６メートルを指す。
本発明をよく理解し、本発明の実施の形態を示すために、以下、単に例を挙げて図面を参照する。具体的に図面を参照して、強調しなければならないのは、特定の図面が単なる例示であり、本発明の好ましい実施の形態を模式的に検討する目的であり、かつ、本発明の原理と概念を説明するには、最も役に立つとともに、最も理解しやすい図面と思われるという理由で図面を提供するものである。これについては、本発明の構造の詳細を、本発明の基本的な理解に必要な詳細レベルを超えて図示しようとはしなかった。図面の簡単な説明を参照して、当業者が本発明のいくつかの形態をどのように実際に実施するかを意識する。図面において、
図１は従来の技術における中継基板を示し、スルーホール柱の穴開け後の電気めっき前のＳＥＭ写真を示す。 図２は従来の技術における中継基板の断面模式図である。 図３は図２における中継基板の回路等価模式図である。 図４は本発明の一つの実施の形態による特徴層構造なしの中継基板の断面模式図である。 図５（ａ）は図４に示す特徴層構造なしの中継基板の製造ステップの断面図を示す。 図５（ｂ）は図４に示す特徴層構造なしの中継基板の製造ステップの断面図を示す。 図５（ｃ）は図４に示す特徴層構造なしの中継基板の製造ステップの断面図を示す。 図５（ｄ）は図４に示す特徴層構造なしの中継基板の製造ステップの断面図を示す。 図５（ｅ）は図４に示す特徴層構造なしの中継基板の製造ステップの断面図を示す。 図５（ｆ）は図４に示す特徴層構造なしの中継基板の製造ステップの断面図を示す。
図４を参照し、本発明の特徴層構造なしの中継基板の断面模式図を示す。中継基板２００は絶縁層２０４と絶縁層２０４内に埋め込まれた銅スルーホール柱２０６とを含む。銅スルーホール柱２０６の端部と絶縁層２０４内に埋め込まれた部分とは基本的に同一のサイズを有する。銅スルーホール柱２０６の端部は絶縁層２０４と揃ってもよいし、絶縁層２０４よりも高くてもよい。通常、中継基板２００は、中継ＩＯチャネルとして複数の銅スルーホール柱２０６を有し、複数の銅スルーホール柱２０６のサイズは同一でも、異なってもよい。銅スルーホール柱２０６は絶縁層２０４内に間隔をおいて配置されており、その端部を接続パッドとして利用できる。
図５を参照し、特徴層構造なしの中継基板を製造する方法は、ステップ５（ａ）：一時支持板２０１を用意することを含む。一時支持板２０１は、通常、上面２０１ａ、下面２０１ｂにそれぞれ２層銅箔が被覆される絶縁板であり、２層銅箔は物理的に圧着される第１の銅箔２０２ａと第２の銅箔２０２ｂを含み、第１の銅箔２０２ａが一時支持板２０１と接触し、第２の銅箔２０２ｂは第１の銅箔２０２ａの表面に貼着され、第２の銅箔２０２ｂの厚さは０.８μｍ〜５μｍである。
次に、ステップ５（ｂ）：前記一時支持板２０１に対して縁取２０３を作る。通常、一時支持板２０１の上面２０１ａ、下面２０１ｂの板周囲に金属で被覆して板周囲の隙間を封止する縁取を形成し、用いられる被覆材料は銅でもよい。縁取２０３を作ることによって、後工程での２層銅箔の分層、及び２層銅箔の境界面に薬液が残留することを防止できる。
その後、ステップ５（ｃ）：一時支持板２０１の上下面に絶縁材料をラミネートして絶縁層２０４を形成する。通常、在一時支持板２０１の上面２０１ａ、下面２０１ｂにそれぞれ絶縁材料をラミネートして絶縁層を形成する。用いられる絶縁材料はポリマー材料でもよく、例えばポリイミド、エポキシ樹脂、ビスマレイミド／トリアジン樹脂（ＢＴ）、ポリフェニルエーテル、ポリアクリレート、半硬化シート（ＰＰ）、膜状有機樹脂（ＡＢＦ）またはそれらのブレンド物でもよく、感光型絶縁材料でもよい。
次に、ステップ５（ｄ）：前記絶縁層２０４にスルーホール２０５を開設する。
絶縁層２０４にスルーホール２０５を開設するステップ５（ｄ）は、レーザ穴開け、機械穴開けまたはフォトリソグラフィ穴開けの方式で絶縁層２０４にスルーホール２０５を開設してもよい。
その後、ステップ５（ｅ）：前記スルーホール２０５を充填する。通常、電気めっきまたは化学めっきの方式で金属でスルーホール２０５を充填し、金属スルーホール柱２０５を形成できる。電気めっき時に用いられる金属は銅でもよく、銅スルーホール柱２０６を形成する。
次に、ステップ５（ｆ）：縁取２０３を除去するとともに、一時支持板２０１を除去する。銅スルーホール柱２０６と絶縁層２０４を用いて構造２００に剛性を有させた後、一時支持板２０１を除去してもよい。通常、一時支持板２０１を除去する前に、先に縁取２０３を除去する必要があり、エンドミル２０７で縁取２０３を削ってから、一時支持板２０１を除去するように第１と第２の銅箔を分離させてもよい。
一時支持板２０１を除去した後、エッチングにより第２の銅箔２０２ｂを除去して特徴層なしの中継基板２００を取得できる。電気めっきで銅スルーホール柱２０６を作製する過程で応力を生じることで、特徴層なしの中継基板２００は一時支持板２０１の反対方向へ反り、第２の銅箔２０２ｂを除去した後でベイクにより応力を解放して板面を平坦にすることができる。その後、板面を研磨して、ソルダーレジストを施すとともに、スルーホール柱の端部を露出させてパッドとすることができる。
本発明は従来の技術における中継基板における特徴層を省略して、コアレス基板におけるスルーホール柱を中継ＩＯチャンネルとパッドとして利用することで、中継基板のパッドピッチを設備の解析能力を克服してさらに縮小可能にすることによって、中継基板の面積当たりのＩＯチャンネル数を著しく増やし、ＰＣＢ基板におけるスペースをさらに節約し、より高い集積密度を実現する。
当業者は、本発明が上記の具体的な図示と説明の内容に限らないことを意識する。そして、本発明の範囲は別紙の特許請求の範囲によって限定され、上記の各技術的特徴の組み合わせとサブ組み合わせ、およびその変化と改善を含めて、当業者は上記の説明を読んだ後、このような組み合わせ、変化と改善を予見し得る。
特許請求の範囲において、「含む」という用語および「包含」、「含有」のようなその変体とは、列挙される部材が含まれているが、他の部材を一般的に除外しないことを指す。
２００ 中継基板、２０１ 一時支持板、２０１ａ 上面、２０１ｂ 下面、２０２ａ 第１の銅箔、２０２ｂ 第２の銅箔、２０３ 縁取、２０４ 絶縁層、２０５ スルーホール、２０６ 銅スルーホール柱、２０７ エンドミル、Ｃ１，Ｃ２ 寄生容量、Ｌ１２ 寄生インダクタンス。

Claims (17)

  1. 特徴層構造なしの中継基板の製造方法であって、以下のステップを含み、
    （ａ）一時支持板を用意することと、
    （ｂ）前記一時支持板に対して縁取を作ることと、
    （ｃ）一時支持板の上下面に絶縁材料をラミネートして絶縁層を形成することと、
    （ｄ）前記絶縁層にスルーホールを開設することと、
    （ｅ）金属で前記スルーホールを充填することと、
    （ｆ）縁取を除去するとともに、一時支持板を除去することと、
    を含む特徴層構造なしの中継基板の製造方法。
  2. 前記一時支持板は、上下面に２層銅箔がそれぞれ被覆される絶縁板を含む、請求項１に記載の特徴層構造なしの中継基板の製造方法。
  3. 前記一時支持板は、前記絶縁板の表面における第１の銅箔と前記第１の銅箔の表面における第２の銅箔を含み、前記第２の銅箔の厚さは０.８μｍ〜５μｍである、請求項２に記載の特徴層構造なしの中継基板の製造方法。
  4. ステップ（ｂ）は、２層銅箔のスリットをシールするために、被覆材料で前記一時支持板の周辺を被覆することを含む、請求項２に記載の特徴層構造なしの中継基板の製造方法。
  5. ステップ（ｂ）における前記被覆材料は銅である、請求項４に記載の特徴層構造なしの中継基板の製造方法。
  6. ステップ（ｃ）における前記絶縁材料は有機電気的絶縁材料を含む、請求項１に記載の特徴層構造なしの中継基板の製造方法。
  7. ステップ（ｃ）における前記絶縁材料は、ポリイミド、エポキシ樹脂、ビスマレイミド／トリアジン樹脂、ポリフェニルエーテルまたはそれらのブレンド物を含む、請求項６に記載の特徴層構造なしの中継基板の製造方法。
  8. ステップ（ｄ）は、前記絶縁層にレーザ、機械またはフォトリソグラフィの方式でスルーホールを開設することを含む、請求項１に記載の特徴層構造なしの中継基板の製造方法。
  9. ステップ（ｅ）は電気めっきまたは化学めっきの方式で前記スルーホールを充填することを含む、請求項１に記載の特徴層構造なしの中継基板の製造方法。
  10. ステップ（ｅ）における充填金属が銅であり、銅スルーホール柱を形成する、請求項１に記載の特徴層構造なしの中継基板の製造方法。
  11. ステップ（ｆ）はエンドミルで前記縁取を削ることを含む、請求項１に記載の特徴層構造なしの中継基板の製造方法。
  12. 請求項１〜１１のいずれか１項に記載の特徴層構造なしの中継基板の製造方法を用いて作製される特徴層構造なしの中継基板。
  13. 絶縁層と前記絶縁層に埋め込まれたスルーホール柱層とを含む、請求項１２に記載の特徴層構造なしの中継基板。
  14. 前記絶縁層はポリイミド、エポキシ樹脂、ビスマレイミド／トリアジン樹脂、ポリフェニルエーテル、ポリアクリレート、半硬化シート、膜状有機樹脂またはそれらの組み合わせを含む、請求項１３に記載の特徴層構造なしの中継基板。
  15. 前記スルーホール柱層は少なくとも一つの銅スルーホール柱を含む、請求項１３に記載の特徴層構造なしの中継基板。
  16. 前記スルーホール柱層は異なるサイズのスルーホール柱を含む、請求項１３に記載の特徴層構造なしの中継基板。
  17. 前記スルーホール柱の端部は前記絶縁層と揃い、または前記絶縁層よりも高い、請求項１３に記載の特徴層構造なしの中継基板。
JP2021096349A 2020-06-12 2021-06-09 特徴層構造なしの中継基板およびその製造方法 Active JP7176045B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010536963.9 2020-06-12
CN202010536963.9A CN111834232B (zh) 2020-06-12 2020-06-12 一种无特征层结构的转接载板及其制造方法

Publications (2)

Publication Number Publication Date
JP2021197551A true JP2021197551A (ja) 2021-12-27
JP7176045B2 JP7176045B2 (ja) 2022-11-21

Family

ID=72897741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021096349A Active JP7176045B2 (ja) 2020-06-12 2021-06-09 特徴層構造なしの中継基板およびその製造方法

Country Status (5)

Country Link
US (1) US11257713B2 (ja)
JP (1) JP7176045B2 (ja)
KR (1) KR102576548B1 (ja)
CN (1) CN111834232B (ja)
TW (1) TWI776448B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113991004A (zh) * 2021-10-26 2022-01-28 东莞市中麒光电技术有限公司 Led基板制作方法、led基板、led器件制作方法及led器件

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188478A (ja) * 1998-10-16 2000-07-04 Matsushita Electric Ind Co Ltd 多層回路基板、その製造方法、および、その特性インピ―ダンス調整方法
JP2005244163A (ja) * 2004-01-29 2005-09-08 Ngk Spark Plug Co Ltd 中継基板付き基板及びその製造方法
JP2007335698A (ja) * 2006-06-16 2007-12-27 Fujitsu Ltd 配線基板の製造方法
JP2009032918A (ja) * 2007-07-27 2009-02-12 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と電子部品装置及びその製造方法
JP2011129563A (ja) * 2009-12-15 2011-06-30 Hitachi Chem Co Ltd 多層配線基板及びその製造方法
CN103681559A (zh) * 2012-09-25 2014-03-26 宏启胜精密电子(秦皇岛)有限公司 芯片封装基板和结构及其制作方法
JP2014146761A (ja) * 2013-01-30 2014-08-14 Toppan Printing Co Ltd 積層基板およびその製造方法
JP2014150250A (ja) * 2013-01-09 2014-08-21 Hitachi Chemical Co Ltd 配線基板の製造方法及び支持材付き積層体
JP2017085046A (ja) * 2015-10-30 2017-05-18 富士通株式会社 インターポーザの製造方法、電子装置および電子装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6814832B2 (en) * 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
CN101236944A (zh) * 2007-02-01 2008-08-06 日月光半导体制造股份有限公司 光电芯片的增层封装构造及方法
CN101587842A (zh) * 2008-05-21 2009-11-25 欣兴电子股份有限公司 芯片封装载板及其制造方法
US10366970B2 (en) * 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
TWI418269B (zh) * 2010-12-14 2013-12-01 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
US8466544B2 (en) * 2011-02-25 2013-06-18 Stats Chippac, Ltd. Semiconductor device and method of forming interposer and opposing build-up interconnect structure with connecting conductive TMV for electrical interconnect of Fo-WLCSP
JP5998459B2 (ja) * 2011-11-15 2016-09-28 ローム株式会社 半導体装置およびその製造方法、電子部品
CN104885581B (zh) * 2012-12-28 2018-04-24 日立化成株式会社 带有支持基板的层叠体及其制造方法以及多层配线基板的制造方法
TWI566305B (zh) * 2014-10-29 2017-01-11 巨擘科技股份有限公司 製造三維積體電路的方法
WO2016143117A1 (ja) * 2015-03-12 2016-09-15 三井金属鉱業株式会社 キャリア付き金属箔及び配線基板の製造方法
TWM521807U (zh) * 2016-01-29 2016-05-11 Team Expert Man Consulting Service Ltd 封裝結構及其中介板
US10872852B2 (en) * 2016-10-12 2020-12-22 Micron Technology, Inc. Wafer level package utilizing molded interposer
TWI644598B (zh) * 2017-04-21 2018-12-11 南亞電路板股份有限公司 電路板結構及其形成方法
CN107507816A (zh) * 2017-08-08 2017-12-22 中国电子科技集团公司第五十八研究所 扇出型晶圆级多层布线封装结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188478A (ja) * 1998-10-16 2000-07-04 Matsushita Electric Ind Co Ltd 多層回路基板、その製造方法、および、その特性インピ―ダンス調整方法
JP2005244163A (ja) * 2004-01-29 2005-09-08 Ngk Spark Plug Co Ltd 中継基板付き基板及びその製造方法
JP2007335698A (ja) * 2006-06-16 2007-12-27 Fujitsu Ltd 配線基板の製造方法
JP2009032918A (ja) * 2007-07-27 2009-02-12 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と電子部品装置及びその製造方法
JP2011129563A (ja) * 2009-12-15 2011-06-30 Hitachi Chem Co Ltd 多層配線基板及びその製造方法
CN103681559A (zh) * 2012-09-25 2014-03-26 宏启胜精密电子(秦皇岛)有限公司 芯片封装基板和结构及其制作方法
JP2014150250A (ja) * 2013-01-09 2014-08-21 Hitachi Chemical Co Ltd 配線基板の製造方法及び支持材付き積層体
JP2014146761A (ja) * 2013-01-30 2014-08-14 Toppan Printing Co Ltd 積層基板およびその製造方法
JP2017085046A (ja) * 2015-10-30 2017-05-18 富士通株式会社 インターポーザの製造方法、電子装置および電子装置の製造方法

Also Published As

Publication number Publication date
JP7176045B2 (ja) 2022-11-21
KR20210154720A (ko) 2021-12-21
CN111834232B (zh) 2021-04-09
TW202147467A (zh) 2021-12-16
CN111834232A (zh) 2020-10-27
US11257713B2 (en) 2022-02-22
KR102576548B1 (ko) 2023-09-08
TWI776448B (zh) 2022-09-01
US20210391213A1 (en) 2021-12-16

Similar Documents

Publication Publication Date Title
JP4055717B2 (ja) 半導体装置およびその製造方法
KR101067031B1 (ko) 인쇄회로기판 및 그 제조방법
US8389871B2 (en) Multilayered wiring board and method of manufacturing the same
US20060284640A1 (en) Structure of circuit board and method for fabricating the same
JP4783843B2 (ja) 電子部品内蔵型プリント基板
TWI465171B (zh) 承載電路板、承載電路板的製作方法及封裝結構
KR101255954B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
CN111554639A (zh) 嵌入式芯片封装及其制造方法
CN101409238A (zh) 无核层封装基板的制作方法
US20140332253A1 (en) Carrier substrate and manufacturing method thereof
KR20090122748A (ko) 미세 최외층 회로패턴을 갖는 인쇄회로기판 및 그 제조방법
JP2010226075A (ja) 配線板及びその製造方法
JP2021197551A (ja) 特徴層構造なしの中継基板およびその製造方法
KR20110098677A (ko) 다층 배선 기판 및 그 제조방법
JP4549692B2 (ja) 配線基板の製造方法
US20120032331A1 (en) Circuit substrate and manufacturing method thereof and package structure and manufacturing method thereof
TW201431454A (zh) 電路板及其製作方法
JP2012186270A (ja) 半導体パッケージの製造方法
US9955578B2 (en) Circuit structure
KR101109277B1 (ko) 인쇄회로기판의 제조방법
KR101015762B1 (ko) 반도체 패키지의 제조 방법
TWI644368B (zh) 封裝基板及其製作方法、封裝結構
US20230137841A1 (en) Circuit carrier and manufacturing method thereof and package structure
JP6034664B2 (ja) 半導体装置、半導体積層モジュール構造、積層モジュール構造、及びこれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221109

R150 Certificate of patent or registration of utility model

Ref document number: 7176045

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150