JP2017085046A - インターポーザの製造方法、電子装置および電子装置の製造方法 - Google Patents

Abstract

【課題】 インターポーザの製造コストを削減する。
【解決手段】 インターポーザの製造方法は、支持基板上に樹脂膜を形成する工程と、樹脂膜中に、樹脂膜の表面から支持基板まで貫通する支柱を形成する工程と、樹脂膜の表面に露出する支柱の一端に接続される第１の配線を含む第１の配線層を樹脂膜上に形成する工程と、第１の配線層の形成後、樹脂膜を除去する工程と、樹脂膜の除去後、支柱と第１の配線とを覆って、支持基板上を樹脂で被覆する工程と、支柱および第１の配線層を被覆した樹脂から支持基板を剥離する工程と、支持基板を剥離した樹脂の表面に露出する支柱の後端に接続される第２の配線を含む第２の配線層を樹脂上に形成する工程と、第２の配線層の形成後、第１の配線が露出するまで樹脂を研削する工程とを有する。
【選択図】 図１

Description

本発明は、インターポーザの製造方法、電子装置および電子装置の製造方法に関する。

トランジスタ等の素子の微細化に伴い、半導体チップに様々な機能が搭載されるようになってきており、半導体チップの端子数は増加する傾向にある。端子数の増加により、端子が小さくなり、端子のピッチが狭くなると、半導体チップをプリント基板等に接続することが困難になる。そこで、半導体チップの端子のピッチおよび配列を、プリント基板の端子に合わせて変換する中継基板であるインターポーザが開発されている。

この種のインターポーザは、サブトラクティブ法、セミアディティブ法またはフルアディティブ法等により支持基板上に樹脂を基材として配線層を順に形成した後、配線層を支持基板から剥離することで製造される（例えば、特許文献１、２参照）。また、半導体チップを実装したパッケージを積層することで形成される電子装置では、両面に電極を有するパッケージが使用される。この種のパッケージは、支持基板上に配線パターンと円柱状の電極とを含む電極構造体を形成し、半導体チップを実装したパッケージ基板上の配線に円柱状の電極を接続した後、支持基板を電極構造体から剥離することで製造される（例えば、特許文献３参照）。

特開２００２−３６８１６３号公報 特開２００７−１０９８２５号公報 国際公開第２００８／６５８９６号

しかしながら、樹脂を基材とするインターポーザは、支持基板から剥離させた状態では、シリコン等の無機材料を基材とするインターポーザに比べて反りやすい。樹脂を基材とするインターポーザの製造工程において、インターポーザに反りが発生する場合、インターポーザを反り防止用の基板等に固定した状態で配線層等を形成する工程が実施される。反り防止用の基板を用いてインターポーザを製造する場合、インターポーザの製造コストは上昇してしまう。

１つの側面では、本件開示のインターポーザの製造方法、電子装置および電子装置の製造方法は、インターポーザの製造コストを削減することを目的とする。

一つの観点によれば、インターポーザの製造方法は、支持基板上に樹脂膜を形成する工程と、樹脂膜中に、樹脂膜の表面から支持基板まで貫通する支柱を形成する工程と、樹脂膜の表面に露出する支柱の一端に接続される第１の配線を含む第１の配線層を樹脂膜上に形成する工程と、第１の配線層の形成後、樹脂膜を除去する工程と、樹脂膜の除去後、支柱と第１の配線とを覆って、支持基板上を樹脂で被覆する工程と、支柱および第１の配線層を被覆した樹脂から支持基板を剥離する工程と、支持基板を剥離した樹脂の表面に露出する支柱の後端に接続される第２の配線を含む第２の配線層を樹脂上に形成する工程と、第２の配線層の形成後、第１の配線が露出するまで樹脂を研削する工程とを有する。

別の観点によれば、プリント基板と、半導体チップと、プリント基板と半導体チップとを相互に接続するインターポーザとを有する電子装置において、インターポーザは、樹脂内に設けられる支柱と、支柱の一端に接続され、樹脂内に埋め込まれ、表面が樹脂から露出する第１の配線を含む第１の配線層と、樹脂の表面に露出する支柱の他端に接続される第２の配線を含む第２の配線層とを有する。

さらなる別の観点によれば、プリント基板と、半導体チップと、プリント基板と半導体チップとを相互に接続するインターポーザとを有する電子装置の製造方法は、支持基板上に樹脂膜を形成する工程と、樹脂膜中に、樹脂膜の表面から支持基板まで貫通する支柱を形成する工程と、樹脂膜の表面に露出する支柱の一端に接続される第１の配線を含む第１の配線層を樹脂膜上に形成する工程と、第１の配線層の形成後、樹脂膜を除去する工程と、樹脂膜の除去後、支柱と第１の配線とを覆って、支持基板上を樹脂で被覆する工程と、支柱および第１の配線層を被覆した樹脂から支持基板を剥離する工程と、支持基板を剥離した樹脂の表面に露出する支柱の後端に接続される第２の配線を含む第２の配線層を樹脂上に形成する工程と、第２の配線層の形成後、第１の配線が露出するまで樹脂を研削する工程とを有するインターポーザの製造工程と、製造工程により製造されたインターポーザに半導体チップを接続する工程と、半導体チップが製造されたインターポーザをプリント基板に接続する工程とを有する。

本件開示のインターポーザの製造方法、電子装置および電子装置の製造方法は、インターポーザの製造コストを削減することができる。

インターポーザの製造方法の一実施形態を示す図である。 図１の続きを示す図である。 インターポーザの製造方法の他の例を示す図である。 図３の続きを示す図である。 インターポーザの製造方法の別の実施形態で製造されたインターポーザを含む電子装置の一例を示す図である。 図５に示すインターポーザの製造方法の一例を示す図である。 図６の続きを示す図である。 図７の続きを示す図である。 図８の続きを示す図である。 図９の続きを示す図である。 図１０の続きを示す図である。 半導体ウェハの形状を有する樹脂とともに形成されたインターポーザの一例を示す図である。 矩形状を有する樹脂とともに形成されたインターポーザの一例を示す図である。 インターポーザの製造方法の別の実施形態を示す図である。 図１４の続きを示す図である。

以下、図面を用いて実施形態を説明する。

図１および図２は、インターポーザの製造方法の一実施形態を示す。図１および図２は、チップパッケージ基板およびマルチチップパッケージ等に設けられるインターポーザを形成するための製造工程を、部分断面図として示している。例えば、インターポーザは、ＬＳＩ（Large Scale Integration）チップとプリント基板等とを相互に接続するために使用され、または複数のＬＳＩチップを相互に接続するために使用される。図１および他の図面では、各要素の厚さおよび縦横比は、実際のインターポーザに含まれる要素の厚さおよび縦横比と相違している。

まず、図１（Ａ）において、ＳＵＳ（Steel special Use Stainless）等の金属の支持基板１０上に樹脂膜１２が形成される。樹脂膜１２は、液状の樹脂を支持基板１０上に塗布することで形成されてもよく、樹脂フィルムを支持基板１０上に貼付することで形成されてもよい。例えば、樹脂膜１２は、感光性を有し、フォトリソグラフィ法により、開口部を形成することが可能である。

次に、図１（Ｂ）において、例えば、フォトリソグラフィ法を用いて、樹脂膜１２に支持基板１０まで貫通する開口部が形成され、開口部内に樹脂膜１２の表面から支持基板１０まで貫通する支柱１４が形成される。例えば、支柱１４は、セミアディティブ法またはダマシン法を用いて、電気めっき法により銅（Ｃｕ）等を析出させることで形成される。なお、支柱１４は、銅合金、銀、錫または金により形成されてもよい。

セミアディティブ法を用いて支柱１４を形成する場合、樹脂膜１２を支持基板１０上に形成する前に、支持基板１０上に電気絶縁性の粘着シート等を介してシード層（導電性の薄膜）が形成される。次に、感光性の樹脂膜１２を支持基板１０上に形成した後、露光処理と現像処理とが順に実施され、樹脂膜１２における支柱１４を形成する領域に開口部が形成される。そして、シード層を電極として電気めっき処理が実施され、支柱１４が形成される。シード層は、図２（Ａ）において、支持基板１０を樹脂２０から剥離するときに支持基板１０とともに除去される。

一方、ダマシン法を用いて支柱１４を形成する場合、感光性の樹脂膜１２を支持基板１０上に形成した後、フォトリソグラフィ法を用いて、露光処理と現像処理とが順に実施され、樹脂膜１２における支柱１４を形成する領域に開口部が形成される。次に、開口部を覆って樹脂膜１２上にシード層が形成された後、シード層を電極として電気めっき処理が実施され、銅等の金属が開口部からあふれ出るまで析出される。この後、ＣＭＰ（Chemical Mechanical Polishing）等により、樹脂膜１２が露出するまで金属を研削することで支柱１４が形成される。

次に、図１（Ｃ）において、フォトリソグラフィ法を用いて、樹脂膜１２の表面に露出する支柱１４の一端１４ａに接続される配線１６が、樹脂膜１２上に形成される。すなわち、配線１６を含む配線層１８が形成される。配線層１８に形成される配線１６は、プリント基板等の端子に接続される電極１６ａを含む。配線１６は、銅、銅合金またはアルミニウムにより形成される。次に、図１（Ｄ）において、樹脂膜１２が除去され、支持基板１０上に支柱１４と配線１６（電極１６ａを含む）とが残る。液状の樹脂を塗布することで樹脂膜１２が形成される場合、樹脂膜１２は、ＮＭＰ（N-methylpyrrolidone；Ｎ−メチル−２−ピロリドン）等の剥離液を用いて除去される。一方、ドライフィルムレジスト等を貼付することで、樹脂膜１２が形成される場合、樹脂膜１２は、水酸化ナトリウム溶液またはアミン系の剥離液を用いて除去される。

次に、図２（Ａ）において、支柱１４と配線１６（電極１６ａ）とを覆って支持基板１０上に樹脂２０が被覆される。例えば、樹脂２０は、アルミナ、シリカ、水酸化アルミニウム、窒化アルミニウムのいずれかのフィラーを樹脂に含有させたモールド樹脂である。

次に、図２（Ｂ）において、樹脂２０が、支柱１４および配線層１８とともに支持基板１０から剥離される。次に、図２（Ｃ）において、樹脂２０の表面に露出する支柱１４の他端１４ｂに接続される配線２２を含む所定数の配線層２４ａ、２４ｂ、２４ｃが、樹脂２０上に順に形成される。なお、樹脂２０上に形成される配線層２４ａ、２４ｂ、２４ｃの数は、３つに限定されない。例えば、各配線層２４ａ、２４ｂ、２４ｃの配線２２は、セミアディティブ法を用いて形成される。配線層２４ｃの配線２２は、ＬＳＩチップ等のパッドに接続される電極２２ａを含む。なお、図２（Ｃ）は、図２（Ｂ）に対して天地を逆に示している。

例えば、図２（Ａ）において、支柱１４に対して図２の横方向に延在する配線１６が樹脂２０と一体化されることで、支柱１４のみを樹脂２０で被覆する場合に比べて、樹脂２０の剛性を高くすることができる。さらに、樹脂２０が厚いほど、樹脂２０の剛性を高くすることができる。これにより、フォトリソグラフィ法を用いて配線２２を形成する場合に、配線層２４ａ、２４ｂ、２４ｃの反りを抑制することができ、配線２２を所望の精度で形成することができ、配線２２の信頼性を確保することができる。

さらに、図２（Ａ）において、樹脂２０を半導体ウェハと同じ形状にし、樹脂２０の厚さを半導体ウェハと同等の厚さにすることで、半導体製造装置を用いて微細な配線２２を形成することができる。半導体ウェハの形状を有する樹脂２０を用いる場合、配線層２２の形成後に、樹脂２０を研削するバックグラインド工程と、インターポーザを切り出すダイシング工程とが実施される。すなわち、配線２２を形成する前に配線１６が形成されているため、配線２２の形成後に配線工程等の微細な処理を含む工程は発生しない。このため、バックグラインド工程による樹脂２０の薄膜化により、万一、樹脂２０に反りが発生した場合にも、反りの影響を受けることなくインターポーザを完成させることができる。さらに、樹脂２０に反りが発生した場合にも、ダイシングにより切り出された個々のインターポーザ１００での反りは相対的に小さいため、インターポーザを用いて、ＬＳＩチップ（半導体チップ）とプリント基板等とを相互に接続することができる。

次に、図２（Ｄ）において、配線層２４ａ、２４ｂ、２４ｃの形成後、支柱１４の一端１４ａに接続された配線１６が樹脂２０から露出するまで樹脂２０が研削される。例えば、樹脂２０は、砥石により研削加工するバックグラインド手法により実施される。そして、プリント基板等の端子に接続する電極１６ａを一方の面に有し、ＬＳＩチップのパッドに接続される電極２２ａを他方の面に有するインターポーザ１００が完成する。そして、電極２２ａにＬＳＩチップを接続し、電極１６ａをプリント基板の端子に接続することで、電子装置（電子部品）が製造される。なお、プリント基板は、パッケージ封止された形状を有する電子装置内に配置されるパッケージ基板の形態でもよい。

図３および図４は、インターポーザの製造方法の他の例を示す。図１および図２と同じ要素については、同じ符号を付し、詳細な説明は省略する。

まず、図３（Ａ）において、図１（Ａ）と同様に、支持基板１０上に樹脂膜１２が形成される。次に、図３（Ｂ）において、図１（Ｂ）と同様に、樹脂膜１２中に、樹脂膜１２の表面から支持基板１０まで貫通する支柱１４が形成される。

次に、図３（Ｃ）において、図１（Ｄ）と同様に、樹脂膜１２が除去され、支持基板１０上に支柱１４が残る。次に、図３（Ｄ）において、図２（Ａ）と同様に、支柱１４を覆って支持基板１０上に樹脂２０が被覆される。

次に、図４（Ａ）において、図２（Ｃ）と同様に、樹脂２０の表面に露出する支柱１４の他端１４ｂに接続される配線２２を含む所定数の配線層２４ａ、２４ｂ、２４ｃが、樹脂２０上に順に形成される。配線層２４ｃの配線２２は、ＬＳＩチップ等のパッドに接続される電極２２ａを含む。

次に、図４（Ｂ）において、図２（Ｄ）と同様に、配線層２４ａ、２４ｂ、２４ｃの形成後、支柱１４の一端１４ａが樹脂２０から露出するまで樹脂２０が研削される。次に、図４（Ｃ）において、樹脂２０上に樹脂膜２６が形成され、樹脂膜２６における支柱１４に対応する位置に開口部が形成され、セミアディティブ法等を用いて開口部内に支柱１４に接続される銅等の金属２８が形成される。そして、図１（Ｃ）と同様に、フォトリソグラフィ法を用いて、金属２８を介して支柱１４に接続される配線１６（電極１６ａ）が形成される。すなわち、配線１６を含む配線層１８が形成され、インターポーザが完成する。

しかしながら、図４（Ｂ）では、樹脂２０内に配線１６は埋め込まれていないため、樹脂２０の剛性は、図２（Ｂ）に示す樹脂２０の剛性に比べて低い。このため、配線層２４ａ、２４ｂ、２４ｃを形成したときに発生した応力に樹脂２０が耐えきれず、樹脂２０が反るおそれがある。樹脂２０に反りが発生した場合、図４（Ｃ）において、配線層１８の各配線１６を所望の精度で形成することは困難である。

例えば、半導体ウェハの形状を有する支持基板および樹脂２０を用いて、図３および図４に示す工程により、複数のインターポーザを同時に製造する場合、反りの発生に伴い半導体ウェハの形状を有する樹脂２０が波打つおそれがある。樹脂２０が波打つと、フォトリソグラフィ法において、樹脂２０上に塗布するフォトレジストの膜厚が均一にならず、例えば、配線１６を形成するための露光処理が正常に実施されないおそれがある。したがって、配線１６を形成する工程は、反り防止用の基板等を樹脂２０に装着した後に実施される。

以上、図１および図２に示す実施形態では、配線２２より先に配線１６を形成し、支柱１４および１６を樹脂２０で被覆した後、配線２２が形成される。このため、樹脂２０に埋め込まれて一体化された配線１６と、樹脂２０の厚さとにより、樹脂２０の剛性を高めることができ、配線２２の形成後に樹脂２０を研削した後に、樹脂２０が反ることを抑止することができる。樹脂２０内に配線１６が埋め込まれているため、インターポーザ１００の剛性を従来に比べて高くすることができる。この結果、反りの少ないインターポーザ１００を用いて電子装置を製造することができ、電子装置の製造コストを従来に比べて削減することができる。

また、樹脂２０を研削した後に、配線工程等の微細な処理を含む工程が発生しないため、研削した樹脂２０を、反り防止用の基板等に固定することはなく、反り防止用の基板等を使用する場合に比べて、インターポーザ１００の製造コストを削減することができる。樹脂２０を半導体ウェハと同じ形状にすることで、半導体製造装置を用いて微細な配線２２を形成することができる。

図５は、インターポーザの製造方法の別の実施形態で製造されたインターポーザを含む電子装置の一例を示す。図１および図２に示す実施形態で説明した要素と同一または同様の要素については、同一の符号を付し、これ等については、詳細な説明は省略する。図５は、電子装置の断面を示している。図５に示す電子装置２００は、ＬＳＩチップ１１０とプリント基板１２０とをインターポーザ１００を介して相互に接続することで形成される。ＬＳＩチップ１１０は、半導体チップの一例である。インターポーザ１００は、内部に支柱１４が形成された樹脂２０と、樹脂２０内に埋め込まれた配線１６を含む配線層１８と、配線２２を含む配線層２４ａ、２４ｂ、２４ｃ、２４ｄとを含む。

ＬＳＩチップ１１０のパッド（図示せず）は、バンプＢＰ１（いわゆるマイクロバンプ）を介して、配線層２４ｄの電極２２ａに接続される。ＬＳＩチップ１１０とインターポーザ１００との隙間には、アンダーフィル剤ＵＦ１（封止樹脂）が充填される。

支柱１４の一端１４ａに接続される配線層１８の電極１６ａは、バンプＢＰ２を介してプリント基板１２０の端子ＴＭに接続される。インターポーザ１００とプリント基板１２０との隙間には、アンダーフィル剤ＵＦ２が充填される。ＬＳＩチップ１１０およびインターポーザ１００が互いに接続された構造体は、チップパッケージ基板とも称される。

なお、プリント基板１２０は、パッケージ封止された形状を有する電子装置２００内に配置されるパッケージ基板の形態でもよい。この場合、プリント基板１２０（パッケージ基板）は、図５の下側の面に、マザーボート等に接続する端子を有する。

図６から図１１は、図５に示すインターポーザ１００の製造方法の一例を示す。すなわち、図６から図１１は、インターポーザの製造方法の別の実施形態を示す。図１および図２と同じ要素については同じ符号を付し、同じ工程については、詳細な説明は省略する。

まず、図６（Ａ）において、ＳＵＳ等のステンレスの支持基板１０上に、両面に粘着層を有する電気絶縁性の粘着シート４０が貼付され、粘着シート４０上にシード層４２が形成される。粘着シート４０は、エポキシ樹脂、ポリイミド樹脂、シリコン樹脂またはウレタン樹脂等を粘着剤として含む。また、粘着シート４０の代わりに、エポキシ樹脂、ポリイミド樹脂、シリコン樹脂またはウレタン樹脂等が支持基板１０上に塗布されてもよい。シード層４２は、銅等の金属箔（例えば、厚さ９μｍ）を支持基板１０上に貼付することで形成されてもよく、スパッタリングまたは無電界めっき処理により銅等の金属膜を支持基板１０上に析出することで形成されてもよい。なお、シリコン基板、アルミニウムまたは銅等の金属板、ポリイミドフィルム、またはプリント基板などが、支持基板１０に使用されてもよい。

次に、図６（Ｂ）において、シード層４２上にフォトレジスト４４が形成され、フォトリソグラフィ法により露光処理および現像処理が実施され、例えば、内径が１００μｍの開口部４４ａが形成される。フォトレジスト４４は、ドライフィルムレジスト（日立化成製のＨＭ−４０１１２など）をシード層４２上に貼付することで形成される。あるいは、フォトレジスト４４は、液状のレジスト（東京応化工業製のＰＭＥＲ Ｐ−ＣＥ等）をシード層４２上にスピンコートにより塗布することで形成される。

次に、図６（Ｃ）において、シード層４２を電極として、電気めっき処理が実施され、開口部４４ａ内に銅の支柱１４が形成される。例えば、支柱１４の高さは１００μｍである。なお、支柱１４は、銅合金、銀、錫または金により形成されてもよい。次に、図６（Ｄ）において、支柱１４の一端１４ａとフォトレジスト４４とを覆ってフォトレジスト４６が形成される。例えば、フォトレジスト４６は、感光性のエポキシワニスをスピンコートによりフォトレジスト４４上に塗布することで形成される。フォトレジスト４４は、塗布後にベーク処理が実施されて硬化され、例えば、厚さ１０μｍの絶縁膜が形成される。

次に、図７（Ａ）から図８（Ｂ）において、セミアディティブ法により支柱１４上に配線２２（図５）が形成される。なお、支柱１４上の配線２２は、サブトラクティブ法により形成されてもよい。

まず、図７（Ａ）において、フォトマスクを用いてフォトレジスト４６に選択的に光が照射され（露光）、支柱１４と接続するビアを形成する領域に位置するフォトレジスト４６が現像により除去され、支柱１４が露出する開口部４６ａが形成される。開口部４６ａが形成されたフォトレジスト４６は、キュア処理が実施され、フォトレジスト４６の現像処理等に対する耐性が向上される。フォトレジスト４６（エポキシワニス）は、インターポーザ１００の完成後に、インターポーザ１００内に残るため、永久レジストとも称される。

次に、図７（Ｂ）において、フォトレジスト４６を覆って、スパッタリング等により、チタン（Ｔｉ）膜４８（例えば、０．１μｍ）と銅膜５０（例えば、０．３μｍ）とが順に積層される。次に、図７（Ｃ）において、フォトレジスト５２が、銅膜５０上に形成された後、フォトリソグラフィ法を用いて、露光処理と現像処理が実施され、フォトレジスト５２における配線が形成される領域に開口部５２ａが形成される。この例では、開口部５２ａは、フォトレジスト４６の開口部４６ａに対応する領域に形成される。次に、図７（Ｄ）において、チタン膜４８および銅膜５０をシード層（電極）として、電気めっき処理が実施され、開口部４６ａ内に銅のビアが形成され、開口部５２ａ内に銅の配線１６が形成される。すなわち、チタン膜４８を介して支柱１４に接続された銅の配線１６が形成される。以下では、配線１６がビアを含むものとして説明する。

次に、図８（Ａ）において、フォトレジスト５２が除去される。次に、図８（Ｂ）において、配線１６に覆われていない銅膜５０とチタン膜４８とが、ウェットエッチングまたはドライエッチングにより順に除去され、配線１６が完成する。例えば、配線１６の幅（Ｌ）と互いに隣接する配線１６の間隔（Ｓ）との比であるラインＬ／スペースＳの最小値は、２０μｍ／２０μｍである。

次に、図８（Ｃ）において、支柱１４の周囲にあるフォトレジスト４４が除去される。フォトレジスト４４がドライフィルムレジストの場合、フォトレジスト４４は、例えば、２ｗｔ％（重量パーセント濃度）の水酸化ナトリウム溶液を用いて溶解される。なお、図８（Ｂ）に示す断面では、フォトレジスト４４は、フォトレジスト４６に覆われているが、フォトレジスト４４は、フォトレジスト４６が形成されていない間隙を介して溶け出す。次に、図８（Ｄ）において、支持基板１０が金型に装着され、金型内に樹脂２０が充填される。樹脂２０は、フォトレジスト４６が形成されていない間隙を介して、支柱１４の周囲および配線１６を覆って充填される。例えば、樹脂２０は、アルミナ、シリカ、水酸化アルミニウム、窒化アルミニウムのいずれかのフィラーを樹脂に含有させたモールド樹脂である。

次に、図９（Ａ）において、樹脂２０で被覆された支柱１４および配線１６を含む構造体から支持基板１０が剥離される。支持基板１０は、図８（Ｄ）に示す粘着シート４０およびシード層４２とともに構造体から剥離され、樹脂２０から支柱の他端１４ｂが露出される。図９（Ａ）に示す状態で、樹脂２０内には、支柱１４の他に、図の左右方向および奥行き方向に延在する配線１６が含まれるため、樹脂２０の剛性は、樹脂２０内に支柱１４のみが含まれる場合に比べて高くすることができる。

次に、図９（Ｂ）において、図６（Ｄ）および図７（Ａ）と同様に、支柱１４の他端１４ｂが露出する面を覆って、フォトレジスト４６（永久レジスト）が形成され、ビアを形成するための開口部４６ａが形成される。図９（Ｂ）以降は、図９（Ａ）に対して天地を逆にして示す。また、図９（Ｂ）から図１１（Ａ）に示す樹脂２０の厚さは、図９（Ａ）に示す樹脂２０の厚さと同じであるとする。

次に、図９（Ｃ）において、図７（Ｂ）と同様に、フォトレジスト４６を覆って、チタン膜４８（例えば、０．１μｍ）と銅膜５０（例えば、０．３μｍ）とが順に積層される。次に、図９（Ｄ）において、図７（Ｃ）と同様に、フォトレジスト５２が、銅膜５０上に形成された後、露光処理と現像処理が実施され、フォトレジスト５２における配線が形成される領域に開口部５２ａが形成される。

次に、図１０（Ａ）において、図７（Ｄ）と同様に、チタン膜４８および銅膜５０をシード層（電極）として、電気めっき処理が実施され、開口部４６ａ内に銅のビアが形成され、開口部５２ａ内に銅の配線２２が形成される。次に、図１０（Ｂ）において、図８（Ａ）と同様に、フォトレジスト５２が除去される。次に、図１０（Ｃ）において、図８（Ｂ）と同様に、配線２２で覆われていない銅膜５０とチタン膜４８とが、ウェットエッチング等により順に除去され、ラインＬ／スペースＳの最小値が２０μｍ／２０μｍの配線１６（１層目の配線層２４ａ）が完成する。

次に、図１０（Ｄ）において、図９（Ｂ）と同様に、配線２２を覆って、フォトレジスト４６（永久レジスト）が形成され、ビアを形成するための開口部４６ａが形成される。これ以降、図９（Ｃ）から図１０（Ｃ）に示す工程が順に実施され、１層目の配線層２４ａの上に２層目の配線層２４ｂ（図５）が形成される。さらに、図９（Ｃ）から図１０（Ｃ）に示す工程が、繰り返し実施され、３層目および４層目の配線層２４ｃ、２４ｄ（図５）が形成され、図１１（Ａ）に示す構造体が形成される。図１１（Ａ）において、４層目の配線層２４ｄは、ＬＳＩチップ１１０（図５）のパッドに接続される電極２２ａを有する。

次に、図１１（Ｂ）において、支柱１４の一端１４ａに接続された配線１６が露出するまで、バックグラインド等により樹脂２０が研削される。そして、４つの配線層２４ａ、２４ｂ、２４ｃ、２４ｄを有し、プリント基板等の端子に接続する電極１６ａを一方の面に有し、ＬＳＩチップ１１０のパッドに接続される電極２２ａを他方の面に有するインターポーザ１００が完成する。インターポーザ１００は、樹脂２０内に支柱１４だけでなく、配線１６を有するため、樹脂２０内に支柱１４のみを有するインターポーザに比べて剛性が高く、反りにくい。なお、配線層２４ａ、２４ｂ、２４ｃ、２４ｄの数は、４つに限定されない。

この後、図５に示すように、完成したインターポーザ１００の電極２２ａに、バンプＢＰ１を用いてＬＳＩチップ１１０のパッドが接続され、ＬＳＩチップ１１０とインターポーザ１００との隙間にアンダーフィル剤ＵＦ１が充填される。さらに、ＬＳＩチップ１１０が接続されたインターポーザ１００の電極１６ａは、バンプＢＰ２を用いてプリント基板１２０の端子ＴＭに接続され、プリント基板１２０とインターポーザ１００との隙間にアンダーフィル剤ＵＦ２が充填される。そして、プリント基板１２０とＬＳＩチップ１１０とをインターポーザ１００で相互に接続した電子装置２００が製造される。

図１２は、半導体ウェハの形状を有する樹脂２０とともに形成されたインターポーザ１００の一例を示す。図１２に示すインターポーザ１００を製造する場合、まず、図１２に示す配列のインターポーザ１００を搭載可能な支持基板１０を用いて、図６（Ａ）から図８（Ｃ）までの工程が実施される。この後、図８（Ｃ）に示す複数の構造体が形成された支持基板１上に、半導体ウェハの形状を有する金型が装着され、金型内に樹脂２０が充填される。これにより、図８（Ｄ）に示すように、支柱１４および配線１６の周囲が樹脂２０で被覆される。そして、半導体ウェハの形状を有する樹脂２０とともに、図９（Ａ）から図１１（Ｂ）までの工程が実施され、複数のインターポーザ１００を含む半導体ウェハの形状を有する構造体が形成される。すなわち、インターポーザ１００が製造される。

この後、構造体に含まれる各インターポーザ１００にＬＳＩチップ１１０（図５）が接合された後、構造体をダイシングすることで、個々のインターポーザ１００が切り出される。そして、切り出されたインターポーザ１００をプリント基板１２０に取り付けることで、図５に示す電子装置２００が製造される。

半導体ウェハの形状を有する樹脂２０では、複数のインターポーザ１００に対応する配線２４が、樹脂２０上に形成されるため、多数の配線２４の形成により発生した応力により、樹脂２０は反りやすくなる。しかしながら、上述したように、樹脂２０の研削により樹脂２０の剛性が低下し、樹脂２０が反った場合にも、その後に配線を形成する工程がないため、正常なインターポーザ１００を形成することができる。換言すれば、樹脂２０を反り防止用の基板等に固定することなく、インターポーザ１００を形成することができる。

図１３は、矩形状を有する樹脂２０とともに形成されたインターポーザ１００の一例を示す。図１３に示すインターポーザ１００は、プリント基板の製造設備を用いて製造される。このため、図６（Ａ）に示す支持基板１０および図８（Ｄ）で被覆した樹脂２０は、プリント基板の製造設備で使用可能な形状に形成される。矩形状を有する樹脂２０においても、樹脂２０の研削により樹脂２０の剛性が低下した後、配線を形成する工程がないため、樹脂２０に反りが発生した場合にも、樹脂２０を反り防止用の基板等に固定することなく、インターポーザ１００を製造することができる。

なお、図１３においても、矩形状の構造体上に形成されたインターポーザ１００に、ＬＳＩチップ１１０（図５）が接合された後、構造体をダイシングすることで、個々のインターポーザ１００が切り出される。そして、切り出されたインターポーザ１００をプリント基板１２０に取り付けることで、図５に示す電子装置２００が製造される。

以上、図５から図１３に示す実施形態においても、図１から図２に示す実施形態と同様の効果を得ることができる。すなわち、樹脂２０に埋め込まれて一体化された配線１６と、樹脂２０の厚さとにより、樹脂２０の剛性を高めることができ、配線２２の形成後に樹脂２０を研削した後に、樹脂２０が反ることを抑止することができる。樹脂２０内に配線１６が埋め込まれているため、インターポーザ１００の剛性を従来に比べて高くすることができ、反りの少ないインターポーザ１００を用いて電子装置２００を製造することができる。

また、樹脂２０を研削した後に、配線工程等の微細な処理を含む工程が発生しないため、研削した樹脂２０を、反り防止用の基板等に固定することはなくインターポーザ１００を製造することができ、インターポーザ１００の製造コストを削減することができる。この結果、反りの少ないインターポーザ１００を用いて電子装置２００を製造することができ、電子装置２００の製造コストをさらに削減することができる。樹脂２０を半導体ウェハと同じ形状にすることで、半導体製造装置を用いて微細な配線２２を形成することができる。さらに、図５から図１３に示す実施形態では、プリント基板の製造設備を用いて微細な配線２２を形成することができる。

図１４および図１５は、インターポーザの製造方法の別の実施形態を示す。図５から図１３に示す実施形態で説明した要素と同一または同様の要素については、同一の符号を付し、これ等については、詳細な説明は省略する。

この実施形態では、図６（Ａ）から図８（Ｂ）に示す工程が実施された後、図１４（Ａ）において、フォトレジスト４６（永久レジスト）および配線１６を覆って、図１５（Ａ）に示す樹脂２０より硬い膜６０が形成される。樹脂２０より硬い膜６０は、図１５（Ｂ）において、樹脂２０を研削するときのストッパーとして機能するため、以下では、終点検出膜６０と称する。例えば、終点検出膜６０は、炭化珪素（ＳｉＣ）またはアルミナ等のセラミックである。例えば、炭化珪素は、ＤＣ（Direct Current）スパッタリングにより、３００Ｗ、５分の条件で、フォトレジスト４６および配線１６上に形成される。

次に、図１４（Ｂ）において、フォトリソグラフィ法により、配線１６上に形成された終点検出膜６０を覆って、フォトレジスト６２が形成される。次に、図１４（Ｃ）において、フォトレジスト６２で覆われていない終点検出膜６０が、除去される。終点検出膜６０が炭化珪素の場合、六フッ化硫黄（ＳＦ_６）のガスを用いたドライエッチングにより除去される。終点検出膜６０がアルミナの場合、三塩化ホウ素（ＢＣｌ_３）、塩素およびアルゴンの混合ガスを用いたドライエッチングにより除去される。次に、図１４（Ｄ）において、フォトレジスト６２が除去され、配線１６の上面が終点検出膜６０に覆われた構造が形成される。

この後、図８（Ｃ）から図１１（Ａ）に示す工程が実施され、図１５（Ａ）に示すように、樹脂２０で被覆された支柱１４上に配線層２４ａ、２４ｂ、２４ｃ、２４ｄが形成された構造体が形成される。図１５（Ａ）において、配線１６における支柱１４と反対側の表面には、終点検出膜６０が付着している。次に、図１５（Ｂ）において、図１１（Ｂ）と同様のバックグラインド等の手法により、終点検出膜６０が露出するまで樹脂２０が研削される。ここで、終点検出膜６０の単位時間当たりの研削量は、樹脂２０の単位時間当たりの研削量より数十倍以上少ない。このため、バックグラインドにより終点検出膜６０が研削されている時間を十分に確保することができ、終点検出膜６０を研削し終える前に、バックグラインド工程を終了することができる。この結果、配線１６の厚さが１０μｍ程度と薄い場合にも、バックグラインドにより配線１６が削られることを抑止することができる。これにより、インターポーザ１００の良品率である歩留りの低下を抑止することができる。さらに、バックグラインド工程において、砥石の回転速度を速めることが可能になるため、バックグラインドに掛かる時間を短縮することができ、インターポーザ１００の製造コストをさらに削減することができる。

次に、図１５（Ｃ）において、研削されなかった終点検出膜６０がドライエッチングにより除去される。そして、図１１（Ｂ）と同様に、４つの配線層２４ａ、２４ｂ、２４ｃ、２４ｄを有し、プリント基板等の端子に接続する電極１６ａを一方の面に有し、ＬＳＩチップ１１０のパッドに接続される電極２２ａを他方の面に有するインターポーザ１００が完成する。なお、図１５（Ｃ）に示す構造は、樹脂２０の表面における電極１６ａが露出する領域に、終点検出膜６０を除去したことを示す凹部６４を有する。

以上、図１４および図１５に示す実施形態においても、図１から図１３に示す実施形態と同様の効果を得ることができる。すなわち、樹脂２０に埋め込まれて一体化された配線１６と、樹脂２０の厚さとにより、樹脂２０の剛性を高めることができ、配線２２の形成後に樹脂２０を研削した後に、樹脂２０が反ることを抑止することができる。樹脂２０内に配線１６が埋め込まれているため、インターポーザ１００の剛性を従来に比べて高くすることができ、反りの少ないインターポーザ１００を用いて電子装置２００を製造することができる。

また、樹脂２０を研削した後に、配線工程等の微細な処理を含む工程が発生しないため、研削した樹脂２０を、反り防止用の基板等に固定することはなくインターポーザ１００を製造することができ、インターポーザ１００の製造コストを削減することができる。この結果、反りの少ないインターポーザ１００を用いて電子装置２００を製造することができ、電子装置２００の製造コストを従来に比べて削減することができる。樹脂２０を半導体ウェハと同じ形状にすることで、半導体製造装置を用いて微細な配線２２を形成することができる。

さらに、図１４および図１５に示す実施形態では、配線１６の表面に、樹脂２０より硬い終点検出膜６０を付着させることで、樹脂２０を研削するバックグラインド工程において、配線１６が削られることを抑止することができる。これより、インターポーザ１００の良品率である歩留りの低下を抑止することができる。また、砥石の回転速度を速めてバックグラインド工程を実施することができるため、バックグラインドに掛かる時間を短縮することができ、インターポーザ１００の製造コストをさらに削減することができ、電子装置２００の製造コストをさらに削減することができる。

以上の実施形態において説明した発明を整理して、付記として開示する。
（付記１）
支持基板上に樹脂膜を形成する工程と、
前記樹脂膜中に、前記樹脂膜の表面から前記支持基板まで貫通する支柱を形成する工程と、
前記樹脂膜の表面に露出する前記支柱の一端に接続される第１の配線を含む第１の配線層を前記樹脂膜上に形成する工程と、
前記第１の配線層の形成後、前記樹脂膜を除去する工程と、
前記樹脂膜の除去後、前記支柱と前記第１の配線とを覆って、前記支持基板上を樹脂で被覆する工程と、
前記支柱および前記第１の配線層を被覆した樹脂から前記支持基板を剥離する工程と、
前記支持基板を剥離した樹脂の表面に露出する前記支柱の後端に接続される第２の配線を含む第２の配線層を前記樹脂上に形成する工程と、
前記第２の配線層の形成後、前記第１の配線が露出するまで前記樹脂を研削する工程と
を有することを特徴とするインターポーザの製造方法。
（付記２）
前記第１の配線層を形成する工程と前記樹脂膜を除去する工程との間に設けられ、前記第１の配線の表面に前記樹脂より硬い終点検出膜を形成する工程を有し、
前記樹脂を研削する工程は、前記終点検出膜が露出するまで実施され、
さらに、前記終点検出膜が露出した後、前記終点検出膜を除去する工程を有すること
を特徴とする付記１記載のインターポーザの製造方法。
（付記３）
前記終点検出膜は、炭化珪素またはアルミナを前記第１の配線の表面に付着することで形成され、
前記終点検出膜の除去は、ドライエッチングにより実施されること
を特徴とする付記２記載のインターポーザの製造方法。
（付記４）
前記第１の配線層は、前記インターポーザをプリント基板に接続する電極を含み、
前記第２の配線層は、前記インターポーザを半導体チップに接続する電極を含むこと
を特徴とする付記１ないし付記３のいずれか１項記載のインターポーザの製造方法。
（付記５）
前記支持基板上に被覆された樹脂は、半導体ウェハの形状を有し、
前記第２の配線層を形成する工程から前記樹脂を研削する工程までは、前記半導体ウェハを処理可能な半導体製造装置を使用して実施されることを特徴とする付記１ないし付記４のいずれか１項記載のインターポーザの製造方法。
（付記６）
樹脂内に設けられる支柱と、
前記支柱の一端に接続され、前記樹脂内に埋め込まれ、表面が前記樹脂から露出する第１の配線を含む第１の配線層と、
前記樹脂の表面に露出する前記支柱の他端に接続される第２の配線を含む第２の配線層と
を有することを特徴とするインターポーザ。
（付記７）
前記樹脂の表面は、前記第１の配線が露出する凹部を有すること
を特徴とする付記６記載のインターポーザ。
（付記８）
プリント基板と、半導体チップと、前記プリント基板と前記半導体チップとを相互に接続するインターポーザとを有する電子装置において、
前記インターポーザは、
樹脂内に設けられる支柱と、
前記支柱の一端に接続され、前記樹脂内に埋め込まれ、表面が前記樹脂から露出する第１の配線を含む第１の配線層と、
前記樹脂の表面に露出する前記支柱の他端に接続される第２の配線を含む第２の配線層と
を有することを特徴とする電子装置。
（付記９）
プリント基板と、半導体チップと、前記プリント基板と前記半導体チップとを相互に接続するインターポーザとを有する電子装置の製造方法において、
支持基板上に樹脂膜を形成する工程と、
前記樹脂膜中に、前記樹脂膜の表面から前記支持基板まで貫通する支柱を形成する工程と、
前記樹脂膜の表面に露出する前記支柱の一端に接続される第１の配線を含む第１の配線層を前記樹脂膜上に形成する工程と、
前記第１の配線層の形成後、前記樹脂膜を除去する工程と、
前記樹脂膜の除去後、前記支柱と前記第１の配線とを覆って、前記支持基板上を樹脂で被覆する工程と、
前記支柱および前記第１の配線層を被覆した樹脂から前記支持基板を剥離する工程と、
前記支持基板を剥離した樹脂の表面に露出する前記支柱の後端に接続される第２の配線を含む第２の配線層を前記樹脂上に形成する工程と、
前記第２の配線層の形成後、前記第１の配線が露出するまで前記樹脂を研削する工程と
を有するインターポーザの製造工程と、
前記製造工程により製造されたインターポーザに半導体チップを接続する工程と、
前記半導体チップが製造されたインターポーザを前記プリント基板に接続する工程と
を有することを特徴とする電子装置の製造方法。

以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずである。したがって、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。

１０…支持基板；１２…樹脂膜；１４…支柱；１４ａ…一端；１６…配線；１６ａ…電極；１８…配線層；２０…樹脂；２２…配線；２２ａ…電極；２４ａ、２４ｂ、２４ｃ、２４ｄ…配線層；２６…樹脂膜；２８…金属；４０…粘着シート；４２…シード層；４４…フォトレジスト；４４ａ…開口部；４６…フォトレジスト；４６ａ…開口部；４８…チタン膜；５０…銅膜；５２…フォトレジスト；５２ａ…開口部；６０…終点検出膜；６２…フォトレジスト；６４…凹部；１００…インターポーザ；１１０…ＬＳＩチップ；１２０…プリント基板；２００…電子装置；ＢＰ１、ＢＰ２…バンプ；ＴＭ…端子；ＵＦ１、ＵＦ２…アンダーフィル剤

Claims (7)

1. 支持基板上に樹脂膜を形成する工程と、
   前記樹脂膜中に、前記樹脂膜の表面から前記支持基板まで貫通する支柱を形成する工程と、
   前記樹脂膜の表面に露出する前記支柱の一端に接続される第１の配線を含む第１の配線層を前記樹脂膜上に形成する工程と、
   前記第１の配線層の形成後、前記樹脂膜を除去する工程と、
   前記樹脂膜の除去後、前記支柱と前記第１の配線とを覆って、前記支持基板上を樹脂で被覆する工程と、
   前記支柱および前記第１の配線層を被覆した樹脂から前記支持基板を剥離する工程と、
   前記支持基板を剥離した樹脂の表面に露出する前記支柱の後端に接続される第２の配線を含む第２の配線層を前記樹脂上に形成する工程と、
   前記第２の配線層の形成後、前記第１の配線が露出するまで前記樹脂を研削する工程と
   を有することを特徴とするインターポーザの製造方法。
2. 前記第１の配線層を形成する工程と前記樹脂膜を除去する工程との間に設けられ、前記第１の配線の表面に前記樹脂より硬い終点検出膜を形成する工程を有し、
   前記樹脂を研削する工程は、前記終点検出膜が露出するまで実施され、
   さらに、前記終点検出膜が露出した後、前記終点検出膜を除去する工程を有すること
   を特徴とする請求項１記載のインターポーザの製造方法。
3. 前記終点検出膜は、炭化珪素またはアルミナを前記第１の配線の表面に付着することで形成され、
   前記終点検出膜の除去は、ドライエッチングにより実施されること
   を特徴とする請求項２記載のインターポーザの製造方法。
4. 前記第１の配線層は、前記インターポーザをプリント基板に接続する電極を含み、
   前記第２の配線層は、前記インターポーザを半導体チップに接続する電極を含むこと
   を特徴とする請求項１ないし請求項３のいずれか１項記載のインターポーザの製造方法。
5. 前記支持基板上に被覆された樹脂は、半導体ウェハの形状を有し、
   前記第２の配線層を形成する工程から前記樹脂を研削する工程までは、前記半導体ウェハを処理可能な半導体製造装置を使用して実施されることを特徴とする請求項１ないし請求項４のいずれか１項記載のインターポーザの製造方法。
6. プリント基板と、半導体チップと、前記プリント基板と前記半導体チップとを相互に接続するインターポーザとを有する電子装置において、
   前記インターポーザは、
   樹脂内に設けられる支柱と、
   前記支柱の一端に接続され、前記樹脂内に埋め込まれ、表面が前記樹脂から露出する第１の配線を含む第１の配線層と、
   前記樹脂の表面に露出する前記支柱の他端に接続される第２の配線を含む第２の配線層と
   を有することを特徴とする電子装置。
7. プリント基板と、半導体チップと、前記プリント基板と前記半導体チップとを相互に接続するインターポーザとを有する電子装置の製造方法において、
   支持基板上に樹脂膜を形成する工程と、
   前記樹脂膜中に、前記樹脂膜の表面から前記支持基板まで貫通する支柱を形成する工程と、
   前記樹脂膜の表面に露出する前記支柱の一端に接続される第１の配線を含む第１の配線層を前記樹脂膜上に形成する工程と、
   前記第１の配線層の形成後、前記樹脂膜を除去する工程と、
   前記樹脂膜の除去後、前記支柱と前記第１の配線とを覆って、前記支持基板上を樹脂で被覆する工程と、
   前記支柱および前記第１の配線層を被覆した樹脂から前記支持基板を剥離する工程と、
   前記支持基板を剥離した樹脂の表面に露出する前記支柱の後端に接続される第２の配線を含む第２の配線層を前記樹脂上に形成する工程と、
   前記第２の配線層の形成後、前記第１の配線が露出するまで前記樹脂を研削する工程と
   を有するインターポーザの製造工程と、
   前記製造工程により製造されたインターポーザに半導体チップを接続する工程と、
   前記半導体チップが製造されたインターポーザを前記プリント基板に接続する工程と
   を有することを特徴とする電子装置の製造方法。

Images