KR20210154720A - 무특징층 구조의 인터포저 및 그 제조 방법 - Google Patents
무특징층 구조의 인터포저 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20210154720A KR20210154720A KR1020210060496A KR20210060496A KR20210154720A KR 20210154720 A KR20210154720 A KR 20210154720A KR 1020210060496 A KR1020210060496 A KR 1020210060496A KR 20210060496 A KR20210060496 A KR 20210060496A KR 20210154720 A KR20210154720 A KR 20210154720A
- Authority
- KR
- South Korea
- Prior art keywords
- interposer
- featureless
- layer structure
- layer
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000011810 insulating material Substances 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 238000010030 laminating Methods 0.000 claims abstract description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 45
- 239000011889 copper foil Substances 0.000 claims description 24
- 229910052802 copper Inorganic materials 0.000 claims description 21
- 239000010949 copper Substances 0.000 claims description 21
- 229920005989 resin Polymers 0.000 claims description 10
- 239000011347 resin Substances 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 238000009713 electroplating Methods 0.000 claims description 6
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 claims description 5
- 239000004642 Polyimide Substances 0.000 claims description 5
- 239000003822 epoxy resin Substances 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 229920000058 polyacrylate Polymers 0.000 claims description 5
- 229920000647 polyepoxide Polymers 0.000 claims description 5
- 229920001721 polyimide Polymers 0.000 claims description 5
- 229920001955 polyphenylene ether Polymers 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims description 2
- 238000007789 sealing Methods 0.000 claims 1
- 238000005553 drilling Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000012050 conventional carrier Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/145—Organic substrates, e.g. plastic
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 무특징층 구조의 인터포저의 제조방법을 제공하는데, 임시 지지판을 준비하는 단계; 상기 임시 지지판에 대해 에지를 제작하는 단계; 임시 지지판의 상하 표면에 절연재료를 적층하여 절연층을 형성하는 단계; 상기 절연층에 통공을 개설하는 단계; 금속을 이용하여 상기 통공을 전충하는 단계; 에지를 제거하고, 임시 지지판을 제거하는 단계를 포함한다. 본 발명은 무특징층 구조의 인터포저를 더 제공하는데, 절연층, 및 상기 절연층에 내장된 관통주층을 더 포함하는데, 여기에서 관통주층의 단부는 패드로 작용한다.
Description
본 발명은 무특징층 구조의 인터포저 및 그 제조방법에 관한 것이다.
전자업계, 특히 가전제품 업계에서, 소형 기능 장치는, 예를 들면 오디오 PA 스위치, LED 드라이버, 무선 주파수 LNA/GPS/LDO, 컨트롤러 등, 소형화에 대한 요구가 갈수록 커지고 있고, 통상적으로 IO(입출력) 수 증가를 통해 소형화를 달성하고 있으나, 통상적인 캐리어 보드(유기 캐리어 보드 및 리드 프레임)은 이미 배선의 한계에 달하였고, 더 이상 IO 수를 증가시킬 수 없다.
현재 업계에서, 웨이퍼의 3D 적층 구조에서 사용하는 인터포저이든, 예를 들어 TGV(through glass via 유리 통공 어댑터 플레이트), TSV(through silicon via, 실리콘 통공 어댑터 플레이트)이든, 아니면 패키지 기판 어댑터 플레이트이든, 모두 통공을 이용하여 상하 양 층의 특징층 구조를 연결하여 구성되는 3층 보드 구조이고, 여기에서 특징층은 와이어 본딩 및 솔더 볼(solder ball)의 패드로 작용한다.
이러한 류의 종래 어댑터 플레이트의 경우, 특징층 간 최소 간격 능력이 진일보한 축소의 가능성을 제한하는데, 도 1은 종래 어댑터 플레이트의 일실시예를 도시한다. 도 1은 관통주(貫通柱)가 구멍을 개설한 후, 전기 도금 전의 SEM 도면으로, 도 1에 도시된 바와 같이, 관통주의 직경이 100μm일 때, 구멍과 구멍 사이의 간격은 45μm이고, 관통주의 직경이 60μm까지 감소할 경우, 구멍과 구멍 사이의 간격은 30μm이다. 그러나, 계속해서 특징층을 제조할 때, 업계에서 가장 좋은 레이저 디렉팅 이미지(Laser Direct Imaging; LDI) 노출기를 예로 들면, 현재 캐리어 보드 업계의 정렬 능력은 20μm이고, 해상도 라인 폭/라인 간격은 15/15μm이고, 구리 관통주의 직경은 100μm이고, 구멍과 구멍 사이의 간격은 45μm인 상황에서, 특징층의 패드 직경은 140μm이고, 서로 인접한 패드의 간격은 불과 5μm이고, 이러한 간격은 이미 현재 캐리어 보드 업계 설비 해상도의 최고 능력을 넘어선다.
특징층의 최소 간격이 여전히 설비의 해상도보다 낮을 때, 유일한 방법은 재차 와이어링함으로써, 패드를 외부(사방)로 확산시키고, 이러한 후과는 제품 사이즈가 커지는 것으로, 시장의 소형화 발전 추세에 반한다. 계속해서 도 1이 도시하는 바와 같이, 특징층이 있는 상황에서, 서로 인접한 패드가 필요로 하는 길이 사이즈는 140μm(하나의 패드 직경)+ 140μm(다른 하나의 패드 직경)+ 15μm(패드 간 최소 간격)=295μm이다. 그런데, 특징층을 없앨 수만 있다면, 서로 인접한 관통주의 길이 사이즈는 100μm+100μm+45μm=245μm이 되고, 단일 방향에서도, 특징층의 취소는 17%의 길이 비율을 효과적으로 절약할 수 있다.
이와 동시에, 관통주과 특징층 간의 정렬 능력의 한계로 인해, 특징층 사이즈는 반드시 관통주 사이즈보다 커야 하고, 초과되는 부분은 설비의 정렬 능력에 의해 결정되는 것으로, “링폭 정렬”이라고 지칭한다. 스위치 및 무선 주파수 RF 등 기기에서, 반복적인 연결/차단 및 주파수 변경은 불가피하게 기생 커패시턴스(parasitic capacitance)를 생성하고, 도 2는 종래기술의 어댑터 플레이트의 구조를 도시하는데, 도 2에 도시된 바와 같이, 상측의 특징층을 M1층이라 명명하고, 하측의 특징층을 M2층이라 명명하고, 전류(또는 전기신호)가 M1층으로부터 통공 동주(銅柱)를 거쳐 M2층을 흐르는 과정 중, 회로는 도 3에 도시된 바와 같이 등가(equivalent) 상태가 될 수 있다.
기생 인덕턴스 L12의 생성은 기기 작업 과정에서 불필요한 발열을 야기하고, 제품의 작업 온도의 증가는 간접적으로 제품의 사용수명을 단축하고; 기생 커패시턴스 C1 및 C2의 생성은 전기신호가 절연층 내에서 소모되는 현상을 야기하고, 동시에 기생 커패시턴스의 충전 과정은 전기신호의 전송지연을 야기할 수 있다. 기생 인덕턴스 L12는 전송 선로의 감소(shortening)가 단축됨에 따라 감소하고, 기생 커패시턴스 C1 및 C2는 링폭 정렬의 감소에 따라 줄어든다.
본 발명의 실시방안은 무특징층 구조의 인터포저 해결 방안을 제공하는 것과 관련된다.
본 발명의 일 양상은 무특징층 구조의 인터포저의 제조 방법에 관한 것으로 다음 단계들을 포함한다:
임시 지지판을 준비하는 단계 (a);
상기 임시 지지판에 대해 에지를 제작하는 단계 (b);
임시 지지판의 상하 표면에 절연재료를 적층하여 절연층을 형성하는 단계 (c);
상기 절연층에 통공을 개설하는 단계 (d);
금속을 이용하여 상기 통공을 전충(fill)하는 단계 (e); 및
에지를 제거하고, 임시 지지판을 제거하는 단계 (f).
일부 실시예에 있어서, 임시 지지판은 이중층 커버링 동판을 포함하는데, 즉 상하 표면이 각각 이중층 동박의 절연판을 커버링하고 있다.
일부 실시예에 있어서, 임시 지지판은 상기 절연판 표면의 제1 동박과 상기 제1 동박 표면의 제2 동박을 포함하고, 상기 제2 동박의 두께는 0.8μm~5μm이다.
일부 실시예에 있어서, 단계 (b)는 코팅재료를 이용하여 상기 임시 지지판의 주변을 코팅하고, 코팅재료는 구리일 수 있다.
일부 실시예에 있어서, 단계 (c)의 절연층은 폴리이미드, 에폭시 수지, 비스말레이드/트리아진 수지, 폴리페닐렌에테르, 폴리아크릴레이트, 프리프레그, 막형성 유기수지 또는 그것들의 조합을 포함한다.
일부 실시예에 있어서, 단계 (d)는 상기 절연층 상에 레이저 천공, 기계 천공 또는 포토리소그래피 천공의 방식을 통해 통공을 개설하는 단계를 포함한다.
일부 실시예에 있어서, 단계 (e)는 전기도금 또는 화학도금의 방식을 채용하여 상기 통공을 전충하는 단계를 포함한다.
일부 실시예에 있어서, 단계 (e)에서 전충 금속은 구리이고, 이를 통해 구리 관통주를 형성한다.
일부 실시예에 있어서, 단계 (f)는 커터를 사용하여 상기 에지를 절삭하는 단계를 포함한다.
본 발명의 다른 양상에 따르면, 무특징층 구조의 인터포저를 제공하는데, 그것은 예를 들어 전술한 무특징층 구조의 인터포저의 제조 방법을 채용하여 제조된다.
일부 실시예에 있어서, 상기 인터포저는 절연층, 및 상기 절연층에 내장되는 관통주층을 포함한다.
일부 실시예에 있어서, 상기 절연층은 폴리이미드, 에폭시 수지, 비스말레이드/트리아진 수지, 폴리페닐렌에테르, 폴리아크릴레이트, 프리프레그, 막형성 유기수지 또는 그것들의 조합을 포함한다.
일부 실시예에 있어서, 상기 관통주층은 적어도 하나의 구리 관통주를 포함한다.
일부 실시예에 있어서, 상기 관통주층은 서로 다른 사이즈의 관통주를 포함한다.
일부 실시예에 있어서, 상기 관통주의 단부는 상기 절연층과 동일 높이이거나, 상기 절연층보다 더 높다.
용어 μm는 10-6미터를 의미한다.
본 발명을 더 잘 이해하고 본 발명의 실시방식을 더 잘 나타내기 위해, 이하에서는 순수하게 예시적인 방식으로 도면을 참조한다.
도면을 구체적으로 참조할 때, 반드시 강조해 두어야 할 것은 특징의 도시는 예시적인 것이고, 그 목적은 단지 설명적 목적으로 본 발명의 바람직한 실시방안에 대해 논하는 것이고, 본 발명에 관해 원리 및 개념 측면의 설명이 가장 유용하고 가장 쉽게 이해할 수 있다고 인식되는 것을 제공함에 기초하기 때문에 나타낸다. 이에 대해, 본 발명의 기본적인 이해에 반드시 필요한 상세 수준을 초과하여 본 발명의 구조 세부사항을 도시하려는 시도는 없었다; 도면을 참조한 설명은 통상의 기술자가 본 발명의 몇 가지 형식이 어떻게 실제로 나타나는지 인식하도록 한다. 도면에서:
도 1은 종래기술의 인터포저를 도시하고, 여기에서 관통주가 통공 개설 후 전기도금 전 SEM되는 것을 도시하고;
도 2는 종래기술의 어댑터 플레이트의 단면도이고;
도 3은 도 2의 인터포저의 회로 등가를 도시하고;
도 4는 본 발명의 실시방안에 기초한 무특징층 구조의 인터포저의 단면도이고;
도 5(a) 내지 도 5(f)는 도 4에 도시된 무특징층 구조의 인터포저의 제조 단계에서의 단면도이다.
도면을 구체적으로 참조할 때, 반드시 강조해 두어야 할 것은 특징의 도시는 예시적인 것이고, 그 목적은 단지 설명적 목적으로 본 발명의 바람직한 실시방안에 대해 논하는 것이고, 본 발명에 관해 원리 및 개념 측면의 설명이 가장 유용하고 가장 쉽게 이해할 수 있다고 인식되는 것을 제공함에 기초하기 때문에 나타낸다. 이에 대해, 본 발명의 기본적인 이해에 반드시 필요한 상세 수준을 초과하여 본 발명의 구조 세부사항을 도시하려는 시도는 없었다; 도면을 참조한 설명은 통상의 기술자가 본 발명의 몇 가지 형식이 어떻게 실제로 나타나는지 인식하도록 한다. 도면에서:
도 1은 종래기술의 인터포저를 도시하고, 여기에서 관통주가 통공 개설 후 전기도금 전 SEM되는 것을 도시하고;
도 2는 종래기술의 어댑터 플레이트의 단면도이고;
도 3은 도 2의 인터포저의 회로 등가를 도시하고;
도 4는 본 발명의 실시방안에 기초한 무특징층 구조의 인터포저의 단면도이고;
도 5(a) 내지 도 5(f)는 도 4에 도시된 무특징층 구조의 인터포저의 제조 단계에서의 단면도이다.
도 4를 참조하면, 본 발명의 무특징층 구조의 인터포저의 단면도가 도시된다. 인터포저(200)는 절연층(204), 및 절연층(204) 내에 내장된 구리 관통주(206)를 포함한다. 구리 관통주(206)의 단부는 그것이 내장된 절연층(204)의 내부와 대체로 동일한 사이즈를 가진다. 구리 관통주(206)의 단부는 절연층(204)과 동일한 수준일 수 있고, 절연층(204)보다 높을 수도 있다. 통상적으로, 인터포저(200)는 복수의 구리 관통주(206)를 전송 IO 채널로 구비하고, 복수의 구리 관통주(206)의 사이즈는 서로 동일할 수 있고, 서로 다를 수도 있다. 구리 관통주(206)는 절연층(204) 내에 간격 설치되어, 그 단부가 패드를 연결하는데 이용되도록 할 수 있다.
도 5(a) 내지 도 5(f)를 참조하면, 무특징층 구조의 인터포저를 제조하는 방법은 아래 단계를 포함한다: 임시 지지판(201)을 준비하는 단계5(a), 도 5(a)에 도시된 바와 같다. 임시 지지판(201)은 통상적으로 상부 표면(201a), 하부 표면(201b)이 각각 이중층 동박을 커버링하고 있는 절연판이고, 이중층 동박은 물리적으로 함께 적층되는 제1 동박(202a) 및 제2 동박(202b)을 포함하고, 제1 동박(202a)은 임시 지지판(201)과 접촉하고, 제2 동박(202b)은 제1 동박(202a)의 표면에 접합하고, 제2 동박(202b)의 두께는 0.8μm~5μm이다.
이어서, 임시 지지판(201)에 대한 에지(203)를 제작하는 단계 5(b), 도 5(b)에 도시된 바와 같은, 를 포함한다. 통상적으로, 임시 지지판(201)의 상부 표면(201a), 하부 표면(201b)의 보드 주변은 금속 코팅을 이용하여 보드 주변 크랙의 에지에 밀봉을 형성한다. 에지(203) 제작을 통해 후속 제작 중 이중층 동박의 층이 분리되는 것과 약액이 이중층 동박의 계면 지점에 잔류하는 것을 방지할 수 있다.
그 다음, 임시 지지판(201)의 상하 표면에 절연재료를 적층하여 절연층(204)을 형성한다ㅡ단계 5(c), 도 5(c)에 도시된 바와 같다. 통상적으로, 임시 지지판(201)의 상부 표면(201a), 하부 표면(201b) 상에 각각 절연재료를 적층하여 절연층을 형성한다. 채용한 절연재료는 폴리머 재료일 수 있고, 예를 들어, 폴리이미드, 에폭시 수지, 비스말레이드/트리아진 수지(BT), 폴리페닐렌에테르, 폴리아크릴레이트, 프리프레그(PP), 막형성 유기수지(ABF) 또는 그것들의 조합일 수 있고; 감광형 절연재료일 수도 있다.
이어서, 상기 절연층(204) 상에는 통공(205)이 개설된다ㅡ단계 5(d), 도 5(d)에 도시된 바와 같다.
절연층(204)에 통공(205)을 개설하는 단계 5(d)는 레이저 천공, 기계 천공 또는 포토리소그래피 천공의 방식을 채용하여 절연층(204) 상에 통공(205)을 개설할 수 있다.
그 다음, 상기 통공(205)을 전충하는 단계 5(e), 도 5(e)에 도시된 바와 같다. 통상적으로, 전기도금 또는 화학도금의 방식을 채용하고 금속을 이용하여 통공(205)을 전충하고, 금속 관통주(205)를 형성할 수 있다; 전기도금 시 채용하는 금속은 구리일 수 있고, 구리 관통주(206)를 형성한다.
이어서, 에지(203)를 제거하고, 임시 지지판(201)을 제거하는 단계 5(f), 도 5(f)에 도시된 바와 같다. 구리 관통주(206) 및 절연층(204)을 사용하여 구조(200)가 강성을 갖게 만든 후, 임시 지지판(201)을 제거할 수 있다. 통상적으로, 임시 지지판(201)을 제거하기 전, 먼저 에지(203)를 제거할 필요가 있고, 커터(207)를 채용하여 에지(203)를 절삭할 수 있고, 그 다음 제1 및 제2 동박을 분리함으로써 임시 지지판(201)을 제거할 수 있다.
임시 지지판(201)을 제거한 후, 제2 동박(202b)을 식각 제거함으로써 무특징층 인터포저(200)를 획득할 수 있다. 금속도금이 구리 관통주(206)를 제조하는 과정은 응력을 발생시켜 무특징층 캐리어 보드(200)가 임시 지지판(201)과 상반된 방향으로 와핑(warp)되도록 할 수 있어, 제2 동박(202b)을 제거한 후 가열을 통해 응력을 방출함으로써 보드 면을 평탄화 할 수 있다. 그 다음, 보드 면에 대해 연마(grinding)하여, 솔더 레지스트를 가하고 관통주 단부를 노출하여 패드로 삼는다.
본 발명은 종래기술의 인터포저에서 특징층을 생략함으로써, 전송 IO 채널 및 패드인 코어리스(chipless) 캐리어 보드의 관통주를 이용하여, 인터포저의 패드 간격이 설비의 분석 능력을 진일보하게 축소시키는 문제를 해소하도록 하고, 이로 인해 인터포저 단위면적의 IO 채널 수량을 현저히 증가시키고, 진일보하게 PCB 보드 공간을 절약함으로써, 더 높은 집적밀도를 달성한다.
통상의 기술자는, 본 발명은 상술한 본문에서 구체적으로 도시하고 설명한 내용에 한정되지 않음을 알 수 있다. 또한, 본 발명의 범위는 첨부된 청구항에 의해 정해지는 것으로, 본문에서 서술한 각종 구성요소의 조합과 그 하위 조합, 및 기타 변화 및 개선을 포함하고, 통상의 기술자는 전술한 설명을 읽은 후 그러한 조합, 변화 및 개선을 예측할 수 있다.
청구범위에서, “포함(comprise)” 및 그 변체, 예를 들어 “포함(include)”, “함유” 등은 열거된 컴포넌트가 그 안에 속함을 의미하나, 기타 컴포넌트를 배척하는 것은 아니다.
Claims (17)
- 무특징층 구조의 인터포저(interposer)의 제조 방법에 있어서,
임시 지지판을 준비하는 단계 (a);
상기 임시 지지판에 대해 에지를 제작하는 단계 (b);
임시 지지판의 상하 표면에 절연재료를 적층하여 절연층을 형성하는 단계 (c);
상기 절연층에 통공을 개설하는 단계 (d);
금속을 이용하여 상기 통공을 전충(fill)하는 단계 (e); 및
에지를 제거하고, 임시 지지판을 제거하는 단계 (f)
를 포함하는,
무특징층 구조의 인터포저의 제조 방법. - 제1항에 있어서,
상기 임시 지지판은 상하 표면이 각각 이중층 동박을 커버링하고 있는 절연판을 포함하는,
무특징층 구조의 인터포저의 제조 방법. - 제2항에 있어서,
상기 임시 지지판은 상기 절연판 표면의 제1 동박, 및 상기 제1 동박 표면의 제2 동박을 포함하고, 상기 제2 동박의 두께는 0.8μm~5μm인,
무특징층 구조의 인터포저의 제조 방법. - 제2항에 있어서,
단계 (b)는 상기 임시 지지판의 주변에서 코팅재료를 사용하여 코팅함으로써 이중층 동박의 크랙을 밀봉하는 단계를 포함하는,
무특징층 구조의 인터포저의 제조 방법. - 제4항에 있어서,
단계 (b)의 상기 코팅재료는 구리인,
무특징층 구조의 인터포저의 제조 방법. - 제1항에 있어서,
단계 (c)의 상기 절연재료는 유기 전기 절연재료를 포함하는,
무특징층 구조의 인터포저의 제조 방법. - 제6항에 있어서,
단계 (c)의 상기 절연재료는 폴리이미드, 에폭시 수지, 비스말레이드/트리아진 수지, 폴리페닐렌에테르, 폴리아크릴레이트, 프리프레그(prepreg), 필름형 유기수지 또는 그것들의 조합을 포함하는,
무특징층 구조의 인터포저의 제조 방법. - 제1항에 있어서,
단계 (d)는 상기 절연층 상에 레이저, 기계 또는 포토리소그래피의 방식을 통해 통공을 개설하는 단계를 포함하는,
무특징층 구조의 인터포저의 제조 방법. - 제1항에 있어서,
단계 (e)는 전기도금 또는 화학도금의 방식을 채용하여 상기 통공을 전충하는 단계를 포함하는,
무특징층 구조의 인터포저의 제조 방법. - 제1항에 있어서,
단계 (e)에서 전충 금속은 구리이고, 이를 통해 구리 관통주(貫通柱)를 형성하는,
무특징층 구조의 인터포저의 제조 방법. - 제1항에 있어서,
단계 (f)는 커터를 사용하여 상기 에지를 절삭하는 단계를 포함하는,
무특징층 구조의 인터포저의 제조 방법. - 제1항 내지 제11항 중 어느 한 항의 상기 무특징층 구조의 인터포저의 제조 방법을 채용하여 제조된 무특징층 구조의 인터포저.
- 제12항에 있어서,
절연층, 및 상기 절연층에 내장(embedded)되는 관통주층(layer)을 포함하는,
무특징층 구조의 인터포저. - 제13항에 있어서,
상기 절연층은 폴리이미드, 에폭시 수지, 비스말레이드/트리아진 수지, 폴리페닐렌에테르, 폴리아크릴레이트, 프리프레그(prepreg), 필름형 유기수지 또는 그것들의 조합을 포함하는,
무특징층 구조의 인터포저. - 제13항에 있어서,
상기 관통주층은 적어도 하나의 구리 관통주를 포함하는,
무특징층 구조의 인터포저. - 제13항에 있어서,
상기 관통주층은 서로 다른 사이즈의 관통주를 포함하는,
무특징층 구조의 인터포저. - 제13항에 있어서,
상기 관통주의 단부(端部)는 상기 절연층과 동일 높이이거나, 상기 절연층보다 더 높은,
무특징층 구조의 인터포저.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010536963.9A CN111834232B (zh) | 2020-06-12 | 2020-06-12 | 一种无特征层结构的转接载板及其制造方法 |
CN202010536963.9 | 2020-06-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20210154720A true KR20210154720A (ko) | 2021-12-21 |
KR102576548B1 KR102576548B1 (ko) | 2023-09-08 |
Family
ID=72897741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210060496A KR102576548B1 (ko) | 2020-06-12 | 2021-05-11 | 무특징층 구조의 인터포저 및 그 제조 방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11257713B2 (ko) |
JP (1) | JP7176045B2 (ko) |
KR (1) | KR102576548B1 (ko) |
CN (1) | CN111834232B (ko) |
TW (1) | TWI776448B (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113991004A (zh) * | 2021-10-26 | 2022-01-28 | 东莞市中麒光电技术有限公司 | Led基板制作方法、led基板、led器件制作方法及led器件 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011129563A (ja) * | 2009-12-15 | 2011-06-30 | Hitachi Chem Co Ltd | 多層配線基板及びその製造方法 |
WO2014104328A1 (ja) * | 2012-12-28 | 2014-07-03 | 日立化成株式会社 | 支持基板付き積層体とその製造方法及び多層配線基板の製造方法 |
JP2014146761A (ja) * | 2013-01-30 | 2014-08-14 | Toppan Printing Co Ltd | 積層基板およびその製造方法 |
JP2014150250A (ja) * | 2013-01-09 | 2014-08-21 | Hitachi Chemical Co Ltd | 配線基板の製造方法及び支持材付き積層体 |
JP2017085046A (ja) * | 2015-10-30 | 2017-05-18 | 富士通株式会社 | インターポーザの製造方法、電子装置および電子装置の製造方法 |
KR20170127414A (ko) * | 2015-03-12 | 2017-11-21 | 미쓰이금속광업주식회사 | 캐리어 부착 금속박 및 배선 기판의 제조 방법 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4204150B2 (ja) * | 1998-10-16 | 2009-01-07 | パナソニック株式会社 | 多層回路基板 |
US6814832B2 (en) * | 2001-07-24 | 2004-11-09 | Seiko Epson Corporation | Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance |
JP2005244163A (ja) * | 2004-01-29 | 2005-09-08 | Ngk Spark Plug Co Ltd | 中継基板付き基板及びその製造方法 |
JP2007335698A (ja) * | 2006-06-16 | 2007-12-27 | Fujitsu Ltd | 配線基板の製造方法 |
CN101236944A (zh) * | 2007-02-01 | 2008-08-06 | 日月光半导体制造股份有限公司 | 光电芯片的增层封装构造及方法 |
JP5410660B2 (ja) * | 2007-07-27 | 2014-02-05 | 新光電気工業株式会社 | 配線基板及びその製造方法と電子部品装置及びその製造方法 |
CN101587842A (zh) * | 2008-05-21 | 2009-11-25 | 欣兴电子股份有限公司 | 芯片封装载板及其制造方法 |
US10366970B2 (en) * | 2009-10-12 | 2019-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
TWI418269B (zh) * | 2010-12-14 | 2013-12-01 | Unimicron Technology Corp | 嵌埋穿孔中介層之封裝基板及其製法 |
US8466544B2 (en) * | 2011-02-25 | 2013-06-18 | Stats Chippac, Ltd. | Semiconductor device and method of forming interposer and opposing build-up interconnect structure with connecting conductive TMV for electrical interconnect of Fo-WLCSP |
JP5998459B2 (ja) * | 2011-11-15 | 2016-09-28 | ローム株式会社 | 半導体装置およびその製造方法、電子部品 |
CN103681559B (zh) * | 2012-09-25 | 2016-11-09 | 宏启胜精密电子(秦皇岛)有限公司 | 芯片封装基板和结构及其制作方法 |
TWI566305B (zh) * | 2014-10-29 | 2017-01-11 | 巨擘科技股份有限公司 | 製造三維積體電路的方法 |
TWM521807U (zh) * | 2016-01-29 | 2016-05-11 | Team Expert Man Consulting Service Ltd | 封裝結構及其中介板 |
US10872852B2 (en) * | 2016-10-12 | 2020-12-22 | Micron Technology, Inc. | Wafer level package utilizing molded interposer |
TWI644598B (zh) * | 2017-04-21 | 2018-12-11 | 南亞電路板股份有限公司 | 電路板結構及其形成方法 |
CN107507816A (zh) * | 2017-08-08 | 2017-12-22 | 中国电子科技集团公司第五十八研究所 | 扇出型晶圆级多层布线封装结构 |
-
2020
- 2020-06-12 CN CN202010536963.9A patent/CN111834232B/zh active Active
- 2020-10-19 US US17/073,968 patent/US11257713B2/en active Active
-
2021
- 2021-03-31 TW TW110111918A patent/TWI776448B/zh active
- 2021-05-11 KR KR1020210060496A patent/KR102576548B1/ko active IP Right Grant
- 2021-06-09 JP JP2021096349A patent/JP7176045B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011129563A (ja) * | 2009-12-15 | 2011-06-30 | Hitachi Chem Co Ltd | 多層配線基板及びその製造方法 |
WO2014104328A1 (ja) * | 2012-12-28 | 2014-07-03 | 日立化成株式会社 | 支持基板付き積層体とその製造方法及び多層配線基板の製造方法 |
JP2014150250A (ja) * | 2013-01-09 | 2014-08-21 | Hitachi Chemical Co Ltd | 配線基板の製造方法及び支持材付き積層体 |
JP2014146761A (ja) * | 2013-01-30 | 2014-08-14 | Toppan Printing Co Ltd | 積層基板およびその製造方法 |
KR20170127414A (ko) * | 2015-03-12 | 2017-11-21 | 미쓰이금속광업주식회사 | 캐리어 부착 금속박 및 배선 기판의 제조 방법 |
JP2017085046A (ja) * | 2015-10-30 | 2017-05-18 | 富士通株式会社 | インターポーザの製造方法、電子装置および電子装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20210391213A1 (en) | 2021-12-16 |
JP7176045B2 (ja) | 2022-11-21 |
CN111834232A (zh) | 2020-10-27 |
TW202147467A (zh) | 2021-12-16 |
CN111834232B (zh) | 2021-04-09 |
JP2021197551A (ja) | 2021-12-27 |
TWI776448B (zh) | 2022-09-01 |
KR102576548B1 (ko) | 2023-09-08 |
US11257713B2 (en) | 2022-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102071522B1 (ko) | 극박의 매설식 다이 모듈 및 그 제조 방법 | |
KR101754005B1 (ko) | 다이를 포함하는 어셈블리 및 이를 형성하는 방법 | |
JP2701802B2 (ja) | ベアチップ実装用プリント基板 | |
US8389871B2 (en) | Multilayered wiring board and method of manufacturing the same | |
US20060284640A1 (en) | Structure of circuit board and method for fabricating the same | |
EP1387403A2 (en) | Semiconductor packaging | |
US9426891B2 (en) | Circuit board with embedded passive component and manufacturing method thereof | |
US9288910B2 (en) | Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component | |
JP2005216935A (ja) | 半導体装置およびその製造方法 | |
KR101255954B1 (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
TWI513379B (zh) | 內埋元件的基板結構與其製造方法 | |
KR20160066311A (ko) | 반도체 패키지 및 반도체 패키지의 제조방법 | |
KR101696705B1 (ko) | 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지 | |
KR102134933B1 (ko) | 배선 기판 및 배선 기판의 제조 방법 | |
KR20150102504A (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
CN103797902A (zh) | 多层布线基板 | |
KR20180128766A (ko) | 전자부품 내장 인쇄회로기판 | |
KR20210154720A (ko) | 무특징층 구조의 인터포저 및 그 제조 방법 | |
EP1133904A1 (en) | Deposited thin build-up layer dimensions as a method of relieving stress in high density interconnect printed wiring board substrates | |
US9905503B2 (en) | Package stucture and method of fabricating the same | |
KR20130074786A (ko) | 반도체 장치 | |
US8258009B2 (en) | Circuit substrate and manufacturing method thereof and package structure and manufacturing method thereof | |
KR101243304B1 (ko) | 인터포저 및 그의 제조 방법 | |
JP2865072B2 (ja) | 半導体ベアチップ実装基板 | |
KR102642917B1 (ko) | 회로 기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant |