JP2020102649A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020102649A
JP2020102649A JP2020050343A JP2020050343A JP2020102649A JP 2020102649 A JP2020102649 A JP 2020102649A JP 2020050343 A JP2020050343 A JP 2020050343A JP 2020050343 A JP2020050343 A JP 2020050343A JP 2020102649 A JP2020102649 A JP 2020102649A
Authority
JP
Japan
Prior art keywords
film
insulating film
semiconductor layer
oxide
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2020050343A
Other languages
English (en)
Inventor
良信 浅見
Yoshinobu Asami
良信 浅見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020102649A publication Critical patent/JP2020102649A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1233—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different thicknesses of the active layer in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】データが保持される、高集積化された半導体装置を提供する。【解決手段】第１の半導体層と、第１の半導体層上に第１のゲート絶縁膜と、第１のゲート絶縁膜上に第１のゲート電極と、第１のゲート電極上に第２の半導体層と、第２の半導体層上に導電層と、第２の半導体層及び導電層を覆う第２のゲート絶縁膜と、第２のゲート絶縁膜を介して第２の半導体層の側面の少なくとも一部を覆う第２のゲート電極と、を有し、第２の半導体層の端部と導電層の端部が概略一致する構成とする。【選択図】図２

Description

本発明の一態様は、半導体装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・
オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明
の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装
置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として
挙げることができる。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、
表示装置、電子機器は、半導体装置を有する場合がある。
不揮発性の記憶装置としてフラッシュメモリが普及している（例えば、特許文献１参照）
。
また近年では、新しい不揮発性の記憶装置として、チャネル形成領域に酸化物半導体を有
するトランジスタ（以下、ＯＳトランジスタ）と、チャネル形成領域にシリコンを有する
トランジスタ（以下、Ｓｉトランジスタ）を組み合わせた構成が提案されている（例えば
、特許文献２、３参照）。
特開昭５７−１０５８８９号公報 米国特許出願公開第２０１３／０２２８８３９号明細書 米国特許出願公開第２０１３／０２２１３５６号明細書
しかし、フラッシュメモリでは、フローティングゲートに電荷を注入させるため、または
、その電荷を除去するためには、高い電圧が必要であり、そのための回路も必要である。
さらに、電荷の注入、または除去のためには比較的長い時間を要し、書き込みまたは消去
の高速化が容易ではないという問題もある。
また、ＯＳトランジスタとＳｉトランジスタを組み合わせた回路構成のセルサイズをさら
に小さくし、集積度を向上させるという課題がある。
上述の問題を鑑み、本発明の一態様では、データが保持される半導体装置を提供すること
を目的の一つとする。または、高集積化された半導体装置を提供することを目的の一つと
する。または、実質的に書き込み回数にも制限が無い半導体装置を提供することを目的の
一つとする。または、低消費電力の半導体装置を提供することを目的の一つとする。また
は、信頼性の高い半導体装置を提供することを目的の一つとする。または、データの保持
能力の高い半導体装置を提供することを目的の一つとする。または、データの書き込みま
たは読み出しが高速な半導体装置を提供することを目的の一つとする。または、新規な半
導体装置などを提供することを目的の一つとする。または、その駆動方法を提供すること
を目的の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１の半導体層と、第１の半導体層上に第１のゲート絶縁膜と、第１
のゲート絶縁膜上に第１のゲート電極と、第１のゲート電極上に第２の半導体層と、第２
の半導体層上に導電層と、第２の半導体層及び導電層を覆う第２のゲート絶縁膜と、第２
のゲート絶縁膜を介して第２の半導体層の側面の少なくとも一部を覆う第２のゲート電極
と、を有し、第２の半導体層の端部と導電層の端部が概略一致することを特徴とする半導
体装置である。
また、本発明の他の一態様は、第１の半導体層と、第１の半導体層上に一対の電極と、一
対の電極上には開口部を有する層間膜と、開口部を介して第１の半導体層の上面に接する
第１のゲート絶縁膜と、第１のゲート絶縁膜上に第１のゲート電極と、第１のゲート電極
上に第２の半導体層と、第２の半導体層上に導電層と、第２の半導体層及び導電層を覆う
第２のゲート絶縁膜と、第２のゲート絶縁膜を介して第２の半導体層の側面の少なくとも
一部を覆う第２のゲート電極と、を有し、層間膜の上面、第１のゲート絶縁膜の上面、及
び第１のゲート電極の上面が概略一致し、第２の半導体層の端部と導電層の端部が概略一
致することを特徴とする半導体装置である。
また、本発明の他の一態様は、第１の半導体層と、第１の半導体層上に第１のゲート絶縁
膜と、第１のゲート絶縁膜上に第１のゲート電極と、第１のゲート電極上に第２の半導体
層と、第２の半導体層上に導電層と、第１のゲート電極、第２の半導体層、及び導電層を
覆う第２のゲート絶縁膜と、第２のゲート絶縁膜を介して第２の半導体層の側面の少なく
とも一部を覆う第２のゲート電極と、を有し、第１のゲート電極の端部、第２の半導体層
の端部、及び導電層の端部が概略一致することを特徴とする半導体装置である。
また、本発明の他の一態様は、第１の半導体層と、第１の半導体層上に第１のゲート絶縁
膜と、第１のゲート絶縁膜上に第１のゲート電極と、第１のゲート電極上に第２の半導体
層と、第２の半導体層上に導電層と、第２の半導体層及び導電層を覆う第２のゲート絶縁
膜と、第２のゲート絶縁膜を介して第２の半導体層の側面の少なくとも一部を覆う第２の
ゲート電極と、を有し、第１のゲート電極、第２の半導体層、及び導電層が互いに重畳す
る記憶装置の駆動方法であって、導電層と第１のゲート電極を第２の半導体層を介して導
通させることで、記憶装置にデータを書き込み、導電層と第１のゲート電極を非導通にし
た後、導電層の電位を変化させ、導電層と第１のゲート電極の間にある第２の半導体層を
誘電体とする容量結合によりデータを読み出すことを特徴とする駆動方法である。
上記半導体層は酸化物半導体層であることが好ましい。
上記酸化物半導体層はｃ軸配向性を有する結晶を有することが好ましい。
本発明の一態様を用いることにより、データが保持される半導体装置を提供することがで
きる。または、実質的に書き込み回数にも制限が無い半導体装置を提供することができる
。または、低消費電力の半導体装置を提供することができる。または、信頼性の高い半導
体装置を提供することができる。または、高集積化された半導体装置を提供することがで
きる。または、データの保持能力の高い半導体装置を提供することができる。または、デ
ータの書き込みまたは読み出しが高速な半導体装置を提供することができる。または、新
規な半導体装置などを提供することができる。
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、
他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で
言及していない効果である。本項目で言及していない効果は、当業者であれば明細書また
は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる
。なお、本発明の一態様は、上記列挙した効果、および／または他の効果のうち、少なく
とも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列
挙した効果を有さない場合もある。
半導体装置の回路図。 半導体装置を説明する上面図及び断面図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置のブロック図。 電子部品の作製工程を示すフローチャート図及び斜視模式図。 半導体装置を適用することができる電子機器を説明する図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態
および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明
は、以下の実施の形態の記載内容に限定して解釈されるものではない。
なお本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混
同を避けるために付したものである。従って、構成要素の数を限定するものではない。ま
た、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一
において「第１」に言及された構成要素が、他の実施の形態、または特許請求の範囲にお
いて「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実
施の形態の一において「第１」に言及された構成要素を、他の実施の形態、または特許請
求の範囲において省略することもありうる。
なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、また
は同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略
する場合がある。
（実施の形態１）
本実施の形態では、記憶装置としての機能を有する半導体装置の一例を、図面を用いて説
明する。
図１（Ａ）及び図１（Ｂ）は本発明の一態様である電力が供給されない状況でも記憶内容
の保持が可能で、かつ、実質的に書き込み回数にも制限が無い半導体装置（記憶装置）の
回路図である。
図１（Ａ）及び図１（Ｂ）に示すメモリセル１００は、第１のトランジスタ１１０及び第
２のトランジスタ１２０を有する。第１のトランジスタ１１０のゲート電極は、第２のト
ランジスタ１２０のソース電極またはドレイン電極の一方に接続されている。第１のトラ
ンジスタ１１０のソース電極またはドレイン電極の一方は、第１の配線１０１に接続され
ている。第１のトランジスタ１１０のソース電極またはドレイン電極の他方は、第２の配
線１０２に接続されている。第２のトランジスタ１２０のソース電極またはドレイン電極
の他方は、第３の配線１０３に接続されている。第２のトランジスタ１２０のゲート電極
は、第４の配線１０４に接続されている。
また、第１のトランジスタ１１０としては、ＳｉトランジスタやＯＳトランジスタ等、様
々な電界効果型トランジスタを用いることができる。また、第２のトランジスタ１２０に
は、オフ電流が極めて小さいトランジスタを用いることができる。たとえば、ＯＳトラン
ジスタが好適である。
なお、詳細は後述するが、図１（Ａ）では第２のトランジスタ１２０をオンすることで第
３の配線１０３からＦＧにキャリアをチャージし、図１（Ｂ）では第２のトランジスタ１
２０をオフすることで第２のトランジスタ１２０を容量として用いることを簡易的に示し
ている。
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを
採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることが
ある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて
用いることができるものとする。
図１（Ｃ）は、図１（Ａ）及び図１（Ｂ）に示すメモリセル１００を複数用いて形成され
る半導体装置の回路図の例である。
図１（Ｃ）に示す半導体装置は、複数のメモリセル１００がマトリクス状に配置されたメ
モリセルアレイと、ドライバ１３０と、ドライバ１４０と、ドライバ１５０と、ドライバ
１６０と、ドライバ１３０と電気的に接続された複数の第１の配線１０１と、ドライバ１
４０と電気的に接続された複数の第２の配線１０２と、ドライバ１５０と電気的に接続さ
れた複数の第３の配線１０３と、ドライバ１６０と電気的に接続された複数の第４の配線
１０４と、を有する。
図１（Ｃ）に示すように、各メモリセル１００には、第１の配線１０１、第２の配線１０
２、第３の配線１０３、及び第４の配線１０４が電気的に接続される。これにより、各メ
モリセル１００をドライバ１３０、ドライバ１４０、ドライバ１５０、及びドライバ１６
０を用いて、メモリセルの動作を制御することができる。
メモリセル１００にデータを書き込む際は、ドライバ１６０が任意の第４の配線１０４を
選択し、ドライバ１３０とドライバ１４０がそれぞれ任意の第１の配線１０１と第２の配
線１０２に等電圧を印加し、ドライバ１５０が任意の第３の配線１０３に当該等電圧より
低い電圧を印加する。
メモリセル１００にデータを読み出す際は、ドライバ１４０が第４の配線１０４を非選択
の状態で、ドライバ１３０が第３の配線１０３に読み出しに適した電位を出力する。
ドライバ１３０及びドライバ１４０はデコーダを含んでいてもよい。
なお、図１（Ｃ）に示すメモリセル１００は、ドライバ１３０、ドライバ１４０、ドライ
バ１５０、及びドライバ１６０からそれぞれ一本ずつ配線が電気的に接続されているが、
開示する発明はこれに限定されない。いずれか一、または複数の駆動回路から複数本の配
線がメモリセル１００に電気的に接続されていても良い。また、いずれか一、または複数
のメモリセル１００に、いずれか一の駆動回路の配線が電気的に接続されないような構成
としても良い。
また、図２（Ａ）は図１で説明した半導体装置の上面図、図２（Ｂ）及び図２（Ｃ）は図
１で説明した半導体装置の断面図である。なお、以下の説明において、図１の半導体装置
及び図２の半導体装置における共通する要素は同一の符号を用いている。また、半導体装
置における要素同士の大きさの関係は図２（Ａ）、図２（Ｂ）、及び図２（Ｃ）に示した
ものに限定して解釈されるものではない。
図２（Ａ）は上面図であり、図２（Ａ）に示す一点鎖線Ａ１−Ａ２の断面が図２（Ｂ）に
相当する。なお、図２（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示
している。また、一点鎖線Ａ１−Ａ２方向をチャネル長方向と呼称する場合がある。
図２（Ａ）に示す一点鎖線Ｂ１−Ｂ２の断面が図２（Ｃ）に相当する。また、一点鎖線Ｂ
１−Ｂ２方向をチャネル幅方向と呼称する場合がある。
図２に示す半導体装置は、基板２０１上に絶縁膜２０２、絶縁膜２０２上に第１の酸化物
半導体層２０３、第１の酸化物半導体層２０３上に導電層２０５ａ及び導電層２０５ｂ、
導電層２０５ａ及び導電層２０５ｂ上に第１の層間絶縁膜２０４、第１の層間絶縁膜２０
４の開口部に形成され、第１の酸化物半導体層２０３の上面に接する第１のゲート絶縁膜
２０６、第１のゲート絶縁膜２０６上に第１のゲート電極２０７、第１のゲート電極２０
７上に第２の酸化物半導体層２０８、第２の酸化物半導体層２０８上に導電層２０９、導
電層２０９上に第２のゲート絶縁膜２１０、第２のゲート絶縁膜２１０を介して第２の酸
化物半導体層２０８の側面の少なくとも一部を覆う第２のゲート電極２１１、第２のゲー
ト絶縁膜２１０及び第２のゲート電極２１１上に第２の層間絶縁膜２１２、第２の層間絶
縁膜２１２上に配線２１３ａ及び配線２１３ｂ、配線２１３ａ及び配線２１３ｂ上に第３
の層間絶縁膜２１４、第３の層間絶縁膜２１４上に配線２１５ａ及び配線２１５ｂ、を有
する。
配線２１３ａ及び配線２１３ｂは、第１の層間絶縁膜２０４、第２のゲート絶縁膜２１０
、及び第２の層間絶縁膜２１２の開口部を介して、導電層２０５ａ及び導電層２０５ｂに
それぞれ接する。また、配線２１５ａは第２のゲート絶縁膜２１０、第２の層間絶縁膜２
１２、及び第３の層間絶縁膜２１４の開口部を介して、導電層２０９に接する。また、配
線２１５ｂは第２の層間絶縁膜２１２及び第３の層間絶縁膜２１４の開口部を介して、第
２のゲート電極２１１に接する。
なお、本実施の形態で示す第１のトランジスタ１１０の構造は、第１のゲート電極２０７
として機能する領域が、第１の層間絶縁膜２０４などによって形成される開口部を埋める
ように自己整合（ｓｅｌｆ ａｌｉｇｎ）的に形成されるので、ＳＡ ｓ−ｃｈａｎｎｅ
ｌ ＦＥＴ（Ｓｅｌｆ Ａｌｉｇｎ ｓ−ｃｈａｎｎｅｌ ＦＥＴ）、トレンチゲートｓ
−ｃｈａｎｎｅｌ ＦＥＴ（Ｔｒｅｎｃｈ ｇａｔｅ ｓ−ｃｈａｎｎｅｌ ＦＥＴ）、
または、ＴＧＳＡ ＦＥＴ（Ｔｒｅｎｃｈ Ｇａｔｅ Ｓｅｌｆ Ａｌｉｇｎ）と呼ぶこ
ともできる。
ここで、第１のトランジスタ１１０の第１のゲート電極２０７は第２のトランジスタ１２
０のソース電極またはドレイン電極の一方を兼ねている。さらに、第１の酸化物半導体層
２０３、第１のゲート電極２０７、第２の酸化物半導体層２０８、及び第２のトランジス
タ１２０のソース電極またはドレイン電極の他方として機能する導電層２０９が積層され
るため、高集積化した半導体装置を実現することができる。
また、第２の酸化物半導体層２０８と導電層２０９は同じマスクを用いた一回のエッチン
グ工程により作製するため、図２（Ｂ）に示すように両者の端部が概略一致する構成とな
っている。
また、図２（Ｃ）に示すように、第１の酸化物半導体層２０３のチャネル幅方向を電気的
に取り囲むように第１のゲート電極２０７が形成されているため、第１の酸化物半導体層
２０３に対しては垂直方向からのゲート電界に加えて、側面方向からのゲート電界が印加
される。すなわち、第１の酸化物半導体層２０３の全体的にゲート電界が印加させること
となり、電流は第１の酸化物半導体層２０３全体に流れるようになり、さらにオン電流を
大きくすることができる。
次に、図２に示す半導体装置の構成要素について詳細を説明する。
基板２０１は、単なる支持材料に限らず、他のトランジスタなどのデバイスが形成された
基板であってもよい。この場合、第１のゲート電極２０７、導電層２０５ａ、及び導電層
２０５ｂの少なくとも一つは、上記の他のデバイスと電気的に接続されていてもよい。
絶縁膜２０２は、基板２０１からの不純物の拡散を防止する役割を有するほか、第１の酸
化物半導体層２０３に酸素を供給する役割を担うことができる。したがって、絶縁膜２０
２は酸素を含む絶縁膜であることが好ましく、化学量論組成よりも多い酸素を含む絶縁膜
であることがより好ましい。また、上述のように基板２０１が他のデバイスが形成された
基板である場合、絶縁膜２０２は、層間絶縁膜としての機能も有する。その場合は、表面
が平坦になるようにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉ
ｎｇ）法等で平坦化処理を行うことが好ましい。
第１の酸化物半導体層２０３及び第２の酸化物半導体層２０８は絶縁膜２０２の表面に対
して垂直方向にｃ軸配向する結晶層を有することが好ましい。
第１の酸化物半導体層２０３及び第２の酸化物半導体層２０８の厚さは、１ｎｍ以上２０
０ｎｍ以下、好ましくは３ｎｍ以上６０ｎｍ以下とする。
例えば、第１の酸化物半導体層２０３及び第２の酸化物半導体層２０８にはＩｎ：Ｇａ：
Ｚｎ＝１：１：１、５：５：６、または３：１：２（原子数比）などのＩｎ−Ｇａ−Ｚｎ
酸化物などを用いることができる。また、第１の酸化物半導体層２０３及び第２の酸化物
半導体層２０８は同じ材料で形成してもよく、又は、異なる材料で形成してもよい。なお
、第１の酸化物半導体層２０３及び第２の酸化物半導体層２０８は酸化物半導体層の積層
であってもよい。
なお、酸化物半導体層をチャネルとするトランジスタに安定した電気特性を付与するため
には、酸化物半導体層中の不純物濃度を低減し、酸化物半導体層を真性または実質的に真
性にすることが有効である。ここで、実質的に真性とは、酸化物半導体層のキャリア密度
が、１×１０１７／ｃｍ３未満であること、好ましくは１×１０１５／ｃｍ３未満である
こと、さらに好ましくは１×１０１３／ｃｍ３未満、最も好ましくは１×１０８／ｃｍ３
未満１×１０−９／ｃｍ３以上であることを指す。
また、酸化物半導体層において、水素、窒素、炭素、シリコン、及び主成分以外の金属元
素は不純物となる。例えば、水素及び窒素はドナー準位の形成に寄与し、キャリア密度を
増大させてしまう。また、シリコンは酸化物半導体層中で不純物準位の形成に寄与する。
当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある。し
たがって、第１の酸化物半導体層２０３及び第２の酸化物半導体層２０８の界面において
不純物濃度を低減させることが好ましい。
酸化物半導体層を真性または実質的に真性とするためには、ＳＩＭＳ（Ｓｅｃｏｎｄａｒ
ｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析において、例えば、酸化物半導
体層のある深さにおいて、または、酸化物半導体層のある領域において、シリコン濃度を
１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満
、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする部分を有していることが
好ましい。また、水素濃度は、例えば、酸化物半導体層のある深さにおいて、または、酸
化物半導体層のある領域において、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５
×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以
下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする部分を有していること
が好ましい。また、窒素濃度は、例えば、酸化物半導体層のある深さにおいて、または、
酸化物半導体層のある領域において、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは
５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３
以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする部分を有しているこ
とが好ましい。
また、酸化物半導体層が結晶を含む場合、シリコンや炭素が高濃度で含まれると、酸化物
半導体層の結晶性を低下させることがある。酸化物半導体層の結晶性を低下させないため
には、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域
において、シリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１
８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とす
る部分を有していればよい。また、例えば、酸化物半導体層のある深さにおいて、または
、酸化物半導体層のある領域において、炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満
、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔ
ｏｍｓ／ｃｍ３未満とする部分を有していればよい。
また、上述のように高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジ
スタのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を０．１Ｖ、５
Ｖ、または、１０Ｖ程度とした場合に、トランジスタのチャネル幅で規格化したオフ電流
を数ｙＡ／μｍ乃至数ｚＡ／μｍにまで低減することが可能となる。
導電層２０５ａ及び導電層２０５ｂには、酸素と結合し易い導電材料を用いることが好ま
しい。例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどを用いることができる。上
記材料において、特に酸素と結合しやすいＴｉや、後のプロセス温度が比較的高くできる
ことなどから、融点の高いＷを用いることがより好ましい。なお、酸素と結合しやすい導
電材料には、酸素が拡散しやすい材料も含まれる。
酸素と結合しやすい導電材料と酸化物半導体層を接触させると、酸化物半導体層中の酸素
が、酸素と結合しやすい導電材料側に拡散する現象が起こる。当該現象は、温度が高いほ
ど顕著に起こる。トランジスタの作製工程には加熱工程があることから、上記現象により
、酸化物半導体層のソース電極層またはドレイン電極層と接触した近傍の領域に酸素欠損
が発生し、膜中に僅かに含まれる水素と当該酸素欠損が結合することにより当該領域はｎ
型化する。したがって、ｎ型化した当該領域はトランジスタのソースまたはドレインとし
て作用させることができる。
なお、チャネル長が極短いトランジスタを形成する場合、上記酸素欠損の発生によってｎ
型化した領域がトランジスタのチャネル長方向に延在してしまうことがある。この場合、
トランジスタの電気特性には、しきい値電圧のシフトやゲート電圧でオンオフの制御が困
難な場合（導通状態）が現れる。そのため、チャネル長が極短いトランジスタを形成する
場合は、ソース電極層及びドレイン電極層に酸素と結合しやすい導電材料を用いることが
必ずしも好ましいとはいえない。
このような場合には導電層２０５ａ及び導電層２０５ｂには、上述した材料よりも酸素と
結合しにくい導電材料を用いることもできる。当該導電材料としては、例えば、窒化タン
タル、窒化チタン、金、白金、パラジウムまたはルテニウムを含む材料などを用いること
ができる。なお、当該導電材料と前述した酸素と結合しやすい導電材料を積層してもよい
。
第１のゲート絶縁膜２０６及び第２のゲート絶縁膜２１０には、酸化アルミニウム、酸化
マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸
化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、
酸化ネオジム、酸化ハフニウム及び酸化タンタルを一種以上含む絶縁膜を用いることがで
きる。また、第１のゲート絶縁膜２０６及び第２のゲート絶縁膜２１０は同じ材料で形成
してもよく、又は、異なる材料で形成してもよい。なお、第１のゲート絶縁膜２０６及び
第２のゲート絶縁膜２１０は上記材料の積層であってもよい。
第１のゲート電極２０７及び第２のゲート電極２１１には、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎ
ｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、Ａｇ、Ｔａ及びＷなどの導電膜を用いることができる
。また、第１のゲート電極２０７及び第２のゲート電極２１１は同じ材料で形成してもよ
く、又は、異なる材料で形成してもよい。なお、第１のゲート電極２０７及び第２のゲー
ト電極２１１は、上記材料の積層であってもよいし、窒素を含んだ導電膜を用いてもよい
。
第１の層間絶縁膜２０４、第２の層間絶縁膜２１２、及び第３の層間絶縁膜には、酸化シ
リコン又は酸化アルミニウムなどの酸化物を用いることができる。また、酸化シリコン又
は酸化アルミニウム上に窒化シリコン、窒化アルミニウム、酸化窒化シリコン又は酸化窒
化アルミニウムを積層することで、保護膜としてより機能を高めることができる。また、
第１の層間絶縁膜２０４、第２の層間絶縁膜２１２、及び第３の層間絶縁膜は同じ材料で
形成してもよく、又は、異なる材料で形成してもよい。なお、第１の層間絶縁膜２０４、
第２の層間絶縁膜２１２、及び第３の層間絶縁膜は、上記材料の積層であってもよい。
配線２１３ａ、配線２１３ｂ、配線２１５ａ、及び配線２１５ｂ、は、アルミニウム、チ
タン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル
、またはタングステン等の金属、またはこれを主成分とする合金を単層構造または積層構
造として用いる。また、配線２１３ａ、配線２１３ｂ、配線２１５ａ、及び配線２１５ｂ
は同じ材料で形成してもよく、又は、異なる材料で形成してもよい。
本実施の形態の半導体装置を記憶装置として書き込みを行う際は、第２のゲート電極２１
１に電圧を印加して、第２の酸化物半導体層２０８を介して導電層２０９と第１のゲート
電極２０７を導通させ、導電層２０５ａ及び導電層２０５ｂに等電圧を印加し、導電層２
０９に当該等電圧より低い電圧を印加することで、第１のゲート電極２０７にキャリアを
チャージさせることにより行う。
また、当該記憶装置の読み出しを行う際は、第２のゲート電極２１１の電圧を０Ｖあるい
は、第２のトランジスタ１２０のオフ電流を十分に（例えば、１ｚＡ以下に）低下させる
電圧とし、導電層２０９と第１のゲート電極２０７を非導通状態にする。そして、導電層
２０９に電圧を印加すると第１のゲート電極２０７と導電層２０９は、第２の酸化物半導
体層２０８を介して容量結合しているので、第１のトランジスタ１１０の第１のゲート電
極２０７及びチャネルに電圧を印加させることができる。つまり、導電層２０９はコント
ロールゲートとして機能し、第２の酸化物半導体層２０８は誘電体として機能する。
このとき、フローティングゲートとして機能する第１のゲート電極２０７のチャージ量に
よって、見かけ上の第１のトランジスタ１１０（第１の酸化物半導体層２０３）の閾値が
変化するため、この閾値変化による第１のトランジスタ１１０（第１の酸化物半導体層２
０３）のソースとドレイン間の電圧あるいは電流値の違いを検出することで、第１のゲー
ト電極２０７のチャージ量（すなわち、書き込まれたデータ）を判別できる。
また、前記のように、酸化物半導体膜をチャネル形成領域に用いたトランジスタのオフ電
流は極めて低いため、第２のトランジスタ１２０を介して、フローティングゲートとして
機能する第１のゲート電極２０７にチャージされた電荷のリークも小さく、データを保持
することができる。このようにして、本実施形態の半導体装置を記憶装置とすることがで
きる。
従来のフラッシュメモリ等のコントロールゲートとフローティングゲートは、両者の間の
ゲート絶縁膜などで容量結合するが、当該記憶装置では、第２の酸化物半導体層２０８で
容量結合する。例えば第２の酸化物半導体層２０８にＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌ
ｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）を用いた場合、比誘電率が約１５と主にゲート絶縁膜に
用いられることがある酸化珪素の約４より高いため、第２の酸化物半導体層２０８の膜厚
に依るが容量素子の比誘電率が高いため容量素子面積を縮小することができる。
なお、本実施の形態において、本発明の一態様について述べた。または、他の実施の形態
において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定さ
れない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載され
ているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様と
して、トランジスタのチャネル形成領域、ソースドレイン領域などが、酸化物半導体を有
する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、ま
たは、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャ
ネル形成領域、または、トランジスタのソースドレイン領域などは、様々な半導体を有し
ていてもよい。場合によっては、または、状況に応じて、本発明の一態様における様々な
トランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイ
ン領域などは、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン
、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、または、
有機半導体などの少なくとも一つを有していてもよい。または例えば、場合によっては、
または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチ
ャネル形成領域、または、トランジスタのソースドレイン領域などは、酸化物半導体を有
していなくてもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態２）
本実施の形態では、実施の形態１で説明した半導体装置の作製方法について図３乃至図８
を用いて説明する。
基板２０１には、ガラス基板、セラミック基板、石英基板、サファイア基板などを用いる
ことができる。また、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体
基板、シリコンゲルマニウムからなる化合物半導体の基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏ
ｎ Ｉｎｓｕｌａｔｏｒ）基板などを用いることも可能であり、これらの基板上に半導体
素子が設けられたものを用いてもよい。
基板２０１上に絶縁膜２０２を形成する。絶縁膜２０２は、プラズマＣＶＤ法またはスパ
ッタ法等により、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコ
ン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ラン
タン、酸化ネオジム、酸化ハフニウム及び酸化タンタルなどの酸化物絶縁膜、窒化シリコ
ン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁膜、
または上記材料を混合した膜を用いて形成することができる。また、上記材料の積層であ
ってもよく、少なくとも第１の酸化物半導体層２０３と接する上層は第１の酸化物半導体
層２０３への酸素の供給源となりえる過剰な酸素を含む材料で形成することが好ましい。
また、絶縁膜２０２にイオン注入法、イオンドーピング法、プラズマイマージョンイオン
インプランテーション法などを用いて酸素を添加してもよい。酸素を添加することによっ
て、絶縁膜２０２から第１の酸化物半導体層２０３への酸素の供給をさらに容易にするこ
とができる。
なお、基板２０１の表面が絶縁体であり、後に設ける第１の酸化物半導体層２０３への不
純物拡散の影響が無い場合は、絶縁膜２０２を設けない構成とすることができる。
次に、絶縁膜２０２上に第１の酸化物半導体層２０３となる酸化物半導体膜３０３をスパ
ッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜する。
また、第１の酸化物半導体層として用いることのできる酸化物半導体は、少なくともイン
ジウム（Ｉｎ）もしくは亜鉛（Ｚｎ）を含むことが好ましい。または、ＩｎとＺｎの双方
を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつ
きを減らすため、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アル
ミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーと
しては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐ
ｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（
Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウ
ム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある
。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ酸化物
、Ｓｎ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、Ｚｎ−Ｍｇ酸化物、Ｓｎ−Ｍｇ酸化物、Ｉｎ−
Ｍｇ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｚｎ酸化物、Ｉ
ｎ−Ｓｎ−Ｚｎ酸化物、Ｓｎ−Ｇａ−Ｚｎ酸化物、Ａｌ−Ｇａ−Ｚｎ酸化物、Ｓｎ−Ａｌ
−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｌａ−Ｚｎ酸化物、Ｉｎ−Ｃｅ−Ｚｎ酸
化物、Ｉｎ−Ｐｒ−Ｚｎ酸化物、Ｉｎ−Ｎｄ−Ｚｎ酸化物、Ｉｎ−Ｓｍ−Ｚｎ酸化物、Ｉ
ｎ−Ｅｕ−Ｚｎ酸化物、Ｉｎ−Ｇｄ−Ｚｎ酸化物、Ｉｎ−Ｔｂ−Ｚｎ酸化物、Ｉｎ−Ｄｙ
−Ｚｎ酸化物、Ｉｎ−Ｈｏ−Ｚｎ酸化物、Ｉｎ−Ｅｒ−Ｚｎ酸化物、Ｉｎ−Ｔｍ−Ｚｎ酸
化物、Ｉｎ−Ｙｂ−Ｚｎ酸化物、Ｉｎ−Ｌｕ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ酸化
物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ａｌ
−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ酸化物を用いる
ことができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物とは、ＩｎとＧａとＺｎを主成分として
有する酸化物という意味である。また、ＩｎとＧａとＺｎ以外の金属元素が入っていても
よい。また、本明細書においては、Ｉｎ−Ｇａ−Ｚｎ酸化物で構成した膜をＩＧＺＯ膜と
も呼ぶ。
また、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用
いてもよい。なお、Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄから選ばれた一つの
金属元素または複数の金属元素を示す。また、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且
つ、ｎは整数）で表記される材料を用いてもよい。
なお、酸化物半導体膜の成膜には、スパッタ法を用いることが好ましい。スパッタ法とし
ては、ＲＦスパッタ法、ＤＣスパッタ法、ＡＣスパッタ法等を用いることができる。
第１の酸化物半導体層２０３としてＩｎ−Ｇａ−Ｚｎ酸化物を用いる場合、Ｉｎ、Ｇａ、
Ｚｎの原子数比としては、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝
２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝２：２：３、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、Ｉｎ：Ｇ
ａ：Ｚｎ＝５：５：６、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ：Ｚｎ＝１：３：３
、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６、Ｉｎ：Ｇａ：Ｚｎ＝
１：４：３、Ｉｎ：Ｇａ：Ｚｎ＝１：５：４、Ｉｎ：Ｇａ：Ｚｎ＝１：６：６、Ｉｎ：Ｇ
ａ：Ｚｎ＝２：１：３、Ｉｎ：Ｇａ：Ｚｎ＝１：６：４、Ｉｎ：Ｇａ：Ｚｎ＝１：９：６
、Ｉｎ：Ｇａ：Ｚｎ＝１：１：４、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２のいずれかの材料を用
いることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋
ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ
＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）２＋（ｂ−Ｂ）２＋
（ｃ−Ｃ）２≦ｒ２を満たすことをいう。ｒとしては、例えば、０．０５とすればよい。
他の酸化物でも同様である。
以下では、酸化物半導体膜の構造について説明する。
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で
配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、
「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう
。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非
単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓ
ｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体膜
、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結
晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。したがって、ＣＡＡＣ
−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方
体内に収まる大きさの場合も含まれる。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔ
ｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち結
晶粒界（グレインバウンダリーともいう）を確認することができない。そのため、ＣＡＡ
Ｃ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察
）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子
の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう）または上面の凹凸を
反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥ
Ｍ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列しているこ
とを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られな
い。
断面ＴＥＭ観察及び平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有してい
ることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装
置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜
のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが
現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属される
ことから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概
略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌ
ａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは
、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化
物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）と
して試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に
帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５
６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸及びｂ軸の配向は不規
則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な
方向を向いていることがわかる。したがって、前述の断面ＴＥＭ観察で確認された層状に
配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行
った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面また
は上面の法線ベクトルに平行な方向に配向する。したがって、例えば、ＣＡＡＣ−ＯＳ膜
の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形
成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜
の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面
近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡ
Ｃ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分
的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法
による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れ
る場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性
を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍に
ピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、
シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコ
ンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化
物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる
要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径
（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の
原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純
物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物
半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによって
キャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または
実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜
は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、
当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（
ノーマリーオンともいう）になることが少ない。また、高純度真性または実質的に高純度
真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体
膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる
。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する
時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高
く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定とな
る場合がある。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性
の変動が小さい。
次に、微結晶酸化物半導体膜について説明する。
微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することができ
ない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下
、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ
以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔ
ａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘ
ｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥ
Ｍによる観察像では、結晶粒界を明確に確認できない場合がある。
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる
結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かな
い場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲ
Ｄ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面
を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ
径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう）
を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対
し、結晶部の大きさと近いか結晶部より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以
下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう）を行うと、スポット
が観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、円を描くよう
に（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナ
ノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合があ
る。
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。その
ため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、
ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−Ｏ
Ｓ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡ
ＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタ用ターゲットを用い、
スパッタ法によって成膜することができる。当該スパッタ用ターゲットにイオンが衝突す
ると、スパッタ用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行
な面を有する平板状またはペレット状のスパッタ粒子として剥離することがある。この場
合、当該平板状又はペレット状のスパッタ粒子は帯電しているためプラズマ中で凝集せず
、結晶状態を維持したまま基板に到達し、ＣＡＡＣ−ＯＳ膜を成膜することができる。
酸化物半導体膜３０３の形成後に、第１の加熱処理を行ってもよい。第１の加熱処理は、
２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガス
雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、
第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補う
ために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。第１の加熱処理によって
、酸化物半導体膜３０３の結晶性を高め、さらに絶縁膜２０２から水素や水などの不純物
を除去することができる。
次に、酸化物半導体膜３０３上に導電層２０５ａ及び導電層２０５ｂとなる導電膜３０４
を形成する（図３（Ａ）参照）。導電膜３０４には、導電層２０５ａ及び導電層２０５ｂ
の記載で説明した材料を用いることができる。例えば、スパッタ法などにより１００ｎｍ
のチタン膜を形成する。または、ＣＶＤ法によりタングステン膜を形成してもよい。
次に、酸化物半導体膜３０３及び導電膜３０４をアイランド状にエッチングして、第１の
酸化物半導体層２０３及び導電層３０５を形成する（図３（Ｂ）参照）。
次に、導電層３０５上に第１の層間絶縁膜２０４を形成する（図３（Ｃ）参照）。第１の
層間絶縁膜２０４には、実施の形態１の第１の層間絶縁膜２０４の記載で説明した材料を
用いることができる。
次に、レジストマスク２２０を形成した後、第１の層間絶縁膜２０４に開口部を形成する
ことで、導電層３０５を第１の酸化物半導体層２０３上で分断するようにエッチングし、
導電層２０５ａ及び導電層２０５ｂを形成する（図４（Ａ）参照）。このとき、過度のエ
ッチングによって、第１の酸化物半導体層２０３の一部がエッチングされた形状となって
もよい。
次に、第１の層間絶縁膜２０４上に第１のゲート絶縁膜２０６及び第１のゲート電極２０
７となる、絶縁膜４０６及び導電膜４０７を形成する（図４（Ｂ）参照）。絶縁膜４０６
には、実施の形態１の第１のゲート絶縁膜２０６の記載で説明した材料を用いることがで
きる。絶縁膜４０６は、スパッタ法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法など
を用いて形成することができる。導電膜４０７には、実施の形態１の第１のゲート電極２
０７の記載で説明した材料を用いることができる。
次に、絶縁膜４０６及び導電膜４０７をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａ
ｌ Ｐｏｌｉｓｈｉｎｇ）法等により第１の層間絶縁膜２０４の表面が露呈するまでエッ
チングし、第１のゲート絶縁膜２０６及び第１のゲート電極２０７を形成する（図４（Ｃ
）参照）。
次に、第１のゲート電極２０７上に第２の酸化物半導体層２０８及び導電層２０９を形成
する（図５（Ａ）参照）。なお、図５（Ａ）で示す状態のチャネル幅方向の断面を図７（
Ａ）で示す。第２の酸化物半導体層２０８には、実施の形態１の第２の酸化物半導体層２
０８で記載した説明と同様の材料を用いることができる。導電層２０９には、Ａｌ、Ｃｒ
、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、またはこれらを主成分とする合金材料を用いることがで
きる。また、導電層２０９は、上記材料の積層であってもよい。
次に、導電層２０９上に第２のゲート絶縁膜２１０及び導電膜５０１を順次積層する（図
５（Ｂ）参照）。なお、図５（Ｂ）で示す状態のチャネル幅方向の断面を図７（Ｂ）で示
す。第２のゲート絶縁膜２１０には、実施の形態１の第２のゲート絶縁膜２１０で記載し
た説明と同様の材料を用いることができる。導電膜５０１には、実施の形態１の導電層２
０９で記載した説明と同様の材料を用いることができる。
第２の酸化物半導体層２０８及び導電層２０９は同じマスクを用いた一回のエッチング工
程により作製するため、両者の端部が揃っており、第２のゲート絶縁膜２１０の被覆性が
良く、第２の酸化物半導体層２０８及び導電層２０９の積層が厚膜でも形成不良が少なく
なり、作製工程中の歩留まりが向上する。
次に、レジストマスク２３０を形成後、エッチバックを行って、導電膜５０１を第２のゲ
ート絶縁膜２１０を介して第２の酸化物半導体層２０８の側面を覆う第２のゲート電極２
１１に形成する（図６（Ａ）参照）。なお、図６（Ａ）で示す状態のチャネル幅方向の断
面を図８（Ａ）で示す。
次に、第２のゲート電極２１１上に第２の層間絶縁膜２１２を形成する。その後、第１の
層間絶縁膜２０４、第２のゲート絶縁膜２１０、第２の層間絶縁膜２１２に開口部を形成
し、第２の層間絶縁膜上及び当該開口部に配線２１３ａ及び配線２１３ｂを形成すること
で、導電層２０５ａ及び導電層２０５ｂとそれぞれ接続させる。その後、配線２１３ａ及
び配線２１３ｂ上に第３の層間絶縁膜２１４を形成し、第３の層間絶縁膜２１４上にチャ
ネル長方向の断面の図６（Ｂ）には図示しないが、チャネル幅方向の断面の図２（Ｃ）に
示すように配線２１５ａ及び配線２１５ｂを形成する（図６（Ｂ）参照）。なお、図６（
Ｂ）で示す状態のチャネル幅方向の断面を図８（Ｂ）で示す。第２の層間絶縁膜２１２及
び第３の層間絶縁膜２１４には、実施の形態１の第２の層間絶縁膜２１２及び第３の層間
絶縁膜２１４で記載した説明と同様の材料を用いることができる。配線２１３ａ及び配線
２１３ｂには、実施の形態１の配線２１３ａ及び配線２１３ｂで記載した説明と同様の材
料を用いることができる。配線２１５ａ及び配線２１５ｂには、実施の形態１の配線２１
５ａ及び配線２１５ｂで記載した説明と同様の材料を用いることができる。
以上の工程で、図２に示すトランジスタ１１０、１２０を作製することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態３）
本実施の形態では、実施の形態１とは異なる構造の半導体装置について、図９（Ａ）及び
図９（Ｂ）を用いて説明する。図９（Ａ）はチャネル長方向の断面図であり、図９（Ｂ）
はチャネル幅方向の断面図である。
実施の形態１の半導体装置と異なる点として、第２のゲート電極７２１が第２のゲート絶
縁膜２１０を介して第２の酸化物半導体層２０８の上層の側面、及び導電層２０９の側面
及び上面を覆っている。
第２のゲート電極７２１には、第２のゲート電極２１１で説明した記載と同様の材料を用
いることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態４）
本実施の形態では、実施の形態１とは異なる構造の半導体装置について、図１０（Ａ）及
び図１０（Ｂ）を用いて説明する。図１０（Ａ）はチャネル長方向の断面図であり、図１
０（Ｂ）はチャネル幅方向の断面図である。
実施の形態１の半導体装置と異なる点として、導電層２０５ａ及び導電層２０５ｂと第１
の層間絶縁膜２０４の間に第１の保護膜８０１を形成する。第１の層間絶縁膜２０４と第
２のゲート絶縁膜２１０の間に第２の保護膜８０２を形成する。第２のゲート絶縁膜２１
０及び第２のゲート電極２１１上で第２の層間絶縁膜２１２の下に第３の保護膜８０３を
形成する。上記保護膜には、それぞれ窒化シリコン膜、窒化酸化シリコン膜、酸化アルミ
ニウム膜、窒化アルミニウム膜などを用いることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態５）
本実施の形態では、実施の形態１とは異なる構造の半導体装置について、図１１（Ａ）及
び図１１（Ｂ）を用いて説明する。図１１（Ａ）はチャネル長方向の断面図であり、図１
１（Ｂ）はチャネル幅方向の断面図である。
導電層２０５ａ及び導電層２０５ｂ上に第１のゲート絶縁膜９０１を形成した後、第１の
ゲート電極９０２、第２の酸化物半導体層９０３、及び導電層９０４を順次積層する。こ
のような構造の半導体装置は、第１のゲート電極９０２、第２の酸化物半導体層９０３、
及び導電層９０４を同じマスクを用いた一回のエッチング工程により作製することができ
る。よって、図１１に示すように、第１のゲート電極９０２、第２の酸化物半導体層９０
３、及び導電層９０４の端部が概略一致した構造となる。これにより、工程が簡略化され
生産性を向上することができる。
次に、導電層９０４上に第２のゲート絶縁膜９０５を形成し、第２のゲート電極９０６を
形成する。
第１のゲート絶縁膜９０１、第１のゲート電極９０２、第２の酸化物半導体層９０３、導
電層９０４、第２のゲート絶縁膜９０５、及び第２のゲート電極９０６には、それぞれ第
１のゲート絶縁膜２０６、第１のゲート電極２０７、第１の酸化物半導体層２０３、導電
層２０９、第２のゲート絶縁膜２１０、第２のゲート電極２１１で記載した説明と同様の
材料を用いることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態６）
本実施の形態では、実施の形態１とは異なる構造の半導体装置について、図１２（Ａ）及
び図１２（Ｂ）を用いて説明する。図１２（Ａ）はチャネル長方向の断面図であり、図１
２（Ｂ）はチャネル幅方向の断面図である。
実施の形態１の半導体装置とは異なる点として、絶縁膜２０２上に第１の金属酸化物層１
００１、第１の金属酸化物層１００１上に第２の金属酸化物層１００２、第２の金属酸化
物層１００２上に第３の金属酸化物層１００３、を有する。第３の金属酸化物層１００３
は第１の層間絶縁膜２０４の開口部に形成され、第２の金属酸化物層１００２と第１のゲ
ート絶縁膜２０６の間に設けられる。
第２の金属酸化物層は、第１の金属酸化物層や第３の金属酸化物層より半導体的であり、
第１の金属酸化物層や第３の金属酸化物層は、第２の金属酸化物層より絶縁体的である。
第１の金属酸化物層１００１と、第２の金属酸化物層１００２と、第３の金属酸化物層１
００３は、実施の形態２の第１の酸化物半導体層２０３で記載した説明と同様の材料を用
いることができる。第１の金属酸化物層１００１と第３の金属酸化物層１００３は、第２
の金属酸化物層１００２を構成する金属元素のうち、１種類以上の同じ金属元素を含むこ
とが好ましい。
（実施の形態７）
本実施の形態では、実施の形態１で説明した記憶装置を含むＣＰＵについて説明する。
図１３は、実施の形態１で説明した記憶装置を一部に用いたＣＰＵの一例の構成を示すブ
ロック図である。
図１３に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔ
ｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラク
ションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ
１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１
１９８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、及びＲＯＭインターフェー
ス１１８９（ＲＯＭ Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基板
、ガラス基板などを用いる。ＲＯＭ１１９９及びＲＯＭインターフェース１１８９は、別
チップに設けてもよい。もちろん、図１３に示すＣＰＵは、その構成を簡略化して示した
一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例えば、
図１３に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、
それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算回路
やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４ビッ
トなどとすることができる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクション
デコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタ
ラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ
１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロー
ラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制
御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御する
ための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラ
ム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク
状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアド
レスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９
２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、及びレ
ジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイ
ミングコントローラ１１９５は、基準クロック信号を元に、内部クロック信号を生成する
内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。
図１３に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ
１１９６のメモリセルとして、先の実施の形態に示したトランジスタを用いることができ
る。
図１３に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの
指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１
９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量
素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が
選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる
。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換え
が行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる
。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態８）
本実施の形態では、上述の実施の形態で説明した記憶装置を電子部品に適用する例につい
て、図１４を用いて説明する。
図１４（Ａ）では上述の実施の形態で説明した記憶装置を電子部品に適用する例について
説明する。なお電子部品は、半導体パッケージ、又はＩＣ用パッケージともいう。この電
子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。そ
こで、本実施の形態では、その一例について説明することにする。
上記実施の形態１の図２に示すようなトランジスタ１１０、１２０で構成される記憶装置
は、組み立て工程（後工程）を経て、プリント基板に脱着可能な部品が複数合わさること
で完成する。
後工程については、図１４（Ａ）に示す各工程を経ることで完成させることができる。具
体的には、前工程で得られる素子基板が完成（ステップＳ１）した後、基板の裏面を研削
する（ステップＳ２）。この段階で基板を薄膜化することで、前工程での基板の反り等を
低減し、部品としての小型化を図るためである。
基板の裏面を研削して、基板を複数のチップに分離するダイシング工程を行う。そして、
分離したチップを個々にピックアップしてリードフレーム上に搭載し接合する、ダイボン
ディング工程を行う（ステップＳ３）。このダイボンディング工程におけるチップとリー
ドフレームとの接着は、樹脂による接着や、テープによる接着等、適宜製品に応じて適し
た方法を選択する。なお、ダイボンディング工程は、インターポーザ上に搭載し接合して
もよい。
次いでリードフレームのリードとチップ上の電極とを、金属の細線（ワイヤー）で電気的
に接続する、ワイヤーボンディングを行う（ステップＳ４）。金属の細線には、銀線や金
線を用いることができる。また、ワイヤーボンディングは、ボールボンディングや、ウェ
ッジボンディングを用いることができる。
ワイヤーボンディングされたチップは、エポキシ樹脂等で封止される、モールド工程が施
される（ステップＳ５）。モールド工程を行うことで電子部品の内部が樹脂で充填され、
機械的な外力による内蔵される回路部やワイヤーに対するダメージを低減することができ
、また水分や埃による特性の劣化を低減することができる。
次いでリードフレームのリードをメッキ処理する。そしてリードを切断及び成形加工する
（ステップＳ６）。このめっき処理によりリードの錆を防止し、後にプリント基板に実装
する際のはんだ付けをより確実に行うことができる。
次いでパッケージの表面に印字処理（マーキング）を施す（ステップＳ７）。そして最終
的な検査工程（ステップＳ８）を経て電子部品が完成する（ステップＳ９）。
以上説明した電子部品は、上述の実施の形態で説明した記憶装置を含む構成とすることが
できる。そのため、高速動作、及び小型化が図られた電子部品を実現することができる。
また、完成した電子部品の斜視模式図を図１４（Ｂ）に示す。図１４（Ｂ）では、電子部
品の一例として、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）の斜視模式図を示して
いる。図１４（Ｂ）に示す電子部品７００は、リード７０１及び回路部７０３を示してい
る。図１４（Ｂ）に示す電子部品７００は、例えばプリント基板７０２に実装される。こ
のような電子部品７００が複数組み合わされて、それぞれがプリント基板７０２上で電気
的に接続されることで電子機器の内部に搭載することができる。完成した回路基板７０４
は、電子機器等の内部に設けられる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態９）
本実施の形態では、他の実施の形態で説明した記憶装置、トランジスタ、またはＣＰＵ等
（ＤＳＰ、カスタムＬＳＩ、ＰＬＤ、ＲＦ−ＩＤを含む）を用いることのできる電子機器
の例について説明する。
先の実施の形態で説明したトランジスタ、記憶装置、ＣＰＵ等は、さまざまな電子機器（
遊技機も含む）に適用することができる。電子機器としては、テレビ、モニタ等の表示装
置、照明装置、パーソナルコンピュータ、ワードプロセッサ、画像再生装置、ポータブル
オーディオプレーヤ、ラジオ、テープレコーダ、ステレオ、電話、コードレス電話、携帯
電話、自動車電話、トランシーバ、無線機、ゲーム機、電卓、携帯情報端末、電子手帳、
電子書籍、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェ
ーバ、ＩＣチップ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除
機、エアコンディショナーなどの空調設備、食器洗い機、食器乾燥機、衣類乾燥機、布団
乾燥機、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、放射線測定器
、透析装置、Ｘ線診断装置等の医療機器、などが挙げられる。また、煙感知器、熱感知器
、ガス警報装置、防犯警報装置などの警報装置も挙げられる。さらに、誘導灯、信号機、
ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム等の産
業機器も挙げられる。また、非水系二次電池からの電力を用いた電動機や、燃料を用いた
エンジンにより推進する移動体なども、電子機器の範疇に含まれるものとする。上記移動
体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車
（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に
変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、
ゴルフ用カート、小型または大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工
衛星、宇宙探査機や惑星探査機、宇宙船が挙げられる。これらの電子機器の一部の具体例
を図１５に示す。
図１５（Ａ）に示すテレビジョン装置８０００は、筐体８００１に表示部８００２が組み
込まれており、表示部８００２により映像を表示し、スピーカ部８００３から音声を出力
することが可能である。本発明の一態様のトランジスタ１１０、１２０を有する記憶装置
は、表示部８００２を動作するための駆動回路に用いることが可能である。
また、テレビジョン装置８０００は、情報通信を行うためのＣＰＵ８００４や、メモリを
備えていてもよい。ＣＰＵ８００４やメモリに、本発明の一態様のトランジスタ１１０、
１２０を有するＣＰＵ、記憶装置を用いることができる。
図１５（Ａ）に示す警報装置８１００は、住宅用火災警報器であり、煙または熱の検出部
８１０２と、マイクロコンピュータ８１０１を有している。マイクロコンピュータ８１０
１は、先の実施の形態に示したトランジスタ、記憶装置、またはＣＰＵを含む電子機器の
一例である。
また、図１５（Ａ）に示す室内機８２００及び室外機８２０４を有するエアコンディショ
ナーは、先の実施の形態に示したトランジスタ、記憶装置、またはＣＰＵ等を含む電子機
器の一例である。具体的に、室内機８２００は、筐体８２０１、送風口８２０２、ＣＰＵ
８２０３等を有する。図１５（Ａ）においては、ＣＰＵ８２０３が、室内機８２００に設
けられている場合を例示しているが、ＣＰＵ８２０３は室外機８２０４に設けられていて
もよい。または、室内機８２００と室外機８２０４の両方に、ＣＰＵ８２０３が設けられ
ていてもよい。先の実施の形態に示したトランジスタ１１０、１２０をエアコンディショ
ナーのＣＰＵに用いることによって省電力化を図ることができる。
また、図１５（Ａ）に示す電気冷凍冷蔵庫８３００は、先の実施の形態に示したトランジ
スタ、記憶装置、またはＣＰＵ等を含む電子機器の一例である。具体的に、電気冷凍冷蔵
庫８３００は、筐体８３０１、冷蔵室用扉８３０２、冷凍室用扉８３０３、ＣＰＵ８３０
４等を有する。図１５（Ａ）では、ＣＰＵ８３０４が、筐体８３０１の内部に設けられて
いる。先の実施の形態に示したトランジスタ１１０、１２０を電気冷凍冷蔵庫８３００の
ＣＰＵ８３０４に用いることによって省電力化が図れる。
図１５（Ｂ）、（Ｃ）には、電気機器の一例である電気自動車の例を示す。電気自動車９
７００には、二次電池９７０１が搭載されている。二次電池９７０１の電力は、回路９７
０２により出力が調整されて、駆動装置９７０３に供給される。回路９７０２は、図示し
ないＲＯＭ、ＲＡＭ、ＣＰＵ等を有する処理装置９７０４によって制御される。先の実施
の形態に示したトランジスタ１１０、１２０を電気自動車９７００のＣＰＵに用いること
によって省電力化が図れる。
駆動装置９７０３は、直流電動機もしくは交流電動機単体、または電動機と内燃機関と、
を組み合わせて構成される。処理装置９７０４は、電気自動車９７００の運転者の操作情
報（加速、減速、停止など）や走行時の情報（上り坂や下り坂等の情報、駆動輪にかかる
負荷情報など）の入力情報に基づき、回路９７０２に制御信号を出力する。回路９７０２
は、処理装置９７０４の制御信号により、二次電池９７０１から供給される電気エネルギ
ーを調整して駆動装置９７０３の出力を制御する。交流電動機を搭載している場合は、図
示していないが、直流を交流に変換するインバータも内蔵される。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
１００ メモリセル
１０１ 配線
１０２ 配線
１０３ 配線
１０４ 配線
１１０ 第１のトランジスタ
１２０ 第２のトランジスタ
１３０ ドライバ
１４０ ドライバ
１５０ ドライバ
１６０ ドライバ
２０１ 基板
２０２ 絶縁膜
２０３ 第１の酸化物半導体層
２０４ 第１の層間絶縁膜
２０５ａ 導電層
２０５ｂ 導電層
２０６ 第１のゲート絶縁膜
２０７ 第１のゲート電極
２０８ 第２の酸化物半導体層
２０９ 導電層
２１０ 第２のゲート絶縁膜
２１１ 第２のゲート電極
２１２ 第２の層間絶縁膜
２１３ａ 配線
２１３ｂ 配線
２１４ 第３の層間絶縁膜
２１５ａ 配線
２１５ｂ 配線
２２０ レジストマスク
２３０ レジストマスク
３０３ 酸化物半導体膜
３０４ 導電膜
３０５ 導電層
４０６ 絶縁膜
４０７ 導電膜
５０１ 導電膜
７００ 電子部品
７０１ リード
７０２ プリント基板
７０３ 回路部
７０４ 回路基板
７２１ 第２のゲート電極
９０１ 第１のゲート絶縁膜
９０２ 第１のゲート電極
９０３ 第２の酸化物半導体層
９０４ 導電層
９０５ 第２のゲート絶縁膜
９０６ 第２のゲート電極
１００１ 第１の金属酸化物層
１００２ 第２の金属酸化物層
１００３ 第３の金属酸化物層
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
８０００ テレビジョン装置
８００１ 筐体
８００２ 表示部
８００３ スピーカ部
８００４ ＣＰＵ
８１００ 警報装置
８１０１ マイクロコンピュータ
８１０２ 検出部
８２００ 室内機
８２０１ 筐体
８２０２ 送風口
８２０３ ＣＰＵ
８２０４ 室外機
８３００ 電気冷凍冷蔵庫
８３０１ 筐体
８３０２ 冷蔵室用扉
８３０３ 冷凍室用扉
８３０４ ＣＰＵ
９７００ 電気自動車
９７０１ 二次電池
９７０２ 回路
９７０３ 駆動装置
９７０４ 処理装置

Claims (3)

  1. 第１の導電層と、
    前記第１の導電層の底面及び側面に接する第１の絶縁膜と、
    前記第１の絶縁層の下面と接する第１の半導体層と、
    前記第１の導電層の上面と接する第２の半導体層と、
    前記第２の半導体層の上面と接する第２の導電層と、
    前記第２の半導体層の側面に接する領域を有する第２の絶縁層と、
    前記第２の絶縁層を介して前記第２の半導体層の側面に対向する第３の導電層と、
    前記第２の絶縁層の下面と、前記第１の絶縁層の側面とに接する領域を有する層間膜と、を有する半導体装置。
  2. 第１のゲート電極と、
    前記第１のゲート電極の底面及び側面に接する第１のゲート絶縁膜と、
    前記第１のゲート絶縁層の下面と接する第１の半導体層と、
    前記第１のゲート電極の上面と接する第２の半導体層と、
    前記第２の半導体層の上面と接する導電層と、
    前記第２の半導体層の側面に接する領域を有する第２のゲート絶縁層と、
    前記第２のゲート絶縁層を介して前記第２の半導体層の側面に対向する第２のゲート電極層と、
    前記第２のゲート絶縁層の下面と、前記第１のゲート絶縁層の側面とに接する領域を有する層間膜と、を有する半導体装置。
  3. 請求項１又は請求項２において、
    前記第１の半導体層及び前記第２の半導体層は酸化物半導体層である半導体装置。
JP2020050343A 2015-03-13 2020-03-20 半導体装置 Withdrawn JP2020102649A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015050624 2015-03-13
JP2015050624 2015-03-13

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016045474A Division JP6681117B2 (ja) 2015-03-13 2016-03-09 半導体装置

Publications (1)

Publication Number Publication Date
JP2020102649A true JP2020102649A (ja) 2020-07-02

Family

ID=56887098

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016045474A Active JP6681117B2 (ja) 2015-03-13 2016-03-09 半導体装置
JP2020050343A Withdrawn JP2020102649A (ja) 2015-03-13 2020-03-20 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016045474A Active JP6681117B2 (ja) 2015-03-13 2016-03-09 半導体装置

Country Status (2)

Country Link
US (1) US9905700B2 (ja)
JP (2) JP6681117B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016001703T5 (de) 2015-04-13 2017-12-28 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren derselben
US9917209B2 (en) 2015-07-03 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including step of forming trench over semiconductor
US9773919B2 (en) 2015-08-26 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6822853B2 (ja) * 2016-01-21 2021-01-27 株式会社半導体エネルギー研究所 記憶装置及び記憶装置の駆動方法
US9954003B2 (en) 2016-02-17 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10096718B2 (en) 2016-06-17 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Transistor, electronic device, manufacturing method of transistor
US9728543B1 (en) * 2016-08-15 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and fabricating method thereof
JP6878228B2 (ja) * 2017-09-20 2021-05-26 株式会社東芝 半導体装置
CN107962597A (zh) * 2017-12-12 2018-04-27 昆山沃德诺利信息技术有限公司 一种防滑装置
CN112786618B (zh) * 2019-11-06 2023-06-13 群创光电股份有限公司 半导体装置
JP2021150525A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体記憶装置及び半導体記憶装置の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077364A (ja) * 1999-06-30 2001-03-23 Toshiba Corp 半導体装置及びその製造方法
JP2003158263A (ja) * 2001-11-26 2003-05-30 Hitachi Ltd 半導体装置の製造方法
JP2011204347A (ja) * 2010-03-04 2011-10-13 Semiconductor Energy Lab Co Ltd 半導体メモリ装置および半導体メモリ装置の駆動方法
JP2012049514A (ja) * 2010-07-30 2012-03-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2012186468A (ja) * 2011-02-17 2012-09-27 Semiconductor Energy Lab Co Ltd 半導体メモリ装置および半導体メモリ装置の作製方法
JP2013211537A (ja) * 2012-02-29 2013-10-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013214729A (ja) * 2012-03-05 2013-10-17 Semiconductor Energy Lab Co Ltd 半導体記憶装置
JP2014187181A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (152)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6034199B2 (ja) 1980-12-20 1985-08-07 株式会社東芝 半導体記憶装置
EP0053878B1 (en) 1980-12-08 1985-08-14 Kabushiki Kaisha Toshiba Semiconductor memory device
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
KR940008180B1 (ko) 1990-12-27 1994-09-07 가부시끼가이샤 한도다이 에네르기 겐꾸쇼 액정 전기 광학 장치 및 그 구동 방법
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3496431B2 (ja) 1997-02-03 2004-02-09 カシオ計算機株式会社 表示装置及びその駆動方法
JP3883641B2 (ja) 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
JP3308880B2 (ja) 1997-11-07 2002-07-29 キヤノン株式会社 液晶表示装置と投写型液晶表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW461096B (en) * 1999-05-13 2001-10-21 Hitachi Ltd Semiconductor memory
JP3086906B1 (ja) * 1999-05-28 2000-09-11 工業技術院長 電界効果トランジスタ及びその製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6961042B2 (en) 1999-12-03 2005-11-01 Mitsubishi Denki Kabushiki Kaisha Liquid crystal display
JP3835967B2 (ja) 2000-03-03 2006-10-18 アルパイン株式会社 Ｌｃｄ表示装置
EP1296174B1 (en) 2000-04-28 2016-03-09 Sharp Kabushiki Kaisha Display unit, drive method for display unit, electronic apparatus mounting display unit thereon
JP2002026312A (ja) 2000-07-06 2002-01-25 National Institute Of Advanced Industrial & Technology 半導体装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP4218249B2 (ja) 2002-03-07 2009-02-04 株式会社日立製作所 表示装置
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP4103425B2 (ja) 2002-03-28 2008-06-18 セイコーエプソン株式会社 電気光学装置、電子機器及び投射型表示装置
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005101141A (ja) * 2003-09-24 2005-04-14 Renesas Technology Corp 半導体集積回路装置およびその製造方法
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007272203A (ja) 2006-03-06 2007-10-18 Nec Corp 表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
FR2905027B1 (fr) 2006-08-21 2013-12-20 Lg Philips Lcd Co Ltd Dispositif d'affichage a cristaux liquides et son procede de pilotage
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5086625B2 (ja) * 2006-12-15 2012-11-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
US8325310B2 (en) 2007-05-18 2012-12-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8102346B2 (en) 2007-09-20 2012-01-24 Sony Corporation Electro-optical device and electronic apparatus including the same
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
TWI469354B (zh) 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102386236B (zh) 2008-10-24 2016-02-10 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
US8450144B2 (en) 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101861980B1 (ko) 2009-11-06 2018-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101800854B1 (ko) 2009-11-20 2017-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR20180133548A (ko) 2009-11-20 2018-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011114919A1 (en) 2010-03-19 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5739257B2 (ja) * 2010-08-05 2015-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8792284B2 (en) 2010-08-06 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor memory device
TWI574259B (zh) 2010-09-29 2017-03-11 半導體能源研究所股份有限公司 半導體記憶體裝置和其驅動方法
US8854865B2 (en) 2010-11-24 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US9048142B2 (en) 2010-12-28 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI525619B (zh) * 2011-01-27 2016-03-11 半導體能源研究所股份有限公司 記憶體電路
JP5898527B2 (ja) 2011-03-04 2016-04-06 株式会社半導体エネルギー研究所 半導体装置
US8854867B2 (en) 2011-04-13 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and driving method of the memory device
US8837203B2 (en) 2011-05-19 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6082189B2 (ja) 2011-05-20 2017-02-15 株式会社半導体エネルギー研究所 記憶装置及び信号処理回路
TWI616873B (zh) 2011-05-20 2018-03-01 半導體能源研究所股份有限公司 儲存裝置及信號處理電路
CN103022012B (zh) 2011-09-21 2017-03-01 株式会社半导体能源研究所 半导体存储装置
US9117916B2 (en) 2011-10-13 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
US9018629B2 (en) 2011-10-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6139187B2 (ja) 2012-03-29 2017-05-31 株式会社半導体エネルギー研究所 半導体装置
US9058867B2 (en) 2012-06-01 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP6335616B2 (ja) 2013-04-30 2018-05-30 株式会社半導体エネルギー研究所 半導体装置
TWI618058B (zh) 2013-05-16 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
TWI633650B (zh) 2013-06-21 2018-08-21 半導體能源研究所股份有限公司 半導體裝置
KR20150019989A (ko) * 2013-08-12 2015-02-25 엘지디스플레이 주식회사 유기 발광 디스플레이 장치용 어레이 기판 및 이의 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077364A (ja) * 1999-06-30 2001-03-23 Toshiba Corp 半導体装置及びその製造方法
JP2003158263A (ja) * 2001-11-26 2003-05-30 Hitachi Ltd 半導体装置の製造方法
JP2011204347A (ja) * 2010-03-04 2011-10-13 Semiconductor Energy Lab Co Ltd 半導体メモリ装置および半導体メモリ装置の駆動方法
JP2012049514A (ja) * 2010-07-30 2012-03-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2012186468A (ja) * 2011-02-17 2012-09-27 Semiconductor Energy Lab Co Ltd 半導体メモリ装置および半導体メモリ装置の作製方法
JP2013211537A (ja) * 2012-02-29 2013-10-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013214729A (ja) * 2012-03-05 2013-10-17 Semiconductor Energy Lab Co Ltd 半導体記憶装置
JP2014187181A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US9905700B2 (en) 2018-02-27
US20160268436A1 (en) 2016-09-15
JP6681117B2 (ja) 2020-04-15
JP2016171321A (ja) 2016-09-23

Similar Documents

Publication Publication Date Title
JP6866455B2 (ja) 半導体装置
JP6681117B2 (ja) 半導体装置
JP6630420B2 (ja) 半導体装置
JP7397137B2 (ja) 半導体装置
JP6983975B2 (ja) 半導体装置
JP6606219B2 (ja) 半導体装置
JP6314034B2 (ja) 半導体装置
JP6342701B2 (ja) 半導体装置およびその作製方法
JP6309818B2 (ja) 半導体装置
JP6400336B2 (ja) 半導体装置
JP6381308B2 (ja) 記憶装置
JP6285153B2 (ja) 半導体装置
JP6822853B2 (ja) 記憶装置及び記憶装置の駆動方法
JP7493573B2 (ja) トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211130

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20220128