JP2019195112A - 酸化物および半導体装置 - Google Patents

酸化物および半導体装置 Download PDF

Info

Publication number
JP2019195112A
JP2019195112A JP2019150303A JP2019150303A JP2019195112A JP 2019195112 A JP2019195112 A JP 2019195112A JP 2019150303 A JP2019150303 A JP 2019150303A JP 2019150303 A JP2019150303 A JP 2019150303A JP 2019195112 A JP2019195112 A JP 2019195112A
Authority
JP
Japan
Prior art keywords
semiconductor
transistor
substrate
conductor
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2019150303A
Other languages
English (en)
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2019195112A publication Critical patent/JP2019195112A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Vapour Deposition (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】トランジスタの半導体などに適用可能な、結晶性の酸化物半導体を提供する。【解決手段】面上の酸化物であって、平板状のＩｎ−Ｇａ−Ｚｎ酸化物を複数有し、複数の平板状のＩｎ−Ｇａ−Ｚｎ酸化物のそれぞれは、結晶構造を有し、複数の平板状のＩｎ−Ｇａ−Ｚｎ酸化物のそれぞれは、第１の層と、第２の層と、第３の層と、を有し、第１の層は、ガリウム原子と、亜鉛原子と、酸素原子と、を有し、第２の層は、インジウム原子と、酸素原子と、を有し、第３の層は、ガリウム原子と、亜鉛原子と、酸素原子と、を有し、複数の平板状のＩｎ−Ｇａ−Ｚｎ酸化物のそれぞれの平面は、面の法線ベクトルに概略垂直な方向を向いている酸化物である。【選択図】図１

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン
、マニュファクチャ、または組成物（コンポジション・オブ・マター）に関する。特に、
本発明は、例えば、半導体、半導体装置、表示装置、発光装置、照明装置、蓄電装置、記
憶装置、プロセッサに関する。または、半導体、半導体装置、表示装置、液晶表示装置、
発光装置、記憶装置の製造方法に関する。または、半導体装置、表示装置、液晶表示装置
、発光装置、記憶装置の駆動方法に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機器
は、半導体装置を有する場合がある。
絶縁表面を有する基板上の半導体を用いて、トランジスタを構成する技術が注目されてい
る。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている。
トランジスタに適用可能な半導体としてシリコンが知られている。
トランジスタの半導体に用いられるシリコンは、用途によって非晶質シリコンと多結晶シ
リコンとが使い分けられている。例えば、大型の表示装置を構成するトランジスタに適用
する場合、大面積基板への成膜技術が確立されている非晶質シリコンを用いると好適であ
る。一方、駆動回路と画素回路とを同一基板上に形成するような高機能の表示装置を構成
するトランジスタに適用する場合、高い電界効果移動度を有するトランジスタを作製可能
な多結晶シリコンを用いると好適である。多結晶シリコンは、非晶質シリコンに対し高温
での熱処理、またはレーザ光処理を行うことで形成する方法が知られる。
近年は、酸化物半導体が注目されている。例えば、非晶質Ｉｎ−Ｇａ−Ｚｎ酸化物を用い
たトランジスタが開示されている（特許文献１参照。）。酸化物半導体は、スパッタリン
グ法などを用いて成膜できるため、大型の表示装置を構成するトランジスタの半導体に用
いることができる。また、酸化物半導体を用いたトランジスタは、高い電界効果移動度を
有するため、駆動回路と画素回路とを同一基板上に形成するような高機能の表示装置を実
現できる。また、非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用
することが可能であるため、設備投資を抑えられるメリットもある。
なお、１９８５年には、結晶Ｉｎ−Ｇａ−Ｚｎ酸化物の合成が報告されている（非特許文
献１参照。）。また、１９９５年には、Ｉｎ−Ｇａ−Ｚｎ酸化物がホモロガス構造をとり
、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは自然数。）という組成式で記述されることが報告され
ている（非特許文献２参照。）。
また、２０１２年には、非晶質Ｉｎ−Ｇａ−Ｚｎ酸化物を用いたトランジスタと比べ、優
れた電気特性および信頼性を有する、結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物を用いたトランジス
タについて報告されている（非特許文献３参照。）。ここでは、ＣＡＡＣ（Ｃ−Ａｘｉｓ
Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）を有するＩｎ−Ｇａ−Ｚｎ酸化物は、結晶粒界が明
確に確認されないことが報告されている。
また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小
さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低
いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献２参照。）
。また、酸化物半導体からなる活性層で井戸型ポテンシャルを構成することにより、高い
電界効果移動度を有するトランジスタが得られることが開示されている（特許文献３参照
。）。
特開２００６−１６５５２８号公報 特開２０１２−２５７１８７号公報 特開２０１２−５９８６０号公報
Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ： Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍｉｓｔｒｙ １９８５ ｖｏｌ．６０ ｐｐ．３８２−３８４ Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ： Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍｉｓｔｒｙ １９９５ ｖｏｌ．１１６ ｐ１７０−ｐ１７８ Ｓ． Ｙａｍａｚａｋｉ， Ｊ． Ｋｏｙａｍａ， Ｙ． Ｙａｍａｍｏｔｏ， ａｎｄ Ｋ． Ｏｋａｍｏｔｏ： Ｓｏｃｉｅｔｙ ｆｏｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ ２０１２ ＤＩＧＥＳＴ ｐ．１８３−ｐ．１８６．
トランジスタの半導体などに適用可能な、結晶性酸化物を作製する方法を提供することを
課題の一とする。特に、結晶粒界などの欠陥の少ない結晶性酸化物を作製する方法を提供
することを課題の一とする。
または、結晶性酸化物を半導体に用いた半導体装置を提供することを課題の一とする。ま
たは、新規な半導体装置を提供することを課題の一とする。または、結晶性酸化物を半導
体に用いた半導体装置を有するモジュールを提供することを課題の一とする。または、結
晶性酸化物を半導体に用いた半導体装置、または結晶性酸化物を半導体に用いた半導体装
置を有するモジュールを有する電子機器を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
（１）
本発明の一態様は、面上の酸化物であって、平板状のＩｎ−Ｇａ−Ｚｎ酸化物を複数有し
、複数の平板状のＩｎ−Ｇａ−Ｚｎ酸化物のそれぞれは、結晶構造を有し、複数の平板状
のＩｎ−Ｇａ−Ｚｎ酸化物のそれぞれは、第１の層と、第２の層と、第３の層と、を有し
、第１の層は、ガリウム原子と、亜鉛原子と、酸素原子と、を有し、第２の層は、インジ
ウム原子と、酸素原子と、を有し、第３の層は、ガリウム原子と、亜鉛原子と、酸素原子
と、を有し、複数の平板状のＩｎ−Ｇａ−Ｚｎ酸化物のそれぞれの平面は、面の法線ベク
トルに概略垂直な方向を向いている酸化物である。
（２）
または、本発明の一態様は、（１）において、複数の平板状のＩｎ−Ｇａ−Ｚｎ酸化物を
有し、複数の平板状のＩｎ−Ｇａ−Ｚｎ酸化物は、第１の平板状のＩｎ−Ｇａ−Ｚｎ酸化
物、第２の平板状のＩｎ−Ｇａ−Ｚｎ酸化物と、第３の平板状のＩｎ−Ｇａ−Ｚｎ酸化物
と、を有し、第１の平板状のＩｎ−Ｇａ−Ｚｎ酸化物は、第２の平板状のＩｎ−Ｇａ−Ｚ
ｎ酸化物と、第３の平板状のＩｎ−Ｇａ−Ｚｎ酸化物との間に設けられ、第１の平板状の
Ｉｎ−Ｇａ−Ｚｎ酸化物の平面は、面の法線ベクトルに概略垂直な方向を向いていない酸
化物である。
（３）
または、本発明の一態様は、（１）または（２）において、複数の平板状のＩｎ−Ｇａ−
Ｚｎ酸化物のそれぞれの組成式がＩｎＧａＺｎＯ４である酸化物である。
（４）
または、本発明の一態様は、（１）乃至（３）のいずれか一に記載の結晶性酸化物を有す
る半導体と、絶縁体と、導電体と、を有し、絶縁体は半導体と接する領域を有し、導電体
は、絶縁体を介して導電体と、半導体と、が互いに重なる領域を有する半導体装置である
。
（５）
または、本発明の一態様は、（４）に記載の半導体装置と、プリント基板と、を有するモ
ジュールである。
（６）
または、本発明の一態様は、（４）に記載の半導体装置、または、（５）に記載のモジュ
ールと、スピーカー、操作キー、または、バッテリーと、を有する電子機器である。
トランジスタの半導体などに適用可能な、結晶性酸化物を作製する方法を提供することが
できる。特に、結晶粒界などの欠陥の少ない結晶性酸化物を作製する方法を提供すること
ができる。
または、結晶性酸化物を半導体に用いた半導体装置を提供することができる。または、新
規な半導体装置を提供することができる。または、結晶性酸化物を半導体に用いた半導体
装置を有するモジュールを提供することができる。または、結晶性酸化物を半導体に用い
た半導体装置、または結晶性酸化物を半導体に用いた半導体装置を有するモジュールを有
する電子機器を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、
図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項な
どの記載から、これら以外の効果を抽出することが可能である。
ＣＡＡＣ−ＯＳのＣｓ補正高分解能断面ＴＥＭ像などを示す図。 ＣＡＡＣ−ＯＳのＣｓ補正高分解能断面ＴＥＭ像などを示す図。 ＣＡＡＣ−ＯＳのＣｓ補正高分解能断面ＴＥＭ像などを示す図。 ＣＡＡＣ−ＯＳのＣｓ補正高分解能断面ＴＥＭ像などを示す図。 ＣＡＡＣ−ＯＳのＣｓ補正高分解能断面ＴＥＭ像などを示す図。 ＣＡＡＣ−ＯＳの高分解能平面ＴＥＭ像、およびその各領域における透過電子回折パターンを示す図。 多結晶ＯＳの高分解能平面ＴＥＭ像、およびその各領域における透過電子回折パターンを示す図。 ＣＡＡＣ−ＯＳのＸ線回折装置による解析結果を示す図。 ｎｃ−ＯＳのＸ線回折装置による解析結果を示す図。 ｎｃ−ＯＳの電子回折パターンを示す図。 ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳのＣｓ補正高分解能断面ＴＥＭ像を示す図。 ＣＡＡＣ−ＯＳのＣｓ補正高分解能断面ＴＥＭ像を示す図。 ＣＡＡＣ−ＯＳのＣｓ補正高分解能断面ＴＥＭ像を示す図。 ｎｃ−ＯＳのＣｓ補正高分解能断面ＴＥＭ像を示す図。 ｎｃ−ＯＳのＣｓ補正高分解能断面ＴＥＭ像を示す図。 ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳのＣｓ補正高分解能断面ＴＥＭ像によって観測されたペレットサイズと、その頻度を示す図。 ＣＡＡＣ−ＯＳのＣｓ補正高分解能平面ＴＥＭ像を示す図。 ＣＡＡＣ−ＯＳのＣｓ補正高分解能平面ＴＥＭ像、およびその逆フーリエ変換像を示す図。 ＣＡＡＣ−ＯＳのＣｓ補正高分解能平面ＴＥＭ像、およびその逆フーリエ変換像を示す図。 ＣＡＡＣ−ＯＳのＣｓ補正高分解能平面ＴＥＭ像、およびその逆フーリエ変換像を示す図。 ＣＡＡＣ−ＯＳのＣｓ補正高分解能平面ＴＥＭ像、およびその逆フーリエ変換像を示す図。 ＣＡＡＣ−ＯＳの成膜モデルを説明する模式図、およびペレットを示す図。 ｎｃ−ＯＳの成膜モデルを説明する模式図、およびペレットを示す図。 ＣＡＡＣ−ＯＳの成膜モデルを説明する模式図、およびペレットを示す図。 ペレットを説明する図。 被形成面においてペレットに加わる力を説明する図。 被形成面におけるペレットの動きを説明する図。 透過電子回折測定装置の一例を示す図、および透過電子回折測定による酸化物半導体の構造解析の一例を示す図。 ＩｎＧａＺｎＯ４の結晶を説明する図。 原子が衝突する前のＩｎＧａＺｎＯ４の構造などを説明する図。 原子が衝突した後のＩｎＧａＺｎＯ４の構造などを説明する図。 原子が衝突した後の原子の軌跡を説明する図。 ＣＡＡＣ−ＯＳおよびターゲットの断面ＨＡＡＤＦ−ＳＴＥＭ像。 成膜装置の一例を示す上面図。 成膜装置の構成の一例を示す図。 ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの水素濃度を示す図。 ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの炭素濃度を示す図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す断面図。 本発明の一態様に係る半導体装置の断面図。 本発明の一態様に係る半導体装置の回路図。 本発明の一態様に係る記憶装置の回路図。 本発明の一態様に係るＲＦタグのブロック図。 本発明の一態様に係るＲＦタグの使用例を示す図。 本発明の一態様に係るＣＰＵを示すブロック図。 本発明の一態様に係る記憶素子の回路図。 本発明の一態様に係る表示装置の上面図および回路図。 本発明の一態様に係る表示モジュールを説明する図。 本発明の一態様に係る電子機器を示す図。 本発明の一態様に係る電子機器を示す図。 基板面内の厚さ分布、およびマグネットユニットの水平磁場の強度とＸＲＤとの関係を示す図。
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説
明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に
理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるもの
ではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異
なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じく
し、特に符号を付さない場合がある。
なお、図において、大きさ、膜（層）の厚さ、または領域は、明瞭化のために誇張されて
いる場合がある。
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）
との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である
。
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層
順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」な
どと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と
、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」とし
ての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密
に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と
言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体
」と言い換えることができる場合がある。
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」とし
ての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密
に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」と
言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体
」と言い換えることができる場合がある。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度
が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導
体にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ）が形成されることや、キャリア移動度
が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導
体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族
元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、
水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素
などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形
成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純
物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５
族元素などがある。
なお、本明細書において、Ａが濃度Ｂの領域を有する、と記載する場合、例えば、Ａのあ
る領域における深さ方向全体の濃度がＢである場合、Ａのある領域における深さ方向の濃
度の平均値がＢである場合、Ａのある領域における深さ方向の濃度の中央値がＢである場
合、Ａのある領域における深さ方向の濃度の最大値がＢである場合、Ａのある領域におけ
る深さ方向の濃度の最小値がＢである場合、Ａのある領域における深さ方向の濃度の収束
値がＢである場合、測定上Ａそのものの確からしい値の得られる領域における濃度がＢで
ある場合などを含む。
また、本明細書において、Ａが大きさＢ、長さＢ、厚さＢ、幅Ｂまたは距離Ｂの領域を有
する、と記載する場合、例えば、Ａのある領域における全体の大きさ、長さ、厚さ、幅、
または距離がＢである場合、Ａのある領域における大きさ、長さ、厚さ、幅、または距離
の平均値がＢである場合、Ａのある領域における大きさ、長さ、厚さ、幅、または距離の
中央値がＢである場合、Ａのある領域における大きさ、長さ、厚さ、幅、または距離の最
大値がＢである場合、Ａのある領域における大きさ、長さ、厚さ、幅、または距離の最小
値がＢである場合、Ａのある領域における大きさ、長さ、厚さ、幅、または距離の収束値
がＢである場合、測定上Ａそのものの確からしい値の得られる領域での大きさ、長さ、厚
さ、幅、または距離がＢである場合などを含む。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトラン
ジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重な
る領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電
極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つの
トランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一
つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細
書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、
最小値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で
電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領
域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのト
ランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一
つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細
書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、
最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネ
ル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示される
チャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、
立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図
において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる
場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に
形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合
が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よ
りも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測
による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積
もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状
が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが互いに
重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上
のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅ
ｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した
場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、
本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合があ
る。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い
込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによ
って、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求め
る場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャ
ネル幅を用いて計算する場合とは異なる値をとる場合がある。
なお、本明細書において、ＡがＢより迫り出した形状を有すると記載する場合、上面図ま
たは断面図において、Ａの少なくとも一端が、Ｂの少なくとも一端よりも外側にある形状
を有することを示す場合がある。したがって、ＡがＢより迫り出した形状を有すると記載
されている場合、例えば上面図において、Ａの一端が、Ｂの一端よりも外側にある形状を
有すると読み替えることができる。
＜ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳ＞
以下では、本実施の形態に係る結晶性を有する酸化物半導体であるＣＡＡＣ−ＯＳ（Ｃ−
Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕ
ｃｔｏｒ）について図を用いて説明する。ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向は不
規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行
な方向を向いている酸化物半導体である。
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で
配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、
「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう
。したがって、８５°以上９５°以下の場合も含まれる。
ＣＡＡＣ−ＯＳであるＩｎ−Ｇａ−Ｚｎ酸化物の断面を、球面収差補正（Ｓｐｈｅｒｉｃ
ａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた透過電子顕微鏡法（Ｔ
ＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）によって
得られる像（ＴＥＭ像ともいう。）を観察する。なお、ＴＥＭ観察による明視野像および
回折パターンの複合解析像を高分解能ＴＥＭ像と呼ぶ。そして、球面収差補正機能を用い
た高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。なお、Ｃｓ補正高分解能
ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲ
Ｍ２００Ｆなどによって行うことができる。
図１（Ａ）は、ＣＡＡＣ−ＯＳのＣｓ補正高分解能断面ＴＥＭ像である。また、図１（Ｂ
）は、図１（Ａ）の囲み部（１）を拡大したＣｓ補正高分解能断面ＴＥＭ像である。また
、図１（Ｂ）において、原子配列に規則性を見出し、補助線を引いたＣｓ補正高分解能断
面ＴＥＭ像が図１（Ｃ）である。
図１（Ｃ）より、ＣＡＡＣ−ＯＳは、層状に重なった原子配列を有することがわかる。即
ち、ＣＡＡＣ−ＯＳは、平板状のＩｎ−Ｇａ−Ｚｎ酸化物が積み重なった構造を有するこ
とがわかる。本明細書中では、このような平板状のＩｎ−Ｇａ−Ｚｎ酸化物をペレットと
呼ぶ。図１（Ｃ）に示すペレットは、１ｎｍから３ｎｍ（代表的には２ｎｍ程度）の大き
さである。図１（Ｄ）は、凸面を有する基板１２０上に、ペレット１００が積み重なった
様子を示すＣＡＡＣ−ＯＳの模式図である。
図２（Ａ）は、図１（Ａ）の囲み部（１）を拡大したＣｓ補正高分解能断面ＴＥＭ像であ
る。また、図２（Ａ）において、原子配列に規則性を見出し、補助線を引いたＣｓ補正高
分解能断面ＴＥＭ像が図２（Ｂ）である。また、図２（Ｃ）は、凸面を有する基板１２０
上のＣＡＡＣ−ＯＳの断面模式図である。
図２（Ｂ）に示すペレット上に傾いたペレットが重なった特徴的な原子配列は、図２（Ｃ
）に示す領域１６１に相当することがわかる。図２（Ｂ）より、ペレット一つの大きさは
３ｎｍ程度であり、傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる
。
図３（Ａ）は、図１（Ａ）の囲み部（２）の一部を拡大したＣｓ補正高分解能断面ＴＥＭ
像である。また、図３（Ａ）において、原子配列に規則性を見出し、補助線を引いたＣｓ
補正高分解能断面ＴＥＭ像が図３（Ｂ）である。また、図３（Ｃ）は、凸面を有する基板
１２０上のＣＡＡＣ−ＯＳの断面模式図である。
図３（Ｂ）に示すペレット上に間隔を開けてペレットが重なった特徴的な原子配列は、図
３（Ｃ）に示す領域１６２に相当することがわかる。図３（Ｂ）より、ペレット一つの大
きさは２ｎｍ程度であり、間隔の大きさは１．２ｎｍ程度であることがわかる。
図４（Ａ）は、図１（Ａ）の視野外の領域を拡大したＣｓ補正高分解能断面ＴＥＭ像であ
る。また、図４（Ａ）において、原子配列に規則性を見出し、補助線を引いたＣｓ補正高
分解能断面ＴＥＭ像が図４（Ｂ）である。また、図４（Ｃ）は、凸面を有する基板１２０
上のＣＡＡＣ−ＯＳの断面模式図である。
図４（Ｂ）に示すペレット上に傾いたペレットが重なった特徴的な原子配列は、図４（Ｃ
）に示す領域１６１に相当することがわかる。図４（Ｂ）より、ペレット一つの大きさは
３ｎｍ程度であり、傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる
。即ち、図４（Ｂ）に示すペレットの原子配列と、図２（Ｂ）に示すペレットの原子配列
と、は類似していることがわかる。
図５（Ａ）は、図１（Ａ）の囲み部（３）を拡大したＣｓ補正高分解能断面ＴＥＭ像であ
る。また、図５（Ａ）において、原子配列に規則性を見出し、補助線を引いたＣｓ補正高
分解能断面ＴＥＭ像が図５（Ｂ）である。また、図５（Ｃ）は、凸面を有する基板１２０
上のＣＡＡＣ−ＯＳの断面模式図である。
図５（Ｂ）に示すペレットの重なりの間に、原子レベルの大きさの隙間（アトミックボイ
ドともいう。）を有する特徴的な原子配列は、図５（Ｃ）に示す領域１６３に相当するこ
とがわかる。図５（Ｂ）より、ペレットと別のペレットとの間には、図５（Ｃ）に示すア
トミックボイド１６４を有することがわかる。
次に、ＣＡＡＣ−ＯＳにおいて、各結晶領域が、面内方向でどのような繋がりを持ってい
るかを確認するため、図６（Ａ）に示す高分解能平面ＴＥＭ像において、（１）、（２）
、（３）で示す領域における透過電子回折パターンを取得し、それぞれ図６（Ｂ）、図６
（Ｃ）、図６（Ｄ）に示す。なお、透過電子回折パターンの測定には、プローブ径が１ｎ
ｍの電子線を用いる。なお、プローブ径が５０ｎｍ以下の電子線を用いる電子回折を、ナ
ノビーム電子回折と呼ぶことがある。
透過電子回折パターンより、ＣＡＡＣ−ＯＳは、六回対称の結晶格子を有することがわか
る。したがって、高分解能平面ＴＥＭ像における透過電子回折パターンからも、ＣＡＡＣ
−ＯＳがｃ軸配向性を有することが示唆される。また、局所的に、極めて高い結晶性を有
していることが示される。
図６より、（１）、（２）、（３）で示した領域における透過電子回折パターンに着目す
ると、それぞれの回折パターンにおいてａ軸（白実線で表示）の角度が、少しずつ変化し
ていることがわかる。具体的には、（１）のａ軸の角度を０°とすると、（２）のａ軸は
ｃ軸を中心に７．２°変化している。同様に、（１）のａ軸の角度を０°とすると、（３
）のａ軸はｃ軸を中心に１０．２°変化している。したがって、ＣＡＡＣ−ＯＳは、ｃ軸
配向を維持したまま、異なる結晶領域が繋がった連続的な構造であると考えられる。
なお、レーザ結晶化したＩｎ−Ｇａ−Ｚｎ酸化物を、平面ＴＥＭ観察すると、図７（Ａ）
に示すように、明確な結晶粒界を確認することができる。したがって、レーザ結晶化した
Ｉｎ−Ｇａ−Ｚｎ酸化物は、多結晶酸化物半導体（多結晶ＯＳ）となる。
次に、多結晶ＯＳにおいて、各結晶領域が、面内方向でどのような繋がりを持っているか
を確認するため、図７（Ａ）に示す平面ＴＥＭ像において、（１）、（２）、（３）で示
す領域における透過電子回折パターンを取得し、それぞれ図７（Ｂ）、図７（Ｃ）、図７
（Ｄ）に示す。なお、透過電子回折パターンの測定には、プローブ径が１ｎｍの電子線を
用いる。
図７より、（１）、（２）、（３）で示した領域における透過電子回折パターンに着目す
ると、（２）で示した領域では、（１）および（３）で示した領域と重なった回折パター
ンとなる。したがって、多結晶ＯＳの結晶粒界を電子線回折パターンから確認することが
できる。
また、ＣＡＡＣ−ＯＳに対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ
）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−Ｏ
Ｓのｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピーク
が現れる（図８（Ａ）参照。）。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面
に帰属されることから、ＸＲＤを用いた構造解析からも、ＣＡＡＣ−ＯＳの結晶がｃ軸配
向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる
。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａ
ｎｅ法による解析では、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺ
ｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍
に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキ
ャン）を行っても明瞭なピークが現れない（図８（Ｂ）参照。）。これに対し、ＩｎＧａ
ＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場
合、（１１０）面と等価な結晶面に帰属されるピークが６本観察される（図８（Ｃ）参照
。）。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の
配向が不規則であることが確認できる。
なお、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下のナノ結晶（ｎｃ：ｎａｎ
ｏｃｒｙｓｔａｌ）を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉ
ｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ｎｃ−ＯＳは、微小な領域（
例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原
子配列に周期性を有する。また、ｎｃ−ＯＳは、異なる結晶部間で結晶方位に規則性が見
られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方
法によっては、非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに
対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕ
ｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない（図９参照
。）。
また、ｎｃ−ＯＳに対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子
線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような
回折パターンが観測される。一方、ｎｃ−ＯＳに対し、結晶部の大きさと近いか結晶部よ
り小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測され
る。例えば、図１０（Ａ）に示すように、厚さが５０ｎｍ程度のｎｃ−ＯＳに対して、プ
ローブ径を３０ｎｍ、２０ｎｍ、１０ｎｍまたは１ｎｍとしたナノビーム電子回折を行う
と、円を描くように（リング状に）輝度の高い領域が観測される。また、プローブ径を小
さくしていくと、リング状の領域が複数のスポットから形成されていることがわかる。
さらに詳細な構造解析のために、ｎｃ−ＯＳ膜を厚さ数ｎｍ（５ｎｍ程度）に薄片化し、
プローブ径１ｎｍの電子線を用いて、透過電子回折パターンを取得する。その結果、図１
０（Ｂ）に示す結晶性を示すスポットを有する透過電子回折パターンが得られた。図１０
（Ｂ）より、ｎｃ−ＯＳは、結晶性を示す回折パターンが得られたが、特定方向の結晶面
への配向性は見られないことがわかる。
したがって、ｎｃ−ＯＳに含まれるナノ結晶は、ＣＡＡＣ−ＯＳで示したペレットである
可能性が高い。
そこで、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳにおいて、Ｃｓ補正高分解能断面ＴＥＭ像を、
より詳細に解析することで、結晶の配向性について調査する。
なお、図１１（Ａ）は、ＣＡＡＣ−ＯＳのＣｓ補正高分解能断面ＴＥＭ像である。また、
図１１（Ｂ）は、ｎｃ−ＯＳのＣｓ補正高分解能断面ＴＥＭ像である。なお、左右の図は
同じ場所を観察したもので、右図にはペレットを示す補助線を引いている。
図１２（Ａ）は、ＤＣスパッタリング法で成膜したＣＡＡＣ−ＯＳの断面ＴＥＭ像である
。また、図１２（Ｂ）は、その一部を拡大したＣｓ補正高分解能断面ＴＥＭ像である。図
１２（Ｂ）において、ペレットの数を数え、その大きさおよび向きについて度数分布にす
る（図１６（Ａ）参照。）。
図１３（Ａ）は、ＲＦスパッタリング法で成膜したＣＡＡＣ−ＯＳの断面ＴＥＭ像である
。また、図１３（Ｂ）は、その一部を拡大したＣｓ補正高分解能断面ＴＥＭ像である。図
１３（Ｂ）において、ペレットの数を数え、その大きさおよび向きについて度数分布にす
る（図１６（Ｂ）参照。）。
図１４（Ａ）は、ＤＣスパッタリング法で成膜したｎｃ−ＯＳの断面ＴＥＭ像である。ま
た、図１４（Ｂ）は、その一部を拡大したＣｓ補正高分解能断面ＴＥＭ像である。図１４
（Ｂ）において、ペレットの数を数え、その大きさおよび向きについて度数分布にする（
図１６（Ｃ）参照。）。
図１５（Ａ）は、ＲＦスパッタリング法で成膜したｎｃ−ＯＳの断面ＴＥＭ像である。ま
た、図１５（Ｂ）は、その一部を拡大したＣｓ補正高分解能断面ＴＥＭ像である。図１５
（Ｂ）において、ペレットの数を数え、その大きさおよび向きについて度数分布にする（
図１６（Ｄ）参照。）。
下表は、図１６をまとめた結果である。
したがって、ＣＡＡＣ−ＯＳは、ｎｃ−ＯＳよりもペレットが大きい傾向が見られる。ま
た、ＤＣスパッタリング法で成膜した場合と、ＲＦスパッタリング法で成膜した場合とで
は、ペレットの大きさにほとんど差は見られない。一方、ｎｃ−ＯＳにおいて、ペレット
の向きは、ＲＦスパッタリング法がＤＣスパッタリング法よりも試料面に垂直な方向に配
向していることがわかる。
次に、図１７に示すＣＡＡＣ−ＯＳのＣｓ補正高分解能平面ＴＥＭ像の各領域において、
ペレットの形状を評価する。
結果を図１８、図１９、図２０および図２１に示す。なお、図１８、図１９、図２０およ
び図２１の左図は未修正の拡大図であり、中央図は補助線でペレットを示した拡大図であ
り、右図は左図をフーリエ変換したあと、周期性成分を残すようマスク処理を行い逆フー
リエ変換した拡大図である。
図１８、図１９、図２０および図２１より、ペレットの平面は三角形、四角形（平行四辺
形、台形、ひし形など）、五角形、六角形などの形状を有することがわかる。
したがって、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳを詳細に調べていくと、「ターゲットをア
ルゴンなどでスパッタすることで生じる微小粒または極微小粒が、被形成面である基板上
に非晶質構造または非晶質のような構造としてランダムに堆積する」という成膜モデルで
は説明が困難であることがわかる。
＜成膜モデル＞
以下では、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルについて説明する。
図２２は、スパッタリング法によりＣＡＡＣ−ＯＳが成膜される様子を示した成膜室内の
模式図である。
ターゲット１３０は、バッキングプレート上に接着されている。ターゲット１３０および
バッキングプレート下には、複数のマグネットが配置される。該複数のマグネットによっ
て、ターゲット１３０上には磁場が生じている。マグネットの磁場を利用して成膜速度を
高めるスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
ターゲット１３０は、多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。なお
、劈開面の詳細については後述する。
基板１２０は、ターゲット１３０と向かい合うように配置しており、その距離ｄ（ターゲ
ット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ましくは
０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸素、
アルゴン、または酸素を５０体積％以上の割合で含む混合ガス）で満たされ、０．０１Ｐ
ａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで、
ターゲット１３０に一定以上の電圧を印加することで、放電が始まり、プラズマが確認さ
れる。なお、ターゲット１３０上の磁場によって、高密度プラズマ領域が形成される。高
密度プラズマ領域では、成膜ガスがイオン化することで、イオン１０１が生じる。イオン
１０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである
。
イオン１０１は、電界によってターゲット１３０側に加速され、やがてターゲット１３０
と衝突する。このとき、劈開面から平板状またはペレット状のスパッタ粒子であるペレッ
ト１００ａおよびペレット１００ｂが剥離し、叩き出される。なお、ペレット１００ａお
よびペレット１００ｂは、イオン１０１の衝突の衝撃によって、構造に歪みが生じる場合
がある。
ペレット１００ａは、三角形、例えば正三角形の平面を有する平板状またはペレット状の
スパッタ粒子である。また、ペレット１００ｂは、六角形、例えば正六角形の平面を有す
る平板状またはペレット状のスパッタ粒子である。なお、ペレット１００ａおよびペレッ
ト１００ｂなどの平板状またはペレット状のスパッタ粒子を総称してペレット１００と呼
ぶ。ペレット１００の平面の形状は、三角形、六角形に限定されない、例えば、三角形が
２個以上６個以下合わさった形状となる場合がある。例えば、三角形（正三角形）が２個
合わさった四角形（ひし形）となる場合もある。
ペレット１００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが、ペ
レット１００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みのないペ
レット状である方が、厚みのあるサイコロ状であるよりも好ましい。
ペレット１００は、プラズマを通過する際に電荷を受け取ることで、側面が負または正に
帯電する場合がある。ペレット１００は、側面に酸素原子を有し、当該酸素原子が負に帯
電する可能性がある。例えば、ペレット１００ａが、側面に負に帯電した酸素原子を有す
る例を図２５（Ａ）に示す。このように、側面が同じ極性の電荷を帯びることにより、電
荷同士の反発が起こり、平板状の形状を維持することが可能となる。なお、ＣＡＡＣ−Ｏ
Ｓが、Ｉｎ−Ｇａ−Ｚｎ酸化物である場合、図２５（Ｂ）に示すようにインジウム原子と
結合した酸素原子が負に帯電する可能性がある。または、図２５（Ｃ）に示すようにイン
ジウム原子、ガリウム原子または亜鉛原子と結合した酸素原子が負に帯電する可能性があ
る。
図２２に示すように、例えば、ペレット１００は、プラズマ中を凧のように飛翔し、ひら
ひらと基板１２０上まで舞い上がっていく。ペレット１００は電荷を帯びているため、ほ
かのペレット１００が既に堆積している領域が近づくと、斥力が生じる。ここで、基板１
２０の上面では、基板１２０の上面に平行な向きの磁場が生じている。また、基板１２０
およびターゲット１３０間には、電位差が与えられているため、基板１２０からターゲッ
ト１３０に向けて電流が流れている。したがって、ペレット１００は、基板１２０の上面
において、磁場および電流の作用によって、力（ローレンツ力）を受ける（図２６参照。
）。このことは、フレミングの左手の法則によって理解できる。なお、ペレット１００に
与える力を大きくするためには、基板１２０の上面において、基板１２０の上面に平行な
向きの磁場が１０Ｇ以上、好ましくは２０Ｇ以上、さらに好ましくは３０Ｇ以上、より好
ましくは５０Ｇ以上となる領域を設けるとよい。または、基板１２０の上面において、基
板１２０の上面に平行な向きの磁場が、基板１２０の上面に垂直な向きの磁場の１．５倍
以上、好ましくは２倍以上、さらに好ましくは３倍以上、より好ましくは５倍以上となる
領域を設けるとよい。
また、基板１２０は加熱されており、ペレット１００と基板１２０との間で摩擦などの抵
抗が小さい状態となっている。その結果、図２７（Ａ）に示すように、ペレット１００は
、基板１２０の上面を滑空するように移動する。ペレット１００の移動は、平板面を基板
１２０に向けた状態で起こる。その後、図２７（Ｂ）に示すように、既に堆積しているほ
かのペレット１００の側面まで到達すると、側面同士が結合する。このとき、ペレット１
００の側面にある酸素原子が脱離する。脱離した酸素原子によって、ＣＡＡＣ−ＯＳ中の
酸素欠損が埋まる場合があるため、欠陥準位密度の低いＣＡＡＣ−ＯＳとなる。
また、ペレット１００が基板１２０上で加熱されることにより、原子が再配列し、イオン
１０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット１００は、ほ
ぼ単結晶となる。ペレット１００がほぼ単結晶となることにより、ペレット１００同士が
結合した後に加熱されたとしても、ペレット１００自体の伸縮はほとんど起こり得ない。
したがって、ペレット１００間の隙間が広がることで結晶粒界などの欠陥を形成し、クレ
バス化することがない。また、隙間には、伸縮性のある金属原子などが敷き詰められ、向
きのずれたペレット１００同士を高速道路のように繋いでいると考えられる。
以上のようなモデルにより、ペレット１００が基板１２０上に堆積していくと考えられる
。したがって、エピタキシャル成長とは異なり、被形成面が結晶構造を有さない場合にお
いても、ＣＡＡＣ−ＯＳの成膜が可能であることがわかる。例えば、基板１２０の上面（
被形成面）の構造が非晶質構造であっても、ＣＡＡＣ−ＯＳを成膜することは可能である
。
また、ＣＡＡＣ−ＯＳは、被形成面である基板１２０の上面に凹凸がある場合でも、その
形状に沿ってペレット１００が配列することがわかる。例えば、基板１２０の上面が原子
レベルで平坦な場合、ペレット１００はａｂ面と平行な平面である平板面を下に向けて並
置するため、厚さが均一で平坦、かつ高い結晶性を有する層が形成される。そして、当該
層がｎ段（ｎは自然数。）積み重なることで、ＣＡＡＣ−ＯＳを得ることができる。
一方、基板１２０の上面が凹凸を有する場合でも、ＣＡＡＣ−ＯＳは、ペレット１００が
凸面に沿って並置した層がｎ段（ｎは自然数。）積み重なった構造となる。基板１２０が
凹凸を有するため、ＣＡＡＣ−ＯＳは、ペレット１００間に隙間が生じやすい場合がある
。ただし、ペレット１００間で分子間力が働き、凹凸があってもペレット間の隙間はなる
べく小さくなるように配列する。したがって、凹凸があっても高い結晶性を有するＣＡＡ
Ｃ−ＯＳとすることができる。
したがって、ＣＡＡＣ−ＯＳは、レーザ結晶化が不要であり、大面積のガラス基板などで
あっても均一な成膜が可能である。
このようなモデルによってＣＡＡＣ−ＯＳが成膜されるため、スパッタ粒子が厚みのない
ペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場合
、基板１２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合があ
る。
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶性
を有するＣＡＡＣ−ＯＳを得ることができる。
同様に、ｎｃ−ＯＳは、図２３に示す成膜モデルによって理解することができる。なお、
図２３と図２２との違いは、基板１２０の加熱の有無のみである。
したがって、基板１２０は加熱されておらず、ペレット１００と基板１２０との間で摩擦
などの抵抗が大きい状態となっている。その結果、ペレット１００は、基板１２０の上面
を滑空するように移動することができないため、不規則に降り積もっていくことでｎｃ−
ＯＳを得ることができる。
また、ＣＡＡＣ−ＯＳは、図２４に示すように、ペレット１００のほかに酸化亜鉛粒子１
０２を有する成膜モデルによっても説明することができる。
酸化亜鉛粒子１０２は、ペレット１００よりも質量が小さいため、先に基板１２０に到達
する。基板１２０の上面において、酸化亜鉛粒子１０２は、水平方向に優先的に結晶成長
することで薄い酸化亜鉛層を形成する。該酸化亜鉛層は、ｃ軸配向性を有する。なお、該
酸化亜鉛層の結晶のｃ軸は、基板１２０の法線ベクトルに平行な方向を向く。該酸化亜鉛
層は、ＣＡＡＣ−ＯＳを成長させるためのシード層の役割を果たすため、ＣＡＡＣ−ＯＳ
の結晶性を高める機能を有する。なお、該酸化亜鉛層は、厚さが０．１ｎｍ以上５ｎｍ以
下、ほとんどが１ｎｍ以上３ｎｍ以下となる。該酸化亜鉛層は十分薄いため、結晶粒界を
ほとんど確認することができない。
したがって、結晶性の高いＣＡＡＣ−ＯＳを成膜するためには、化学量論的組成よりも高
い割合で亜鉛を含むターゲットを用いることが好ましい。
＜ＣＡＡＣ−ＯＳの構造解析＞
なお、ＣＡＡＣ−ＯＳは、複数の構造を有する場合がある。
ＣＡＡＣ−ＯＳが複数の構造を有する場合、ナノビーム電子回折を用いることで構造解析
が可能となる場合がある。
図２８（Ａ）に、電子銃室３１０と、電子銃室３１０の下の光学系３１２と、光学系３１
２の下の試料室３１４と、試料室３１４の下の光学系３１６と、光学系３１６の下の観察
室３２０と、観察室３２０に設置されたカメラ３１８と、観察室３２０の下のフィルム室
３２２と、を有する透過電子回折測定装置を示す。カメラ３１８は、観察室３２０内部に
向けて設置される。なお、フィルム室３２２を有さなくても構わない。
また、図２８（Ｂ）に、図２８（Ａ）で示した透過電子回折測定装置内部の構造を示す。
透過電子回折測定装置内部では、電子銃室３１０に設置された電子銃から放出された電子
が、光学系３１２を介して試料室３１４に配置された物質３２８に照射される。物質３２
８を通過した電子は、光学系３１６を介して観察室３２０内部に設置された蛍光板３３２
に入射する。蛍光板３３２では、入射した電子の強度に応じたパターンが現れることで透
過電子回折パターンを測定することができる。
カメラ３１８は、蛍光板３３２を向いて設置されており、蛍光板３３２に現れたパターン
を撮影することが可能である。カメラ３１８のレンズの中央、および蛍光板３３２の中央
を通る直線と、蛍光板３３２の上面と垂直な直線と、の為す角度は、例えば、１５°以上
８０°以下、３０°以上７５°以下、または４５°以上７０°以下とする。該角度が小さ
いほど、カメラ３１８で撮影される透過電子回折パターンは歪みが大きくなる。ただし、
あらかじめ該角度がわかっていれば、得られた透過電子回折パターンの歪みを補正するこ
とも可能である。なお、カメラ３１８をフィルム室３２２に設置しても構わない場合があ
る。例えば、カメラ３１８をフィルム室３２２に、電子３２４の入射方向と対向するよう
に設置してもよい。この場合、蛍光板３３２の裏面から歪みの少ない透過電子回折パター
ンを撮影することができる。
試料室３１４には、試料である物質３２８を固定するためのホルダが設置されている。ホ
ルダは、物質３２８を通過する電子を透過するような構造をしている。ホルダは、例えば
、物質３２８をＸ軸、Ｙ軸、Ｚ軸などに移動させる機能を有していてもよい。ホルダの移
動機能は、例えば、１ｎｍ以上１０ｎｍ以下、５ｎｍ以上５０ｎｍ以下、１０ｎｍ以上１
００ｎｍ以下、５０ｎｍ以上５００ｎｍ以下、１００ｎｍ以上１μｍ以下などの範囲で移
動させる精度を有すればよい。これらの範囲は、物質３２８の構造によって最適な範囲を
設定すればよい。
次に、上述した透過電子回折測定装置を用いて、物質の透過電子回折パターンを測定する
方法について説明する。
例えば、図２８（Ｂ）に示すように物質におけるナノビームである電子３２４の照射位置
を変化させる（スキャンする）ことで、物質の構造が変化していく様子を確認することが
できる。このとき、物質３２８がＣＡＡＣ−ＯＳであれば、図６（Ｂ）、図６（Ｃ）また
は図６（Ｄ）に示したような回折パターンが観測される。または、物質３２８がｎｃ−Ｏ
Ｓであれば、図１０（Ａ）の一番左に示したような回折パターンが観測される。
ところで、物質３２８がＣＡＡＣ−ＯＳであったとしても、部分的にｎｃ−ＯＳなどと同
様の回折パターンが観測される場合がある。したがって、ＣＡＡＣ−ＯＳの良否は、一定
の範囲におけるＣＡＡＣ−ＯＳの回折パターンが観測される領域の割合（ＣＡＡＣ化率と
もいう。）で表すことができる場合がある。例えば、良質なＣＡＡＣ−ＯＳであれば、Ｃ
ＡＡＣ化率は、５０％以上、好ましくは８０％以上、さらに好ましくは９０％以上、より
好ましくは９５％以上となる。なお、ｎｃ−ＯＳの回折パターンなど、ＣＡＡＣ−ＯＳと
異なる回折パターンが観測される領域の割合をｎｃ化率または非ＣＡＡＣ化率と表記する
。
一例として、基板上面の温度を１７０℃、２００℃、２２０℃または２５０℃として成膜
したＣＡＡＣ−ＯＳを有する各試料の上面に対し、スキャンしながら透過電子回折パター
ンを取得する。ここでは、５ｎｍ／秒程度の速度で６０秒間程度スキャンしながら回折パ
ターンを観測し、観測された回折パターンを０．５秒ごとに静止画に変換することで、Ｃ
ＡＡＣ化率を導出する。なお、電子線としては、プローブ径が１ｎｍのナノビーム電子線
を用いる。なお、同様の測定は各試料数を２として行う。
各試料におけるＣＡＡＣ化率を図２８（Ｃ）に示す。基板上面の温度が１７０℃で成膜し
たＣＡＡＣ−ＯＳのＣＡＡＣ化率は７７．４％（ｎｃ化率は２２．６％）である。また、
基板上面の温度が２００℃で成膜したＣＡＡＣ−ＯＳのＣＡＡＣ化率は８６．３％（ｎｃ
化率は１３．７％）である。また、基板上面の温度が２２０℃で成膜したＣＡＡＣ−ＯＳ
のＣＡＡＣ化率は８６．７％（ｎｃ化率は１３．３％）である。また、基板上面の温度が
２５０℃で成膜したＣＡＡＣ−ＯＳのＣＡＡＣ化率は９０．５％（ｎｃ化率は９．５％）
である。即ち、基板上面の温度が高いほど、ＣＡＡＣ化率が高いことがわかる。換言する
と、基板上面の温度が高いほど、ｎｃ化率が低いことがわかる。この点からも、基板の温
度によって作り分けられるＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルが理に適ってい
ることがわかる。
このような測定方法を用いれば、複数の構造を有する酸化物半導体の構造解析が可能とな
る場合がある。
＜劈開面＞
以下では、ＣＡＡＣ−ＯＳの成膜モデルにおいて記載のターゲットの劈開面について説明
する。
まずは、ターゲットの劈開面について図２９を用いて説明する。図２９に、ＩｎＧａＺｎ
Ｏ４の結晶の構造を示す。なお、図２９（Ａ）は、ｃ軸を上向きとし、ｂ軸に平行な方向
からＩｎＧａＺｎＯ４の結晶を観察した場合の構造を示す。また、図２９（Ｂ）は、ｃ軸
に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造を示す。
ＩｎＧａＺｎＯ４の結晶の各結晶面における劈開に必要なエネルギーを、第一原理計算に
より算出する。なお、計算には、擬ポテンシャルと、平面波基底を用いた密度汎関数プロ
グラム（ＣＡＳＴＥＰ）を用いる。なお、擬ポテンシャルには、ウルトラソフト型の擬ポ
テンシャルを用いる。また、汎関数には、ＧＧＡ ＰＢＥを用いる。また、カットオフエ
ネルギーは４００ｅＶとする。
初期状態における構造のエネルギーは、セルサイズを含めた構造最適化を行った後に導出
する。また、各面で劈開後の構造のエネルギーは、セルサイズを固定した状態で、原子配
置の構造最適化を行った後に導出する。
図２９に示したＩｎＧａＺｎＯ４の結晶の構造をもとに、第１の面、第２の面、第３の面
、第４の面のいずれかで劈開した構造を作製し、セルサイズを固定した構造最適化計算を
行う。ここで、第１の面は、Ｇａ−Ｚｎ−Ｏ層とＩｎ−Ｏ層との間の結晶面であり、（０
０１）面（またはａｂ面）に平行な結晶面である（図２９（Ａ）参照。）。第２の面は、
Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間の結晶面であり、（００１）面（またはａｂ
面）に平行な結晶面である（図２９（Ａ）参照。）。第３の面は、（１１０）面に平行な
結晶面である（図２９（Ｂ）参照。）。第４の面は、（１００）面（またはｂｃ面）に平
行な結晶面である（図２９（Ｂ）参照。）。
以上のような条件で、各面で劈開後の構造のエネルギーを算出する。次に、劈開後の構造
のエネルギーと初期状態における構造のエネルギーとの差を、劈開面の面積で除すことで
、各面における劈開しやすさの尺度である劈開エネルギーを算出する。なお、構造のエネ
ルギーは、構造に含まれる原子と電子に対して、電子の運動エネルギーと、原子間、原子
−電子間、および電子間の相互作用と、を考慮したエネルギーである。
計算の結果、第１の面の劈開エネルギーは２．６０Ｊ／ｍ２、第２の面の劈開エネルギー
は０．６８Ｊ／ｍ２、第３の面の劈開エネルギーは２．１８Ｊ／ｍ２、第４の面の劈開エ
ネルギーは２．１２Ｊ／ｍ２であることがわかった（下表参照。）。
この計算により、図２９に示したＩｎＧａＺｎＯ４の結晶の構造において、第２の面にお
ける劈開エネルギーが最も低くなる。即ち、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間
が最も劈開しやすい面（劈開面）であることがわかる。したがって、本明細書において、
劈開面と記載する場合、最も劈開しやすい面である第２の面のことを示す。
Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間である第２の面に劈開面を有するため、図２
９（Ａ）に示すＩｎＧａＺｎＯ４の結晶は、二つの第２の面と等価な面で分離することが
できる。したがって、ターゲットにイオンなどを衝突させる場合、もっとも劈開エネルギ
ーの低い面で劈開したウェハース状のユニット（我々はこれをペレットと呼ぶ。）が最小
単位となって飛び出してくると考えられる。その場合、ＩｎＧａＺｎＯ４のペレットは、
Ｇａ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＧａ−Ｚｎ−Ｏ層の３層となる。
また、第１の面（Ｇａ−Ｚｎ−Ｏ層とＩｎ−Ｏ層との間の結晶面であり、（００１）面（
またはａｂ面）に平行な結晶面）よりも、第３の面（（１１０）面に平行な結晶面）、第
４の面（（１００）面（またはｂｃ面）に平行な結晶面）の劈開エネルギーが低いことか
ら、ペレットの平面形状は三角形状または六角形状が多いことが示唆される。
次に、古典分子動力学計算により、ターゲットとしてホモロガス構造を有するＩｎＧａＺ
ｎＯ４の結晶を仮定し、当該ターゲットをアルゴン（Ａｒ）または酸素（Ｏ）によりスパ
ッタした場合の劈開面について評価する。計算に用いたＩｎＧａＺｎＯ４の結晶（２６８
８原子）の断面構造を図３０（Ａ）に、上面構造を図３０（Ｂ）に示す。なお、図３０（
Ａ）に示す固定層は、位置が変動しないよう原子の配置を固定した層である。また、図３
０（Ａ）に示す温度制御層は、常に一定の温度（３００Ｋ）とした層である。
古典分子動力学計算には、富士通株式会社製Ｍａｔｅｒｉａｌｓ Ｅｘｐｌｏｒｅｒ５．
０を用いる。なお、初期温度を３００Ｋ、セルサイズを一定、時間刻み幅を０．０１フェ
ムト秒、ステップ数を１０００万回とする。計算では、当該条件のもと、原子に３００ｅ
Ｖのエネルギーを与え、ＩｎＧａＺｎＯ４の結晶のａｂ面に垂直な方向からセルに原子を
入射させる。
図３１（Ａ）は、図３０に示したＩｎＧａＺｎＯ４の結晶を有するセルにアルゴンが入射
してから９９．９ピコ秒（ｐｓｅｃ）後の原子配列を示す。また、図３１（Ｂ）は、セル
に酸素が入射してから９９．９ピコ秒後の原子配列を示す。なお、図３１では、図３０（
Ａ）に示した固定層の一部を省略して示す。
図３１（Ａ）より、アルゴンがセルに入射してから９９．９ピコ秒までに、図２９（Ａ）
に示した第２の面に対応する劈開面から亀裂が生じる。したがって、ＩｎＧａＺｎＯ４の
結晶に、アルゴンが衝突した場合、最上面を第２の面（０番目）とすると、第２の面（２
番目）に大きな亀裂が生じることがわかる。
一方、図３１（Ｂ）より、酸素がセルに入射してから９９．９ピコ秒までに、図２９（Ａ
）に示した第２の面に対応する劈開面から亀裂が生じることがわかる。ただし、酸素が衝
突した場合は、ＩｎＧａＺｎＯ４の結晶の第２の面（１番目）において大きな亀裂が生じ
ることがわかる。
したがって、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットの上面か
ら原子（イオン）が衝突すると、ＩｎＧａＺｎＯ４の結晶は第２の面に沿って劈開し、平
板状の粒子（以下ペレット）が剥離することがわかる。また、このとき、ペレットの大き
さは、アルゴンを衝突させた場合よりも、酸素を衝突させた場合の方が小さくなることが
わかる。
なお、上述の計算から、剥離したペレットは損傷領域を含むことが示唆される。ペレット
に含まれる損傷領域は、損傷によって生じた欠陥に酸素を反応させることで修復できる場
合がある。
そこで、衝突させる原子の違いによって、ペレットの大きさが異なることについて調査す
る。
図３２（Ａ）に、図３０に示したＩｎＧａＺｎＯ４の結晶を有するセルにアルゴンが入射
した後、０ピコ秒から０．３ピコ秒までにおける各原子の軌跡を示す。したがって、図３
２（Ａ）は、図３０から図３１（Ａ）の間の期間に対応する。
図３２（Ａ）より、アルゴンが第１層（Ｇａ−Ｚｎ−Ｏ層）のガリウム（Ｇａ）と衝突す
ると、当該ガリウムが第３層（Ｇａ−Ｚｎ−Ｏ層）の亜鉛（Ｚｎ）と衝突した後、当該亜
鉛が第６層（Ｇａ−Ｚｎ−Ｏ層）の近傍まで到達することがわかる。なお、ガリウムと衝
突したアルゴンは、外に弾き飛ばされる。したがって、ＩｎＧａＺｎＯ４の結晶を含むタ
ーゲットにアルゴンを衝突させた場合、図３０（Ａ）における第２の面（２番目）に亀裂
が入ると考えられる。
また、図３２（Ｂ）に、図３０に示したＩｎＧａＺｎＯ４の結晶を有するセルに酸素が入
射した後、０ピコ秒から０．３ピコ秒までにおける各原子の軌跡を示す。したがって、図
３２（Ｂ）は、図３０から図３１（Ａ）の間の期間に対応する。
一方、図３２（Ｂ）より、酸素が第１層（Ｇａ−Ｚｎ−Ｏ層）のガリウム（Ｇａ）と衝突
すると、当該ガリウムが第３層（Ｇａ−Ｚｎ−Ｏ層）の亜鉛（Ｚｎ）と衝突した後、当該
亜鉛が第５層（Ｉｎ−Ｏ層）まで到達しないことがわかる。なお、ガリウムと衝突した酸
素は、外に弾き飛ばされる。したがって、ＩｎＧａＺｎＯ４の結晶を含むターゲットに酸
素を衝突させた場合、図３０（Ａ）における第２の面（１番目）に亀裂が入ると考えられ
る。
本計算からも、ＩｎＧａＺｎＯ４の結晶は、原子（イオン）が衝突した場合、劈開面から
剥離することが示唆される。
また、亀裂の深さの違いを保存則の観点から検討する。エネルギー保存則および運動量保
存則は、式（１）および式（２）のように示すことができる。ここで、Ｅは衝突前のアル
ゴンまたは酸素の持つエネルギー（３００ｅＶ）、ｍＡはアルゴンまたは酸素の質量、ｖ
Ａは衝突前のアルゴンまたは酸素の速度、ｖ’Ａは衝突後のアルゴンまたは酸素の速度、
ｍＧａはガリウムの質量、ｖＧａは衝突前のガリウムの速度、ｖ’Ｇａは衝突後のガリウ
ムの速度である。
アルゴンまたは酸素の衝突が弾性衝突であると仮定すると、ｖＡ、ｖ’Ａ、ｖＧａおよび
ｖ’Ｇａの関係は式（３）のように表すことができる。
式（１）、式（２）および式（３）より、ｖＧａを０とすると、アルゴンまたは酸素が衝
突した後のガリウムの速度ｖ’Ｇａは、式（４）のように表すことができる。
式（４）において、ｍＡにアルゴンの質量または酸素の質量を代入し、それぞれの原子が
衝突した後のガリウムの速度を比較する。アルゴンおよび酸素の衝突前に持つエネルギー
が同じである場合、アルゴンが衝突した場合の方が、酸素が衝突した場合よりも１．２４
倍ガリウムの速度が高いことがわかる。したがって、ガリウムの持つエネルギーもアルゴ
ンが衝突した場合の方が、酸素が衝突した場合よりも速度の二乗分だけ高くなる。
アルゴンを衝突させた場合の方が、酸素を衝突させた場合よりも、衝突後のガリウムの速
度（エネルギー）が高くなることがわかる。したがって、アルゴンを衝突させた場合の方
が、酸素を衝突させた場合よりも深い位置に亀裂が生じたと考えられる。
以上の計算により、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットを
スパッタすると、劈開面から剥離し、ペレットが形成されることがわかる。一方、劈開面
を有さないターゲットの他の構造の領域をスパッタしてもペレットは形成されず、ペレッ
トよりも微細な原子レベルの大きさのスパッタ粒子が形成される。該スパッタ粒子は、ペ
レットと比べて小さいため、スパッタリング装置に接続されている真空ポンプを介して排
気されると考えられる。したがって、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を
含むターゲットをスパッタした場合、様々な大きさ、形状の粒子が基板まで飛翔し、堆積
することで成膜されるモデルは考えにくい。スパッタされたペレットが堆積してＣＡＡＣ
−ＯＳを成膜する図２２などに記載のモデルが道理に適っている。
このようにして成膜されたＣＡＡＣ−ＯＳの密度は、単結晶ＯＳと同程度の密度を有する
。例えば、ＩｎＧａＺｎＯ４のホモロガス構造を有する単結晶ＯＳの密度は６．３６ｇ／
ｃｍ３であるのに対し、同程度の原子数比であるＣＡＡＣ−ＯＳの密度は６．３ｇ／ｃｍ
３程度となる。
図３３に、スパッタリング法で成膜したＣＡＡＣ−ＯＳであるＩｎ−Ｇａ−Ｚｎ酸化物（
図３３（Ａ）参照。）、およびそのターゲット（図３３（Ｂ）参照。）の断面における原
子配列を示す。原子配列の観察には、高角散乱環状暗視野走査透過電子顕微鏡法（ＨＡＡ
ＤＦ−ＳＴＥＭ：Ｈｉｇｈ−Ａｎｇｌｅ Ａｎｎｕｌａｒ Ｄａｒｋ Ｆｉｅｌｄ Ｓｃ
ａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）
を用いる。なお、ＨＡＡＤＦ−ＳＴＥＭでは、各原子の像強度は原子番号の二乗に比例す
る。したがって、原子番号の近いＺｎ（原子番号３０）とＧａ（原子番号３１）とは、ほ
とんど区別できない。ＨＡＡＤＦ−ＳＴＥＭには、日立走査透過電子顕微鏡ＨＤ−２７０
０を用いる。
図３３（Ａ）および図３３（Ｂ）を比較すると、ＣＡＡＣ−ＯＳと、ターゲットは、とも
にホモロガス構造を有しており、それぞれの原子の配置が対応していることがわかる。
＜成膜装置＞
以下では、前述したＣＡＡＣ−ＯＳを成膜することが可能な成膜装置について説明する。
まずは、成膜時に膜中に不純物の混入が少ない成膜装置の構成について図３４および図３
５を用いて説明する。
図３４は、枚葉式マルチチャンバーの成膜装置７００の上面図を模式的に示している。成
膜装置７００は、基板を収容するカセットポート７６１と、基板のアライメントを行うア
ライメントポート７６２と、を備える大気側基板供給室７０１と、大気側基板供給室７０
１から、基板を搬送する大気側基板搬送室７０２と、基板の搬入を行い、かつ室内の圧力
を大気圧から減圧、または減圧から大気圧へ切り替えるロードロック室７０３ａと、基板
の搬出を行い、かつ室内の圧力を減圧から大気圧、または大気圧から減圧へ切り替えるア
ンロードロック室７０３ｂと、真空中の基板の搬送を行う搬送室７０４と、基板の加熱を
行う基板加熱室７０５と、ターゲットが配置され成膜を行う成膜室７０６ａ、７０６ｂ、
７０６ｃと、を有する。
なお、カセットポート７６１は、図３４に示すように複数（図３４においては、３つ）有
していてもよい。
また、大気側基板搬送室７０２は、ロードロック室７０３ａおよびアンロードロック室７
０３ｂと接続され、ロードロック室７０３ａおよびアンロードロック室７０３ｂは、搬送
室７０４と接続され、搬送室７０４は、基板加熱室７０５、成膜室７０６ａ、成膜室７０
６ｂ、成膜室７０６ｃと接続する。
なお、各室の接続部にはゲートバルブ７６４が設けられており、大気側基板供給室７０１
と、大気側基板搬送室７０２を除き、各室を独立して真空状態に保持することができる。
また、大気側基板搬送室７０２および搬送室７０４は、搬送ロボット７６３を有し、ガラ
ス基板を搬送することができる。
また、基板加熱室７０５は、プラズマ処理室を兼ねると好ましい。成膜装置７００は、処
理と処理の間で基板を大気暴露することなく搬送することが可能なため、基板に不純物が
吸着することを抑制できる。また、成膜や熱処理などの順番を自由に構築することができ
る。なお、搬送室、成膜室、ロードロック室、アンロードロック室および基板加熱室は、
上述の数に限定されず、設置スペースやプロセス条件に合わせて、適宜最適な数を設ける
ことができる。
次に、図３４に示す成膜装置７００の一点鎖線Ｘ１−Ｘ２、一点鎖線Ｙ１−Ｙ２、および
一点鎖線Ｙ２−Ｙ３に相当する断面を図３５に示す。
図３５（Ａ）は、基板加熱室７０５と、搬送室７０４の断面を示しており、基板加熱室７
０５は、基板を収容することができる複数の加熱ステージ７６５を有している。なお、図
３５（Ａ）において、加熱ステージ７６５は、７段の構成について示すが、これに限定さ
れず、１段以上７段未満の構成や８段以上の構成としてもよい。加熱ステージ７６５の段
数を増やすことで複数の基板を同時に熱処理できるため、生産性が向上するため好ましい
。また、基板加熱室７０５は、バルブを介して真空ポンプ７７０と接続されている。真空
ポンプ７７０としては、例えば、ドライポンプ、およびメカニカルブースターポンプ等を
用いることができる。
また、基板加熱室７０５に用いることのできる加熱機構としては、例えば、抵抗発熱体な
どを用いて加熱する加熱機構としてもよい。または、加熱されたガスなどの媒体からの熱
伝導または熱輻射によって、加熱する加熱機構としてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔ
ｈｅｒｍａｌ Ａｎｎｅａｌ）などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａ
ｌ）を用いることができる。ＬＲＴＡは、ハロゲンランプ、メタルハライドランプ、キセ
ノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなど
のランプから発する光（電磁波）の輻射により、被処理物を加熱する。ＧＲＴＡは、高温
のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。
また、基板加熱室７０５は、マスフローコントローラ７８０を介して、精製機７８１と接
続される。なお、マスフローコントローラ７８０および精製機７８１は、ガス種の数だけ
設けられるが、理解を容易にするため一つのみを示す。基板加熱室７０５に導入されるガ
スは、露点が−８０℃以下、好ましくは−１００℃以下であるガスを用いることができ、
例えば、酸素ガス、窒素ガス、および希ガス（アルゴンガスなど）を用いる。
搬送室７０４は、搬送ロボット７６３を有している。搬送ロボット７６３は、複数の可動
部と、基板を保持するアームと、を有し、各室へ基板を搬送することができる。また、搬
送室７０４は、バルブを介して真空ポンプ７７０と、クライオポンプ７７１と、接続され
ている。このような構成とすることで、搬送室７０４は、大気圧から低真空または中真空
（０．１から数百Ｐａ程度）まで真空ポンプ７７０を用いて排気され、バルブを切り替え
て中真空から高真空または超高真空（０．１Ｐａから１×１０−７Ｐａ）まではクライオ
ポンプ７７１を用いて排気される。
また、例えば、クライオポンプ７７１は、搬送室７０４に対して２台以上並列に接続して
もよい。このような構成とすることで、１台のクライオポンプがリジェネ中であっても、
残りのクライオポンプを使って排気することが可能となる。なお、上述したリジェネとは
、クライオポンプ内にため込まれた分子（または原子）を放出する処理をいう。クライオ
ポンプは、分子（または原子）をため込みすぎると排気能力が低下してくるため、定期的
にリジェネが行われる。
図３５（Ｂ）は、成膜室７０６ｂと、搬送室７０４と、ロードロック室７０３ａの断面を
示している。
ここで、図３５（Ｂ）を用いて、成膜室（スパッタリング室）の詳細について説明する。
図３５（Ｂ）に示す成膜室７０６ｂは、ターゲット７６６と、防着板７６７と、基板ステ
ージ７６８と、を有する。なお、ここでは基板ステージ７６８には、基板７６９が設置さ
れている。基板ステージ７６８は、図示しないが、基板７６９を保持する基板保持機構や
、基板７６９を裏面から加熱する裏面ヒーター等を備えていてもよい。
なお、基板ステージ７６８は、成膜時に床面に対して概略垂直状態に保持され、基板受け
渡し時には床面に対して概略水平状態に保持される。なお、図３５（Ｂ）中において、破
線で示す箇所が基板受け渡し時の基板ステージ７６８の保持される位置となる。このよう
な構成とすることで成膜時に混入しうるゴミまたはパーティクルが、基板７６９に付着す
る確率を水平状態に保持するよりも抑制することができる。ただし、基板ステージ７６８
を床面に対して垂直（９０°）状態に保持すると、基板７６９が落下する可能性があるた
め、基板ステージ７６８は、８０°以上９０°未満とすることが好ましい。
また、防着板７６７は、ターゲット７６６からスパッタリングされる粒子が不要な領域に
推積することを抑制できる。また、防着板７６７は、累積されたスパッタリング粒子が剥
離しないように、加工することが望ましい。例えば、表面粗さを増加させるブラスト処理
、または防着板７６７の表面に凹凸を設けてもよい。
また、成膜室７０６ｂは、ガス加熱機構７８２を介してマスフローコントローラ７８０と
接続され、ガス加熱機構７８２はマスフローコントローラ７８０を介して精製機７８１と
接続される。ガス加熱機構７８２により、成膜室７０６ｂに導入されるガスを４０℃以上
４００℃以下、好ましくは５０℃以上２００℃以下に加熱することができる。なお、ガス
加熱機構７８２、マスフローコントローラ７８０、および精製機７８１は、ガス種の数だ
け設けられるが、理解を容易にするため一つのみを示す。成膜室７０６ｂに導入されるガ
スは、露点が−８０℃以下、好ましくは−１００℃以下であるガスを用いることができ、
例えば、酸素ガス、窒素ガス、および希ガス（アルゴンガスなど）を用いる。
成膜室７０６ｂに、対向ターゲット式スパッタリング装置を適用してもよい。対向ターゲ
ット式スパッタリング装置は、プラズマがターゲット間に閉じこめられるため、基板への
プラズマダメージを低減することができる。また、ターゲットの傾きによっては、スパッ
タリング粒子の基板への入射角度を浅くすることができるため、段差被覆性を高めること
ができる。
なお、成膜室７０６ｂに、平行平板型スパッタリング装置、イオンビームスパッタリング
装置を適用しても構わない。
なお、ガスの導入口の直前に精製機を設ける場合、精製機から成膜室７０６ｂまでの配管
の長さを１０ｍ以下、好ましくは５ｍ以下、さらに好ましくは１ｍ以下とする。配管の長
さを１０ｍ以下、５ｍ以下または１ｍ以下とすることで、配管からの放出ガスの影響を長
さに応じて低減できる。さらに、ガスの配管には、フッ化鉄、酸化アルミニウム、酸化ク
ロムなどで内部が被覆された金属配管を用いるとよい。前述の配管は、例えばＳＵＳ３１
６Ｌ−ＥＰ配管と比べ、不純物を含むガスの放出量が少なく、ガスへの不純物の入り込み
を低減できる。また、配管の継手には、高性能超小型メタルガスケット継手（ＵＰＧ継手
）を用いるとよい。また、配管を全て金属で構成することで、樹脂等を用いた場合と比べ
、生じる放出ガスおよび外部リークの影響を低減できて好ましい。
また、成膜室７０６ｂは、バルブを介してターボ分子ポンプ７７２および真空ポンプ７７
０と接続される。
また、成膜室７０６ｂは、クライオトラップ７５１が設けられる。
クライオトラップ７５１は、水などの比較的融点の高い分子（または原子）を吸着するこ
とができる機構である。ターボ分子ポンプ７７２は大きいサイズの分子（または原子）を
安定して排気し、かつメンテナンスの頻度が低いため、生産性に優れる一方、水素や水の
排気能力が低い。そこで、水などに対する排気能力を高めるため、クライオトラップ７５
１が成膜室７０６ｂに接続された構成としている。クライオトラップ７５１の冷凍機の温
度は１００Ｋ以下、好ましくは８０Ｋ以下とする。また、クライオトラップ７５１が複数
の冷凍機を有する場合、冷凍機ごとに温度を変えると、効率的に排気することが可能とな
るため好ましい。例えば、１段目の冷凍機の温度を１００Ｋ以下とし、２段目の冷凍機の
温度を２０Ｋ以下とすればよい。
なお、成膜室７０６ｂの排気方法は、これに限定されず、先の搬送室７０４に示す排気方
法（クライオポンプと真空ポンプとの排気方法）と同様の構成としてもよい。もちろん、
搬送室７０４の排気方法を成膜室７０６ｂと同様の構成（ターボ分子ポンプと真空ポンプ
との排気方法）としてもよい。
なお、上述した搬送室７０４、基板加熱室７０５、および成膜室７０６ｂの背圧（全圧）
、ならびに各気体分子（原子）の分圧は、以下の通りとすると好ましい。とくに、形成さ
れる膜中に不純物が混入され得る可能性があるので、成膜室７０６ｂの背圧、ならびに各
気体分子（原子）の分圧には注意する必要がある。
上述した各室の背圧（全圧）は、１×１０−４Ｐａ以下、好ましくは３×１０−５Ｐａ以
下、さらに好ましくは１×１０−５Ｐａ以下である。上述した各室の質量電荷比（ｍ／ｚ
）が１８である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０
−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。また、上述した各室のｍ
／ｚが２８である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１
０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。また、上述した各室の
ｍ／ｚが４４である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×
１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。
なお、真空チャンバー内の全圧および分圧は、質量分析計を用いて測定することができる
。例えば、株式会社アルバック製四重極形質量分析計（Ｑ−ｍａｓｓともいう。）Ｑｕｌ
ｅｅ ＣＧＭ−０５１を用いればよい。
また、上述した搬送室７０４、基板加熱室７０５、および成膜室７０６ｂは、外部リーク
または内部リークが少ない構成とすることが望ましい。
例えば、上述した搬送室７０４、基板加熱室７０５、および成膜室７０６ｂのリークレー
トは、３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下で
ある。また、ｍ／ｚが１８である気体分子（原子）のリークレートが１×１０−７Ｐａ・
ｍ３／ｓ以下、好ましくは３×１０−８Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが２８
である気体分子（原子）のリークレートが１×１０−５Ｐａ・ｍ３／ｓ以下、好ましくは
１×１０−６Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが４４である気体分子（原子）の
リークレートが３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／
ｓ以下である。
なお、リークレートに関しては、前述の質量分析計を用いて測定した全圧および分圧から
導出すればよい。
リークレートは、外部リークおよび内部リークに依存する。外部リークは、微小な穴やシ
ール不良などによって真空系外から気体が流入することである。内部リークは、真空系内
のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレート
を上述の数値以下とするために、外部リークおよび内部リークの両面から対策をとる必要
がある。
例えば、成膜室７０６ｂの開閉部分はメタルガスケットでシールするとよい。メタルガス
ケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属を用
いると好ましい。メタルガスケットはＯリングと比べ密着性が高く、外部リークを低減で
きる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属の不
動態を用いることで、メタルガスケットから放出される不純物を含む放出ガスが抑制され
、内部リークを低減することができる。
また、成膜装置７００を構成する部材として、不純物を含む放出ガスの少ないアルミニウ
ム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の
部材を鉄、クロムおよびニッケルなどを含む合金に被覆して用いてもよい。鉄、クロムお
よびニッケルなどを含む合金は、剛性があり、熱に強く、また加工に適している。ここで
、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガ
スを低減できる。
または、前述の成膜装置７００の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどで
被覆してもよい。
成膜装置７００の部材は、極力金属のみで構成することが好ましく、例えば石英などで構
成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸化
アルミニウム、酸化クロムなどで薄く被覆するとよい。
成膜室に存在する吸着物は、内壁などに吸着しているために成膜室の圧力に影響しないが
、成膜室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相
関はないものの、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限り
脱離し、あらかじめ排気しておくことは重要である。なお、吸着物の脱離を促すために、
成膜室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大
きくすることができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき
、不活性ガスを成膜室に導入しながら吸着物の除去を行うと、排気するだけでは脱離しに
くい水などの脱離速度をさらに大きくすることができる。なお、導入する不活性ガスをベ
ーキングの温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができ
る。ここで不活性ガスとして希ガスを用いると好ましい。また、成膜する膜種によっては
不活性ガスの代わりに酸素などを用いても構わない。例えば、酸化物を成膜する場合は、
主成分である酸素を用いた方が好ましい場合もある。
または、加熱した希ガスなどの不活性ガスまたは酸素などを導入することで成膜室内の圧
力を高め、一定時間経過後に再び成膜室を排気する処理を行うと好ましい。加熱したガス
の導入により成膜室内の吸着物を脱離させることができ、成膜室内に存在する不純物を低
減することができる。なお、この処理は２回以上３０回以下、好ましくは５回以上１５回
以下の範囲で繰り返し行うと効果的である。具体的には、温度が４０℃以上４００℃以下
、好ましくは５０℃以上２００℃以下である不活性ガスまたは酸素などを導入することで
成膜室内の圧力を０．１Ｐａ以上１０ｋＰａ以下、好ましくは１Ｐａ以上１ｋＰａ以下、
さらに好ましくは５Ｐａ以上１００Ｐａ以下とし、圧力を保つ期間を１分以上３００分以
下、好ましくは５分以上１２０分以下とすればよい。その後、成膜室を５分以上３００分
以下、好ましくは１０分以上１２０分以下の期間排気する。
また、ダミー成膜を行うことでも吸着物の脱離速度をさらに高めることができる。ダミー
成膜とは、ダミー基板に対してスパッタリング法などによる成膜を行うことで、ダミー基
板および成膜室内壁に膜を堆積させ、成膜室内の不純物および成膜室内壁の吸着物を膜中
に閉じこめることをいう。ダミー基板は、放出ガスの少ない基板が好ましい。ダミー成膜
を行うことで、後に成膜される膜中の不純物濃度を低減することができる。なお、ダミー
成膜はベーキングと同時に行ってもよい。
次に、図３５（Ｂ）に示す搬送室７０４、およびロードロック室７０３ａと、図３５（Ｃ
）に示す大気側基板搬送室７０２、および大気側基板供給室７０１の詳細について以下説
明を行う。なお、図３５（Ｃ）は、大気側基板搬送室７０２、および大気側基板供給室７
０１の断面を示している。
図３５（Ｂ）に示す搬送室７０４については、図３５（Ａ）に示す搬送室７０４の記載を
参照する。
ロードロック室７０３ａは、基板受け渡しステージ７５２を有する。ロードロック室７０
３ａは、減圧状態から大気まで圧力を上昇させ、ロードロック室７０３ａの圧力が大気圧
になった時に、大気側基板搬送室７０２に設けられている搬送ロボット７６３から基板受
け渡しステージ７５２に基板を受け取る。その後、ロードロック室７０３ａを真空引きし
、減圧状態としたのち、搬送室７０４に設けられている搬送ロボット７６３が基板受け渡
しステージ７５２から基板を受け取る。
また、ロードロック室７０３ａは、バルブを介して真空ポンプ７７０、およびクライオポ
ンプ７７１と接続されている。真空ポンプ７７０、およびクライオポンプ７７１の排気系
の接続方法は、搬送室７０４の接続方法を参考とすることで接続できるため、ここでの説
明は省略する。なお、図３４に示すアンロードロック室７０３ｂは、ロードロック室７０
３ａと同様の構成とすることができる。
大気側基板搬送室７０２は、搬送ロボット７６３を有する。搬送ロボット７６３により、
カセットポート７６１とロードロック室７０３ａとの基板の受け渡しを行うことができる
。また、大気側基板搬送室７０２、および大気側基板供給室７０１の上方にＨＥＰＡフィ
ルタ（Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｐａｒｔｉｃｕｌａｔｅ Ａｉｒ Ｆｉｌｔｅ
ｒ）等のゴミまたはパーティクルを清浄化するための機構を設けてもよい。
大気側基板供給室７０１は、複数のカセットポート７６１を有する。カセットポート７６
１は、複数の基板を収容することができる。
ターゲットは、表面温度が１００℃以下、好ましくは５０℃以下、さらに好ましくは室温
程度（代表的には２５℃）とする。大面積の基板に対応するスパッタリング装置では大面
積のターゲットを用いることが多い。ところが、大面積に対応した大きさのターゲットを
つなぎ目なく作製することは困難である。現実には複数のターゲットをなるべく隙間のな
いように並べて大きな形状としているが、どうしても僅かな隙間が生じてしまう。こうし
た僅かな隙間から、ターゲットの表面温度が高まることで亜鉛などが揮発し、徐々に隙間
が広がっていくことがある。隙間が広がると、バッキングプレートや接着に用いている金
属がスパッタリングされることがあり、不純物濃度を高める要因となる。したがって、タ
ーゲットは、十分に冷却されていることが好ましい。
具体的には、バッキングプレートとして、高い導電性および高い放熱性を有する金属（具
体的には銅）を用いる。また、バッキングプレート内に水路を形成し、水路に十分な量の
冷却水を流すことで、効率的にターゲットを冷却できる。
なお、ターゲットが亜鉛を含む場合、酸素ガス雰囲気で成膜することにより、プラズマダ
メージが軽減され、亜鉛の揮発が起こりにくい酸化物を得ることができる。
上述した成膜装置を用いることで、ＣＡＡＣ−ＯＳ中の水素濃度を、二次イオン質量分析
（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）にお
いて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ
３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１
０１８ａｔｏｍｓ／ｃｍ３以下とすることができる。
なお、図３６は、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの水素濃度を示す深さ方向のプロファ
イルである。ＣＡＡＣ−ＯＳはｎｃ−ＯＳよりも水素濃度が低いことがわかる。
また、ＣＡＡＣ−ＯＳ中の窒素濃度を、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃ
ｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１
８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下とす
ることができる。
また、ＣＡＡＣ−ＯＳ中の炭素濃度を、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃ
ｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１
８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とす
ることができる。
なお、図３７は、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの炭素濃度を示す深さ方向のプロファ
イルである。ＣＡＡＣ−ＯＳはｎｃ−ＯＳよりも炭素濃度が低いことがわかる。
また、ＣＡＡＣ−ＯＳを、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐ
ｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析によるｍ／ｚが２（水素分子など）である気
体分子（原子）、ｍ／ｚが１８である気体分子（原子）、ｍ／ｚが２８である気体分子（
原子）およびｍ／ｚが４４である気体分子（原子）の放出量が、それぞれ１×１０１９個
／ｃｍ３以下、好ましくは１×１０１８個／ｃｍ３以下とすることができる。
以上の成膜装置を用いることで、ＣＡＡＣ−ＯＳへの不純物の混入を抑制できる。さらに
は、以上の成膜装置を用いて、ＣＡＡＣ−ＯＳに接する膜を成膜することで、ＣＡＡＣ−
ＯＳに接する膜からＣＡＡＣ−ＯＳへ不純物が混入することを抑制できる。
＜トランジスタの構造＞
以下では、本発明の一態様に係るトランジスタの構造について説明する。
なお、本発明の一態様に係るトランジスタは、ＣＡＡＣ−ＯＳまたはｎｃ−ＯＳを有する
と好ましい。
＜トランジスタ構造１＞
図３８（Ａ）および図３８（Ｂ）は、本発明の一態様のトランジスタの上面図および断面
図である。図３８（Ａ）は上面図であり、図３８（Ｂ）は、図３８（Ａ）に示す一点鎖線
Ａ１−Ａ２、および一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図３８（Ａ）の
上面図では、図の明瞭化のために一部の要素を省いて図示している。
図３８（Ａ）および図３８（Ｂ）に示すトランジスタは、基板４００上の導電体４１３と
、基板４００上および導電体４１３上の凸部を有する絶縁体４０２と、絶縁体４０２の凸
部上の半導体４０６ａと、半導体４０６ａ上の半導体４０６ｂと、半導体４０６ｂの上面
および側面と接し、間隔を開けて配置された導電体４１６ａおよび導電体４１６ｂと、半
導体４０６ｂ上、導電体４１６ａ上および導電体４１６ｂ上の半導体４０６ｃと、半導体
４０６ｃ上の絶縁体４１２と、絶縁体４１２上の導電体４０４と、導電体４１６ａ上、導
電体４１６ｂ上および導電体４０４上の絶縁体４０８と、絶縁体４０８上の絶縁体４１８
と、を有する。なお、ここでは、導電体４１３をトランジスタの一部としているが、これ
に限定されない。例えば、導電体４１３がトランジスタとは独立した構成要素であるとし
てもよい。
なお、半導体４０６ｃは、Ａ３−Ａ４断面において、少なくとも半導体４０６ｂの上面お
よび側面と接する。また、導電体４０４は、Ａ３−Ａ４断面において、半導体４０６ｃお
よび絶縁体４１２を介して半導体４０６ｂの上面および側面と面する。また、導電体４１
３は、絶縁体４０２を介して半導体４０６ｂの下面と面する。また、絶縁体４０２が凸部
を有さなくても構わない。また、半導体４０６ｃを有さなくても構わない。また、絶縁体
４０８を有さなくても構わない。また、絶縁体４１８を有さなくても構わない。
なお、半導体４０６ｂは、トランジスタのチャネル形成領域としての機能を有する。また
、導電体４０４は、トランジスタの第１のゲート電極（フロントゲート電極ともいう。）
としての機能を有する。また、導電体４１３は、トランジスタの第２のゲート電極（バッ
クゲート電極ともいう。）としての機能を有する。また、導電体４１６ａおよび導電体４
１６ｂは、トランジスタのソース電極およびドレイン電極としての機能を有する。また、
絶縁体４０８は、バリア層としての機能を有する。絶縁体４０８は、例えば、酸素または
／および水素をブロックする機能を有する。または、絶縁体４０８は、例えば、半導体４
０６ａまたは／および半導体４０６ｃよりも、酸素または／および水素をブロックする能
力が高い。
なお、絶縁体４０２は過剰酸素を含む絶縁体であると好ましい。
例えば、過剰酸素を含む絶縁体は、加熱処理によって酸素を放出する機能を有する絶縁体
である。例えば、過剰酸素を含む酸化シリコン層は、加熱処理などによって酸素を放出す
ることができる酸化シリコン層である。したがって、絶縁体４０２は膜中を酸素が移動可
能な絶縁体である。即ち、絶縁体４０２は酸素透過性を有する絶縁体とすればよい。例え
ば、絶縁体４０２は、半導体４０６ａよりも酸素透過性の高い絶縁体とすればよい。
過剰酸素を含む絶縁体は、半導体４０６ｂ中の酸素欠損を低減させる機能を有する場合が
ある。半導体４０６ｂ中で酸素欠損は、ＤＯＳを形成し、正孔トラップなどとなる。また
、酸素欠損のサイトに水素が入ることによって、キャリアである電子を生成することがあ
る。したがって、半導体４０６ｂ中の酸素欠損を低減することで、トランジスタに安定し
た電気特性を付与することができる。
ここで、加熱処理によって酸素を放出する絶縁体は、ＴＤＳ分析にて、１００℃以上７０
０℃以下または１００℃以上５００℃以下の表面温度の範囲で１×１０１８ａｔｏｍｓ／
ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以上または１×１０２０ａｔｏｍｓ／ｃｍ
３以上の酸素（酸素原子数換算）を放出することもある。
ここで、ＴＤＳ分析を用いた酸素の放出量の測定方法について、以下に説明する。
測定試料をＴＤＳ分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比
例する。そして標準試料との比較により、気体の全放出量を計算することができる。
例えば、標準試料である所定の密度の水素を含むシリコン基板のＴＤＳ分析結果、および
測定試料のＴＤＳ分析結果から、測定試料の酸素分子の放出量（ＮＯ２）は、下に示す式
で求めることができる。ここで、ＴＤＳ分析で得られる質量電荷比３２で検出されるガス
の全てが酸素分子由来と仮定する。ＣＨ３ＯＨは質量電荷比が３２であるが、存在する可
能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の
酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比
率が極微量であるため考慮しない。
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試
料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、Ｎ
Ｈ２／ＳＨ２とする。ＳＯ２は、測定試料をＴＤＳ分析したときのイオン強度の積分値で
ある。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。上に示す式の詳細に
関しては、特開平６−２７５６９７公報を参照する。なお、上記酸素の放出量は、電子科
学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として、
例えば１×１０１６ａｔｏｍｓ／ｃｍ２の水素原子を含むシリコン基板を用いて測定する
。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原
子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分
子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量につ
いても見積もることができる。
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子
の放出量の２倍となる。
または、加熱処理によって酸素を放出する絶縁体は、過酸化ラジカルを含むこともある。
具体的には、過酸化ラジカルに起因するスピン密度が、５×１０１７ｓｐｉｎｓ／ｃｍ３
以上であることをいう。なお、過酸化ラジカルを含む絶縁体は、ＥＳＲにて、ｇ値が２．
０１近傍に非対称の信号を有することもある。
または、過剰酸素を含む絶縁体は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））で
あってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））は、シリコン原子数の
２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原
子数および酸素原子数は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂ
ａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定した値である。
図３８（Ｂ）に示すように、半導体４０６ｂの側面は、導電体４１６ａおよび導電体４１
６ｂと接する。また、導電体４０４の電界によって、半導体４０６ｂを電気的に取り囲む
ことができる（導電体から生じる電界によって、半導体を電気的に取り囲むトランジスタ
の構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
）。そのため、半導体４０６ｂの全体（バルク）にチャネルが形成される場合がある。ｓ
−ｃｈａｎｎｅｌ構造では、トランジスタのソース−ドレイン間に大電流を流すことがで
き、導通時の電流（オン電流）を高くすることができる。
高いオン電流が得られるため、ｓ−ｃｈａｎｎｅｌ構造は、微細化されたトランジスタに
適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導体
装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、ト
ランジスタは、チャネル長が好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、
より好ましくは２０ｎｍ以下の領域を有し、かつ、トランジスタは、チャネル幅が好まし
くは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下の領域
を有する。
また、導電体４１３に、ソース電極よりも低い電圧または高い電圧を印加し、トランジス
タのしきい値電圧をプラス方向またはマイナス方向へ変動させてもよい。例えば、トラン
ジスタのしきい値電圧をプラス方向に変動させることで、ゲート電圧が０Ｖであってもト
ランジスタが非導通状態（オフ状態）となる、ノーマリーオフが実現できる場合がある。
なお、導電体４１３に印加する電圧は、可変であってもよいし、固定であってもよい。導
電体４１３に印加する電圧を可変にする場合、電圧を制御する回路を導電体４１３と電気
的に接続してもよい。
次に、半導体４０６ａ、半導体４０６ｂ、半導体４０６ｃなどに適用可能な半導体につい
て説明する。
半導体４０６ｂは、例えば、インジウムを含む酸化物半導体である。半導体４０６ｂは、
例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、半導体
４０６ｂは、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、アルミニウム、ガリウム
、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホ
ウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、イットリウム、ジルコニウム、
モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステンなど
がある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エ
ネルギーがインジウムよりも高い元素である。または、元素Ｍは、例えば、酸化物半導体
のエネルギーギャップを大きくする機能を有する元素である。また、半導体４０６ｂは、
亜鉛を含むと好ましい。酸化物半導体は、亜鉛を含むと結晶化しやすくなる場合がある。
ただし、半導体４０６ｂは、インジウムを含む酸化物半導体に限定されない。半導体４０
６ｂは、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜
鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであ
っても構わない。
半導体４０６ｂは、例えば、エネルギーギャップが大きい酸化物を用いる。半導体４０６
ｂのエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８
ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。
例えば、半導体４０６ａおよび半導体４０６ｃは、半導体４０６ｂを構成する酸素以外の
元素一種以上、または二種以上から構成される酸化物半導体である。半導体４０６ｂを構
成する酸素以外の元素一種以上、または二種以上から半導体４０６ａおよび半導体４０６
ｃが構成されるため、半導体４０６ａと半導体４０６ｂとの界面、および半導体４０６ｂ
と半導体４０６ｃとの界面において、界面準位が形成されにくい。
半導体４０６ａ、半導体４０６ｂおよび半導体４０６ｃは、少なくともインジウムを含む
と好ましい。なお、半導体４０６ａがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を
１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０
ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏ
ｍｉｃ％以上とする。また、半導体４０６ｂがＩｎ−Ｍ−Ｚｎ酸化物のとき、Ｉｎおよび
Ｍの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、
Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６
６ａｔｏｍｉｃ％未満とする。また、半導体４０６ｃがＩｎ−Ｍ−Ｚｎ酸化物のとき、Ｉ
ｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ
％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満
、Ｍが７５ａｔｏｍｉｃ％以上とする。なお、半導体４０６ｃは、半導体４０６ａと同種
の酸化物を用いても構わない。
半導体４０６ｂは、半導体４０６ａおよび半導体４０６ｃよりも電子親和力の大きい酸化
物を用いる。例えば、半導体４０６ｂとして、半導体４０６ａおよび半導体４０６ｃより
も電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ
以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、
電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する
。そのため、半導体４０６ｃがインジウムガリウム酸化物を含むと好ましい。ガリウム原
子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さら
に好ましくは９０％以上とする。
このとき、ゲート電圧を印加すると、半導体４０６ａ、半導体４０６ｂ、半導体４０６ｃ
のうち、電子親和力の大きい半導体４０６ｂにチャネルが形成される。
ここで、半導体４０６ａと半導体４０６ｂとの間には、半導体４０６ａと半導体４０６ｂ
との混合領域を有する場合がある。また、半導体４０６ｂと半導体４０６ｃとの間には、
半導体４０６ｂと半導体４０６ｃとの混合領域を有する場合がある。混合領域は、界面準
位密度が低くなる。そのため、半導体４０６ａ、半導体４０６ｂおよび半導体４０６ｃの
積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合とも
いう。）バンド構造となる。
このとき、電子は、半導体４０６ａ中および半導体４０６ｃ中ではなく、半導体４０６ｂ
中を主として移動する。上述したように、半導体４０６ａおよび半導体４０６ｂの界面に
おける界面準位密度、半導体４０６ｂと半導体４０６ｃとの界面における界面準位密度を
低くすることによって、半導体４０６ｂ中で電子の移動が阻害されることが少なく、トラ
ンジスタのオン電流を高くすることができる。
トランジスタのオン電流は、電子の移動を阻害する要因を低減するほど、高くすることが
できる。例えば、電子の移動を阻害する要因のない場合、効率よく電子が移動すると推定
される。電子の移動は、例えば、チャネル形成領域の物理的な凹凸が大きい場合にも阻害
される。
トランジスタのオン電流を高くするためには、例えば、半導体４０６ｂの上面または下面
（被形成面、ここでは半導体４０６ａ）の、１μｍ×１μｍの範囲における二乗平均平方
根（ＲＭＳ：Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ）粗さが１ｎｍ未満、好ましくは０．６
ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とすればよ
い。また、１μｍ×１μｍの範囲における平均面粗さ（Ｒａともいう。）が１ｎｍ未満、
好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎ
ｍ未満とすればよい。また、１μｍ×１μｍの範囲における最大高低差（Ｐ−Ｖともいう
。）が１０ｎｍ未満、好ましくは９ｎｍ未満、さらに好ましくは８ｎｍ未満、より好まし
くは７ｎｍ未満とすればよい。ＲＭＳ粗さ、ＲａおよびＰ−Ｖは、エスアイアイ・ナノテ
クノロジー株式会社製走査型プローブ顕微鏡システムＳＰＡ−５００などを用いて測定す
ることができる。
または、例えば、チャネルの形成される領域中の欠陥準位密度が高い場合にも、電子の移
動は阻害される。
例えば、半導体４０６ｂが酸素欠損（ＶＯとも表記。）を有する場合、酸素欠損のサイト
に水素が入り込むことでドナー準位を形成することがある。以下では酸素欠損のサイトに
水素が入り込んだ状態をＶＯＨと表記する場合がある。ＶＯＨは電子を散乱するため、ト
ランジスタのオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水素が入る
よりも酸素が入る方が安定する。したがって、半導体４０６ｂ中の酸素欠損を低減するこ
とで、トランジスタのオン電流を高くすることができる場合がある。
半導体４０６ｂの酸素欠損を低減するために、例えば、絶縁体４０２に含まれる過剰酸素
を、半導体４０６ａを介して半導体４０６ｂまで移動させる方法などがある。この場合、
半導体４０６ａは、酸素透過性を有する層（酸素を通過または透過させる層）であること
が好ましい。
なお、トランジスタがｓ−ｃｈａｎｎｅｌ構造を有する場合、半導体４０６ｂの全体にチ
ャネルが形成される。したがって、半導体４０６ｂが厚いほどチャネル領域は大きくなる
。即ち、半導体４０６ｂが厚いほど、トランジスタのオン電流を高くすることができる。
例えば、２０ｎｍ以上、好ましくは４０ｎｍ以上、さらに好ましくは６０ｎｍ以上、より
好ましくは１００ｎｍ以上の厚さの領域を有する半導体４０６ｂとすればよい。ただし、
半導体装置の生産性が低下する場合があるため、例えば、３００ｎｍ以下、好ましくは２
００ｎｍ以下、さらに好ましくは１５０ｎｍ以下の厚さの領域を有する半導体４０６ｂと
すればよい。
また、トランジスタのオン電流を高くするためには、半導体４０６ｃの厚さは小さいほど
好ましい。例えば、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下
の領域を有する半導体４０６ｃとすればよい。一方、半導体４０６ｃは、チャネルの形成
される半導体４０６ｂへ、隣接する絶縁体を構成する酸素以外の元素（水素、シリコンな
ど）が入り込まないようブロックする機能を有する。そのため、半導体４０６ｃは、ある
程度の厚さを有することが好ましい。例えば、０．３ｎｍ以上、好ましくは１ｎｍ以上、
さらに好ましくは２ｎｍ以上の厚さの領域を有する半導体４０６ｃとすればよい。また、
半導体４０６ｃは、絶縁体４０２などから放出される酸素の外方拡散を抑制するために、
酸素をブロックする性質を有すると好ましい。
また、信頼性を高くするためには、半導体４０６ａは厚く、半導体４０６ｃは薄いことが
好ましい。例えば、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ
以上、より好ましくは６０ｎｍ以上の厚さの領域を有する半導体４０６ａとすればよい。
半導体４０６ａの厚さを、厚くすることで、隣接する絶縁体と半導体４０６ａとの界面か
らチャネルの形成される半導体４０６ｂまでの距離を離すことができる。ただし、半導体
装置の生産性が低下する場合があるため、例えば、２００ｎｍ以下、好ましくは１２０ｎ
ｍ以下、さらに好ましくは８０ｎｍ以下の厚さの領域を有する半導体４０６ａとすればよ
い。
例えば、半導体４０６ｂと半導体４０６ａとの間に、例えば、二次イオン質量分析法（Ｓ
ＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において
、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未
満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を
有する。また、半導体４０６ｂと半導体４０６ｃとの間に、ＳＩＭＳにおいて、１×１０
１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに
好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を有する。
また、半導体４０６ｂの水素濃度を低減するために、半導体４０６ａおよび半導体４０６
ｃの水素濃度を低減すると好ましい。半導体４０６ａおよび半導体４０６ｃは、ＳＩＭＳ
において、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／
ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５
×１０１８ａｔｏｍｓ／ｃｍ３以下の水素濃度となる領域を有する。また、半導体４０６
ｂの窒素濃度を低減するために、半導体４０６ａおよび半導体４０６ｃの窒素濃度を低減
すると好ましい。半導体４０６ａおよび半導体４０６ｃは、ＳＩＭＳにおいて、５×１０
１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好
ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍ
ｓ／ｃｍ３以下の窒素濃度となる領域を有する。
上述の３層構造は一例である。例えば、半導体４０６ａまたは半導体４０６ｃのない２層
構造としても構わない。または、半導体４０６ａの上もしくは下、または半導体４０６ｃ
上もしくは下に、半導体４０６ａ、半導体４０６ｂおよび半導体４０６ｃとして例示した
半導体のいずれか一を有する４層構造としても構わない。または、半導体４０６ａの上、
半導体４０６ａの下、半導体４０６ｃの上、半導体４０６ｃの下のいずれか二箇所以上に
、半導体４０６ａ、半導体４０６ｂおよび半導体４０６ｃとして例示した半導体のいずれ
か一を有するｎ層構造（ｎは５以上の整数）としても構わない。
基板４００としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい
。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコ
ニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体
基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリ
コン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウ
ムなどの化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を
有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板な
どがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などが
ある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さら
には、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶
縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。
または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子と
しては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
また、基板４００として、可とう性基板を用いてもよい。なお、可とう性基板上にトラン
ジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トラン
ジスタを剥離し、可とう性基板である基板４００に転置する方法もある。その場合には、
非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板４００として
、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板４００が
伸縮性を有してもよい。また、基板４００は、折り曲げや引っ張りをやめた際に、元の形
状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板４
００の厚さは、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ
以下、さらに好ましくは１５μｍ以上３００μｍ以下とする。基板４００を薄くすると、
半導体装置を軽量化することができる。また、基板４００を薄くすることで、ガラスなど
を用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に
戻る性質を有する場合がある。そのため、落下などによって基板４００上の半導体装置に
加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができ
る。
可とう性基板である基板４００としては、例えば、金属、合金、樹脂もしくはガラス、ま
たはそれらの繊維などを用いることができる。可とう性基板である基板４００は、線膨張
率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板４００とし
ては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１
０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリ
オレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、
アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板
４００として好適である。
導電体４１３としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミ
ニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イット
リウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよ
びタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、
合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体
、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンお
よび窒素を含む導電体などを用いてもよい。
絶縁体４０２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、ア
ルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム
、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層
で、または積層で用いればよい。なお、絶縁体４０２が、窒化酸化シリコン、窒化シリコ
ンなどの窒素を含む絶縁体を含んでも構わない。
絶縁体４０２は、基板４００からの不純物の拡散を防止する役割を有してもよい。また、
半導体４０６ｂが酸化物半導体である場合、絶縁体４０２は、半導体４０６ｂに酸素を供
給する役割を担うことができる。
導電体４１６ａおよび導電体４１６ｂとしては、例えば、ホウ素、窒素、酸素、フッ素、
シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、
亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウ
ム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で
用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅お
よびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素
を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
絶縁体４１２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、ア
ルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム
、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層
で、または積層で用いればよい。
導電体４０４としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミ
ニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イット
リウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよ
びタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、
合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体
、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンお
よび窒素を含む導電体などを用いてもよい。
絶縁体４０８としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、ア
ルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム
、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層
で、または積層で用いればよい。絶縁体４０８は、好ましくは酸化アルミニウム、窒化酸
化シリコン、窒化シリコン、酸化ガリウム、酸化イットリウム、酸化ジルコニウム、酸化
ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを含む絶縁体を、単層で、
または積層で用いればよい。
絶縁体４１８としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、ア
ルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム
、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層
で、または積層で用いればよい。絶縁体４１８は、好ましくは酸化シリコンまたは酸化窒
化シリコンを含む絶縁体を、単層で、または積層で用いればよい。
なお、図３８では、トランジスタの第１のゲート電極である導電体４０４と第２のゲート
電極である導電体４１３とが、電気的に接続しない例を示したが、本発明の一態様に係る
トランジスタの構造はこれに限定されない。例えば、図３９（Ａ）に示すように、導電体
４０４と導電体４１３とが電気的に接続する構造であっても構わない。このような構成と
することで、導電体４０４と導電体４１３とに同じ電位が供給されるため、トランジスタ
のスイッチング特性を向上させることができる。または、図３９（Ｂ）に示すように、導
電体４１３を有さない構造であっても構わない。
また、図４０（Ａ）は、トランジスタの上面図の一例である。図４０（Ａ）の一点鎖線Ｆ
１−Ｆ２および一点鎖線Ｆ３−Ｆ４に対応する断面図の一例を図４０（Ｂ）に示す。なお
、図４０（Ａ）では、理解を容易にするため、絶縁体などの一部を省略して示す。
また、図３８などではソース電極およびドレイン電極として機能する導電体４１６ａおよ
び導電体４１６ｂが半導体４０６ｂの上面および側面、絶縁体４０２の上面などと接する
例を示したが、本発明の一態様に係るトランジスタの構造はこれに限定されない。例えば
、図４０に示すように、導電体４１６ａおよび導電体４１６ｂが半導体４０６ｂの上面の
みと接する構造であっても構わない。
また、図４０（Ｂ）に示すように、絶縁体４１８上に絶縁体４２８を有してもよい。絶縁
体４２８は、上面が平坦な絶縁体であると好ましい。なお、絶縁体４２８は、例えば、ホ
ウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素
、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジ
ム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。な
お、絶縁体４２８が、窒化酸化シリコン、窒化シリコンなどの窒素を含む絶縁体を含んで
も構わない。絶縁体４２８の上面を平坦化するために、化学機械研磨（ＣＭＰ：Ｃｈｅｍ
ｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法などによって平坦化処理を行
ってもよい。
または、絶縁体４２８は、樹脂を用いてもよい。例えば、ポリイミド、ポリアミド、アク
リル、シリコーンなどを含む樹脂を用いればよい。樹脂を用いることで、絶縁体４２８の
上面を平坦化処理しなくてもよい場合がある。また、樹脂は短い時間で厚い膜を成膜する
ことができるため、生産性を高めることができる。
また、図４０（Ａ）および図４０（Ｂ）に示すように、絶縁体４２８上に導電体４２４ａ
および導電体４２４ｂを有してもよい。導電体４２４ａおよび導電体４２４ｂは、例えば
、配線としての機能を有する。また、絶縁体４２８が開口部を有し、該開口部を介して導
電体４１６ａと導電体４２４ａとが電気的に接続しても構わない。また、絶縁体４２８が
別の開口部を有し、該開口部を介して導電体４１６ｂと導電体４２４ｂとが電気的に接続
しても構わない。このとき、それぞれの開口部内に導電体４２６ａ、導電体４２６ｂを有
しても構わない。
導電体４２４ａおよび導電体４２４ｂとしては、例えば、ホウ素、窒素、酸素、フッ素、
シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、
亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウ
ム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で
用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅お
よびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素
を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
図４０に示すトランジスタは、導電体４１６ａおよび導電体４１６ｂは、半導体４０６ｂ
の側面と接しない。したがって、第１のゲート電極として機能する導電体４０４から半導
体４０６ｂの側面に向けて印加される電界が、導電体４１６ａおよび導電体４１６ｂによ
って遮蔽されにくい構造である。また、導電体４１６ａおよび導電体４１６ｂは、絶縁体
４０２の上面と接しない。そのため、絶縁体４０２から放出される過剰酸素（酸素）が導
電体４１６ａおよび導電体４１６ｂを酸化させるために消費されない。したがって、絶縁
体４０２から放出される過剰酸素（酸素）を、半導体４０６ｂの酸素欠損を低減するため
に効率的に利用することのできる構造である。即ち、図４０に示す構造のトランジスタは
、高いオン電流、高い電界効果移動度、低いサブスレッショルドスイング値、高い信頼性
などを有する優れた電気特性のトランジスタである。
図４１（Ａ）および図４１（Ｂ）は、本発明の一態様のトランジスタの上面図および断面
図である。図４１（Ａ）は上面図であり、図４１（Ｂ）は、図４１（Ａ）に示す一点鎖線
Ｇ１−Ｇ２、および一点鎖線Ｇ３−Ｇ４に対応する断面図である。なお、図４１（Ａ）の
上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタは、図４１に示すように、導電体４１６ａおよび導電体４１６ｂを有さず、
導電体４２６ａおよび導電体４２６ｂと、半導体４０６ｂとが接する構造であっても構わ
ない。この場合、半導体４０６ｂまたは／および半導体４０６ａの、少なくとも導電体４
２６ａおよび導電体４２６ｂと接する領域に低抵抗領域４２３ａ（低抵抗領域４２３ｂ）
を設けると好ましい。低抵抗領域４２３ａおよび低抵抗領域４２３ｂは、例えば、導電体
４０４などをマスクとし、半導体４０６ｂまたは／および半導体４０６ａに不純物を添加
することで形成すればよい。なお、導電体４２６ａおよび導電体４２６ｂが、半導体４０
６ｂの孔（貫通しているもの）または窪み（貫通していないもの）に設けられていても構
わない。導電体４２６ａおよび導電体４２６ｂが、半導体４０６ｂの孔または窪みに設け
られることで、導電体４２６ａおよび導電体４２６ｂと、半導体４０６ｂとの接触面積が
大きくなるため、接触抵抗の影響を小さくすることができる。即ち、トランジスタのオン
電流を大きくすることができる。
＜トランジスタ構造２＞
図４２（Ａ）および図４２（Ｂ）は、本発明の一態様のトランジスタの上面図および断面
図である。図４２（Ａ）は上面図であり、図４２（Ｂ）は、図４２（Ａ）に示す一点鎖線
Ｊ１−Ｊ２、および一点鎖線Ｊ３−Ｊ４に対応する断面図である。なお、図４２（Ａ）の
上面図では、図の明瞭化のために一部の要素を省いて図示している。
図４２（Ａ）および図４２（Ｂ）に示すトランジスタは、基板６００上の導電体６０４と
、導電体６０４上の絶縁体６１２と、絶縁体６１２上の半導体６０６ａと、半導体６０６
ａ上の半導体６０６ｂと、半導体６０６ｂ上の半導体６０６ｃと、半導体６０６ａ、半導
体６０６ｂおよび半導体６０６ｃと接し、間隔を開けて配置された導電体６１６ａおよび
導電体６１６ｂと、半導体６０６ｃ上、導電体６１６ａ上および導電体６１６ｂ上の絶縁
体６１８と、を有する。なお、導電体６０４は、絶縁体６１２を介して半導体６０６ｂの
下面と面する。また、絶縁体６１２が凸部を有しても構わない。また、基板６００と導電
体６０４の間に絶縁体を有しても構わない。該絶縁体は、絶縁体４０２や絶縁体４０８に
ついての記載を参照する。また、半導体６０６ａを有さなくても構わない。また、絶縁体
６１８を有さなくても構わない。
なお、半導体６０６ｂは、トランジスタのチャネル形成領域としての機能を有する。また
、導電体６０４は、トランジスタの第１のゲート電極（フロントゲート電極ともいう。）
としての機能を有する。また、導電体６１６ａおよび導電体６１６ｂは、トランジスタの
ソース電極およびドレイン電極としての機能を有する。
なお、絶縁体６１８は過剰酸素を含む絶縁体であると好ましい。
なお、基板６００は、基板４００についての記載を参照する。また、導電体６０４は、導
電体４０４についての記載を参照する。また、絶縁体６１２は、絶縁体４１２についての
記載を参照する。また、半導体６０６ａは、半導体４０６ｃについての記載を参照する。
また、半導体６０６ｂは、半導体４０６ｂについての記載を参照する。また、半導体６０
６ｃは、半導体４０６ａについての記載を参照する。また、導電体６１６ａおよび導電体
６１６ｂは、導電体４１６ａおよび導電体４１６ｂについての記載を参照する。また、絶
縁体６１８は、絶縁体４０２についての記載を参照する。
なお、絶縁体６１８上には、表示素子が設けられていてもよい。例えば、画素電極、液晶
層、共通電極、発光層、有機ＥＬ層、陽極、陰極などが設けられていてもよい。表示素子
は、例えば、導電体６１６ａなどと接続されている。
また、図４３（Ａ）は、トランジスタの上面図の一例である。図４３（Ａ）の一点鎖線Ｋ
１−Ｋ２および一点鎖線Ｋ３−Ｋ４に対応する断面図の一例を図４３（Ｂ）に示す。なお
、図４３（Ａ）では、理解を容易にするため、絶縁体などの一部を省略して示す。
なお、半導体の上に、チャネル保護膜として機能させることができる絶縁体を配置しても
よい。例えば、図４３に示すように、導電体６１６ａおよび導電体６１６ｂと、半導体６
０６ｃとの間に、絶縁体６２０を配置してもよい。その場合、導電体６１６ａ（導電体６
１６ｂ）と半導体６０６ｃとは、絶縁体６２０中の開口部を介して接続される。絶縁体６
２０は、絶縁体６１８についての記載を参照すればよい。
なお、図４２（Ｂ）や図４３（Ｂ）において、絶縁体６１８の上に、導電体６１３を配置
してもよい。その場合の例を図４４（Ａ）および図４４（Ｂ）に示す。なお、導電体６１
３については、導電体４１３についての記載を参照する。また、導電体６１３には、導電
体６０４と同じ電位や同じ信号が供給されてもよいし、異なる電位や信号が供給されても
よい。例えば、導電体６１３に、一定の電位を供給して、トランジスタのしきい値電圧を
制御してもよい。つまり、導電体６１３は、第２のゲート電極としての機能を有すること
ができる。また、導電体６１３などによってｓ−ｃｈａｎｎｅｌ構造を形成していても構
わない。
＜半導体装置＞
以下では、本発明の一態様に係る半導体装置を例示する。
以下では、本発明の一態様に係るトランジスタを利用した半導体装置の一例について説明
する。
図４５（Ａ）に本発明の一態様の半導体装置の断面図を示す。図４５（Ａ）に示す半導体
装置は、下部に第１の半導体を用いたトランジスタ２２００を有し、上部に第２の半導体
を用いたトランジスタ２１００を有している。図４５（Ａ）では、第２の半導体を用いた
トランジスタ２１００として、図３８で例示したトランジスタを適用した例を示している
。
第１の半導体は、第２の半導体と異なるエネルギーギャップを持つ半導体を用いてもよい
。例えば、第１の半導体を酸化物半導体以外の半導体とし、第２の半導体を酸化物半導体
とする。第１の半導体として多結晶構造、単結晶構造などのシリコン、ゲルマニウム、な
どを用いてもよい。または、歪みシリコンなどの歪みを有する半導体を用いてもよい。ま
たは、第１の半導体として高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔ
ｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）に適用可能なヒ化ガリウム、ヒ化ア
ルミニウムガリウム、ヒ化インジウムガリウム、窒化ガリウム、リン化インジウム、シリ
コンゲルマニウムなどを用いてもよい。これらの半導体を第１の半導体に用いることで、
高速動作をすることに適したトランジスタ２２００とすることができる。また、酸化物半
導体を第２の半導体に用いることで、オフ電流の小さいトランジスタ２１００とすること
ができる。
なお、トランジスタ２２００は、ｎチャネル型、ｐチャネル型のどちらでもよいが、回路
によって適切なトランジスタを用いる。また、トランジスタ２１００または／およびトラ
ンジスタ２２００として、上述したトランジスタや図４５（Ａ）に示したトランジスタを
用いなくても構わない場合がある。
図４５（Ａ）に示す半導体装置は、絶縁体２２０１および絶縁体２２０７を介して、トラ
ンジスタ２２００の上部にトランジスタ２１００を有する。また、トランジスタ２２００
とトランジスタ２１００の間には、配線として機能する複数の導電体２２０２が配置され
ている。また各種絶縁体に埋め込まれた複数の導電体２２０３により、上層と下層にそれ
ぞれ配置された配線や電極が電気的に接続されている。また、該半導体装置は、トランジ
スタ２１００上の絶縁体２２０４と、絶縁体２２０４上の導電体２２０５と、トランジス
タ２１００のソース電極およびドレイン電極と同一層に（同一工程を経て）形成された導
電体２２０６と、を有する。
絶縁体２２０４は、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミ
ニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジ
ルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、
または積層で用いればよい。なお、絶縁体２２０４が、窒化酸化シリコン、窒化シリコン
などの窒素を含む絶縁体を含んでも構わない。
または、絶縁体２２０４は、樹脂を用いてもよい。例えば、ポリイミド、ポリアミド、ア
クリル、シリコーンなどを含む樹脂を用いればよい。樹脂を用いることで、絶縁体２２０
４の上面を平坦化処理しなくてもよい場合がある。また、樹脂は短い時間で厚い膜を成膜
することができるため、生産性を高めることができる。
複数のトランジスタを積層した構造とすることにより、高密度に複数の回路を配置するこ
とができる。
ここで、トランジスタ２２００に用いる第１の半導体に単結晶シリコンを用いた場合、ト
ランジスタ２２００の第１の半導体の近傍の絶縁体の水素濃度が高いことが好ましい。該
水素により、シリコンのダングリングボンドを終端させることで、トランジスタ２２００
の信頼性を向上させることができる。一方、トランジスタ２１００に用いる第２の半導体
に酸化物半導体を用いた場合、トランジスタ２１００の第２の半導体の近傍の絶縁体の水
素濃度が低いことが好ましい。該水素は、酸化物半導体中にキャリアを生成する要因の一
つとなるため、トランジスタ２１００の信頼性を低下させる要因となる場合がある。した
がって、単結晶シリコンを用いたトランジスタ２２００、および酸化物半導体を用いたト
ランジスタ２１００を積層する場合、これらの間に水素をブロックする機能を有する絶縁
体２２０７を配置することは両トランジスタの信頼性を高めるために有効である。
絶縁体２２０７としては、例えば酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウ
ム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸
化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）などを含む絶縁体を、単層で
、または積層で用いればよい。
また、酸化物半導体を用いたトランジスタ２１００を覆うように、トランジスタ２１００
上に水素をブロックする機能を有する絶縁体を形成することが好ましい。絶縁体としては
、絶縁体２２０７と同様の絶縁体を用いることができ、特に酸化アルミニウムを適用する
ことが好ましい。酸化アルミニウム膜は、水素、水分などの不純物および酸素の双方に対
して膜を透過させない遮断効果が高い。したがって、トランジスタ２１００を覆う絶縁体
２２０８として酸化アルミニウム膜を用いることで、トランジスタ２１００に含まれる酸
化物半導体からの酸素の脱離を防止するとともに、酸化物半導体への水および水素の混入
を防止することができる。
なお、トランジスタ２２００は、プレーナ型のトランジスタだけでなく、様々なタイプの
トランジスタとすることができる。例えば、ＦＩＮ（フィン）型のトランジスタなどとす
ることができる。その場合の断面図の例を、図４５（Ｂ）に示す。半導体基板２２１１の
上に、絶縁層２２１２が配置されている。半導体基板２２１１は、先端の細い凸部（フィ
ンともいう。）を有する。なお、凸部は、先端が細くなくてもよく、例えば、略直方体の
凸部であってもよいし、先端が太い凸部であってもよい。半導体基板２２１１の凸部の上
には、ゲート絶縁体２２１４が配置され、その上には、ゲート電極２２１３が配置されて
いる。半導体基板２２１１には、ソース領域およびドレイン領域２２１５が形成されてい
る。なお、ここでは、半導体基板２２１１が、凸部を有する例を示したが、本発明の一態
様に係る半導体装置は、これに限定されない。例えば、ＳＯＩ基板を加工して、凸型の半
導体領域を形成しても構わない。
上記回路において、トランジスタ２１００やトランジスタ２２００の電極の接続を異なら
せることにより、様々な回路を構成することができる。以下では、本発明の一態様の半導
体装置を用いることにより実現できる回路構成の例を説明する。
図４６（Ａ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型のト
ランジスタ２１００を直列に接続し、かつそれぞれのゲートを接続した、いわゆるＣＭＯ
Ｓインバータの構成を示している。
また図４６（Ｂ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそれ
ぞれのソースとドレインを接続した構成を示している。このような構成とすることで、い
わゆるＣＭＯＳアナログスイッチとして機能させることができる。
本発明の一態様に係るトランジスタを用いた、電力が供給されない状況でも記憶内容の保
持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図４７
に示す。
図４７（Ａ）に示す半導体装置は、第１の半導体を用いたトランジスタ３２００と第２の
半導体を用いたトランジスタ３３００、および容量素子３４００を有している。なお、ト
ランジスタ３３００としては、上述したトランジスタを用いることができる。
トランジスタ３３００は、酸化物半導体を用いたトランジスタである。トランジスタ３３
００のオフ電流が小さいことにより、半導体装置の特定のノードに長期にわたり記憶内容
を保持することが可能である。つまり、リフレッシュ動作を必要としない、またはリフレ
ッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い半導体装置
となる。
図４７（Ａ）において、第１の配線３００１はトランジスタ３２００のソースと電気的に
接続され、第２の配線３００２はトランジスタ３２００のドレインと電気的に接続される
。また、第３の配線３００３はトランジスタ３３００のソース、ドレインの一方と電気的
に接続され、第４の配線３００４はトランジスタ３３００のゲートと電気的に接続されて
いる。そして、トランジスタ３２００のゲート、およびトランジスタ３３００のソース、
ドレインの他方は、容量素子３４００の電極の一方と電気的に接続され、第５の配線３０
０５は容量素子３４００の電極の他方と電気的に接続されている。
図４７（Ａ）に示す半導体装置は、トランジスタ３２００のゲートの電位が保持可能とい
う特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能であ
る。
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トラ
ンジスタ３３００が導通状態となる電位にして、トランジスタ３３００を導通状態とする
。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート、および容
量素子３４００の電極の一方と電気的に接続するノードＦＧに与えられる。すなわち、ト
ランジスタ３２００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異
なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という
。）のどちらかが与えられるものとする。その後、第４の配線３００４の電位を、トラン
ジスタ３３００が非導通状態となる電位にして、トランジスタ３３００を非導通状態とす
ることにより、ノードＦＧに電荷が保持される（保持）。
トランジスタ３３００のオフ電流は極めて小さいため、ノードＦＧの電荷は長期間にわた
って保持される。
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与
えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、第２の配線
３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ
３２００をｎチャネル型とすると、トランジスタ３２００のゲートにＨｉｇｈレベル電荷
が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３２００の
ゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌよ
り低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３２００を
「導通状態」とするために必要な第５の配線３００５の電位をいうものとする。したがっ
て、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることによ
り、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧ
にＨｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞
Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「導通状態」となる。一方、ノードＦＧ
にＬｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖ
ｔｈ＿Ｌ）となっても、トランジスタ３２００は「非導通状態」のままである。このため
、第２の配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み
出すことができる。
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報
を読み出さなくてはならない。ほかのメモリセルの情報を読み出さないためには、ノード
ＦＧに与えられた電荷によらずトランジスタ３２００が「非導通状態」となるような電位
、つまり、Ｖｔｈ＿Ｈより低い電位を第５の配線３００５に与えればよい。または、ノー
ドＦＧに与えられた電荷によらずトランジスタ３２００が「導通状態」となるような電位
、つまり、Ｖｔｈ＿Ｌより高い電位を第５の配線３００５に与えればよい。
図４７（Ｂ）に示す半導体装置は、トランジスタ３２００を有さない点で図４７（Ａ）に
示した半導体装置と異なる。この場合も図４７（Ａ）に示した半導体装置と同様の動作に
より情報の書き込みおよび保持動作が可能である。
図４７（Ｂ）に示す半導体装置における、情報の読み出しについて説明する。トランジス
タ３３００が導通状態になると、浮遊状態である第３の配線３００３と容量素子３４００
とが導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その結
果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量
素子３４００の電極の一方の電位（または容量素子３４００に蓄積された電荷）によって
、異なる値をとる。
例えば、容量素子３４００の電極の一方の電位をＶ、容量素子３４００の容量をＣ、第３
の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の
電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×
ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素
子３４００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると
、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ
１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝
（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すこと
ができる。
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体が適用されたトラ
ンジスタを用い、トランジスタ３３００として第２の半導体が適用されたトランジスタを
駆動回路上に積層して配置する構成とすればよい。
以上に示した半導体装置は、酸化物半導体を用いたオフ電流の極めて小さいトランジスタ
を適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフ
レッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可
能となるため、消費電力の低い半導体装置を実現することができる。また、電力の供給が
ない場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって
記憶内容を保持することが可能である。
また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こ
りにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注
入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といっ
た問題が生じない。すなわち、本発明の一態様に係る半導体装置は、従来の不揮発性メモ
リで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体
装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが
行われるため、高速な動作が可能となる。
＜ＲＦタグ＞
以下では、上述したトランジスタ、または記憶装置を含むＲＦタグについて、図４８を用
いて説明する。
本発明の一態様に係るＲＦタグは、内部に記憶回路を有し、記憶回路に情報を記憶し、非
接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このような特徴
から、ＲＦタグは、物品などの個体情報を読み取ることにより物品の識別を行う個体認証
システムなどに用いることが可能である。なお、これらの用途に用いるためには高い信頼
性が要求される。
ＲＦタグの構成について図４８を用いて説明する。図４８は、ＲＦタグの構成例を示すブ
ロック図である。
図４８に示すようにＲＦタグ８００は、通信器８０１（質問器、リーダ／ライタなどとも
いう）に接続されたアンテナ８０２から送信される無線信号８０３を受信するアンテナ８
０４を有する。またＲＦタグ８００は、整流回路８０５、定電圧回路８０６、復調回路８
０７、変調回路８０８、論理回路８０９、記憶回路８１０、ＲＯＭ８１１を有している。
なお、復調回路８０７に含まれる整流作用を示すトランジスタの半導体には、逆方向電流
を十分に抑制することが可能な、例えば、酸化物半導体を用いてもよい。これにより、逆
方向電流に起因する整流作用の低下を抑制し、復調回路の出力が飽和することを防止でき
る。つまり、復調回路の入力に対する復調回路の出力を線形に近づけることができる。な
お、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行う電磁
結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式
の３つに大別される。ＲＦタグ８００は、そのいずれの方式に用いることも可能である。
次に各回路の構成について説明する。アンテナ８０４は、通信器８０１に接続されたアン
テナ８０２との間で無線信号８０３の送受信を行うためのものである。また、整流回路８
０５は、アンテナ８０４で無線信号を受信することにより生成される入力交流信号を整流
、例えば、半波２倍圧整流し、後段の容量素子により、整流された信号を平滑化すること
で入力電位を生成するための回路である。なお、整流回路８０５の入力側または出力側に
は、リミッタ回路を有してもよい。リミッタ回路とは、入力交流信号の振幅が大きく、内
部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しないように制御す
るための回路である。
定電圧回路８０６は、入力電位から安定した電源電圧を生成し、各回路に供給するための
回路である。なお、定電圧回路８０６は、内部にリセット信号生成回路を有していてもよ
い。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路８０
９のリセット信号を生成するための回路である。
復調回路８０７は、入力交流信号を包絡線検出することにより復調し、復調信号を生成す
るための回路である。また、変調回路８０８は、アンテナ８０４より出力するデータに応
じて変調をおこなうための回路である。
論理回路８０９は復調信号を解析し、処理を行うための回路である。記憶回路８１０は、
入力された情報を保持する回路であり、ロウデコーダ、カラムデコーダ、記憶領域などを
有する。また、ＲＯＭ８１１は、固有番号（ＩＤ）などを格納し、処理に応じて出力を行
うための回路である。
なお、上述の各回路は、適宜、取捨することができる。
ここで、上述した記憶装置を、記憶回路８１０に用いることができる。本発明の一態様に
係る記憶装置は、電源が遮断された状態であっても情報を保持できるため、ＲＦタグに好
適である。さらに本発明の一態様に係る記憶装置は、データの書き込みに必要な電力（電
圧）が従来の不揮発性メモリに比べて低いため、データの読み出し時と書込み時の最大通
信距離の差を生じさせないことも可能である。さらに、データの書き込み時に電力が不足
し、誤動作または誤書込みが生じることを抑制することができる。
また、本発明の一態様に係る記憶装置は、不揮発性メモリとして用いることが可能である
ため、ＲＯＭ８１１に適用することもできる。その場合には、生産者がＲＯＭ８１１にデ
ータを書き込むためのコマンドを別途用意し、ユーザが自由に書き換えできないようにし
ておくことが好ましい。生産者が出荷前に固有番号を書込んだのちに製品を出荷すること
で、作製したＲＦタグすべてについて固有番号を付与するのではなく、出荷する良品にの
み固有番号を割り当てることが可能となり、出荷後の製品の固有番号が不連続になること
がなく出荷後の製品に対応した顧客管理が容易となる。
＜ＲＦタグの使用例＞
以下では、本発明の一態様に係るＲＦタグの使用例について図４９を用いて説明する。Ｒ
Ｆタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書
類（運転免許証や住民票等、図４９（Ａ）参照。）、包装用容器類（包装紙やボトル等、
図４９（Ｃ）参照。）、記録媒体（ＤＶＤやビデオテープ等、図４９（Ｂ）参照。）、乗
り物類（自転車等、図４９（Ｄ）参照。）、身の回り品（鞄や眼鏡等）、食品類、植物類
、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器（液晶表
示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、もしくは各物品
に取り付ける荷札（図４９（Ｅ）および図４９（Ｆ）参照。）等に設けて使用することが
できる。
本発明の一態様に係るＲＦタグ４０００は、表面に貼る、または埋め込むことにより、物
品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれ
ば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦタグ
４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザ
イン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書
類等に本発明の一態様に係るＲＦタグ４０００により、認証機能を付与することができ、
この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒
体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一態様に係る
ＲＦタグ４０００を取り付けることにより、検品システム等のシステムの効率化を図るこ
とができる。また、乗り物類であっても、本発明の一態様に係るＲＦタグ４０００を取り
付けることにより、盗難などに対するセキュリティ性を高めることができる。
以上のように、本発明の一態様に係るＲＦタグは、上述したような各用途に用いることが
できる。
＜ＣＰＵ＞
以下では、上述したトランジスタや上述した記憶装置などの半導体装置を含むＣＰＵにつ
いて説明する。
図５０は、上述したトランジスタを一部に用いたＣＰＵの一例の構成を示すブロック図で
ある。
図５０に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔ
ｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラク
ションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ
１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１
１９８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェ
ース１１８９（ＲＯＭ Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基
板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は
、別チップに設けてもよい。もちろん、図５０に示すＣＰＵは、その構成を簡略化して示
した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例え
ば、図５０に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含
み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算
回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４
ビットなどとすることができる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクション
デコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタ
ラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ
１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロー
ラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制
御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御する
ための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラ
ム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク
状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアド
レスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９
２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、および
レジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタ
イミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号
ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記
各種回路に供給する。
図５０に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ
１１９６のメモリセルとして、上述したトランジスタや記憶装置などを用いることができ
る。
図５０に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの
指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１
９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量
素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が
選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる
。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換え
が行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる
。
図５１は、レジスタ１１９６として用いることのできる記憶素子１２００の回路図の一例
である。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮
断で記憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と
、論理素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有す
る。回路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２
１０と、を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、
インダクタなどのその他の素子をさらに有していてもよい。
ここで、回路１２０２には、上述した記憶装置を用いることができる。記憶素子１２００
への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートにはＧ
ＮＤ（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とする
。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とする
。
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用い
て構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）の
トランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端
子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第２
の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３は
トランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の
端子の間の導通または非導通（つまり、トランジスタ１２１３の導通状態または非導通状
態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとド
レインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソース
とドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力さ
れる制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、
トランジスタ１２１４の導通状態または非導通状態）が選択される。
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のう
ちの一方、およびトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部
分をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電位
を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ
１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接
続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの
他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一
方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソ
ースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続さ
れる。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方
）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方
）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、
は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一対
の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電
源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる
。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる配
線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他
方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等
）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０
８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ
線）と電気的に接続される。
なお、容量素子１２０７および容量素子１２０８は、トランジスタや配線の寄生容量等を
積極的に利用することによって省略することも可能である。
トランジスタ１２０９のゲートには、制御信号ＷＥが入力される。スイッチ１２０３およ
びスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第２
の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２
の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態
となる。
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデータ
に対応する信号が入力される。図５１では、回路１２０１から出力された信号が、トラン
ジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の
第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、
論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介し
て回路１２０１に入力される。
なお、図５１では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとド
レインの他方）から出力される信号は、論理素子１２０６および回路１２２０を介して回
路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子
（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反
転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、
入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合
に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）
から出力される信号を当該ノードに入力することができる。
また、図５１において、記憶素子１２００に用いられるトランジスタのうち、トランジス
タ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる膜または基板１１９
０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層または
シリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子
１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体で形成されるトラン
ジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外に
も、チャネルが酸化物半導体で形成されるトランジスタを含んでいてもよく、残りのトラ
ンジスタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成され
るトランジスタとすることもできる。
図５１における回路１２０１には、例えばフリップフロップ回路を用いることができる。
また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用いる
ことができる。
本発明の一態様に係る半導体装置では、記憶素子１２００に電源電圧が供給されない間は
、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８
によって保持することができる。
また、酸化物半導体にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例
えば、酸化物半導体にチャネルが形成されるトランジスタのオフ電流は、結晶性を有する
シリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく小さい。そのた
め、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１２
００に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり
保たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（デー
タ）を保持することが可能である。
また、スイッチ１２０３およびスイッチ１２０４を設けることによって、プリチャージ動
作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が
元のデータを保持しなおすまでの時間を短くすることができる。
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ
１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再開
された後、容量素子１２０８によって保持された信号を、トランジスタ１２１０の状態（
導通状態、または非導通状態）に変換して、回路１２０２から読み出すことができる。そ
れ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の信
号を正確に読み出すことが可能である。
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなどの
記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐこ
とができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰
することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、また
は複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を
抑えることができる。
記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１２００は、ＤＳＰ（
Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐｒ
ｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ−ＩＤ（Ｒａｄｉ
ｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）にも応用可能である。
＜表示装置＞
以下では、本発明の一態様に係る表示装置の構成例について説明する。
［構成例］
図５２（Ａ）には、本発明の一態様に係る表示装置の上面図を示す。また、図５２（Ｂ）
には、本発明の一態様に係る表示装置の画素に液晶素子を用いた場合における画素回路を
示す。また、図５２（Ｃ）には、本発明の一態様に係る表示装置の画素に有機ＥＬ素子を
用いた場合における画素回路を示す。
画素に用いるトランジスタは、上述したトランジスタを用いることができる。ここでは、
ｎチャネル型のトランジスタを用いる例を示す。なお、画素に用いたトランジスタと、同
一工程を経て作製したトランジスタを駆動回路として用いても構わない。このように、画
素や駆動回路に上述したトランジスタを用いることにより、表示品位が高い、または／お
よび信頼性の高い表示装置となる。
アクティブマトリクス型表示装置の上面図の一例を図５２（Ａ）に示す。表示装置の基板
５０００上には、画素部５００１、第１の走査線駆動回路５００２、第２の走査線駆動回
路５００３、信号線駆動回路５００４が配置される。画素部５００１は、複数の信号線に
よって信号線駆動回路５００４と電気的に接続され、複数の走査線によって第１の走査線
駆動回路５００２、および第２の走査線駆動回路５００３と電気的に接続される。なお、
走査線と信号線とによって区切られる領域には、それぞれ表示素子を有する画素が配置さ
れている。また、表示装置の基板５０００は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅ
ｄ Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路（コントローラ、制御Ｉ
Ｃともいう）に電気的に接続されている。
第１の走査線駆動回路５００２、第２の走査線駆動回路５００３および信号線駆動回路５
００４は、画素部５００１と同じ基板５０００上に形成される。そのため、駆動回路を別
途作製する場合と比べて、表示装置を作製するコストを低減することができる。また、駆
動回路を別途作製した場合、配線間の接続数が増える。したがって、同じ基板５０００上
に駆動回路を設けることで、配線間の接続数を減らすことができ、信頼性の向上、または
／および歩留まりの向上を図ることができる。
〔液晶表示装置〕
また、画素の回路構成の一例を図５２（Ｂ）に示す。ここでは、ＶＡ型液晶表示装置の画
素などに適用することができる画素回路を示す。
この画素回路は、一つの画素に複数の画素電極を有する構成に適用できる。それぞれの画
素電極は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動でき
るように構成されている。これにより、マルチドメイン設計された画素の個々の画素電極
に印加する信号を、独立して制御できる。
トランジスタ５０１６のゲート配線５０１２と、トランジスタ５０１７のゲート配線５０
１３には、異なるゲート信号を与えることができるように分離されている。一方、データ
線として機能するソース電極またはドレイン電極５０１４は、トランジスタ５０１６とト
ランジスタ５０１７で共通に用いられている。トランジスタ５０１６とトランジスタ５０
１７は上述したトランジスタを適宜用いることができる。これにより、表示品位が高い、
または／および信頼性の高い液晶表示装置を提供することができる。
また、トランジスタ５０１６には、第１の画素電極が電気的に接続され、トランジスタ５
０１７には、第２の画素電極が電気的に接続される。第１の画素電極と第２の画素電極と
は分離されている。なお、第１の画素電極及び第２の画素電極の形状としては、特に限定
は無い。例えば、第１の画素電極は、Ｖ字状とすればよい。
トランジスタ５０１６のゲート電極はゲート配線５０１２と電気的に接続され、トランジ
スタ５０１７のゲート電極はゲート配線５０１３と電気的に接続されている。ゲート配線
５０１２とゲート配線５０１３に異なるゲート信号を与えてトランジスタ５０１６とトラ
ンジスタ５０１７の動作タイミングを異ならせ、液晶の配向を制御することができる。
また、容量配線５０１０と、誘電体として機能するゲート絶縁体と、第１の画素電極また
は第２の画素電極と電気的に接続する容量電極とで容量素子を形成してもよい。
マルチドメイン構造は、一画素に第１の液晶素子５０１８と第２の液晶素子５０１９を備
える。第１の液晶素子５０１８は第１の画素電極と対向電極とその間の液晶層とで構成さ
れ、第２の液晶素子５０１９は第２の画素電極と対向電極とその間の液晶層とで構成され
る。
なお、本発明の一態様に係る表示装置は、図５２（Ｂ）に示す画素回路に限定されない。
例えば、図５２（Ｂ）に示す画素回路に新たにスイッチ、抵抗素子、容量素子、トランジ
スタ、センサー、または論理回路などを追加してもよい。
〔有機ＥＬ表示装置〕
画素の回路構成の他の一例を図５２（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示
装置の画素構造を示す。
有機ＥＬ素子は、発光素子に電圧を印加することにより、有機ＥＬ素子が有する一対の電
極の一方から電子が、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、
電流が流れる。そして、電子および正孔が再結合することにより、発光性の有機化合物が
励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズム
から、このような発光素子は、電流励起型の発光素子と呼ばれる。
図５２（Ｃ）は、画素回路の一例を示す図である。ここでは１つの画素にｎチャネル型の
トランジスタを２つ用いる例を示す。なお、ｎチャネル型のトランジスタには、上述した
トランジスタを用いることができる。また、当該画素回路は、デジタル時間階調駆動を適
用することができる。
適用可能な画素回路の構成およびデジタル時間階調駆動を適用した場合の画素の動作につ
いて説明する。
画素５０２０は、スイッチング用トランジスタ５０２１、駆動用トランジスタ５０２２、
発光素子５０２４および容量素子５０２３を有する。スイッチング用トランジスタ５０２
１は、ゲート電極が走査線５０２６に接続され、第１電極（ソース電極、ドレイン電極の
一方）が信号線５０２５に接続され、第２電極（ソース電極、ドレイン電極の他方）が駆
動用トランジスタ５０２２のゲート電極に接続されている。駆動用トランジスタ５０２２
は、ゲート電極が容量素子５０２３を介して電源線５０２７に接続され、第１電極が電源
線５０２７に接続され、第２電極が発光素子５０２４の第１電極（画素電極）に接続され
ている。発光素子５０２４の第２電極は共通電極５０２８に相当する。共通電極５０２８
は、同一基板上に形成される共通電位線と電気的に接続される。
スイッチング用トランジスタ５０２１および駆動用トランジスタ５０２２は上述したトラ
ンジスタを用いることができる。これにより、表示品位の高い、または／および信頼性の
高い有機ＥＬ表示装置となる。
発光素子５０２４の第２電極（共通電極５０２８）の電位は低電源電位に設定する。なお
、低電源電位とは、電源線５０２７に供給される高電源電位より低い電位であり、例えば
ＧＮＤ、０Ｖなどを低電源電位として設定することができる。発光素子５０２４の順方向
のしきい値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素
子５０２４に印加することにより、発光素子５０２４に電流を流して発光させる。なお、
発光素子５０２４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なく
とも順方向しきい値電圧を含む。
なお、容量素子５０２３は駆動用トランジスタ５０２２のゲート容量を代用することによ
り省略できる場合がある。駆動用トランジスタ５０２２のゲート容量については、チャネ
ル形成領域とゲート電極との間で容量が形成されていてもよい。
次に、駆動用トランジスタ５０２２に入力する信号について説明する。電圧入力電圧駆動
方式の場合、駆動用トランジスタ５０２２がオンまたはオフの二つの状態となるようなビ
デオ信号を、駆動用トランジスタ５０２２に入力する。なお、駆動用トランジスタ５０２
２を線形領域で動作させるために、電源線５０２７の電圧よりも高い電圧を駆動用トラン
ジスタ５０２２のゲート電極に与える。また、信号線５０２５には、電源線電圧に駆動用
トランジスタ５０２２のしきい値電圧Ｖｔｈを加えた値以上の電圧をかける。
アナログ階調駆動を行う場合、駆動用トランジスタ５０２２のゲート電極に発光素子５０
２４の順方向電圧に駆動用トランジスタ５０２２のしきい値電圧Ｖｔｈを加えた値以上の
電圧をかける。なお、駆動用トランジスタ５０２２が飽和領域で動作するようにビデオ信
号を入力し、発光素子５０２４に電流を流す。また、駆動用トランジスタ５０２２を飽和
領域で動作させるために、電源線５０２７の電位を、駆動用トランジスタ５０２２のゲー
ト電位より高くする。ビデオ信号をアナログとすることで、発光素子５０２４にビデオ信
号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、本発明の一態様に係る表示装置は、図５２（Ｃ）に示す画素構成に限定されない。
例えば、図５２（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサー、トラ
ンジスタまたは論理回路などを追加してもよい。
図５２で例示した回路に上述したトランジスタを適用する場合、低電位側にソース電極（
第１の電極）、高電位側にドレイン電極（第２の電極）がそれぞれ電気的に接続される構
成とする。さらに、制御回路等により第１のゲート電極の電位を制御し、第２のゲート電
極にはソース電極に与える電位よりも低い電位など、上記で例示した電位を入力可能な構
成とすればよい。
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素
子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様
々な素子を有することが出来る。表示素子、表示装置、発光素子または発光装置は、例え
ば、ＥＬ素子（有機物および無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、Ｌ
ＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に
応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、
グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイパネル（ＰＤＰ）、ＭＥ
ＭＳ（マイクロ・エレクトロ・メカニカル・システム）、デジタルマイクロミラーデバイ
ス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェア
レンス・モジュレーション）素子、エレクトロウェッティング素子、圧電セラミックディ
スプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。
これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率
などが変化する表示媒体を有していてもよい。ＥＬ素子を用いた表示装置の一例としては
、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィー
ルドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ
：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓ
ｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（
透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型
液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インクまたは電気泳動素
子を用いた表示装置の一例としては、電子ペーパーなどがある。
なお、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色光（Ｗ
）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルターともいう
。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）
、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、
着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を
有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領
域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置
することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割
から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光
素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有す
る素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合より
も、さらに消費電力を低減できる場合がある。
＜モジュール＞
以下では、本発明の一態様に係る半導体装置を適用した表示モジュールについて、図５３
を用いて説明を行う。
図５３に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との
間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された
セル８００６、バックライトユニット８００７、フレーム８００９、プリント基板８０１
０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッテリー８
０１１、タッチパネル８００４などを有さない場合もある。
本発明の一態様に係る半導体装置は、例えば、セル８００６に用いることができる。
上部カバー８００１および下部カバー８００２は、タッチパネル８００４およびセル８０
０６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルをセル８００６
に重畳して用いることができる。また、セル８００６の対向基板（封止基板）に、タッチ
パネル機能を持たせるようにすることも可能である。または、セル８００６の各画素内に
光センサーを設け、光学式のタッチパネルとすることも可能である。または、セル８００
６の各画素内にタッチセンサー用電極を設け、静電容量方式のタッチパネルとすることも
可能である。
バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライト
ユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
フレーム８００９は、セル８００６の保護機能の他、プリント基板８０１０の動作により
発生する電磁波を遮断するための電磁シールドとしての機能を有してもよい。またフレー
ム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
もよいし、別途設けたバッテリー８０１１による電源であってもよい。商用電源を用いる
場合には、バッテリー８０１１を有さなくてもよい。
また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を追
加して設けてもよい。
＜電子機器＞
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備
えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ
等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いること
ができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器と
して、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ
、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプ
レイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオ
プレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ
払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図５４に示
す。
図５４（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部
９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０８
等を有する。なお、図５４（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示
部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない
。
図５４（Ｂ）は携帯データ端末であり、第１筐体９１１、第２筐体９１２、第１表示部９
１３、第２表示部９１４、接続部９１５、操作キー９１６等を有する。第１表示部９１３
は第１筐体９１１に設けられており、第２表示部９１４は第２筐体９１２に設けられてい
る。そして、第１筐体９１１と第２筐体９１２とは、接続部９１５により接続されており
、第１筐体９１１と第２筐体９１２の間の角度は、接続部９１５により変更が可能である
。第１表示部９１３における映像を、接続部９１５における第１筐体９１１と第２筐体９
１２との間の角度にしたがって、切り替える構成としてもよい。また、第１表示部９１３
および第２表示部９１４の少なくとも一方に、位置入力装置としての機能が付加された表
示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装置にタッ
チパネルを設けることで付加することができる。または、位置入力装置としての機能は、
フォトセンサーとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加す
ることができる。
図５４（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、キ
ーボード９２３、ポインティングデバイス９２４等を有する。
図５４（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９３
３等を有する。
図５４（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、
操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ
９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられて
いる。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されてお
り、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能であ
る。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４
２との間の角度にしたがって切り替える構成としてもよい。
図５４（Ｆ）は普通自動車であり、車体９５１、車輪９５２、ダッシュボード９５３、ラ
イト９５４等を有する。
＜表示領域または発光領域に曲面を有する電子機器＞
以下では、本発明の一態様に係る電子機器の一例である表示領域または発光領域に曲面を
有する電子機器について、図５５を参照しながら説明する。なお、ここでは、電子機器の
一例として、情報機器、特に携帯性を有する情報機器（携帯機器）について説明する。携
帯性を有する情報機器としては、例えば、携帯電話機（ファブレット、スマートフォン（
スマホ））、タブレット端末（スレートＰＣ）なども含まれる。
図５５（Ａ−１）は、携帯機器１３００Ａの外形を説明する斜視図である。図５５（Ａ−
２）は、携帯機器１３００Ａの上面図である。図５５（Ａ−３）は、携帯機器１３００Ａ
の使用状態を説明する図である。
図５５（Ｂ−１）および図５５（Ｂ−２）は、携帯機器１３００Ｂの外形を説明する斜視
図である。
図５５（Ｃ−１）および図５５（Ｃ−２）は、携帯機器１３００Ｃの外形を説明する斜視
図である。
＜携帯機器＞
携帯機器１３００Ａは、例えば電話、電子メール作成閲覧、手帳または情報閲覧などの機
能から選ばれた一つまたは複数の機能を有する。
携帯機器１３００Ａは、筐体の複数の面に沿って表示部が設けられている。例えば、可と
う性を有する表示装置を、筐体の内側に沿うように配置することで表示部を設ければよい
。これにより、文字情報や画像情報などを第１の領域１３１１または／および第２の領域
１３１２に表示することができる。
例えば、３つの操作の用に供する画像を第１の領域１３１１に表示することができる（図
５５（Ａ−１）参照。）。また、図中に破線の矩形で示すように文字情報などを第２の領
域１３１２に表示することができる（図５５（Ａ−２）参照。）。
携帯機器１３００Ａの上部に第２の領域１３１２を配置した場合、携帯機器１３００Ａを
洋服の胸ポケットに収納したままの状態で、携帯機器１３００Ａの第２の領域１３１２に
表示された文字や画像情報を、使用者は容易に確認することができる（図５５（Ａ−３）
参照。）。例えば、着信した電話の発信者の電話番号または氏名などを、携帯機器１３０
０Ａの上方から観察できる。
なお、携帯機器１３００Ａは、表示装置と筐体との間、表示装置内または筐体上に入力装
置などを有してもよい。入力装置は、例えば、タッチセンサー、光センサー、超音波セン
サーなどを用いればよい。入力装置を表示装置と筐体との間または筐体上に配置する場合
、マトリクススイッチ方式、抵抗膜方式、超音波表面弾性波方式、赤外線方式、電磁誘導
方式、静電容量方式などのタッチパネルを用いればよい。また、入力装置を表示装置内に
配置する場合、インセルタイプのセンサー、またはオンセルタイプのセンサーなどを用い
ればよい。
なお、携帯機器１３００Ａは、振動センサーなどと、当該振動センサーなどに検知された
振動に基づいて、着信を拒否するモードに移行するプログラムを記憶した記憶装置を備え
ることができる。これにより、使用者は携帯機器１３００Ａを洋服の上から軽く叩いて振
動を与えることにより着信を拒否するモードに移行させることができる。
携帯機器１３００Ｂは、第１の領域１３１１および第２の領域１３１２を有する表示部と
、表示部を支持する筐体１３１０を有する。
筐体１３１０は複数の屈曲部を備え、筐体１３１０が備える最も長い屈曲部が、第１の領
域１３１１と第２の領域１３１２に挟まれる。
携帯機器１３００Ｂは、最も長い屈曲部に沿って設けられた第２の領域１３１２を側面に
向けて使用することができる。
携帯機器１３００Ｃは、第１の領域１３１１および第２の領域１３１２を有する表示部と
、表示部を支持する筐体１３１０を有する。
筐体１３１０は複数の屈曲部を備え、筐体１３１０が備える二番目に長い屈曲部が、第１
の領域１３１１と第２の領域１３１２に挟まれる。
携帯機器１３００Ｃは、第２の領域１３１２を上部に向けて使用することができる。
なお、実施の形態中で述べる内容は、その一部と別の一部とに対して、適用、組み合わせ
、または置き換えなどを行うことができる。また、実施の形態中で述べる内容とは、様々
な図を用いて述べる内容、または明細書に記載される文を用いて述べる内容のことである
。
また、ある図の一部と、その図の別の一部と、別の図の一部と、を適宜組み合わせること
により、さらに多くの図を構成させることができる。
また、図や文において規定されていない内容について、その内容を除くことを規定した発
明の一態様を構成することができる。または、ある値について、上限値と下限値などで示
される数値範囲が記載されている場合、その範囲を任意に狭めることで、または、その範
囲の中の一点を除くことで、その範囲を一部除いた発明の一態様を規定することができる
。これらにより、例えば、従来技術が本発明の一態様の技術的範囲内に入らないことを規
定することができる。
具体例としては、ある回路において、第１乃至第５のトランジスタを用いている回路図が
記載されているとする。その場合、その回路が、第６のトランジスタを有していないこと
を発明として規定することが可能である。または、その回路が、容量素子を有していない
ことを規定することが可能である。さらに、その回路が、ある特定の接続構造をとってい
るような第６のトランジスタを有していない、と規定して発明を構成することができる。
または、その回路が、ある特定の接続構造をとっている容量素子を有していない、と規定
して発明を構成することができる。例えば、ゲートが第３のトランジスタのゲートと接続
されている第６のトランジスタを有していない、と発明を規定することが可能である。ま
たは、例えば、第１の電極が第３のトランジスタのゲートと接続されている容量素子を有
していない、と発明を規定することが可能である。
別の具体例としては、ある値について、例えば、「ある電圧が３Ｖ以上１０Ｖ以下である
ことが好ましい」と記載されているとする。その場合、例えば、ある電圧が−２Ｖ以上１
Ｖ以下である場合を除く、と発明の一態様を規定することが可能である。または、例えば
、ある電圧が１３Ｖ以上である場合を除く、と発明の一態様を規定することが可能である
。なお、例えば、その電圧が５Ｖ以上８Ｖ以下であると発明を規定することも可能である
。なお、例えば、その電圧が、概略９Ｖであると発明を規定することも可能である。なお
、例えば、その電圧が３Ｖ以上１０Ｖ以下であるが、９Ｖである場合を除くと発明を規定
することも可能である。なお、ある値について、「ある範囲であることが好ましい」など
と記載されていたとしても、ある値は、それらの記載に限定されない。つまり、「好まし
い」などと記載されていたとしても、それらの記載には限定されない。
別の具体例としては、ある値について、例えば、「ある電圧が１０Ｖであることが好まし
い」と記載されているとする。その場合、例えば、ある電圧が−２Ｖ以上１Ｖ以下である
場合を除く、と発明の一態様を規定することが可能である。または、例えば、ある電圧が
１３Ｖ以上である場合を除く、と発明の一態様を規定することが可能である。
別の具体例としては、ある物質の性質について、例えば、「ある膜は絶縁膜である」と記
載されているとする。その場合、例えば、その絶縁膜が有機絶縁膜である場合を除く、と
発明の一態様を規定することが可能である。または、例えば、その絶縁膜が無機絶縁膜で
ある場合を除く、と発明の一態様を規定することが可能である。または、例えば、その膜
が導電膜である場合を除く、と発明の一態様を規定することが可能である。または、例え
ば、その膜が半導体膜である場合を除く、と発明の一態様を規定することが可能である。
別の具体例としては、ある積層構造について、例えば、「Ａ膜とＢ膜との間に、ある膜が
設けられている」と記載されているとする。その場合、例えば、その膜が、４層以上の積
層膜である場合を除く、と発明を規定することが可能である。または、例えば、Ａ膜とそ
の膜との間に、導電膜が設けられている場合を除く、と発明を規定することが可能である
。
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（
容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなく
ても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続
先を特定しなくても、発明の一態様が明確であるといえる。そして、接続先が特定された
内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細
書等に記載されていると判断することが可能な場合がある。特に、端子の接続先として複
数の箇所が想定される場合には、その端子の接続先を特定の箇所に限定しなくてもよい。
したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素
子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発
明の一態様を構成することが可能な場合がある。
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業
者であれば、発明を特定することが可能な場合がある。または、ある回路について、少な
くとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つ
まり、機能を特定すれば、発明の一態様が明確であるといえる。そして、機能が特定され
た発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。し
たがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態
様として開示されているものであり、発明の一態様を構成することが可能である。または
、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として
開示されているものであり、発明の一態様を構成することが可能である。
なお、本明細書等においては、実施の形態のある項目において述べる図または文において
、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、あ
る部分を述べる図または文が記載されている場合、その一部分の図または文を取り出した
内容も、発明の一態様として開示されているものであり、発明の一態様を構成することが
可能であるものとする。そして、その発明の一態様は明確であるといえる。そのため、例
えば、能動素子（トランジスタ、ダイオードなど）、配線、受動素子（容量素子、抵抗素
子など）、導電体、絶縁体、半導体、有機物、無機物、部品、装置、動作方法、製造方法
などが記載された図または文において、その一部分を取り出して、発明の一態様を構成す
ることが可能であるものとする。例えば、Ｎ個（Ｎは自然数）の回路素子（トランジスタ
、容量素子等）を有して構成される回路図から、Ｍ個（Ｍは自然数で、Ｍ＜Ｎ）の回路素
子（トランジスタ、容量素子等）を抜き出して、発明の一態様を構成することは可能であ
る。別の例としては、Ｎ個（Ｎは自然数）の層を有して構成される断面図から、Ｍ個（Ｍ
は自然数で、Ｍ＜Ｎ）の層を抜き出して、発明の一態様を構成することは可能である。さ
らに別の例としては、Ｎ個（Ｎは自然数）の要素を有して構成されるフローチャートから
、Ｍ個（Ｍは自然数で、Ｍ＜Ｎ）の要素を抜き出して、発明の一態様を構成することは可
能である。さらに別の例としては、「Ａは、Ｂ、Ｃ、Ｄ、ＥまたはＦを有する」と記載さ
れている文から、一部の要素を任意に抜き出して、「Ａは、ＢとＥとを有する」、「Ａは
、ＥとＦとを有する」、「Ａは、ＣとＥとＦとを有する」、または、「Ａは、ＢとＣとＤ
とＥとを有する」などの発明の一態様を構成することは可能である。
なお、本明細書等においては、実施の形態において述べる図または文において、少なくと
も一つの具体例が記載される場合、その具体例の上位概念を導き出すことは、当業者であ
れば容易に理解される。したがって、実施の形態において述べる図または文において、少
なくとも一つの具体例が記載される場合、その具体例の上位概念も、発明の一態様として
開示されているものであり、発明の一態様を構成することが可能である。そして、その発
明の一態様は、明確であるといえる。
なお、本明細書等においては、少なくとも図に記載した内容は、発明の一態様として開示
されているものであり、発明の一態様を構成することが可能である。したがって、ある内
容について、図に記載されていれば、文を用いて述べていなくても、その内容は、発明の
一態様として開示されているものであり、発明の一態様を構成することが可能である。同
様に、図の一部を取り出した図についても、発明の一態様として開示されているものであ
り、発明の一態様を構成することが可能である。そして、その発明の一態様は明確である
といえる。
本実施例では、本発明の一態様に係る半導体を有する試料を作製し、その結晶性について
評価した。
以下では、試料の作製方法について説明する。
まず、基板として６００ｍｍ×７２０ｍｍのガラス基板を準備した。
次に、スパッタリング法により、厚さが１００ｎｍの半導体を成膜した。半導体の成膜は
、２４０ｍｍ×１１７０ｍｍ、厚さ６ｍｍの直方体状Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇ
ａ：Ｚｎ＝５：５：６［原子数比］）ターゲットを用いて行った。なお、バッキングプレ
ートの厚さは１１ｍｍ、マグネットユニットとターゲットの表面との距離は４７ｍｍであ
る。また、成膜時の基板温度を１７０℃、酸素ガス割合［Ｏ２／（Ｏ２＋Ａｒ）］を５０
％、圧力を０．６Ｐａ、ＡＣ電力を２．５ｋＷ、ターゲット−基板間距離を１５０ｍｍと
した。
本実施例では、マグネットユニットの構成が異なるスパッタリング装置によって半導体を
成膜した。具体的には、ターゲット表面における水平磁場の強度が６００Ｇの場合と、２
１０Ｇの場合で行った。
次に、各試料に対し結晶性の評価を行った。測定を行った箇所（ｐｏｉｎｔＡおよびｐｏ
ｉｎｔＢ）を図５６（Ａ）に示す。なお、図５６（Ａ）は、ガラス基板面内の半導体の厚
さ分布であり、明るい領域ほど厚いことを示し、暗い領域ほど薄いことを示している。結
晶性の評価は、Ｂｒｕｋｅｒ ＡＸＳ社製Ｘ線回折装置Ｄ８ ＡＤＶＡＮＣＥを用い、Ｏ
ｕｔ ｏｆ Ｐｌａｎｅ法で行った。
結果を図５６（Ｂ）に示す。いずれの試料のいずれの箇所においても、２θが３０°付近
に配向性を示すピークが確認された。該ピークを有する試料は、ｃ軸方向に配向性を有す
るＩｎ−Ｇａ−Ｚｎ酸化物の結晶を含むと推測される。したがって、本実施例で作製した
試料はＣＡＡＣ−ＯＳであることが推測される。
また、水平磁場の強度が２１０Ｇのマグネットユニットを用いた試料のｐｏｉｎｔＡにお
いて、２θが３６°付近に配向性を示すピーク（破線丸で表示する。）が確認された。こ
のピークを有する試料は、空間群Ｆｄ−３ｍに分類される結晶構造（例えば、スピネル型
の結晶構造）を含んでおり、例えば、３６°近傍のピークは（２２２）面に帰属する可能
性が高い。
一方、水平磁場の強度が６００Ｇのマグネットユニットを用いて成膜した試料では、測定
箇所に寄らず２θが３６°付近に配向性を示すピークが確認されなかった。即ち、マグネ
ットユニットの水平磁場の強度を２１０Ｇから６００Ｇに高くすることで、基板面内の結
晶性の分布を均一できることがわかった。
以上に示したように、水平磁場の強度が６００Ｇのマグネットユニットを用いて成膜した
試料は、結晶性の高いＣＡＡＣ−ＯＳを基板面内で均一に得られることがわかった。磁場
が強いほどＣＡＡＣ−ＯＳが成膜されやすいことから、マグネトロンスパッタの磁場によ
って基板上面をペレットが移動する成膜モデルは理に適っていることがわかる。
１００ ペレット
１００ａ ペレット
１００ｂ ペレット
１０１ イオン
１０２ 酸化亜鉛粒子
１２０ 基板
１３０ ターゲット
１６１ 領域
１６２ 領域
１６３ 領域
１６４ アトミックボイド
３１０ 電子銃室
３１２ 光学系
３１４ 試料室
３１６ 光学系
３１８ カメラ
３２０ 観察室
３２２ フィルム室
３２４ 電子
３２８ 物質
３３２ 蛍光板
４００ 基板
４０２ 絶縁体
４０４ 導電体
４０６ａ 半導体
４０６ｂ 半導体
４０６ｃ 半導体
４０８ 絶縁体
４１２ 絶縁体
４１３ 導電体
４１６ａ 導電体
４１６ｂ 導電体
４１８ 絶縁体
４２３ａ 低抵抗領域
４２３ｂ 低抵抗領域
４２４ａ 導電体
４２４ｂ 導電体
４２６ａ 導電体
４２６ｂ 導電体
４２８ 絶縁体
６００ 基板
６０４ 導電体
６０６ａ 半導体
６０６ｂ 半導体
６０６ｃ 半導体
６１２ 絶縁体
６１３ 導電体
６１６ａ 導電体
６１６ｂ 導電体
６１８ 絶縁体
６２０ 絶縁体
７００ 成膜装置
７０１ 大気側基板供給室
７０２ 大気側基板搬送室
７０３ａ ロードロック室
７０３ｂ アンロードロック室
７０４ 搬送室
７０５ 基板加熱室
７０６ａ 成膜室
７０６ｂ 成膜室
７０６ｃ 成膜室
７５１ クライオトラップ
７５２ ステージ
７６１ カセットポート
７６２ アライメントポート
７６３ 搬送ロボット
７６４ ゲートバルブ
７６５ 加熱ステージ
７６６ ターゲット
７６７ 防着板
７６８ 基板ステージ
７６９ 基板
７７０ 真空ポンプ
７７１ クライオポンプ
７７２ ターボ分子ポンプ
７８０ マスフローコントローラ
７８１ 精製機
７８２ ガス加熱機構
８００ ＲＦタグ
８０１ 通信器
８０２ アンテナ
８０３ 無線信号
８０４ アンテナ
８０５ 整流回路
８０６ 定電圧回路
８０７ 復調回路
８０８ 変調回路
８０９ 論理回路
８１０ 記憶回路
８１１ ＲＯＭ
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイクロフォン
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９１１ 筐体
９１２ 筐体
９１３ 表示部
９１４ 表示部
９１５ 接続部
９１６ 操作キー
９２１ 筐体
９２２ 表示部
９２３ キーボード
９２４ ポインティングデバイス
９３１ 筐体
９３２ 冷蔵室用扉
９３３ 冷凍室用扉
９４１ 筐体
９４２ 筐体
９４３ 表示部
９４４ 操作キー
９４５ レンズ
９４６ 接続部
９５１ 車体
９５２ 車輪
９５３ ダッシュボード
９５４ ライト
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
１２００ 記憶素子
１２０１ 回路
１２０２ 回路
１２０３ スイッチ
１２０４ スイッチ
１２０６ 論理素子
１２０７ 容量素子
１２０８ 容量素子
１２０９ トランジスタ
１２１０ トランジスタ
１２１３ トランジスタ
１２１４ トランジスタ
１２２０ 回路
１３００Ａ 携帯機器
１３００Ｂ 携帯機器
１３００Ｃ 携帯機器
１３１０ 筐体
１３１１ 領域
１３１２ 領域
２１００ トランジスタ
２２００ トランジスタ
２２０１ 絶縁体
２２０２ 導電体
２２０３ 導電体
２２０４ 絶縁体
２２０５ 導電体
２２０６ 導電体
２２０７ 絶縁体
２２０８ 絶縁体
２２１１ 半導体基板
２２１２ 絶縁層
２２１３ ゲート電極
２２１４ ゲート絶縁体
２２１５ ソース領域およびドレイン領域
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３２００ トランジスタ
３３００ トランジスタ
３４００ 容量素子
４０００ ＲＦタグ
５０００ 基板
５００１ 画素部
５００２ 走査線駆動回路
５００３ 走査線駆動回路
５００４ 信号線駆動回路
５０１０ 容量配線
５０１２ ゲート配線
５０１３ ゲート配線
５０１４ ドレイン電極
５０１６ トランジスタ
５０１７ トランジスタ
５０１８ 液晶素子
５０１９ 液晶素子
５０２０ 画素
５０２１ スイッチング用トランジスタ
５０２２ 駆動用トランジスタ
５０２３ 容量素子
５０２４ 発光素子
５０２５ 信号線
５０２６ 走査線
５０２７ 電源線
５０２８ 共通電極
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ セル
８００７ バックライトユニット
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリー

Claims (1)

  1. 複数のＩｎ−Ｇａ−Ｚｎ酸化物を有し、
    前記複数のＩｎ−Ｇａ−Ｚｎ酸化物は、第１の平板状のＩｎ−Ｇａ−Ｚｎ酸化物、第２の平板状のＩｎ−Ｇａ−Ｚｎ酸化物と、第３の平板状のＩｎ−Ｇａ−Ｚｎ酸化物と、を有し、
    前記第１の平板状のＩｎ−Ｇａ−Ｚｎ酸化物は、結晶構造を有し、
    前記第１の平板状のＩｎ−Ｇａ−Ｚｎ酸化物は、前記第２の平板状のＩｎ−Ｇａ−Ｚｎ酸化物と、前記第３の平板状のＩｎ−Ｇａ−Ｚｎ酸化物との間に設けられ、
    前記第１の平板状のＩｎ−Ｇａ−Ｚｎ酸化物の平面は、前記面の法線ベクトルに概略垂直な方向を向いていない、酸化物。
JP2019150303A 2014-02-19 2019-08-20 酸化物および半導体装置 Withdrawn JP2019195112A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014029542 2014-02-19
JP2014029542 2014-02-19

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015027950A Division JP2015173259A (ja) 2014-02-19 2015-02-16 酸化物、半導体装置、モジュールおよび電子機器

Publications (1)

Publication Number Publication Date
JP2019195112A true JP2019195112A (ja) 2019-11-07

Family

ID=53798855

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015027950A Withdrawn JP2015173259A (ja) 2014-02-19 2015-02-16 酸化物、半導体装置、モジュールおよび電子機器
JP2019150303A Withdrawn JP2019195112A (ja) 2014-02-19 2019-08-20 酸化物および半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015027950A Withdrawn JP2015173259A (ja) 2014-02-19 2015-02-16 酸化物、半導体装置、モジュールおよび電子機器

Country Status (5)

Country Link
US (1) US9508864B2 (ja)
JP (2) JP2015173259A (ja)
KR (1) KR102317297B1 (ja)
TW (1) TWI685976B (ja)
WO (1) WO2015125042A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101918031B1 (ko) * 2013-01-22 2018-11-13 삼성전자주식회사 스퓨리어스 공진을 감소시키는 공진기 및 공진기 제작 방법
WO2015125042A1 (en) * 2014-02-19 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Oxide, semiconductor device, module, and electronic device
US9985251B2 (en) * 2014-10-28 2018-05-29 The Trustees of Princeton University, Office of Technology and Trademark Licensing Process for fabricating a porous film in a scattering layer
WO2017149428A1 (en) 2016-03-04 2017-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
JP6668455B2 (ja) 2016-04-01 2020-03-18 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
TW202343784A (zh) 2016-07-11 2023-11-01 日商半導體能源研究所股份有限公司 金屬氧化物及半導體裝置
EP4228900A1 (en) * 2020-10-16 2023-08-23 Qorvo Biotechnologies, LLC Methods for depositing piezoelectric materials, and materials deposited therewith

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5859548A (ja) * 1981-10-02 1983-04-08 Fujitsu Ltd 透過電子顕微鏡における相対回転角決定法
JPH11213763A (ja) * 1998-01-30 1999-08-06 Hoya Corp 導電性酸化物薄膜を有する物品及びその製造方法
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2012134475A (ja) * 2010-12-03 2012-07-12 Semiconductor Energy Lab Co Ltd 酸化物半導体膜および半導体装置
US20140045299A1 (en) * 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Formation method of oxide semiconductor film
JP2015173259A (ja) * 2014-02-19 2015-10-01 株式会社半導体エネルギー研究所 酸化物、半導体装置、モジュールおよび電子機器

Family Cites Families (155)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US20040180217A1 (en) 2001-08-02 2004-09-16 Kazuyoshi Inoue Sputtering target, transparent conductive film, and their manufacturing method
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101420992B1 (ko) 2006-12-13 2014-07-17 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2010122274A1 (en) 2009-04-24 2010-10-28 Panasonic Corporation Oxide semiconductor
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
KR102321565B1 (ko) 2009-09-24 2021-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2011040028A1 (ja) 2009-09-30 2011-04-07 出光興産株式会社 Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物焼結体
KR101877149B1 (ko) 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
KR102068463B1 (ko) 2009-11-28 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
DE112011102644B4 (de) 2010-08-06 2019-12-05 Semiconductor Energy Laboratory Co., Ltd. Integrierte Halbleiterschaltung
JP5626978B2 (ja) 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US8664097B2 (en) 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20130298989A1 (en) 2010-12-10 2013-11-14 Teijin Limited Semiconductor laminate, semiconductor device, method for producing semiconductor laminate, and method for manufacturing semiconductor device
CN106960866B (zh) 2010-12-17 2021-03-12 株式会社半导体能源研究所 氧化物材料及半导体器件
JP5189674B2 (ja) 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US9331206B2 (en) 2011-04-22 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
KR102492593B1 (ko) * 2011-06-08 2023-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
US9059211B2 (en) 2011-10-03 2015-06-16 International Business Machines Corporation Oxygen scavenging spacer for a gate electrode
WO2013089115A1 (en) 2011-12-15 2013-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6059566B2 (ja) 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE102013022449B3 (de) 2012-05-11 2019-11-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
KR102119914B1 (ko) 2012-05-31 2020-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9134864B2 (en) 2012-05-31 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Electronic device with controller and touch panel for rapid restoration from power-saving mode
US20130320335A1 (en) 2012-06-01 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2014027263A (ja) 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US20130341180A1 (en) 2012-06-22 2013-12-26 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for using the same
EP2867387A4 (en) 2012-06-29 2016-03-09 Semiconductor Energy Lab METHOD OF USING CATHODIC SPUTTER TARGET AND METHOD OF MANUFACTURING OXIDE FILM
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20140011945A (ko) 2012-07-19 2014-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링용 타깃, 스퍼터링용 타깃의 사용 방법 및 산화물막의 제작 방법
US10557192B2 (en) 2012-08-07 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Method for using sputtering target and method for forming oxide film
JP5654648B2 (ja) * 2012-08-10 2015-01-14 株式会社半導体エネルギー研究所 金属酸化物膜
JP6325229B2 (ja) 2012-10-17 2018-05-16 株式会社半導体エネルギー研究所 酸化物膜の作製方法
WO2014061762A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20200011610A (ko) 2012-11-08 2020-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막 및 금속 산화물 막의 형성 방법
US9263531B2 (en) 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
US9406810B2 (en) 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6329762B2 (ja) 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
KR102211596B1 (ko) 2012-12-28 2021-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9391096B2 (en) 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9231111B2 (en) 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
US20140306219A1 (en) 2013-04-10 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
WO2014188983A1 (en) 2013-05-21 2014-11-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and formation method thereof
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
US20150034475A1 (en) 2013-08-02 2015-02-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film
WO2015059842A1 (ja) 2013-10-22 2015-04-30 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5859548A (ja) * 1981-10-02 1983-04-08 Fujitsu Ltd 透過電子顕微鏡における相対回転角決定法
JPH11213763A (ja) * 1998-01-30 1999-08-06 Hoya Corp 導電性酸化物薄膜を有する物品及びその製造方法
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2012134475A (ja) * 2010-12-03 2012-07-12 Semiconductor Energy Lab Co Ltd 酸化物半導体膜および半導体装置
US20140045299A1 (en) * 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Formation method of oxide semiconductor film
JP2015173259A (ja) * 2014-02-19 2015-10-01 株式会社半導体エネルギー研究所 酸化物、半導体装置、モジュールおよび電子機器

Also Published As

Publication number Publication date
TW201543692A (zh) 2015-11-16
JP2015173259A (ja) 2015-10-01
US9508864B2 (en) 2016-11-29
TWI685976B (zh) 2020-02-21
US20150236162A1 (en) 2015-08-20
KR102317297B1 (ko) 2021-10-26
KR20160120741A (ko) 2016-10-18
WO2015125042A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
JP6568353B2 (ja) 酸化物半導体膜の成膜方法
WO2015059842A1 (ja) 酸化物半導体膜の作製方法
JP7059423B2 (ja) 半導体装置
JP2019195112A (ja) 酸化物および半導体装置
JP6700368B2 (ja) 半導体装置
JP6965389B2 (ja) トランジスタの作製方法
TWI652362B (zh) 氧化物及其製造方法
CN107207252B (zh) 氧化物及其制造方法
JP2016180178A (ja) 酸化物およびその作製方法
JP2018026526A (ja) 半導体装置または当該半導体装置を有する表示装置
JP6608848B2 (ja) スパッタリング用ターゲットの作製方法
JP2015181161A (ja) 半導体装置
TW201703104A (zh) 氧化物膜的製造方法及濺射裝置
JP2015201640A (ja) 半導体装置、モジュールおよび電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190918

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200923

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210323

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20210618