JP6568353B2 - 酸化物半導体膜の成膜方法 - Google Patents

酸化物半導体膜の成膜方法 Download PDF

Info

Publication number
JP6568353B2
JP6568353B2 JP2014259605A JP2014259605A JP6568353B2 JP 6568353 B2 JP6568353 B2 JP 6568353B2 JP 2014259605 A JP2014259605 A JP 2014259605A JP 2014259605 A JP2014259605 A JP 2014259605A JP 6568353 B2 JP6568353 B2 JP 6568353B2
Authority
JP
Japan
Prior art keywords
semiconductor
transistor
conductor
insulator
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014259605A
Other languages
English (en)
Other versions
JP2015143396A5 (ja
JP2015143396A (ja
Inventor
山崎　舜平
舜平 山崎
下村　明久
明久 下村
裕平 佐藤
裕平 佐藤
靖正 山根
靖正 山根
山田　良則
良則 山田
哲紀 丸山
哲紀 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014259605A priority Critical patent/JP6568353B2/ja
Publication of JP2015143396A publication Critical patent/JP2015143396A/ja
Publication of JP2015143396A5 publication Critical patent/JP2015143396A5/ja
Application granted granted Critical
Publication of JP6568353B2 publication Critical patent/JP6568353B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または組成物（コンポジション・オブ・マター）に関する。特に、本発明は、例えば、半導体、半導体装置、表示装置、発光装置、照明装置、蓄電装置、記憶装置またはプロセッサに関する。または、半導体、半導体装置、表示装置、発光装置、照明装置、蓄電装置、記憶装置またはプロセッサの製造方法に関する。または、半導体装置、表示装置、発光装置、照明装置、蓄電装置、記憶装置またはプロセッサの駆動方法に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機器は、半導体装置を有する場合がある。
絶縁表面を有する基板上の半導体を用いて、トランジスタを構成する技術が注目されている。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている。トランジスタに適用可能な半導体としてシリコン膜が知られている。
トランジスタの半導体に用いられるシリコン膜は、用途によって非晶質シリコン膜と多結晶シリコン膜とが使い分けられている。例えば、大型の表示装置を構成するトランジスタに適用する場合、大面積基板への成膜技術が確立されている非晶質シリコン膜を用いると好適である。一方、駆動回路を一体形成した高機能の表示装置を構成するトランジスタに適用する場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコン膜を用いると好適である。多結晶シリコン膜は、非晶質シリコン膜に対し高温での熱処理、またはレーザ光処理を行うことで形成する方法が知られる。
また、近年は、酸化物半導体が注目されている。例えば、非晶質Ｉｎ−Ｇａ−Ｚｎ酸化物膜を用いたトランジスタが開示されている（特許文献１参照。）。酸化物半導体は、スパッタリング法などを用いて成膜できるため、大型の表示装置を構成するトランジスタの半導体に用いることができる。また、酸化物半導体を用いたトランジスタは、高い電界効果移動度を有するため、駆動回路を一体形成した高機能の表示装置を実現できる。また、非晶質シリコン膜を用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。
ところで、１９８５年には、結晶Ｉｎ−Ｇａ−Ｚｎ酸化物の合成が報告されている（非特許文献１参照。）。また、１９９５年には、Ｉｎ−Ｇａ−Ｚｎ酸化物がホモロガス構造をとり、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは自然数。）という組成式で記述されることが報告されている（非特許文献２参照。）。
また、２０１２年には、非晶質Ｉｎ−Ｇａ−Ｚｎ酸化物膜を用いたトランジスタと比べ、優れた電気特性および信頼性を有する、結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物膜を用いたトランジスタについて報告されている（非特許文献３参照。）。ここでは、ＣＡＡＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）を有するＩｎ−Ｇａ−Ｚｎ酸化物膜は、結晶粒界が明確に確認されないことが報告されている。
特開２００６−１６５５２８号公報
Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ： Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍｉｓｔｒｙ， １９８５， ｖｏｌｕｍｅ ６０， ｐ．３８２−ｐ．３８４ Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ： Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍｉｓｔｒｙ， １９９５， ｖｏｌｕｍｅ １１６， ｐ．１７０−ｐ．１７８ Ｓ． Ｙａｍａｚａｋｉ， Ｊ． Ｋｏｙａｍａ， Ｙ． Ｙａｍａｍｏｔｏ， ａｎｄ Ｋ． Ｏｋａｍｏｔｏ： ＳＩＤ ２０１２ ＤＩＧＥＳＴ ｐ．１８３−ｐ．１８６
トランジスタの半導体などに適用可能な、結晶性の酸化物半導体を作製する方法を提供することを課題の一とする。特に、結晶粒界などの欠陥の少ない結晶性の酸化物半導体を作製する方法を提供することを課題の一とする。
または、酸化物半導体を用いた半導体装置を提供することを課題の一とする。または、高い電界効果移動度を有するトランジスタを提供することを課題の一とする。または、電気特性の安定したトランジスタを提供することを課題の一とする。または、オフ時（非導通時）の電流の小さいトランジスタを提供することを課題の一とする。または、当該トランジスタを有する半導体装置を提供することを課題の一とする。または、丈夫な半導体装置を提供することを課題の一とする。または、新規な半導体装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
（１）
本発明の一態様は、インジウム、元素Ｍ（アルミニウム、ガリウム、イットリウムまたはスズ）、亜鉛および酸素を含むターゲットと、ターゲットの表面と向かい合って配置された基板と、ターゲットの裏面側に配置された第１のマグネットおよび第２のマグネットを含むマグネットユニットと、を有するスパッタリング装置を用いて酸化物半導体を成膜する酸化物半導体の作製方法であって、マグネットユニットの表面から基板に向かって垂直距離が１０ｍｍとなる点を通るターゲットの裏面と平行な平面における、水平磁場の強度の最大値を３５０Ｇ以上２０００Ｇ以下として成膜する酸化物半導体の作製方法である。
（２）
本発明の一態様は、インジウム、元素Ｍ（アルミニウム、ガリウム、イットリウムまたはスズ）、亜鉛および酸素を含むターゲットと、ターゲットの表面と向かい合って配置された基板と、を有するスパッタリング装置を用いて酸化物半導体を成膜する酸化物半導体の作製方法であって、ターゲットの表面における水平磁場の強度の最大値を４０Ｇ以上８００Ｇ以下として成膜する酸化物半導体の作製方法である。
（３）
本発明の一態様は、ターゲットの純度が９９．９重量％以上である（１）または（２）に記載の酸化物半導体の作製方法である。
（４）
本発明の一態様は、基板の表面温度を１００℃以上４５０℃以下とする（１）乃至（３）のいずれか一に記載の酸化物半導体の作製方法である。
（５）
本発明の一態様は、ターゲットと基板との垂直距離を１０ｍｍ以上６００ｍｍ以下とする（１）乃至（４）のいずれか一に記載の酸化物半導体の作製方法である。
トランジスタの半導体などに適用可能な、結晶性の酸化物半導体を作製する方法を提供することができる。特に、結晶粒界などの欠陥の少ない結晶性の酸化物半導体を作製する方法を提供することができる。
または、酸化物半導体を用いた半導体装置を提供することができる。または、高い電界効果移動度を有するトランジスタを提供することができる。または、電気特性の安定したトランジスタを提供することができる。または、オフ時（非導通時）の電流の小さいトランジスタを提供することができる。または、当該トランジスタを有する半導体装置を提供することができる。または、丈夫な半導体装置を提供することができる。または、新規な半導体装置を提供することができる。なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
スパッタリング装置の一部を示す斜視図。 スパッタリング装置の一部を示す断面図。 スパッタリング装置の一部を示す断面図。 成膜装置の一例を示す上面図。 成膜装置の構成の一例を示す図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す断面図。 本発明の一態様に係るトランジスタの作製方法を示す断面図。 本発明の一態様に係るトランジスタの作製方法を示す断面図。 本発明の一態様に係るトランジスタの作製方法を示す断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す断面図。 本発明の一態様に係る半導体装置の断面図。 本発明の一態様に係る半導体装置の回路図。 本発明の一態様に係る記憶装置の回路図。 本発明の一態様に係るＲＦタグのブロック図。 本発明の一態様に係るＲＦタグの使用例を示す図。 本発明の一態様に係るＣＰＵを示すブロック図。 本発明の一態様に係る記憶素子の回路図。 本発明の一態様に係る表示装置の上面図および回路図。 本発明の一態様に係る表示モジュールを説明する図。 本発明の一態様に係る電子機器を示す図。 本発明の一態様に係る電子機器を示す図。 半導体の積層を示す断面図、およびバンド構造を示す図。 マグネットユニットの水平磁場の強度によるＸＲＤの構造解析の変化を示す図。 マグネットユニットの水平磁場の強度とＸＲＤ強度との関係を示す図。 基板面内の半導体の厚さ分布、およびマグネットユニットの水平磁場の強度とＸＲＤとの関係を示す図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
なお、図において、大きさ、膜（層）の厚さ、または領域は、明瞭化のために誇張されている場合がある。
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
なお、以下に示す実施の形態では、半導体が酸化物半導体である場合について説明するが、これに限定されるものではない。例えば、半導体として、多結晶構造、単結晶構造などのシリコン、ゲルマニウム、などを用いてもよい。または、歪みシリコンなどの歪みを有する半導体を用いてもよい。または、半導体として高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）に適用可能なヒ化ガリウム、ヒ化アルミニウムガリウム、ヒ化インジウムガリウム、窒化ガリウム、リン化インジウム、シリコンゲルマニウムなどを用いてもよい。これらの半導体を用いることで、高速動作をすることに適したトランジスタとすることができる。
なお、本明細書において、Ａが濃度Ｂの領域を有する、と記載する場合、例えば、Ａのある領域における深さ方向全体の濃度がＢである場合、Ａのある領域における深さ方向の濃度の平均値がＢである場合、Ａのある領域における深さ方向の濃度の中央値がＢである場合、Ａのある領域における深さ方向の濃度の最大値がＢである場合、Ａのある領域における深さ方向の濃度の最小値がＢである場合、Ａのある領域における深さ方向の濃度の収束値がＢである場合、測定上Ａそのものの確からしい値の得られる領域における濃度がＢである場合などを含む。
また、本明細書において、Ａが大きさＢ、長さＢ、厚さＢ、幅Ｂまたは距離Ｂの領域を有する、と記載する場合、例えば、Ａのある領域における全体の大きさ、長さ、厚さ、幅、または距離がＢである場合、Ａのある領域における大きさ、長さ、厚さ、幅、または距離の平均値がＢである場合、Ａのある領域における大きさ、長さ、厚さ、幅、または距離の中央値がＢである場合、Ａのある領域における大きさ、長さ、厚さ、幅、または距離の最大値がＢである場合、Ａのある領域における大きさ、長さ、厚さ、幅、または距離の最小値がＢである場合、Ａのある領域における大きさ、長さ、厚さ、幅、または距離の収束値がＢである場合、測定上Ａそのものの確からしい値の得られる領域での大きさ、長さ、厚さ、幅、または距離がＢである場合などを含む。
＜スパッタリング装置＞
以下では、本発明の一態様に係るスパッタリング装置と、該スパッタリング装置を用いて結晶性を有する酸化物半導体を成膜する方法について説明する。
図１（Ａ）は、スパッタリング装置１０１の一部を示す斜視図である。また、図１（Ｂ）は、図１（Ａ）の切断面１５０に対応する断面を示した斜視図である。
図１に示すスパッタリング装置１０１は、ターゲットホルダ１２０と、ターゲットホルダ１２０上に配置されたバッキングプレート１１０と、バッキングプレート１１０上に配置されたターゲット１００と、バッキングプレート１１０を介してターゲット１００の下に配置されたマグネット１３０Ｎおよびマグネット１３０Ｓを含むマグネットユニット１３０と、マグネットユニット１３０を支持するマグネットホルダ１３２と、を有する。なお、本明細書では、複数のマグネット（磁石）を組み合わせたものをマグネットユニットと呼ぶ。マグネットユニットは、カソード、カソードマグネット、磁気部材、磁気部品などと呼びかえることができる。
ターゲットホルダ１２０とバッキングプレート１１０とは、ネジ（ボルトなど）を用いて固定されており、等電位となる。また、ターゲットホルダ１２０は、バッキングプレート１１０を介してターゲット１００を支持する機能を有する。
バッキングプレート１１０は、ターゲット１００を固定する機能を有する。
スパッタリング装置１０１は、バッキングプレート１１０の内部または下部などに水路を有してもよい。そして、水路に流体（空気、窒素、希ガス、水、オイルなど）を流すことで、スパッタ時にターゲット１００の温度の上昇による放電異常や、ターゲット１００などの部材の変形によるスパッタリング装置１０１の損傷などを抑制することができる。このとき、バッキングプレート１１０とターゲット１００とをボンディング材を介して密着させると、冷却性能が高まるため好ましい。
なお、ターゲットホルダ１２０とバッキングプレート１１０との間にガスケット１４０を有すると、スパッタリング装置１０１内に外部や水路などから不純物が混入しにくくなるため好ましい。
マグネットユニット１３０において、マグネット１３０Ｎとマグネット１３０Ｓとは、それぞれターゲット１００側に異なる極性を向けて配置されている。ここでは、マグネット１３０Ｎをターゲット１００側がＮ極となるように配置し、マグネット１３０Ｓをターゲット１００側がＳ極となるように配置する場合について説明する。ただし、マグネットユニット１３０におけるマグネットおよび極性の配置は、この配置に限定されるものではない。また、図１（Ｂ）の配置に限定されるものでもない。
図２に、図１に示したスパッタリング装置１０１における断面図を示す。なお、図２には、ターゲット１００と向かい合って配置された基板ホルダ１７０と、基板ホルダ１７０に支持された基板１６０を示す。また、マグネットユニット１３０によって形成される磁力線１８０ａおよび磁力線１８０ｂを示す。
磁力線１８０ａは、ターゲット１００の表面近傍における水平磁場を形成する磁力線の一つである。ターゲット１００の表面近傍は、例えば、ターゲット１００の表面からの垂直距離が０ｍｍ以上１０ｍｍ以下、特に０ｍｍ以上５ｍｍ以下の領域である。
磁力線１８０ｂは、マグネットユニット１３０の表面から、垂直距離ｄの位置に水平磁場を形成する磁力線の一つである。垂直距離ｄは、例えば、０ｍｍ以上２０ｍｍ以下または５ｍｍ以上１５ｍｍ以下である。
成膜時、ターゲットホルダ１２０に印加される電位Ｖ１は、例えば、基板ホルダ１７０に印加される電位Ｖ２よりも低い電位である。また、基板ホルダ１７０に印加される電位Ｖ２は、例えば、接地電位である。また、マグネットホルダ１３２に印加される電位Ｖ３は、例えば、接地電位である。なお、電位Ｖ１、電位Ｖ２および電位Ｖ３は上記の電位に限定されない。また、ターゲットホルダ１２０、基板ホルダ１７０、マグネットホルダ１３２の全てに電位が印加されなくても構わない。例えば、基板ホルダ１７０が電気的に浮いていても構わない。
また、図１および図２では、バッキングプレート１１０およびターゲットホルダ１２０と、マグネットユニット１３０およびマグネットホルダ１３２と、は電気的に接続されない例を示したが、これに限定されない。例えば、バッキングプレート１１０およびターゲットホルダ１２０と、マグネットユニット１３０およびマグネットホルダ１３２と、が電気的に接続されており、等電位となっていても構わない。
図３に、図１および図２に示したスパッタリング装置１０１の、動作時におけるターゲット１００近傍の様子を示す。
スパッタリング装置１０１内に、成膜ガス（例えば、アルゴンなどの希ガス、酸素、窒素など）を流し、圧力を一定（例えば、０．０５Ｐａ以上１０Ｐａ以下、好ましくは０．１Ｐａ以上０．８Ｐａ以下）とし、ターゲットホルダ１２０に電位Ｖ１を印加すると、マグネットユニット１３０によって形成された磁場の中にプラズマ１９０が形成される。プラズマ１９０の電位は、電位Ｖ１よりも高い電位Ｖｐとなる。このとき、プラズマ１９０中の陽イオン１９２は、電位Ｖｐと電位Ｖ１との電位差によってターゲット１００に向けて加速される。そして、陽イオン１９２がターゲット１００に衝突することで、スパッタ粒子１９４を放出する。スパッタ粒子１９４のうち、基板１６０に到達したものは、膜として堆積する。
ここで、陽イオン１９２の持つエネルギーが高いほど、スパッタ粒子１９４の持つエネルギーも高くなる。スパッタ粒子１９４の持つエネルギーが高いほど、基板１６０と堆積する膜との密着性を高くすることができる。また、スパッタ粒子１９４の持つエネルギーが高いほど、基板１６０表面におけるスパッタ粒子１９４のマイグレーションが助長され、密度が高く、結晶性の高い膜を成膜することができる。
一方、スパッタ粒子１９４の持つエネルギーが高すぎると、スパッタ粒子１９４が基板１６０の内部まで入り込むことがある。その場合、基板１６０とスパッタ粒子１９４との混合領域が形成される。混合領域は組成が均一でないため、密度が高く、結晶性の高い膜とならない場合がある。また、たとえ混合領域が形成されなかったとしても、スパッタ粒子１９４が高いエネルギーを持って衝突してくることで、原子配列が乱れ、密度が低く、結晶性の低い膜となってしまう場合がある。したがって、電位Ｖ１および電位Ｖ２には最適値とすることで、スパッタ粒子１９４のエネルギーを抑えることが好ましい。例えば、Ｖ２−Ｖ１は、５０Ｖ以上３９０Ｖ未満、好ましくは５０Ｖ以上３５０Ｖ未満、さらに好ましくは５０Ｖ以上３１０Ｖ未満、より好ましくは５０Ｖ以上２７０Ｖ未満とすればよい。
また、スパッタ粒子１９４の持つエネルギーが高すぎると、得られる膜中に複数種の結晶相が形成される場合がある。このとき、異なる結晶相間には結晶粒界が形成され、欠陥準位密度が高くなる場合がある。したがって、密度が高く、結晶性の高い膜が得られたとしても、複数種の結晶相を有することで膜質が低下する場合がある。
以上に示したように、スパッタ粒子１９４の持つエネルギーは、最適な範囲を有することがわかる。即ち、陽イオン１９２の持つエネルギーを制御することで、スパッタ粒子１９４の持つエネルギーを制御することが重要であることがわかる。
ここで、陽イオン１９２の持つエネルギーは、電位Ｖ１、電位Ｖｐによって制御することができる。例えば、Ｖｐ−Ｖ１は、６０Ｖ以上４００Ｖ未満、好ましくは６０Ｖ以上３６０Ｖ未満、さらに好ましくは６０Ｖ以上３２０Ｖ未満、より好ましくは６０Ｖ以上２８０Ｖ未満とすればよい。もっとも簡易的には、電位Ｖ１を変更することで陽イオン１９２の持つエネルギーを制御することができる。ただし、成膜速度も同時に変わるため、生産性や歩留まりを考慮すると採用できない場合がある。
したがって、電位Ｖ１および電位Ｖｐの両方を変更することで、陽イオン１９２の持つエネルギーを制御することが好ましい。電位Ｖｐは、例えば、圧力、成膜ガス、マグネットユニット１３０の構成によって変更することができる。圧力、成膜ガスの変更は膜質への影響が大きいため、ここではマグネットユニット１３０の構成を変更する場合について説明する。
電位Ｖ１を一定とした場合、電位Ｖｐはプラズマ１９０とターゲット１００との間の抵抗Ｒなどによって決まる（図３参照。）。したがって、電位Ｖｐを低くするためには、抵抗Ｒを低くすればよい。また、電位Ｖｐを高くするためには、抵抗Ｒを高くすればよい。
例えば、マグネットユニット１３０によって形成される磁場の強度を高くすると、プラズマ１９０中に留まる電子の寿命が長くなる。そのため、電子と成膜ガスとの衝突する確率が高くなり、イオン化効率が高くなることでプラズマ１９０が高密度化する。したがって、プラズマ１９０からターゲット１００に向けて流れる電流が大きくなる。即ち、抵抗Ｒは低くなる。
一方、マグネットユニット１３０によって形成される磁場の強度を低くすると、プラズマ１９０中に留まる電子の寿命が短くなる。そのため、電子と成膜ガスとの衝突する確率が低くなり、イオン化効率が低くなることでプラズマ１９０が低密度化する。したがって、プラズマ１９０からターゲット１００に向けて流れる電流が小さくなる。即ち、抵抗Ｒは高くなる。
例えば、スパッタリング装置１０１を用いて、結晶性を有する酸化物半導体を成膜する場合、図２に示すマグネットユニット１３０の表面からの垂直距離ｄが１０ｍｍとなる平面における、水平磁場の強度の最大値を３５０Ｇ以上２０００Ｇ以下、好ましくは３５０Ｇ以上１０００Ｇ以下、さらに好ましくは４００Ｇ以上８００Ｇ以下、より好ましくは４５０Ｇ以上７００Ｇ以下とすればよい。なお、磁場の強度の単位をＴで表記しても構わない。その場合、１Ｇを０．１ｍＴとして換算することができる。
なお、水平磁場の強度の測定は、垂直磁場の強度が０Ｇのときの値を測定すればよい。
または、例えば、スパッタリング装置１０１を用いて、結晶性を有する酸化物半導体を成膜する場合、ターゲット１００の表面における水平磁場の強度の最大値を４０Ｇ以上８００Ｇ以下、好ましくは４０Ｇ以上５００Ｇ以下、さらに好ましくは４５Ｇ以上４００Ｇ以下、より好ましくは５０Ｇ以上３５０Ｇ以下とすればよい。
スパッタリング装置１０１における磁場の強度を上述の範囲とすることで、密度が高く、結晶性の高い酸化物半導体を成膜することができる。また、得られる酸化物半導体は、複数種の結晶相を含むことが少なく、ほとんど単一の結晶相を含む酸化物半導体となる。
また、得られる酸化物半導体の結晶性をさらに高めるために、基板１６０の表面温度を高くしても構わない。基板１６０の表面温度を高くすることで、スパッタ粒子１９４の持つエネルギーが低くなった場合でも、基板１６０の表面におけるスパッタ粒子１９４のマイグレーションを助長させることができる。したがって、より密度が高く、より結晶性の高い酸化物半導体を成膜することができる。なお、基板１６０の表面温度は、例えば、１００℃以上４５０℃以下、好ましくは１５０℃以上４００℃以下、さらに好ましくは１７０℃以上３５０℃以下とすればよい。
また、成膜ガス中の酸素分圧が高すぎると、複数種の結晶相を含む酸化物半導体が成膜されやすいため、成膜ガスはアルゴンなどの希ガス（ほかにヘリウム、ネオン、クリプトン、キセノンなど）と酸素との混合ガスを用いると好ましい。例えば、全体に占める酸素の割合を５０体積％未満、好ましくは３３体積％以下、さらに好ましくは２０体積％以下、より好ましくは１５体積％以下とすればよい。
また、ターゲット１００と基板１６０との垂直距離を、１０ｍｍ以上６００ｍｍ以下、好ましくは２０ｍｍ以上４００ｍｍ以下、さらに好ましくは３０ｍｍ以上２００ｍｍ以下、より好ましくは４０ｍｍ以上１００ｍｍ以下とする。ターゲット１００と基板１６０との垂直距離を上述の範囲まで近くすることで、スパッタ粒子１９４が、基板１６０に到達するまでの間におけるエネルギーの低下を抑制できる場合がある。また、ターゲット１００と基板１６０との垂直距離を上述の範囲まで遠くすることで、スパッタ粒子１９４の基板１６０への入射方向を垂直に近づけることができるため、スパッタ粒子１９４の衝突による基板１６０へのダメージを小さくすることができる場合がある。
＜酸化物半導体の構造について＞
以下では、酸化物半導体の構造について説明する。
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体などがある。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。なお、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図４０（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
図４０（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図４０（Ｂ）に示す。図４０（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図４０（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図４０（Ｃ）は、特徴的な原子配列を、補助線で示したものである。図４０（Ｂ）および図４０（Ｃ）より、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる（図４０（Ｄ）参照。）。図４０（Ｃ）で観察されたペレットとペレットとの間で傾きが生じている箇所は、図４０（Ｄ）に示す領域５１６１に相当する。
また、図４１（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図４１（Ａ）の領域（１）、領域（２）および領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図４１（Ｂ）、図４１（Ｃ）および図４１（Ｄ）に示す。図４１（Ｂ）、図４１（Ｃ）および図４１（Ｄ）より、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図４２（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図４２（Ｂ）に示すように明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、図４２（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、図４３（Ａ）に示すような回折パターン（制限視野透過電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図４３（Ｂ）に示す。図４３（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図４３（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図４３（Ｂ）における第２リングは（１１０）面などに起因すると考えられる。
また、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。酸化物半導体の欠陥としては、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって、ＣＡＡＣ−ＯＳは、不純物濃度の低い酸化物半導体ということもできる。また、ＣＡＡＣ−ＯＳは、酸素欠損の少ない酸化物半導体ということもできる。
酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
また、欠陥準位密度の低い（酸素欠損が少ない）酸化物半導体は、キャリア密度を低くすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、高純度真性または実質的に高純度真性な酸化物半導体となりやすい。したがって、ＣＡＡＣ−ＯＳを用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性な酸化物半導体は、キャリアトラップが少ない。酸化物半導体のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトランジスタは、電気特性が不安定となる場合がある。一方、ＣＡＡＣ−ＯＳを用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、キャリア密度を８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
また、ＣＡＡＣ−ＯＳは欠陥準位密度が低いため、光の照射などによって生成されたキャリアが、欠陥準位に捕獲されることが少ない。したがって、ＣＡＡＣ−ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
＜微結晶酸化物半導体＞
次に、微結晶酸化物半導体について説明する。
微結晶酸化物半導体は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜非晶質酸化物半導体＞
次に、非晶質酸化物半導体について説明する。
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体である。石英のような無定形状態を有する酸化物半導体が一例である。
非晶質酸化物半導体は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンのみが観測される。
非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を有さない構造を完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒｕｃｔｕｒｅ）と呼ぶ場合がある。また、最近接原子間距離または第２近接原子間距離まで秩序性を有し、かつ長距離秩序性を有さない構造を非晶質構造と呼ぶ場合もある。したがって、最も厳格な定義によれば、僅かでも原子配列に秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。また、少なくとも、長距離秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。よって、結晶部を有することから、例えば、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳを、非晶質酸化物半導体または完全な非晶質酸化物半導体と呼ぶことはできない。
＜非晶質ライク酸化物半導体＞
なお、酸化物半導体は、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する場合がある。そのような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ（試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図４４は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図４４より、ａ−ｌｉｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図４４中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図４４中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、微結晶酸化物半導体、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
＜成膜装置の構成＞
以下では、前述したＣＡＡＣ−ＯＳを成膜することが可能な成膜装置の構成について説明する。
まずは、成膜時に膜中に不純物の混入が少ない成膜装置の構成について図４および図５を用いて説明する。
図４は、枚葉式マルチチャンバーの成膜装置７００の上面図を模式的に示している。成膜装置７００は、基板を収容するカセットポート７６１と、基板のアライメントを行うアライメントポート７６２と、を備える大気側基板供給室７０１と、大気側基板供給室７０１から、基板を搬送する大気側基板搬送室７０２と、基板の搬入を行い、かつ室内の圧力を大気圧から減圧、または減圧から大気圧へ切り替えるロードロック室７０３ａと、基板の搬出を行い、かつ室内の圧力を減圧から大気圧、または大気圧から減圧へ切り替えるアンロードロック室７０３ｂと、真空中の基板の搬送を行う搬送室７０４と、基板の加熱を行う基板加熱室７０５と、成膜を行う成膜室７０６ａ、７０６ｂおよび７０６ｃと、を有する。なお、成膜室７０６ａ、７０６ｂ、７０６ｃの全て、または一部に、前述のスパッタリング装置１０１を適用することができる。
なお、カセットポート７６１は、図４に示すように複数（図４では３つ）有していてもよい。
また、大気側基板搬送室７０２は、ロードロック室７０３ａおよびアンロードロック室７０３ｂと接続され、ロードロック室７０３ａおよびアンロードロック室７０３ｂは、搬送室７０４と接続され、搬送室７０４は、基板加熱室７０５、成膜室７０６ａ、成膜室７０６ｂおよび成膜室７０６ｃと接続する。
なお、各室の接続部にはゲートバルブ７６４が設けられており、大気側基板供給室７０１と、大気側基板搬送室７０２を除き、各室を独立して圧力制御することができる。また、大気側基板搬送室７０２、搬送室７０４は、それぞれ搬送ロボット７６３ａ、搬送ロボット７６３ｂを有し、基板を搬送することができる。
また、基板加熱室７０５は、プラズマ処理室を兼ねると好ましい。成膜装置７００は、処理と処理の間で基板を大気暴露することなく搬送することが可能なため、大気などに由来した不純物の基板への吸着を抑制できる。また、成膜や熱処理などの順番を自由に構築することができる。なお、搬送室、成膜室、ロードロック室、アンロードロック室および基板加熱室は、上述の構成に限定されず、設置スペースやプロセス条件に合わせて、適宜最適な構成とすることができる。
次に、図４に示す成膜装置７００の一点鎖線Ｘ１−Ｘ２、一点鎖線Ｙ１−Ｙ２、および一点鎖線Ｙ２−Ｙ３に相当する断面を図５に示す。
図５（Ａ）は、基板加熱室７０５と、搬送室７０４の断面を示しており、基板加熱室７０５は、基板を収容することができる複数の加熱ステージ７６５を有している。なお、図５（Ａ）において、加熱ステージ７６５が７段設けられた構成を示すが、これに限定されず、１段以上７段未満の構成や８段以上の構成としてもよい。加熱ステージ７６５の段数を増やすことで複数の基板を同時に熱処理できるため、生産性を向上させることができる。また、基板加熱室７０５は、バルブを介して真空ポンプ７７０と接続されている。真空ポンプ７７０としては、例えば、ドライポンプ、およびメカニカルブースターポンプ等を用いることができる。
また、基板加熱室７０５には、例えば、抵抗発熱体などを用いて加熱する加熱機構を用いてもよい。または、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、加熱する加熱機構を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）を用いることができる。なお、ＬＲＴＡは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する。また、ＧＲＴＡは、高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。
また、基板加熱室７０５は、マスフローコントローラ７８０を介して、精製機７８１と接続される。なお、マスフローコントローラ７８０および精製機７８１は、ガス種の数だけ設けられるが、理解を容易にするため一つのみを示す。基板加熱室７０５に入れるガスは、露点が−８０℃以下、好ましくは−１００℃以下であるガスを用いることができ、例えば、酸素ガス、窒素ガス、および希ガス（アルゴンガスなど）を用いる。
搬送室７０４は、搬送ロボット７６３ｂを有している。搬送ロボット７６３ｂは、複数の可動部と、基板を保持するアームと、を有し、各室へ基板を搬送することができる。また、搬送室７０４は、バルブを介して真空ポンプ７７０と、クライオポンプ７７１と、接続されている。このような構成とすることで、搬送室７０４は、大気圧から低真空または中真空（０．１から数百Ｐａ程度）まで真空ポンプ７７０を用いて排気され、バルブを切り替えて中真空から高真空または超高真空（０．１Ｐａから１×１０−７Ｐａ）まではクライオポンプ７７１を用いて排気される。
また、例えば、クライオポンプ７７１は、搬送室７０４に対して２台以上並列に接続してもよい。このような構成とすることで、１台のクライオポンプがリジェネ中であっても、残りのクライオポンプを使って排気することが可能となる。なお、上述したリジェネとは、クライオポンプ内にため込まれた分子（または原子）を放出する処理をいう。クライオポンプは、分子（または原子）をため込みすぎると排気能力が低下してくるため、定期的にリジェネが行われる。
図５（Ｂ）は、成膜室７０６ｂと、搬送室７０４と、ロードロック室７０３ａの断面を示している。
ここで、図５（Ｂ）を用いて、各成膜室の詳細について説明する。なお、各成膜室の構成については、図１乃至図３などに示したスパッタリング装置１０１についての説明を参酌し、以降の説明と適宜組み合わせることができる。図５（Ｂ）に示す成膜室７０６ｂは、ターゲット７６６と、防着板７６７と、基板ステージ７６８と、を有する。なお、ここでは基板ステージ７６８には、基板７６９が設置されている。基板ステージ７６８は、図示しないが、基板７６９を保持する基板保持機構や、基板７６９を裏面から加熱する裏面ヒーター等を備えていてもよい。
なお、基板ステージ７６８は、成膜時には床面に対して概略垂直に保持され、基板受け渡し時には床面に対して概略平行に保持される。なお、図５（Ｂ）中において、破線で示す箇所が基板受け渡し時の基板ステージ７６８の保持される位置となる。このような構成とすることで成膜時のゴミ（パーティクルともいう。）が、基板７６９に付着する確率を低減することができる。ただし、基板ステージ７６８を床面に対して９０°以上として保持すると、基板７６９が落下する可能性がある。したがって、基板ステージ７６８は、８０°以上９０°未満とすることが好ましい。
また、防着板７６７は、ターゲット７６６から放出するスパッタ粒子が不要な領域に推積することを抑制できる。また、防着板７６７は、堆積したスパッタ粒子が剥落しないような形状を有すると好ましい。例えば、表面粗さを増加させるブラスト処理などを行うことで、防着板７６７の表面に凹凸を形成し、スパッタ粒子の密着性を高くしてもよい。
また、成膜室７０６ｂは、ガス加熱機構７８２を介してマスフローコントローラ７８０と接続され、ガス加熱機構７８２はマスフローコントローラ７８０を介して精製機７８１と接続される。ガス加熱機構７８２により、成膜ガスを４０℃以上４００℃以下、好ましくは５０℃以上２００℃以下に加熱することができる。なお、ガス加熱機構７８２、マスフローコントローラ７８０、および精製機７８１は、ガス種の数だけ設けられるが、理解を容易にするため一つのみを示す。成膜ガスは、露点が−８０℃以下、好ましくは−１００℃以下であるガスを用いると好ましい。
成膜室７０６ｂに、対向ターゲット式スパッタリング装置を適用してもよい。対向ターゲット式スパッタリング装置は、プラズマがターゲット間に閉じこめられるため、基板へのプラズマダメージを低減することができる。また、ターゲットの傾きによっては、スパッタ粒子の基板への入射角度を浅くすることができるため、段差被覆性を高めることができる。
なお、成膜室７０６ｂに、平行平板型スパッタリング装置、イオンビームスパッタリング装置を適用しても構わない。
なお、ガス導入口の直前に精製機を設ける場合、精製機から成膜室７０６ｂまでの配管の長さを１０ｍ以下、好ましくは５ｍ以下、さらに好ましくは１ｍ以下とする。配管の長さを１０ｍ以下、５ｍ以下または１ｍ以下とすることで、配管からの放出ガスの影響を長さに応じて低減できる。さらに、ガスの配管には、フッ化鉄、酸化アルミニウム、酸化クロムなどで内部が被覆された金属配管を用いるとよい。前述の配管は、例えばＳＵＳ３１６Ｌ−ＥＰ配管と比べ、不純物を含むガスの放出量が少なく、成膜ガスなどへの不純物の入り込みを低減できる。また、配管の継手には、高性能超小型メタルガスケット継手（ＵＰＧ継手）を用いるとよい。また、配管を全て金属で構成することで、樹脂等を用いた場合と比べ、生じる放出ガスおよび外部リークの影響を低減できて好ましい。
また、成膜室７０６ｂは、バルブを介してターボ分子ポンプ７７２および真空ポンプ７７０と接続される。
また、成膜室７０６ｂは、クライオトラップ７５１を有すると好ましい。
クライオトラップ７５１は、水などの比較的融点の高い分子（または原子）を吸着することができる機構である。ターボ分子ポンプ７７２は大きいサイズの分子（または原子）を安定して排気し、かつメンテナンスの頻度が低いため、生産性に優れる一方、水素や水の排気能力が低い。そこで、水などに対する排気能力を高めるため、クライオトラップ７５１が成膜室７０６ｂに接続された構成としている。クライオトラップ７５１の冷凍機の温度は１００Ｋ以下、好ましくは８０Ｋ以下とする。また、クライオトラップ７５１が複数の冷凍機を有する場合、冷凍機ごとに温度を変えると、効率的に排気することが可能となるため好ましい。例えば、１段目の冷凍機の温度を１００Ｋ以下とし、２段目の冷凍機の温度を２０Ｋ以下とすればよい。
なお、成膜室７０６ｂの排気方法は、これに限定されず、先の搬送室７０４に示す排気方法（クライオポンプと真空ポンプとの排気方法）と同様の構成としてもよい。もちろん、搬送室７０４の排気方法を成膜室７０６ｂと同様の構成（ターボ分子ポンプと真空ポンプとの排気方法）としてもよい。
なお、上述した搬送室７０４、基板加熱室７０５、および成膜室７０６ｂの背圧（全圧）、ならびに各気体分子（原子）の分圧は、以下の通りとすると好ましい。とくに、形成される膜中に不純物が混入され得る可能性があるので、成膜室７０６ｂの背圧、ならびに各気体分子（原子）の分圧には注意する必要がある。
上述した各室の背圧（全圧）は、１×１０−４Ｐａ以下、好ましくは３×１０−５Ｐａ以下、さらに好ましくは１×１０−５Ｐａ以下である。上述した各室の質量電荷比（ｍ／ｚ）が１８である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。また、上述した各室のｍ／ｚが２８である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。また、上述した各室のｍ／ｚが４４である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。
なお、真空チャンバー内の全圧および分圧は、質量分析計を用いて測定することができる。例えば、株式会社アルバック製四重極形質量分析計（Ｑ−ｍａｓｓともいう。）Ｑｕｌｅｅ ＣＧＭ−０５１を用いればよい。
また、上述した搬送室７０４、基板加熱室７０５、および成膜室７０６ｂは、外部リークまたは内部リークが少ない構成とすることが望ましい。
例えば、上述した搬送室７０４、基板加熱室７０５、および成膜室７０６ｂのリークレートは、３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが１８である気体分子（原子）のリークレートが１×１０−７Ｐａ・ｍ３／ｓ以下、好ましくは３×１０−８Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが２８である気体分子（原子）のリークレートが１×１０−５Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが４４である気体分子（原子）のリークレートが３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。
なお、リークレートに関しては、前述の質量分析計を用いて測定した全圧および分圧から導出すればよい。
リークレートは、外部リークおよび内部リークに依存する。外部リークは、微小な穴やシール不良などによって真空系外から気体が流入することである。内部リークは、真空系内のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレートを上述の数値以下とするために、外部リークおよび内部リークの両面から対策をとる必要がある。
例えば、成膜室７０６ｂの開閉部分はメタルガスケットでシールするとよい。メタルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属（不動態を含む。）を用いると好ましい。メタルガスケットはＯリングと比べ密着性が高く、外部リークを低減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属の不動態を用いることで、メタルガスケットから放出される不純物を含む放出ガスが抑制され、内部リークを低減することができる。
また、成膜装置７００を構成する部材として、不純物を含む放出ガスの少ないアルミニウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の部材を鉄、クロムおよびニッケルなどを含む合金に被覆して用いてもよい。鉄、クロムおよびニッケルなどを含む合金は、剛性があり、熱に強く、また加工に適している。ここで、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガスを低減できる。
または、前述の成膜装置７００の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどで被覆してもよい。
成膜装置７００の部材は、極力金属のみで構成することが好ましく、例えば石英などで構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸化アルミニウム、酸化クロムなどで薄く被覆するとよい。
成膜室に存在する吸着物は、内壁などに吸着しているために成膜室の圧力に影響しないが、成膜室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないものの、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限り脱離し、あらかじめ排気しておくことは重要である。なお、吸着物の脱離を促すために、成膜室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大きくすることができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき、不活性ガスを成膜室に入れながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに高くすることができる。なお、不活性ガスをベーキングの温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができる。ここで不活性ガスとして希ガスを用いると好ましい。また、成膜する膜種によっては不活性ガスの代わりに酸素などを用いても構わない。例えば、酸化物を成膜する場合は、主成分である酸素を用いた方が好ましい場合もある。
または、加熱した希ガスなどの不活性ガスまたは酸素などを用いることで成膜室内の圧力を高め、一定時間経過後に再び成膜室を排気する処理を行うと好ましい。加熱したガスにより成膜室内の吸着物を脱離させることができ、成膜室内に存在する不純物を低減することができる。なお、この処理は２回以上３０回以下、好ましくは５回以上１５回以下の範囲で繰り返し行うと効果的である。具体的には、温度が４０℃以上４００℃以下、好ましくは５０℃以上２００℃以下である不活性ガスまたは酸素などを入れることで成膜室内の圧力を０．１Ｐａ以上１０ｋＰａ以下、好ましくは１Ｐａ以上１ｋＰａ以下、さらに好ましくは５Ｐａ以上１００Ｐａ以下とし、圧力を保つ期間を１分以上３００分以下、好ましくは５分以上１２０分以下とすればよい。その後、成膜室を５分以上３００分以下、好ましくは１０分以上１２０分以下の期間排気する。
また、ダミー成膜を行うことでも吸着物の脱離速度をさらに高めることができる。ダミー成膜とは、ダミー基板に対してスパッタリング法などによる成膜を行うことで、ダミー基板および成膜室内壁に膜を堆積させ、成膜室内の不純物および成膜室内壁の吸着物を膜中に閉じこめることをいう。ダミー基板は、放出ガスの少ない基板が好ましい。ダミー成膜を行うことで、後に成膜される膜中の不純物濃度を低減することができる。なお、ダミー成膜はベーキングと同時に行ってもよい。
次に、図５（Ｂ）に示す搬送室７０４、およびロードロック室７０３ａと、図５（Ｃ）に示す大気側基板搬送室７０２、および大気側基板供給室７０１の詳細について以下説明を行う。なお、図５（Ｃ）は、大気側基板搬送室７０２、および大気側基板供給室７０１の断面を示している。
図５（Ｂ）に示す搬送室７０４については、図５（Ａ）に示す搬送室７０４の記載を参照する。
ロードロック室７０３ａは、基板受け渡しステージ７５２を有する。ロードロック室７０３ａは、減圧状態から大気まで圧力を上昇させ、ロードロック室７０３ａの圧力が大気圧になった時に、大気側基板搬送室７０２に設けられている搬送ロボット７６３ａから基板受け渡しステージ７５２に基板を受け取る。その後、ロードロック室７０３ａを真空引きし、減圧状態としたのち、搬送室７０４に設けられている搬送ロボット７６３ｂが基板受け渡しステージ７５２から基板を受け取る。
また、ロードロック室７０３ａは、バルブを介して真空ポンプ７７０、およびクライオポンプ７７１と接続されている。真空ポンプ７７０、およびクライオポンプ７７１の排気系の接続方法は、搬送室７０４の接続方法を参考とすることで接続できるため、ここでの説明は省略する。なお、図４に示すアンロードロック室７０３ｂは、ロードロック室７０３ａと同様の構成とすることができる。
大気側基板搬送室７０２は、搬送ロボット７６３ａを有する。搬送ロボット７６３ａにより、カセットポート７６１とロードロック室７０３ａとの基板の受け渡しを行うことができる。また、大気側基板搬送室７０２、および大気側基板供給室７０１の上方にＨＥＰＡフィルタ（Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｐａｒｔｉｃｕｌａｔｅ Ａｉｒ Ｆｉｌｔｅｒ）等のゴミまたはパーティクルを清浄化するための機構を設けてもよい。
大気側基板供給室７０１は、複数のカセットポート７６１を有する。カセットポート７６１は、複数の基板を収容することができる。
ターゲットは、表面温度が１００℃以下、好ましくは５０℃以下、さらに好ましくは室温程度（代表的には２５℃）とする。大面積の基板に対応するスパッタリング装置では大面積のターゲットを用いることが多い。ところが、大面積に対応した大きさのターゲットをつなぎ目なく作製することは困難である。現実には複数のターゲットをなるべく隙間のないように並べて大きな形状としているが、どうしても僅かな隙間が生じてしまう。こうした僅かな隙間から、ターゲットの表面温度が高まることで亜鉛などが揮発し、徐々に隙間が広がっていくことがある。隙間が広がると、バッキングプレートや接着に用いている金属がスパッタリングされることがあり、不純物濃度を高める要因となる。したがって、ターゲットは、十分に冷却されていることが好ましい。
具体的には、バッキングプレートとして、高い導電性および高い放熱性を有する金属（具体的には銅）を用いる。また、バッキングプレート内に水路を形成し、水路に十分な量の冷却水を流すことで、効率的にターゲットを冷却できる。
なお、ターゲットが亜鉛を含む場合、酸素ガス雰囲気で成膜することにより、プラズマダメージが軽減され、亜鉛の揮発が起こりにくい酸化物半導体を得ることができる。
上述した成膜装置を用いることで、ＣＡＡＣ−ＯＳ中の水素濃度を、二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、ＣＡＡＣ−ＯＳ中の窒素濃度を、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、ＣＡＡＣ−ＯＳ中の炭素濃度を、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、ＣＡＡＣ−ＯＳを、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析によるｍ／ｚが２（水素分子など）である気体分子（原子）、ｍ／ｚが１８である気体分子（原子）、ｍ／ｚが２８である気体分子（原子）およびｍ／ｚが４４である気体分子（原子）の放出量が、それぞれ１×１０１９個／ｃｍ３以下、好ましくは１×１０１８個／ｃｍ３以下とすることができる。
以上の成膜装置を用いることで、ＣＡＡＣ−ＯＳへの不純物の混入を抑制できる。さらには、以上の成膜装置を用いて、ＣＡＡＣ−ＯＳに接する膜を成膜することで、ＣＡＡＣ−ＯＳに接する膜からＣＡＡＣ−ＯＳへ不純物が混入することを抑制できる。
＜トランジスタの構造＞
以下では、本発明の一態様に係るトランジスタの構造について説明する。
なお、本発明の一態様に係るトランジスタは、前述のスパッタリング装置、成膜装置などで成膜した膜を含む。
＜トランジスタ構造１＞
図６（Ａ）および図６（Ｂ）は、本発明の一態様のトランジスタの上面図および断面図である。図６（Ａ）は上面図であり、図６（Ｂ）は、図６（Ａ）に示す一点鎖線Ａ１−Ａ２、および一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図６（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図６（Ａ）および図６（Ｂ）に示すトランジスタは、基板４００上の導電体４１３と、基板４００上および導電体４１３上の凸部を有する絶縁体４０２と、絶縁体４０２の凸部上の半導体４０６ａと、半導体４０６ａ上の半導体４０６ｂと、半導体４０６ｂの上面および側面と接し、間隔を開けて配置された導電体４１６ａおよび導電体４１６ｂと、半導体４０６ｂ上、導電体４１６ａ上および導電体４１６ｂ上の半導体４０６ｃと、半導体４０６ｃ上の絶縁体４１２と、絶縁体４１２上の導電体４０４と、導電体４１６ａ上、導電体４１６ｂ上および導電体４０４上の絶縁体４０８と、絶縁体４０８上の絶縁体４１８と、を有する。なお、ここでは、導電体４１３をトランジスタの一部としているが、これに限定されない。例えば、導電体４１３がトランジスタとは独立した構成要素であるとしてもよい。
なお、半導体４０６ｃは、Ａ３−Ａ４断面において、少なくとも半導体４０６ｂの上面および側面と接する。また、導電体４０４は、Ａ３−Ａ４断面において、半導体４０６ｃおよび絶縁体４１２を介して半導体４０６ｂの上面および側面と面する。また、導電体４１３は、絶縁体４０２を介して半導体４０６ｂの下面と面する。また、絶縁体４０２が凸部を有さなくても構わない。また、半導体４０６ｃを有さなくても構わない。また、絶縁体４０８を有さなくても構わない。また、絶縁体４１８を有さなくても構わない。
なお、半導体４０６ｂは、トランジスタのチャネル形成領域としての機能を有する。また、導電体４０４は、トランジスタの第１のゲート電極（フロントゲート電極ともいう。）としての機能を有する。また、導電体４１３は、トランジスタの第２のゲート電極（バックゲート電極ともいう。）としての機能を有する。また、導電体４１６ａおよび導電体４１６ｂは、トランジスタのソース電極およびドレイン電極としての機能を有する。また、絶縁体４０８は、バリア層としての機能を有する。絶縁体４０８は、例えば、酸素または／および水素をブロックする機能を有する。または、絶縁体４０８は、例えば、半導体４０６ａまたは／および半導体４０６ｃよりも、酸素または／および水素をブロックする能力が高い。
なお、絶縁体４０２は過剰酸素を含む絶縁体であると好ましい。
例えば、過剰酸素を含む絶縁体は、加熱処理によって酸素を放出する機能を有する絶縁体である。例えば、過剰酸素を含む酸化シリコン層は、加熱処理などによって酸素を放出することができる酸化シリコン層である。したがって、絶縁体４０２は膜中を酸素が移動可能な絶縁体である。即ち、絶縁体４０２は酸素透過性を有する絶縁体とすればよい。例えば、絶縁体４０２は、半導体４０６ａよりも酸素透過性の高い絶縁体とすればよい。
過剰酸素を含む絶縁体は、半導体４０６ｂ中の酸素欠損を低減させる機能を有する場合がある。半導体４０６ｂ中で酸素欠損は、ＤＯＳを形成し、正孔トラップなどとなる。また、酸素欠損のサイトに水素が入ることによって、キャリアである電子を生成することがある。したがって、半導体４０６ｂ中の酸素欠損を低減することで、トランジスタに安定した電気特性を付与することができる。
ここで、加熱処理によって酸素を放出する絶縁体は、ＴＤＳ分析にて、１００℃以上７００℃以下または１００℃以上５００℃以下の表面温度の範囲で１×１０１８ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以上または１×１０２０ａｔｏｍｓ／ｃｍ３以上の酸素（酸素原子数換算）を放出することもある。
ここで、ＴＤＳ分析を用いた酸素の放出量の測定方法について、以下に説明する。
測定試料をＴＤＳ分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比例する。そして標準試料との比較により、気体の全放出量を計算することができる。
例えば、標準試料である所定の密度の水素を含むシリコン基板のＴＤＳ分析結果、および測定試料のＴＤＳ分析結果から、測定試料の酸素分子の放出量（ＮＯ２）は、下に示す式で求めることができる。ここで、ＴＤＳ分析で得られる質量電荷比３２で検出されるガスの全てが酸素分子由来と仮定する。ＣＨ３ＯＨの質量電荷比は３２であるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、測定試料をＴＤＳ分析したときのイオン強度の積分値である。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。上に示す式の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ａｔｏｍｓ／ｃｍ２の水素原子を含むシリコン基板を用いて測定した。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の２倍となる。
または、加熱処理によって酸素を放出する絶縁体は、過酸化ラジカルを含むこともある。具体的には、過酸化ラジカルに起因するスピン密度が、５×１０１７ｓｐｉｎｓ／ｃｍ３以上であることをいう。なお、過酸化ラジカルを含む絶縁体は、ＥＳＲにて、ｇ値が２．０１近傍に非対称の信号を有することもある。
または、過剰酸素を含む絶縁体は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））は、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定した値である。
図６（Ｂ）に示すように、半導体４０６ｂの側面は、導電体４１６ａおよび導電体４１６ｂと接する。また、導電体４０４の電界によって、半導体４０６ｂを電気的に取り囲むことができる（導電体から生じる電界によって、半導体を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。）。そのため、半導体４０６ｂの全体（バルク）にチャネルが形成される場合がある。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのソース−ドレイン間に大電流を流すことができ、導通時の電流（オン電流）を高くすることができる。
高いオン電流が得られるため、ｓ−ｃｈａｎｎｅｌ構造は、微細化されたトランジスタに適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、トランジスタは、チャネル長が好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下の領域を有し、かつ、トランジスタは、チャネル幅が好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下の領域を有する。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、上面図において半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
また、導電体４１３に、ソース電極よりも低い電圧または高い電圧を印加し、トランジスタのしきい値電圧をプラス方向またはマイナス方向へ変動させてもよい。例えば、トランジスタのしきい値電圧をプラス方向に変動させることで、ゲート電圧が０Ｖであってもトランジスタが非導通状態（オフ状態）となる、ノーマリーオフが実現できる場合がある。なお、導電体４１３に印加する電圧は、可変であってもよいし、固定であってもよい。導電体４１３に印加する電圧を可変にする場合、電圧を制御する回路を導電体４１３と電気的に接続してもよい。
次に、半導体４０６ａ、半導体４０６ｂ、半導体４０６ｃなどに適用可能な半導体について説明する。
半導体４０６ｂは、例えば、インジウムを含む酸化物半導体である。半導体４０６ｂは、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、半導体４０６ｂは、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、イットリウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステンなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。または、元素Ｍは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有する元素である。また、半導体４０６ｂは、亜鉛を含むと好ましい。酸化物半導体は、亜鉛を含むと結晶化しやすくなる場合がある。
ただし、半導体４０６ｂは、インジウムを含む酸化物半導体に限定されない。半導体４０６ｂは、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであっても構わない。
半導体４０６ｂは、例えば、エネルギーギャップが大きい酸化物を用いる。半導体４０６ｂのエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。
例えば、半導体４０６ａおよび半導体４０６ｃは、半導体４０６ｂを構成する酸素以外の元素一種以上、または二種以上から構成される酸化物半導体である。半導体４０６ｂを構成する酸素以外の元素一種以上、または二種以上から半導体４０６ａおよび半導体４０６ｃが構成されるため、半導体４０６ａと半導体４０６ｂとの界面、および半導体４０６ｂと半導体４０６ｃとの界面において、界面準位が形成されにくい。
半導体４０６ａ、半導体４０６ｂおよび半導体４０６ｃは、少なくともインジウムを含むと好ましい。なお、半導体４０６ａがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。また、半導体４０６ｂがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。また、半導体４０６ｃがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。なお、半導体４０６ｃは、半導体４０６ａと同種の酸化物を用いても構わない。
半導体４０６ｂは、半導体４０６ａおよび半導体４０６ｃよりも電子親和力の大きい酸化物を用いる。例えば、半導体４０６ｂとして、半導体４０６ａおよび半導体４０６ｃよりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、半導体４０６ｃがインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。
このとき、ゲート電圧を印加すると、半導体４０６ａ、半導体４０６ｂ、半導体４０６ｃのうち、電子親和力の大きい半導体４０６ｂにチャネルが形成される。
ここで、半導体４０６ａと半導体４０６ｂとの間には、半導体４０６ａと半導体４０６ｂとの混合領域を有する場合がある。また、半導体４０６ｂと半導体４０６ｃとの間には、半導体４０６ｂと半導体４０６ｃとの混合領域を有する場合がある。混合領域は、界面準位密度が低くなる。そのため、半導体４０６ａ、半導体４０６ｂおよび半導体４０６ｃの積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合ともいう。）バンド構造となる。なお、図３６（Ａ）は、半導体４０６ａ、半導体４０６ｂおよび半導体４０６ｃが、この順番に積層した断面図である。図３６（Ｂ）は、図３６（Ａ）の一点鎖線Ｐ１−Ｐ２に対応する伝導帯下端のエネルギー（Ｅｃ）であり、半導体４０６ａより半導体４０６ｃの電子親和力が大きい場合を示す。また、図３６（Ｃ）は、半導体４０６ａより半導体４０６ｃの電子親和力が小さい場合を示す。
このとき、電子は、半導体４０６ａ中および半導体４０６ｃ中ではなく、半導体４０６ｂ中を主として移動する。上述したように、半導体４０６ａおよび半導体４０６ｂの界面における界面準位密度、半導体４０６ｂと半導体４０６ｃとの界面における界面準位密度を低くすることによって、半導体４０６ｂ中で電子の移動が阻害されることが少なく、トランジスタのオン電流を高くすることができる。
トランジスタのオン電流は、電子の移動を阻害する要因を低減するほど、高くすることができる。例えば、電子の移動を阻害する要因のない場合、効率よく電子が移動すると推定される。電子の移動は、例えば、チャネル形成領域の物理的な凹凸が大きい場合にも阻害される。
トランジスタのオン電流を高くするためには、例えば、半導体４０６ｂの上面または下面（被形成面、ここでは半導体４０６ａ）の、１μｍ×１μｍの範囲における二乗平均平方根（ＲＭＳ：Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ）粗さが１ｎｍ未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲における平均面粗さ（Ｒａともいう。）が１ｎｍ未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲における最大高低差（Ｐ−Ｖともいう。）が１０ｎｍ未満、好ましくは９ｎｍ未満、さらに好ましくは８ｎｍ未満、より好ましくは７ｎｍ未満とすればよい。ＲＭＳ粗さ、ＲａおよびＰ−Ｖは、エスアイアイ・ナノテクノロジー株式会社製走査型プローブ顕微鏡システムＳＰＡ−５００などを用いて測定することができる。
または、例えば、チャネルの形成される領域中の欠陥準位密度が高い場合にも、電子の移動は阻害される。
例えば、半導体４０６ｂが酸素欠損（Ｖｏとも表記。）を有する場合、酸素欠損のサイトに水素が入り込むことでドナー準位を形成することがある。以下では酸素欠損のサイトに水素が入り込んだ状態をＶｏＨと表記する場合がある。ＶｏＨは電子を散乱するため、トランジスタのオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水素が入るよりも酸素が入る方が安定する。したがって、半導体４０６ｂ中の酸素欠損を低減することで、トランジスタのオン電流を高くすることができる場合がある。
半導体４０６ｂの酸素欠損を低減するために、例えば、絶縁体４０２に含まれる過剰酸素を、半導体４０６ａを介して半導体４０６ｂまで移動させる方法などがある。この場合、半導体４０６ａは、酸素透過性を有する層（酸素を通過または透過させる層）であることが好ましい。
酸素は、加熱処理などによって絶縁体４０２から放出され、半導体４０６ａ中に取り込まれる。なお、酸素は、半導体４０６ａ中の原子間に遊離して存在する場合や、酸素などと結合して存在する場合がある。半導体４０６ａは、密度が低いほど、即ち原子間に間隙が多いほど酸素透過性が高くなる。例えば、また、半導体４０６ａが層状の結晶構造を有し、層を横切るような酸素の移動は起こりにくい場合、半導体４０６ａは適度に結晶性の低い層であると好ましい。
例えば、半導体４０６ａがＣＡＡＣ−ＯＳである場合、層全体がＣＡＡＣ化してしまうと、過剰酸素（酸素）を透過することができないため、一部に隙間を有する構造とすると好ましい。例えば、半導体４０６ａのＣＡＡＣ化率を、１００％未満、好ましくは９８％未満、さらに好ましくは９５％未満、より好ましくは９０％未満とすればよい。ただし、半導体４０６ａと半導体４０６ｂとの界面準位密度を低減させるためには、半導体４０６ａのＣＡＡＣ化率を、１０％以上、好ましくは２０％以上、さらに好ましくは５０％以上、より好ましくは７０％以上とすればよい。
なお、トランジスタがｓ−ｃｈａｎｎｅｌ構造を有する場合、半導体４０６ｂの全体にチャネルが形成される。したがって、半導体４０６ｂが厚いほどチャネル領域は大きくなる。即ち、半導体４０６ｂが厚いほど、トランジスタのオン電流を高くすることができる。例えば、２０ｎｍ以上、好ましくは４０ｎｍ以上、さらに好ましくは６０ｎｍ以上、より好ましくは１００ｎｍ以上の厚さの領域を有する半導体４０６ｂとすればよい。ただし、半導体装置の生産性が低下する場合があるため、例えば、３００ｎｍ以下、好ましくは２００ｎｍ以下、さらに好ましくは１５０ｎｍ以下の厚さの領域を有する半導体４０６ｂとすればよい。
また、トランジスタのオン電流を高くするためには、半導体４０６ｃの厚さは小さいほど好ましい。例えば、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下の領域を有する半導体４０６ｃとすればよい。一方、半導体４０６ｃは、チャネルの形成される半導体４０６ｂへ、隣接する絶縁体を構成する酸素以外の元素（水素、シリコンなど）が入り込まないようブロックする機能を有する。そのため、半導体４０６ｃは、ある程度の厚さを有することが好ましい。例えば、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上の厚さの領域を有する半導体４０６ｃとすればよい。また、半導体４０６ｃは、絶縁体４０２などから放出される酸素の外方拡散を抑制するために、酸素をブロックする性質を有すると好ましい。
また、信頼性を高くするためには、半導体４０６ａは厚く、半導体４０６ｃは薄いことが好ましい。例えば、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上の厚さの領域を有する半導体４０６ａとすればよい。半導体４０６ａの厚さを、厚くすることで、隣接する絶縁体と半導体４０６ａとの界面からチャネルの形成される半導体４０６ｂまでの距離を離すことができる。ただし、半導体装置の生産性が低下する場合があるため、例えば、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ以下の厚さの領域を有する半導体４０６ａとすればよい。
例えば、半導体４０６ｂと半導体４０６ａとの間に、例えば、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を有する。また、半導体４０６ｂと半導体４０６ｃとの間に、ＳＩＭＳにおいて、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を有する。
また、半導体４０６ｂの水素濃度を低減するために、半導体４０６ａおよび半導体４０６ｃの水素濃度を低減すると好ましい。半導体４０６ａおよび半導体４０６ｃは、ＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下の水素濃度となる領域を有する。また、半導体４０６ｂの窒素濃度を低減するために、半導体４０６ａおよび半導体４０６ｃの窒素濃度を低減すると好ましい。半導体４０６ａおよび半導体４０６ｃは、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下の窒素濃度となる領域を有する。
上述の３層構造は一例である。例えば、半導体４０６ａまたは半導体４０６ｃのない２層構造としても構わない。または、半導体４０６ａの上もしくは下、または半導体４０６ｃ上もしくは下に、半導体４０６ａ、半導体４０６ｂおよび半導体４０６ｃとして例示した半導体のいずれか一を有する４層構造としても構わない。または、半導体４０６ａの上、半導体４０６ａの下、半導体４０６ｃの上、半導体４０６ｃの下のいずれか二箇所以上に、半導体４０６ａ、半導体４０６ｂおよび半導体４０６ｃとして例示した半導体のいずれか一を有するｎ層構造（ｎは５以上の整数）としても構わない。
導電体４１６ａ（または／および導電体４１６ｂ）の、少なくとも一部（または全部）は、半導体４０６ｂなどの半導体の、表面、側面、上面、または／および下面の少なくとも一部（または全部）に設けられている。
または、導電体４１６ａ（または／および導電体４１６ｂ）の、少なくとも一部（または全部）は、半導体４０６ｂなどの半導体の、表面、側面、上面、または／および、下面の少なくとも一部（または全部）と、接している。または、導電体４１６ａ（または／および導電体４１６ｂ）の、少なくとも一部（または全部）は、半導体４０６ｂなどの半導体の少なくとも一部（または全部）と、接している。
または、導電体４１６ａ（または／および導電体４１６ｂ）の、少なくとも一部（または全部）は、半導体４０６ｂなどの半導体の、表面、側面、上面、または／および、下面の少なくとも一部（または全部）と、電気的に接続されている。または、導電体４１６ａ（または／および導電体４１６ｂ）の、少なくとも一部（または全部）は、半導体４０６ｂなどの半導体の少なくとも一部（または全部）と、電気的に接続されている。
または、導電体４１６ａ（または／および導電体４１６ｂ）の、少なくとも一部（または全部）は、半導体４０６ｂなどの半導体の、表面、側面、上面、または／および下面の少なくとも一部（または全部）に、近接して配置されている。または、導電体４１６ａ（または／および導電体４１６ｂ）の、少なくとも一部（または全部）は、半導体４０６ｂなどの半導体の少なくとも一部（または全部）に、近接して配置されている。
または、導電体４１６ａ（または／および導電体４１６ｂ）の、少なくとも一部（または全部）は、半導体４０６ｂなどの半導体の、表面、側面、上面、または／および下面の少なくとも一部（または全部）の横側に配置されている。または、導電体４１６ａ（または／および導電体４１６ｂ）の、少なくとも一部（または全部）は、半導体４０６ｂなどの半導体の少なくとも一部（または全部）の横側に配置されている。
または、導電体４１６ａ（または／および導電体４１６ｂ）の、少なくとも一部（または全部）は、半導体４０６ｂなどの半導体の、表面、側面、上面、または／および下面の少なくとも一部（または全部）の斜め上側に配置されている。または、導電体４１６ａ（または／および導電体４１６ｂ）の、少なくとも一部（または全部）は、半導体４０６ｂなどの半導体の少なくとも一部（または全部）の斜め上側に配置されている。
または、導電体４１６ａ（または／および導電体４１６ｂ）の、少なくとも一部（または全部）は、半導体４０６ｂなどの半導体の、表面、側面、上面、または／および下面の少なくとも一部（または全部）の上側に配置されている。または、導電体４１６ａ（または／および導電体４１６ｂ）の、少なくとも一部（または全部）は、半導体４０６ｂなどの半導体の少なくとも一部（または全部）の上側に配置されている。
基板４００としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムなどの化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
また、基板４００として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板４００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板４００として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板４００が伸縮性を有してもよい。また、基板４００は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板４００の厚さは、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下とする。基板４００を薄くすると、半導体装置を軽量化することができる。また、基板４００を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板４００上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
可とう性基板である基板４００としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板４００は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板４００としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板４００として好適である。
導電体４１３としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
絶縁体４０２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。なお、絶縁体４０２が、窒化酸化シリコン、窒化シリコンなどの窒素を含む絶縁体を含んでも構わない。
絶縁体４０２は、基板４００からの不純物の拡散を防止する役割を有してもよい。また、半導体４０６ｂが酸化物半導体である場合、絶縁体４０２は、半導体４０６ｂに酸素を供給する役割を担うことができる。
導電体４１６ａおよび導電体４１６ｂとしては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
絶縁体４１２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
導電体４０４としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
絶縁体４０８としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。絶縁体４０８は、好ましくは酸化アルミニウム、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを含む絶縁体を、単層で、または積層で用いればよい。
絶縁体４１８としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。絶縁体４１８は、好ましくは酸化シリコンまたは酸化窒化シリコンを含む絶縁体を、単層で、または積層で用いればよい。
なお、図６では、トランジスタの第１のゲート電極である導電体４０４と第２のゲート電極である導電体４１３とが、電気的に接続しない例を示したが、本発明の一態様に係るトランジスタの構造はこれに限定されない。例えば、図７（Ａ）に示すように、導電体４０４と導電体４１３とが電気的に接続する構造であっても構わない。このような構成とすることで、導電体４０４と導電体４１３とに同じ電位が供給されるため、トランジスタのスイッチング特性を向上させることができる。または、図７（Ｂ）に示すように、導電体４１３を有さない構造であっても構わない。
図８（Ａ）は、トランジスタの上面図の一例である。図８（Ａ）の一点鎖線Ｂ１−Ｂ２および一点鎖線Ｂ３−Ｂ４に対応する断面図の一例を図８（Ｂ）に示す。なお、図８（Ａ）では、理解を容易にするため、絶縁体などの一部を省略して示す。
また、図９（Ａ）は、トランジスタの上面図の一例である。図９（Ａ）の一点鎖線Ｃ１−Ｃ２および一点鎖線Ｃ３−Ｃ４に対応する断面図の一例を図９（Ｂ）に示す。なお、図９（Ａ）では、理解を容易にするため、絶縁体などの一部を省略して示す。
また、図１０（Ａ）は、トランジスタの上面図の一例である。図１０（Ａ）の一点鎖線Ｄ１−Ｄ２および一点鎖線Ｄ３−Ｄ４に対応する断面図の一例を図１０（Ｂ）に示す。なお、図１０（Ａ）では、理解を容易にするため、絶縁体などの一部を省略して示す。
なお、図６では、半導体４０６ｃおよび絶縁体４１２と、導電体４０４とが上面図である図６（Ａ）において同様の形状を有する、言い換えると断面図である図６（Ｂ）においていずれかの端部が突出しない（迫り出さない）形状を有する例を示したが、本発明の一態様に係るトランジスタの構造はこれに限定されない。例えば、図８（Ｂ）の断面図に示すように、トランジスタ内で半導体４０６ｃおよび絶縁体４１２が全面に設けられていても構わない。または、図９（Ａ）の上面図に示すように、半導体４０６ｃがトランジスタのチャネル形成領域から、その周辺の領域を覆うように設けられ、かつ絶縁体４１２が半導体４０６ｃを覆うようにトランジスタ内の全面に設けられていても構わない。なお、図９（Ｂ）の断面図では、半導体４０６ｃが導電体４０４よりも端部が突出する（迫り出す）領域を有する形状となる。または、図１０（Ａ）の上面図に示すように、半導体４０６ｃおよび絶縁体４１２がトランジスタのチャネル形成領域から、その周辺の領域を覆うように設けられても構わない。なお、図１０（Ｂ）の断面図では、半導体４０６ｃおよび絶縁体４１２が導電体４０４よりも端部が突出する（迫り出す）形状となる。
トランジスタが、図８、図９または図１０に示す構造を有することで、半導体４０６ｃの表面、絶縁体４１２の表面などを介したリーク電流を低減することができる場合がある。即ち、トランジスタのオフ電流を、より小さくすることができる。また、絶縁体４１２および半導体４０６ｃのエッチング時に、導電体４０４をマスクとしなくてもよいため、導電体４０４がプラズマに曝されることがない。したがって、アンテナ効果によるトランジスタの静電破壊が生じにくく、半導体装置を歩留まり高く生産することができる。また、半導体装置の設計の自由度が高くなるため、複雑な構造を有するＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）やＶＬＳＩ（Ｖｅｒｙ Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）などの集積回路に好適である。
また、図１１（Ａ）は、トランジスタの上面図の一例である。図１１（Ａ）の一点鎖線Ｅ１−Ｅ２および一点鎖線Ｅ３−Ｅ４に対応する断面図の一例を図１１（Ｂ）、図１２（Ａ）、１２（Ｂ）および図１２（Ｃ）に示す。なお、図１１（Ａ）では、理解を容易にするため、絶縁体などの一部を省略して示す。
図６などではソース電極およびドレイン電極として機能する導電体４１６ａおよび導電体４１６ｂと、ゲート電極として機能する導電体４０４とが重なる領域を有する構造を示したが、本発明の一態様に係るトランジスタの構造はこれに限定されない。例えば、図１１に示すように、導電体４１６ａおよび導電体４１６ｂと、導電体４０４とが重なる領域を有さない構造であっても構わない。このような構造とすることで、寄生容量の小さいトランジスタとすることができる。そのため、スイッチング特性が良好で、ノイズの小さいトランジスタとなる。
なお、導電体４１６ａおよび導電体４１６ｂと、導電体４０４とが重ならないことにより、導電体４１６ａと導電体４１６ｂとの間の抵抗が高くなる場合がある。その場合、トランジスタのオン電流が小さくなることがあるため、該抵抗をなるべく低くすることが好ましい。例えば、導電体４１６ａ（導電体４１６ｂ）と、導電体４０４との距離を小さくすればよい。例えば、導電体４１６ａ（導電体４１６ｂ）と、導電体４０４との距離を０μｍ以上１μｍ以下、好ましくは０μｍ以上０．５μｍ以下、さらに好ましくは０μｍ以上０．２μｍ以下、より好ましくは０μｍ以上０．１μｍ以下とすればよい。
または、導電体４１６ａ（導電体４１６ｂ）と導電体４０４との間にある半導体４０６ｂまたは／および半導体４０６ａに低抵抗領域４２３ａ（低抵抗領域４２３ｂ）を設ければよい。なお、低抵抗領域４２３ａおよび低抵抗領域４２３ｂは、例えば、半導体４０６ｂまたは／および半導体４０６ａのほかの領域よりもキャリア密度の高い領域を有する。または、低抵抗領域４２３ａおよび低抵抗領域４２３ｂは、半導体４０６ｂまたは／および半導体４０６ａのほかの領域よりも不純物濃度の高い領域を有する。または、低抵抗領域４２３ａおよび低抵抗領域４２３ｂは、半導体４０６ｂまたは／および半導体４０６ａのほかの領域よりもキャリア移動度の高い領域を有する。低抵抗領域４２３ａおよび低抵抗領域４２３ｂは、例えば、導電体４０４、導電体４１６ａ、導電体４１６ｂなどをマスクとし、半導体４０６ｂまたは／および半導体４０６ａに不純物を添加することで形成すればよい。
なお、導電体４１６ａ（導電体４１６ｂ）と、導電体４０４との距離を小さくし、かつ導電体４１６ａ（導電体４１６ｂ）と導電体４０４との間にある半導体４０６ｂまたは／および半導体４０６ａに低抵抗領域４２３ａ（低抵抗領域４２３ｂ）を設けても構わない。
または、トランジスタは、例えば、図１２（Ａ）に示すように、低抵抗領域４２３ａおよび低抵抗領域４２３ｂを有さなくてもよい。低抵抗領域４２３ａおよび低抵抗領域４２３ｂを有さないことにより、トランジスタのオン電流は低下することがあるが、短チャネル効果の影響の小さいトランジスタとなる。なお、図１２（Ａ）において、図１１（Ｂ）中の低抵抗領域４２３ａおよび低抵抗領域４２３ｂに相当する領域（導電体４１６ａ（導電体４１６ｂ）と導電体４０４との間の領域）をそれぞれＬｏｆｆ１領域およびＬｏｆｆ２領域と呼ぶ。例えば、Ｌｏｆｆ１領域およびＬｏｆｆ２領域の長さを、それぞれ５０ｎｍ以下、２０ｎｍ以下または１０ｎｍ以下まで短くすると、低抵抗領域４２３ａおよび低抵抗領域４２３ｂを有さない場合でもトランジスタのオン電流の低下がほとんど起こらないため好ましい。なお、Ｌｏｆｆ１領域とＬｏｆｆ２領域とは、異なる大きさであっても構わない。
または、トランジスタは、例えば、図１２（Ｂ）に示すように、Ｌｏｆｆ１領域のみを有し、Ｌｏｆｆ２領域を有さなくてもよい。Ｌｏｆｆ２領域を有さないことで、トランジスタのオン電流の低下を小さくしつつ、短チャネル効果の影響の小さいトランジスタとなる。なお、導電体４１６ｂと導電体４０４との重なる領域をＬｏｖ領域と呼ぶ。例えば、Ｌｏｖ領域の長さを、５０ｎｍ以下、２０ｎｍ以下または１０ｎｍ以下まで短くすると、寄生容量によるスイッチング特性の低下がほとんど起こらないため好ましい。
または、トランジスタは、例えば、図１２（Ｃ）に示すように、導電体４０４がテーパー角を有する形状であってもよい。その場合、例えば、低抵抗領域４２３ａおよび低抵抗領域４２３ｂは、深さ方向に勾配を有する形状となる場合がある。なお、図１２（Ｃ）だけでなく、他の図面においても、導電体４０４がテーパー角を有する形状であってもよい。
また、図１３（Ａ）は、トランジスタの上面図の一例である。図１３（Ａ）の一点鎖線Ｆ１−Ｆ２および一点鎖線Ｆ３−Ｆ４に対応する断面図の一例を図１３（Ｂ）に示す。なお、図１３（Ａ）では、理解を容易にするため、絶縁体などの一部を省略して示す。
また、図６などではソース電極およびドレイン電極として機能する導電体４１６ａおよび導電体４１６ｂが半導体４０６ｂの上面および側面、絶縁体４０２の上面などと接する例を示したが、本発明の一態様に係るトランジスタの構造はこれに限定されない。例えば、図１３に示すように、導電体４１６ａおよび導電体４１６ｂが半導体４０６ｂの上面のみと接する構造であっても構わない。
また、図１３（Ｂ）に示すように、絶縁体４１８上に絶縁体４２８を有してもよい。絶縁体４２８は、上面が平坦な絶縁体であると好ましい。なお、絶縁体４２８は、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。なお、絶縁体４２８が、窒化酸化シリコン、窒化シリコンなどの窒素を含む絶縁体を含んでも構わない。絶縁体４２８の上面を平坦化するために、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法などによって平坦化処理を行ってもよい。
または、絶縁体４２８は、樹脂を用いてもよい。例えば、ポリイミド、ポリアミド、アクリル、シリコーンなどを含む樹脂を用いればよい。樹脂を用いることで、絶縁体４２８の上面を平坦化処理しなくてもよい場合がある。また、樹脂は短い時間で厚い膜を成膜することができるため、生産性を高めることができる。
また、図１３（Ａ）および図１３（Ｂ）に示すように、絶縁体４２８上に導電体４２４ａおよび導電体４２４ｂを有してもよい。導電体４２４ａおよび導電体４２４ｂは、例えば、配線としての機能を有する。また、絶縁体４２８が開口部を有し、該開口部を介して導電体４１６ａと導電体４２４ａとが電気的に接続しても構わない。また、絶縁体４２８が別の開口部を有し、該開口部を介して導電体４１６ｂと導電体４２４ｂとが電気的に接続しても構わない。このとき、それぞれの開口部内に導電体４２６ａ、導電体４２６ｂを有しても構わない。
導電体４２４ａおよび導電体４２４ｂとしては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
図１３に示すトランジスタは、導電体４１６ａおよび導電体４１６ｂは、半導体４０６ｂの側面と接しない。したがって、第１のゲート電極として機能する導電体４０４から半導体４０６ｂの側面に向けて印加される電界が、導電体４１６ａおよび導電体４１６ｂによって遮蔽されにくい構造である。また、導電体４１６ａおよび導電体４１６ｂは、絶縁体４０２の上面と接しない。そのため、絶縁体４０２から放出される過剰酸素（酸素）が導電体４１６ａおよび導電体４１６ｂを酸化させるために消費されない。したがって、絶縁体４０２から放出される過剰酸素（酸素）を、半導体４０６ｂの酸素欠損を低減するために効率的に利用することのできる構造である。即ち、図１３に示す構造のトランジスタは、高いオン電流、高い電界効果移動度、低いサブスレッショルドスイング値、高い信頼性などを有する優れた電気特性のトランジスタである。
また、図１４（Ａ）は、トランジスタの上面図の一例である。図１４（Ａ）の一点鎖線Ｇ１−Ｇ２および一点鎖線Ｇ３−Ｇ４に対応する断面図の一例を図１４（Ｂ）、図１５（Ａ）および図１５（Ｂ）に示す。なお、図１４（Ａ）では、理解を容易にするため、絶縁体などの一部を省略して示す。
トランジスタは、図１４に示すように、導電体４１６ａおよび導電体４１６ｂを有さず、導電体４２６ａおよび導電体４２６ｂと、半導体４０６ｂとが接する構造であっても構わない。この場合、半導体４０６ｂまたは／および半導体４０６ａの、少なくとも導電体４２６ａおよび導電体４２６ｂと接する領域に低抵抗領域４２３ａ（低抵抗領域４２３ｂ）を設けると好ましい。低抵抗領域４２３ａおよび低抵抗領域４２３ｂは、例えば、導電体４０４などをマスクとし、半導体４０６ｂまたは／および半導体４０６ａに不純物を添加することで形成すればよい。なお、導電体４２６ａおよび導電体４２６ｂが、半導体４０６ｂの孔（貫通しているもの）または窪み（貫通していないもの）に設けられていても構わない。導電体４２６ａおよび導電体４２６ｂが、半導体４０６ｂの孔または窪みに設けられることで、導電体４２６ａおよび導電体４２６ｂと、半導体４０６ｂとの接触面積が大きくなるため、接触抵抗の影響を小さくすることができる。即ち、トランジスタのオン電流を大きくすることができる。
または、トランジスタは、例えば、図１５（Ａ）に示すように、低抵抗領域４２３ａおよび低抵抗領域４２３ｂを有さなくてもよい。低抵抗領域４２３ａおよび低抵抗領域４２３ｂを有さないことにより、トランジスタのオン電流は低下することがあるが、短チャネル効果の影響の小さいトランジスタとなる。なお、図１５（Ａ）において、半導体４０６ｂの導電体４０４と重なる領域と、半導体４０６ｂの導電体４２６ａ（導電体４２６ｂ）と接する領域との間の領域をＬｏｆｆ領域と呼ぶ。例えば、Ｌｏｆｆ領域の長さを、５０ｎｍ以下、２０ｎｍ以下または１０ｎｍ以下まで短くすると、低抵抗領域４２３ａおよび低抵抗領域４２３ｂを有さない場合でもトランジスタのオン電流の低下はほとんど起こらない場合がある。
または、トランジスタは、例えば、図１５（Ｂ）に示すように、導電体４０４がテーパー角を有する形状であってもよい。その場合、例えば、低抵抗領域４２３ａおよび低抵抗領域４２３ｂは、深さ方向に勾配を有する形状となる場合がある。
＜トランジスタ構造１の作製方法＞
次に、図６に示すトランジスタの作製方法について説明する。
まず、基板４００を準備する。
次に、導電体４１３となる導電体を成膜する。導電体４１３となる導電体は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積法（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて成膜すればよい。
なお、スパッタリング法を用いる場合、先に示したスパッタリング装置、成膜装置を用いてもよい。
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。熱ＣＶＤ法は、プラズマを用いないため、プラズマダメージが生じず、欠陥の少ない膜が得られる。
ＣＶＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＭＣＶＤ法およびＭＯＣＶＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＭＣＶＤ法およびＭＯＣＶＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、トランジスタの生産性を高めることができる。
次に、導電体４１３となる導電体の一部をエッチングし、導電体４１３を形成する。
次に、絶縁体４０２を成膜する（図１６（Ａ）参照。）。絶縁体４０２は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて成膜すればよい。なお、ここでは、絶縁体４０２は、ＣＭＰ法などによって、上面から平坦化する場合について説明する。絶縁体４０２の上面を平坦化することで、後の工程が容易となり、トランジスタの歩留まりを高くすることができる。例えば、ＣＭＰ法によって、絶縁体４０２のＲＭＳ粗さを１ｎｍ以下、好ましくは０．５ｎｍ以下、さらに好ましくは０．３ｎｍ以下とする。または、１μｍ×１μｍの範囲におけるＲａを１ｎｍ未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とする。または、１μｍ×１μｍの範囲におけるＰ−Ｖを１０ｎｍ未満、好ましくは９ｎｍ未満、さらに好ましくは８ｎｍ未満、より好ましくは７ｎｍ未満とする。ただし、本発明の一態様に係るトランジスタは、絶縁体４０２の上面を平坦化した場合に限定されない。
なお、スパッタリング法を用いる場合、先に示したスパッタリング装置、成膜装置を用いてもよい。
絶縁体４０２は、過剰酸素を含ませるように成膜すればよい。または、絶縁体４０２の成膜後に酸素を添加しても構わない。酸素の添加は、例えば、イオン注入法により、加速電圧を２ｋＶ以上１００ｋＶ以下とし、ドーズ量を５×１０１４ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下として行えばよい。
なお、絶縁体４０２を積層膜で構成する場合には、それぞれの膜を、上記のような成膜方法を用いて、異なる成膜方法で成膜してもよい。例えば、１層目の膜をＣＶＤ法で成膜し、２層目の膜をＡＬＤ法で成膜してもよい。または、１層目の膜をスパッタリング法で成膜し、２層目の膜をＡＬＤ法で成膜してもよい。このように、それぞれ異なる成膜方法を用いることによって、各層の膜に異なる機能や性質を持たせることができる。そして、それらの膜を積層することによって、積層膜全体として、より適切な膜を構成することができる。
つまり、ｎ層目（ｎは自然数）の膜を、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などのうちの少なくとも１つの方法で成膜し、ｎ＋１層目の膜を、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などのうちの少なくとも１つの方法で成膜する。なお、ｎ層目の膜と、ｎ＋１層目の膜とで、成膜方法が同じでも異なっていてもよい。なお、ｎ層目の膜とｎ＋２層目の膜とで、成膜方法が同じでもよい。または、すべての膜において、成膜方法が同じでもよい。
次に、半導体４０６ａとなる半導体、および半導体４０６ｂとなる半導体をこの順に成膜する。半導体４０６ａとなる半導体、および半導体４０６ｂとなる半導体は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて成膜すればよい。
なお、スパッタリング法を用いる場合、先に示したスパッタリング装置、成膜装置を用いてもよい。
例えば、半導体４０６ａとなる半導体、および半導体４０６ｂとなる半導体を成膜する場合について説明する。ターゲットとして、インジウム、元素Ｍ、亜鉛および酸素を含むターゲットを用いる場合、下記のような原子数比とすることが好ましい。なお、元素Ｍに適用可能な元素としては、好ましくは、アルミニウム、ガリウム、イットリウムまたはスズなどがある。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、イットリウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステンなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。または、元素Ｍは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有する元素である。
例えば、半導体４０６ｂとなる半導体を成膜する場合について説明する。なお、ターゲットの原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とする。このとき、ｘ１／ｙ１を１／３以上６以下、好ましくは１以上６以下とし、かつｚ１／ｙ１を１／３以上６以下、好ましくは１以上６以下とする。ｚ１／ｙ１を１以上６以下とすると、結晶性の高い酸化物半導体となりやすい。例えば、原子数比が、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝２：２：３、Ｉｎ：Ｍ：Ｚｎ＝５：５：６、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝２：１：２、Ｉｎ：Ｍ：Ｚｎ＝３：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：４、Ｉｎ：Ｍ：Ｚｎ＝３：２：２、Ｉｎ：Ｍ：Ｚｎ＝８：４：９などの近傍であるターゲットを用いればよい。
例えば、半導体４０６ａとなる半導体を成膜する場合について説明する。なお、ターゲットの原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とする。このとき、ｘ２／ｙ２をｘ１／ｙ１よりも小さくし、かつｚ２／ｙ２を１／３以上６以下、好ましくは１以上６以下とする。ｚ２／ｙ２を１以上６以下とすると、結晶性の高い酸化物半導体となりやすい。例えば、原子数比が、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：９、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝２：３：３、Ｉｎ：Ｍ：Ｚｎ＝２：３：６、Ｉｎ：Ｍ：Ｚｎ＝２：５：５、Ｉｎ：Ｍ：Ｚｎ＝１：６：４、Ｉｎ：Ｍ：Ｚｎ＝１：６：８などの近傍であるターゲットを用いればよい。
なお、半導体４０６ａとなる半導体、および半導体４０６ｂとなる半導体として、Ｉｎ−Ｇａ−Ｚｎ酸化物層をＭＯＣＶＤ法によって成膜する場合、原料ガスとしてトリメチルインジウム、トリメチルガリウムおよびジメチル亜鉛などを用いればよい。なお、上記原料ガスの組み合わせに限定されず、トリメチルインジウムに代えてトリエチルインジウムなどを用いてもよい。また、トリメチルガリウムに代えてトリエチルガリウムなどを用いてもよい。また、ジメチル亜鉛に代えてジエチル亜鉛などを用いてもよい。
次に、第１の加熱処理を行うと好ましい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。第１の加熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。第１の加熱処理は減圧状態で行ってもよい。または、第１の加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって、半導体４０６ａとなる半導体、および半導体４０６ｂとなる半導体の結晶性を高めることや、水素や水などの不純物を除去することなどができる。
次に、半導体４０６ａとなる半導体、および半導体４０６ｂとなる半導体の一部をエッチングし、半導体４０６ａおよび半導体４０６ｂを形成する（図１６（Ｂ）参照。）。このとき、半導体４０６ａおよび半導体４０６ｂが、導電体４１３の少なくとも一部と重なるように形成する。
次に、導電体４１６ａおよび導電体４１６ｂとなる導電体を成膜する。導電体４１６ａおよび導電体４１６ｂとなる導電体は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて成膜すればよい。
なお、スパッタリング法を用いる場合、先に示したスパッタリング装置、成膜装置を用いてもよい。
導電体４１６ａおよび導電体４１６ｂは、導電体４１６ａおよび導電体４１６ｂとなる導電体を成膜した後で、該導電体の一部をエッチングすることで形成される。したがって、該導電体の成膜時に、半導体４０６ｂへダメージを与えない成膜方法を用いると好ましい。即ち、該導電体の成膜には、ＭＣＶＤ法などを用いると好ましい。
なお、該導電体を積層膜で構成する場合には、それぞれの膜を、スパッタリング法、ＣＶＤ法（ＰＥＣＶＤ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのような成膜方法を用いて、異なる成膜方法で成膜してもよい。例えば、１層目の膜をＭＯＣＶＤ法で成膜し、２層目の膜をスパッタリング法で成膜してもよい。または、１層目の膜をＡＬＤ法で成膜し、２層目の膜をＭＯＣＶＤ法で成膜してもよい。または、１層目の膜をＡＬＤ法で成膜し、２層目の膜をスパッタリング法で成膜してもよい。または、１層目の膜をＡＬＤ法で成膜し、２層目の膜をスパッタリング法で成膜し、３層目の膜をＡＬＤ法で成膜してもよい。このように、それぞれ、異なる成膜方法を用いることによって、各層の膜に異なる機能や性質を持たせることができる。そして、それらの膜を積層することによって、積層膜全体として、より適切な膜を構成することができる。
つまり、該導電体を積層膜で構成する場合には、例えば、ｎ層目（ｎは自然数）の膜を、スパッタリング法、ＣＶＤ法（ＰＥＣＶＤ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのうちの少なくとも１つの方法で成膜し、ｎ＋１層目の膜を、スパッタリング法、ＣＶＤ法（ＰＥＣＶＤ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのうちの少なくとも１つの方法で成膜し、ｎ層目の膜と、ｎ＋１層目の膜とで、成膜方法が異なっていてもよい。なお、ｎ層目の膜とｎ＋２層目の膜とで、成膜方法が同じでもよい。または、すべての膜において、成膜方法が同じでもよい。
なお、該導電体、または該導電体の積層膜の内の少なくとも一つの膜と、半導体４０６ａとなる半導体、または半導体４０６ｂとなる半導体とは、同じ成膜方法を用いてもよい。例えば、どちらも、ＡＬＤ法を用いてもよい。これにより、大気に触れさせずに成膜することができる。その結果、不純物の混入を防ぐことができる。
なお、該導電体、または該導電体の積層膜の内の少なくとも一つの膜と、半導体４０６ａとなる半導体、または半導体４０６ｂとなる半導体と、絶縁体４０２、または絶縁体４０２の積層膜の内の少なくとも一つの膜とは、同じ成膜方法を用いてもよい。例えば、どれも、スパッタリング法を用いてもよい。これにより、大気に触れさせずに成膜することができる。その結果、不純物の混入を防ぐことができる。ただし、本発明の一態様に係る半導体装置の作製方法は、これらに限定されない。
次に、半導体４０６ｃとなる半導体を成膜する。半導体４０６ｃとなる半導体は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて成膜すればよい。なお、半導体４０６ｃとなる半導体をＭＯＣＶＤ法によって成膜する方法については後述する。
なお、スパッタリング法を用いる場合、先に示したスパッタリング装置、成膜装置を用いてもよい。
例えば、半導体４０６ｃとなる半導体を成膜する場合について説明する。
なお、ターゲットの原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ３：ｙ３：ｚ３とする。このとき、ｘ３／ｙ３をｘ１／ｙ１よりも小さくし、かつｚ３／ｙ３を１／３以上６以下、好ましくは１以上６以下とする。ｚ３／ｙ３を１以上６以下とすると、結晶性の高い酸化物半導体となりやすい。例えば、原子数比が、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：９、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝２：３：３、Ｉｎ：Ｍ：Ｚｎ＝２：３：６、Ｉｎ：Ｍ：Ｚｎ＝２：５：５、Ｉｎ：Ｍ：Ｚｎ＝１：６：４、Ｉｎ：Ｍ：Ｚｎ＝１：６：８などの近傍であるターゲットを用いればよい。
なお、半導体４０６ｃとなる半導体として、Ｉｎ−Ｇａ−Ｚｎ酸化物層をＭＯＣＶＤ法によって成膜する場合、原料ガスとしてトリメチルインジウム、トリメチルガリウムおよびジメチル亜鉛などを用いればよい。なお、上記原料ガスの組み合わせに限定されず、トリメチルインジウムに代えてトリエチルインジウムなどを用いてもよい。また、トリメチルガリウムに代えてトリエチルガリウムなどを用いてもよい。また、ジメチル亜鉛に代えてジエチル亜鉛などを用いてもよい。
次に、第２の加熱処理を行っても構わない。例えば、半導体４０６ａとして、半導体４０６ｃとなる半導体よりも酸素透過性の高い半導体を選択する。即ち、半導体４０６ｃとなる半導体として、半導体４０６ａよりも酸素透過性の低い半導体を選択する。換言すると、半導体４０６ａとして、酸素を透過する機能を有する半導体を選択する。また、半導体４０６ｃとなる半導体として、酸素をブロックする機能を有する半導体を選択する。このとき、第２の加熱処理を行うことで、半導体４０６ａを介して、絶縁体４０２に含まれる過剰酸素が半導体４０６ｂまで移動する。半導体４０６ｂは半導体４０６ｃとなる半導体で覆われているため、過剰酸素の外方拡散が起こりにくい。そのため、このタイミングで第２の加熱処理を行うことで、効率的に半導体４０６ｂの欠陥（酸素欠損）を低減することができる。なお、第２の加熱処理は、絶縁体４０２中の過剰酸素（酸素）が半導体４０６ｂまで拡散する温度で行えばよい。例えば、第１の加熱処理についての記載を参照しても構わない。または、第２の加熱処理は、第１の加熱処理よりも２０℃以上１５０℃以下、好ましくは４０℃以上１００℃以下低い温度で行うと、絶縁体４０２から余分に過剰酸素（酸素）が放出されないため好ましい。
次に、絶縁体４１２となる絶縁体を成膜する。絶縁体４１２となる絶縁体は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて成膜すればよい。
なお、スパッタリング法を用いる場合、先に示したスパッタリング装置、成膜装置を用いてもよい。
なお、絶縁体４１２となる絶縁体を積層膜で構成する場合には、それぞれの膜を、スパッタリング法、ＣＶＤ法（ＰＥＣＶＤ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのような成膜方法を用いて、異なる成膜方法で成膜してもよい。例えば、１層目の膜をＭＯＣＶＤ法で成膜し、２層目の膜をスパッタリング法で成膜してもよい。または、１層目の膜をＡＬＤ法で成膜し、２層目の膜をＭＯＣＶＤ法で成膜してもよい。または、１層目の膜をＡＬＤ法で成膜し、２層目の膜をスパッタリング法で成膜してもよい。または、１層目の膜をＡＬＤ法で成膜し、２層目の膜をスパッタリング法で成膜し、３層目の膜をＡＬＤ法で成膜してもよい。このように、それぞれ、異なる成膜方法を用いることによって、各層の膜に異なる機能や性質を持たせることができる。そして、それらの膜を積層することによって、積層膜全体として、より適切な膜を構成することができる。
つまり、絶縁体４１２となる絶縁体を積層膜で構成する場合には、例えば、ｎ層目（ｎは自然数）の膜を、スパッタリング法、ＣＶＤ法（ＰＥＣＶＤ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのうちの少なくとも１つの方法で成膜し、ｎ＋１層目の膜を、スパッタリング法、ＣＶＤ法（ＰＥＣＶＤ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのうちの少なくとも１つの方法で成膜し、ｎ層目の膜と、ｎ＋１層目の膜とで、成膜方法が異なっていてもよい。なお、ｎ層目の膜とｎ＋２層目の膜とで、成膜方法が同じでもよい。または、すべての膜において、成膜方法が同じでもよい。
なお、絶縁体４１２となる絶縁体、または絶縁体４１２となる絶縁体の積層膜の内の少なくとも一つの膜と、導電体４１６ａおよび導電体４１６ｂとなる導電体、または該導電体の積層膜の内の少なくとも一つの膜とは、同じ成膜方法を用いてもよい。例えば、どちらも、ＡＬＤ法を用いてもよい。これにより、大気に触れさせずに成膜することができる。その結果、不純物の混入を防ぐことができる。または、例えば、絶縁体４１２となる絶縁体と接する導電体４１６ａおよび導電体４１６ｂとなる導電体と、該導電体と接する絶縁体４１２となる絶縁体とは、同じ成膜方法を用いてもよい。これにより、同じチャンバーで成膜することができる。その結果、不純物の混入を防ぐことができる。
なお、絶縁体４１２となる絶縁体、または絶縁体４１２となる絶縁体の積層膜の内の少なくとも一つの膜と、導電体４１６ａおよび導電体４１６ｂとなる導電体、または該導電体の積層膜の内の少なくとも一つの膜と、半導体４０６ａとなる半導体、または半導体４０６ａとなる半導体の積層膜の内の少なくとも一つの膜と、半導体４０６ｂとなる半導体、または半導体４０６ｂとなる半導体の積層膜の内の少なくとも一つの膜と、絶縁体４０２、または絶縁体４０２の積層膜の内の少なくとも一つの膜とは、同じ成膜方法を用いてもよい。例えば、どれも、スパッタリング法を用いてもよい。これにより、大気に触れさせずに成膜することができる。その結果、不純物の混入を防ぐことができる。
次に、第３の加熱処理を行っても構わない。例えば、半導体４０６ａとして、半導体４０６ｃとなる半導体よりも酸素透過性の高い半導体を選択する。即ち、半導体４０６ｃとなる半導体として、半導体４０６ａよりも酸素透過性の低い半導体を選択する。また、半導体４０６ｃとなる半導体として、酸素をブロックする機能を有する半導体を選択する。または、例えば、半導体４０６ａとして、絶縁体４１２となる絶縁体よりも酸素透過性の高い半導体を選択する。即ち、絶縁体４１２となる絶縁体として、半導体４０６ａよりも酸素透過性の低い半導体を選択する。換言すると、半導体４０６ａとして、酸素を透過する機能を有する半導体を選択する。また、絶縁体４１２となる絶縁体として、酸素をブロックする機能を有する絶縁体を選択する。このとき、第３の加熱処理を行うことで、半導体４０６ａを介して、絶縁体４０２に含まれる過剰酸素が半導体４０６ｂまで移動する。半導体４０６ｂは半導体４０６ｃとなる半導体および絶縁体４１２となる絶縁体で覆われているため、過剰酸素の外方拡散が起こりにくい。そのため、このタイミングで第３の加熱処理を行うことで、効率的に半導体４０６ｂの欠陥（酸素欠損）を低減することができる。なお、第３の加熱処理は、絶縁体４０２中の過剰酸素（酸素）が半導体４０６ｂまで拡散する温度で行えばよい。例えば、第１の加熱処理についての記載を参照しても構わない。または、第３の加熱処理は、第１の加熱処理よりも２０℃以上１５０℃以下、好ましくは４０℃以上１００℃以下低い温度で行うと、絶縁体４０２から余分に過剰酸素（酸素）が放出されないため好ましい。なお、絶縁体４１２となる絶縁体が酸素をブロックする機能を有する場合、半導体４０６ｃとなる半導体が酸素をブロックする機能を有さなくても構わない。
次に、導電体４０４となる導電体を成膜する。導電体４０４となる導電体は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて成膜すればよい。
なお、スパッタリング法を用いる場合、先に示したスパッタリング装置、成膜装置を用いてもよい。
絶縁体４１２となる絶縁体は、トランジスタのゲート絶縁体として機能する。したがって導電体４０４となる導電体の成膜時に、絶縁体４１２となる絶縁体へダメージを与えない成膜方法を用いると好ましい。即ち、該導電体の成膜には、ＭＣＶＤ法などを用いると好ましい。
なお、導電体４０４となる導電体を積層膜で構成する場合には、それぞれの膜を、スパッタリング法、ＣＶＤ法（ＰＥＣＶＤ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのような成膜方法を用いて、異なる成膜方法で成膜してもよい。例えば、１層目の膜をＭＯＣＶＤ法で成膜し、２層目の膜をスパッタリング法で成膜してもよい。または、１層目の膜をＡＬＤ法で成膜し、２層目の膜をＭＯＣＶＤ法で成膜してもよい。または、１層目の膜をＡＬＤ法で成膜し、２層目の膜をスパッタリング法で成膜してもよい。または、１層目の膜をＡＬＤ法で成膜し、２層目の膜をスパッタリング法で成膜し、３層目の膜をＡＬＤ法で成膜してもよい。このように、それぞれ、異なる成膜方法を用いることによって、各層の膜に異なる機能や性質を持たせることができる。そして、それらの膜を積層することによって、積層膜全体として、より適切な膜を構成することができる。
つまり、導電体４０４となる導電体を積層膜で構成する場合には、例えば、ｎ層目（ｎは自然数）の膜を、ＣＶＤ法（ＰＥＣＶＤ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのうちの少なくとも１つの方法で成膜し、ｎ＋１層目の膜を、ＣＶＤ法（ＰＥＣＶＤ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのうちの少なくとも１つの方法で成膜し、ｎ層目の膜と、ｎ＋１層目の膜とで、成膜方法が異なっていてもよい。なお、ｎ層目の膜とｎ＋２層目の膜とで、成膜方法が同じでもよい。または、すべての膜において、成膜方法が同じでもよい。
なお、導電体４０４となる導電体、または導電体４０４となる導電体の積層膜の内の少なくとも一つの膜と、絶縁体４１２となる絶縁体、または絶縁体４１２となる絶縁体の積層膜の内の少なくとも一つの膜とは、同じ成膜方法を用いてもよい。例えば、どちらも、ＡＬＤ法を用いてもよい。これにより、大気に触れさせずに成膜することができる。その結果、不純物の混入を防ぐことができる。または、例えば、絶縁体４１２となる絶縁体と接する導電体４０４となる導電体と、導電体４０４となる導電体と接する絶縁体４１２となる絶縁体とは、同じ成膜方法を用いてもよい。これにより、同じチャンバーで成膜することができる。その結果、不純物の混入を防ぐことができる。
なお、導電体４０４となる導電体、または導電体４０４となる導電体の積層膜の内の少なくとも一つの膜と、絶縁体４１２となる絶縁体、または絶縁体４１２となる絶縁体の積層膜の内の少なくとも一つの膜と、導電体４１６ａおよび導電体４１６ｂとなる導電体、または該導電体の積層膜の内の少なくとも一つの膜と、半導体４０６ａとなる半導体と、半導体４０６ｂとなる半導体と、半導体４０６ｃとなる半導体と、絶縁体４０２、または絶縁体４０２の積層膜の内の少なくとも一つの膜とは、同じ成膜方法を用いてもよい。例えば、どれも、スパッタリング法を用いてもよい。これにより、大気に触れさせずに成膜することができる。その結果、不純物の混入を防ぐことができる。
次に、導電体４０４となる導電体の一部をエッチングして導電体４０４を形成する。なお、導電体４０４は、半導体４０６ｂの少なくとも一部と重なるように形成する。
次に、導電体４０４となる導電体と同様に、絶縁体４１２となる絶縁体の一部をエッチングして絶縁体４１２を形成する。
次に、導電体４０４となる導電体および絶縁体４１２となる絶縁体と同様に、半導体４０６ｃとなる半導体の一部をエッチングして半導体４０６ｃを形成する（図１７（Ｂ）参照。）。
なお、導電体４０４となる導電体、絶縁体４１２となる絶縁体および半導体４０６ｃとなる半導体の一部をエッチングする際には、同一のフォトリソグラフィ工程など用いてもよい。または、導電体４０４をマスクとして用いて絶縁体４１２となる絶縁体および半導体４０６ｃとなる半導体をエッチングしてもよい。そのため、導電体４０４、絶縁体４１２および半導体４０６ｃは、上面図において同様の形状となる。なお、絶縁体４１２、半導体４０６ｃ、導電体４０４の全部または一部を異なるフォトリソグラフィ工程で形成してもよい。その場合、図１７（Ｃ１）に示す拡大断面のように、導電体４０４よりも絶縁体４１２または／および半導体４０６ｃが突出した（迫り出した）形状となる場合や、図１７（Ｃ２）に示す拡大断面のように、導電体４０４が絶縁体４１２または／および半導体４０６ｃよりも突出した（迫り出した）形状となる場合がある。これらに示すような形状とすることによって、形状不良が低減され、ゲートリーク電流を低減できる場合がある。
次に、絶縁体４０８を成膜する（図１８（Ａ）参照。）。絶縁体４０８は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて成膜すればよい。
なお、スパッタリング法を用いる場合、先に示したスパッタリング装置、成膜装置を用いてもよい。
次に、第４の加熱処理を行っても構わない。例えば、半導体４０６ａとして、半導体４０６ｃよりも酸素透過性の高い半導体を選択する。即ち、半導体４０６ｃとして、半導体４０６ａよりも酸素透過性の低い半導体を選択する。また、半導体４０６ｃとして、酸素をブロックする機能を有する半導体を選択する。または、例えば、半導体４０６ａとして、絶縁体４１２よりも酸素透過性の高い半導体を選択する。即ち、絶縁体４１２として、半導体４０６ａよりも酸素透過性の低い半導体を選択する。または、例えば、半導体４０６ａとして、絶縁体４０８よりも酸素透過性の高い半導体を選択する。即ち、絶縁体４０８として、半導体４０６ａよりも酸素透過性の低い半導体を選択する。換言すると、半導体４０６ａとして、酸素を透過する機能を有する半導体を選択する。また、絶縁体４０８として、酸素をブロックする機能を有する絶縁体を選択する。このとき、第４の加熱処理を行うことで、半導体４０６ａを介して、絶縁体４０２に含まれる過剰酸素が半導体４０６ｂまで移動する。半導体４０６ｂは半導体４０６ｃ、絶縁体４１２、絶縁体４０８のいずれかで覆われているため、過剰酸素の外方拡散が起こりにくい。そのため、このタイミングで第４の加熱処理を行うことで、効率的に半導体４０６ｂの欠陥（酸素欠損）を低減することができる。なお、第４の加熱処理は、絶縁体４０２中の過剰酸素（酸素）が半導体４０６ｂまで拡散する温度で行えばよい。例えば、第１の加熱処理についての記載を参照しても構わない。または、第４の加熱処理は、第１の加熱処理よりも２０℃以上１５０℃以下、好ましくは４０℃以上１００℃以下低い温度で行うと、絶縁体４０２から余分に過剰酸素（酸素）が放出されないため好ましい。なお、絶縁体４０８が酸素をブロックする機能を有する場合、半導体４０６ｃまたは／および絶縁体４１２が酸素をブロックする機能を有さなくても構わない。
なお、第１の加熱処理、第２の加熱処理、第３の加熱処理および第４の加熱処理の全てまたは一部を行わなくても構わない。
次に、絶縁体４１８を成膜する（図１８（Ｂ）参照。）。絶縁体４１８は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて成膜すればよい。
なお、スパッタリング法を用いる場合、先に示したスパッタリング装置、成膜装置を用いてもよい。
以上のようにして、図６に示したトランジスタを作製することができる。
＜トランジスタ構造２＞
図１９（Ａ）および図１９（Ｂ）は、本発明の一態様のトランジスタの上面図および断面図である。図１９（Ａ）は上面図であり、図１９（Ｂ）は、図１９（Ａ）に示す一点鎖線Ｈ１−Ｈ２、および一点鎖線Ｈ３−Ｈ４に対応する断面図である。なお、図１９（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１９（Ａ）および図１９（Ｂ）に示すトランジスタは、基板５００上の導電体５１３と、基板５００上および導電体５１３上の凸部を有する絶縁体５０２と、絶縁体５０２の凸部上の半導体５０６ａと、半導体５０６ａ上の半導体５０６ｂと、半導体５０６ｂ上の半導体５０６ｃと、半導体５０６ａ、半導体５０６ｂおよび半導体５０６ｃと接し、間隔を開けて配置された導電体５１６ａおよび導電体５１６ｂと、半導体５０６ｃ上、導電体５１６ａ上および導電体５１６ｂ上の絶縁体５１２と、絶縁体５１２上の導電体５０４と、導電体５１６ａ上、導電体５１６ｂ上、絶縁体５１２上および導電体５０４上の絶縁体５０８と、絶縁体５０８上の絶縁体５１８と、を有する。
なお、絶縁体５１２は、Ｈ３−Ｈ４断面において、少なくとも半導体５０６ｂの側面と接する。また、導電体５０４は、Ｈ３−Ｈ４断面において、少なくとも絶縁体５１２を介して半導体５０６ｂの上面および側面と面する。また、導電体５１３は、絶縁体５０２を介して半導体５０６ｂの下面と面する。また、絶縁体５０２が凸部を有さなくても構わない。また、半導体５０６ｃを有さなくても構わない。また、絶縁体５０８を有さなくても構わない。また、絶縁体５１８を有さなくても構わない。
なお、半導体５０６ｂは、トランジスタのチャネル形成領域としての機能を有する。また、導電体５０４は、トランジスタの第１のゲート電極（フロントゲート電極ともいう。）としての機能を有する。また、導電体５１３は、トランジスタの第２のゲート電極（バックゲート電極ともいう。）としての機能を有する。また、導電体５１６ａおよび導電体５１６ｂは、トランジスタのソース電極およびドレイン電極としての機能を有する。また、絶縁体５０８は、バリア層としての機能を有する。絶縁体５０８は、例えば、酸素または／および水素をブロックする機能を有する。または、絶縁体５０８は、例えば、半導体５０６ａまたは／および半導体５０６ｃよりも、酸素または／および水素をブロックする能力が高い。
なお、絶縁体５０２は過剰酸素を含む絶縁体であると好ましい。
なお、基板５００は、基板４００についての記載を参照する。また、導電体５１３は、導電体４１３についての記載を参照する。また、絶縁体５０２は、絶縁体４０２についての記載を参照する。また、半導体５０６ａは、半導体４０６ａについての記載を参照する。また、半導体５０６ｂは、半導体４０６ｂについての記載を参照する。また、半導体５０６ｃは、半導体４０６ｃについての記載を参照する。また、導電体５１６ａおよび導電体５１６ｂは、導電体４１６ａおよび導電体４１６ｂについての記載を参照する。また、絶縁体５１２は、絶縁体４１２についての記載を参照する。また、導電体５０４は、導電体４０４についての記載を参照する。また、絶縁体５０８は、絶縁体４０８についての記載を参照する。また、絶縁体５１８は、絶縁体４１８についての記載を参照する。
したがって、図１９に示すトランジスタは、図６に示したトランジスタと一部の構造が異なるのみである。具体的には、図６に示したトランジスタの半導体４０６ａ、半導体４０６ｂおよび半導体４０６ｃの構造と、図１９に示すトランジスタの半導体５０６ａ、半導体５０６ｂおよび半導体５０６ｃの構造が異なるのみである。したがって、図１９に示すトランジスタは、図６に示したトランジスタについての説明を適宜参照することができる。
なお、図１９では、トランジスタの第１のゲート電極である導電体５０４と第２のゲート電極である導電体５１３とが、電気的に接続しない例を示したが、本発明の一態様に係るトランジスタの構造はこれに限定されない。例えば、図２０（Ａ）に示すように、導電体５０４と導電体５１３とが接する構造であっても構わない。このような構成とすることで、導電体５０４と導電体５１３とに同じ電位が供給されるため、トランジスタのスイッチング特性を向上させることができる。または、図２０（Ｂ）に示すように、導電体５１３を有さない構造であっても構わない。
また、図２１（Ａ）は、トランジスタの上面図の一例である。図２１（Ａ）の一点鎖線Ｉ１−Ｉ２および一点鎖線Ｉ３−Ｉ４に対応する断面図の一例を図２１（Ｂ）に示す。なお、図２１（Ａ）では、理解を容易にするため、絶縁体などの一部を省略して示す。
なお、図１９（Ａ）に示す上面図では、絶縁体５１２が導電体５０４と同様の形状である例を示したが、本発明の一態様に係るトランジスタの構造はこれに限定されない。例えば、図２１（Ａ）および図２１（Ｂ）に示すように、絶縁体５１２が絶縁体５０２上、半導体５０６ｃ上、導電体５１６ａ上および導電体５１６ｂ上に配置されていてもよい。
＜トランジスタ構造３＞
図２２（Ａ）および図２２（Ｂ）は、本発明の一態様のトランジスタの上面図および断面図である。図２２（Ａ）は上面図であり、図２２（Ｂ）は、図２２（Ａ）に示す一点鎖線Ｊ１−Ｊ２、および一点鎖線Ｊ３−Ｊ４に対応する断面図である。なお、図２２（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図２２（Ａ）および図２２（Ｂ）に示すトランジスタは、基板６００上の導電体６０４と、導電体６０４上の絶縁体６１２と、絶縁体６１２上の半導体６０６ａと、半導体６０６ａ上の半導体６０６ｂと、半導体６０６ｂ上の半導体６０６ｃと、半導体６０６ａ、半導体６０６ｂおよび半導体６０６ｃと接し、間隔を開けて配置された導電体６１６ａおよび導電体６１６ｂと、半導体６０６ｃ上、導電体６１６ａ上および導電体６１６ｂ上の絶縁体６１８と、を有する。なお、導電体６０４は、絶縁体６１２を介して半導体６０６ｂの下面と面する。また、絶縁体６１２が凸部を有しても構わない。また、基板６００と導電体６０４の間に絶縁体を有しても構わない。該絶縁体は、絶縁体５０２や絶縁体５０８についての記載を参照する。また、半導体６０６ａを有さなくても構わない。また、絶縁体６１８を有さなくても構わない。
なお、半導体６０６ｂは、トランジスタのチャネル形成領域としての機能を有する。また、導電体６０４は、トランジスタの第１のゲート電極（フロントゲート電極ともいう。）としての機能を有する。また、導電体６１６ａおよび導電体６１６ｂは、トランジスタのソース電極およびドレイン電極としての機能を有する。
なお、絶縁体６１８は過剰酸素を含む絶縁体であると好ましい。
なお、基板６００は、基板５００についての記載を参照する。また、導電体６０４は、導電体５０４についての記載を参照する。また、絶縁体６１２は、絶縁体５１２についての記載を参照する。また、半導体６０６ａは、半導体５０６ｃについての記載を参照する。また、半導体６０６ｂは、半導体５０６ｂについての記載を参照する。また、半導体６０６ｃは、半導体５０６ａについての記載を参照する。また、導電体６１６ａおよび導電体６１６ｂは、導電体５１６ａおよび導電体５１６ｂついての記載を参照する。また、絶縁体６１８は、絶縁体５０２についての記載を参照する。
したがって、図２２に示すトランジスタは、図１９に示したトランジスタと一部の構造が異なるのみとみなせる場合がある。具体的には、図１９に示したトランジスタの導電体５０４を有さない構造と類似する。したがって、図２２に示すトランジスタは、図１９に示したトランジスタについての説明を適宜参照することができる。
なお、トランジスタは、絶縁体６１８を介して半導体６０６ｂと重なる導電体を有してもよい。該導電体は、トランジスタの第２のゲート電極として機能する。該導電体は、導電体５１３についての記載を参照する。また、該第２のゲート電極によってｓ−ｃｈａｎｎｅｌ構造を形成していても構わない。
なお、絶縁体６１８上には、表示素子が設けられていてもよい。例えば、画素電極、液晶層、共通電極、発光層、有機ＥＬ層、陽極、陰極などが設けられていてもよい。表示素子は、例えば、導電体６１６ａなどと接続されている。
また、図２３（Ａ）は、トランジスタの上面図の一例である。図２３（Ａ）の一点鎖線Ｋ１−Ｋ２および一点鎖線Ｋ３−Ｋ４に対応する断面図の一例を図２３（Ｂ）に示す。なお、図２３（Ａ）では、理解を容易にするため、絶縁体などの一部を省略して示す。
なお、半導体の上に、チャネル保護膜として機能させることができる絶縁体を配置してもよい。例えば、図２３に示すように、導電体６１６ａおよび導電体６１６ｂと、半導体６０６ｃとの間に、絶縁体６２０を配置してもよい。その場合、導電体６１６ａ（導電体６１６ｂ）と半導体６０６ｃとは、絶縁体６２０中の開口部を介して接続される。絶縁体６２０は、絶縁体６１８についての記載を参照すればよい。
なお、図２２（Ｂ）や図２３（Ｂ）において、絶縁体６１８の上に、導電体６１３を配置してもよい。その場合の例を図２４（Ａ）および図２４（Ｂ）に示す。なお、導電体６１３については、導電体５１３についての記載を参照する。また、導電体６１３には、導電体６０４と同じ電位や同じ信号が供給されてもよいし、異なる電位や信号が供給されてもよい。例えば、導電体６１３に、一定の電位を供給して、トランジスタのしきい値電圧を制御してもよい。つまり、導電体６１３は、第２のゲート電極としての機能を有することができる。
＜半導体装置＞
以下では、本発明の一態様に係る半導体装置を例示する。
以下では、本発明の一態様に係るトランジスタを利用した半導体装置の一例について説明する。
図２５（Ａ）に本発明の一態様の半導体装置の断面図を示す。図２５（Ａ）に示す半導体装置は、下部に第１の半導体を用いたトランジスタ２２００を有し、上部に第２の半導体を用いたトランジスタ２１００を有している。図２５（Ａ）では、第２の半導体を用いたトランジスタ２１００として、図６で例示したトランジスタを適用した例を示している。
第１の半導体は、第２の半導体と異なるエネルギーギャップを持つ半導体を用いてもよい。例えば、第１の半導体を酸化物半導体以外の半導体とし、第２の半導体を酸化物半導体とする。第１の半導体として多結晶構造、単結晶構造などのシリコン、ゲルマニウム、などを用いてもよい。または、歪みシリコンなどの歪みを有する半導体を用いてもよい。または、第１の半導体としてＨＥＭＴに適用可能なヒ化ガリウム、ヒ化アルミニウムガリウム、ヒ化インジウムガリウム、窒化ガリウム、リン化インジウム、シリコンゲルマニウムなどを用いてもよい。これらの半導体を第１の半導体に用いることで、高速動作をすることに適したトランジスタ２２００とすることができる。また、酸化物半導体を第２の半導体に用いることで、オフ電流の小さいトランジスタ２１００とすることができる。
なお、トランジスタ２２００は、ｎチャネル型、ｐチャネル型のどちらでもよいが、回路によって適切なトランジスタを用いる。また、トランジスタ２１００または／およびトランジスタ２２００として、上述したトランジスタや図２５（Ａ）に示したトランジスタを用いなくても構わない場合がある。
図２５（Ａ）に示す半導体装置は、絶縁体２２０１および絶縁体２２０７を介して、トランジスタ２２００の上部にトランジスタ２１００を有する。また、トランジスタ２２００とトランジスタ２１００の間には、配線として機能する複数の導電体２２０２が配置されている。また各種絶縁体に埋め込まれた複数の導電体２２０３により、上層と下層にそれぞれ配置された配線や電極が電気的に接続されている。また、該半導体装置は、トランジスタ２１００上の絶縁体２２０４と、絶縁体２２０４上の導電体２２０５と、トランジスタ２１００のソース電極およびドレイン電極と同一層に（同一工程を経て）形成された導電体２２０６と、を有する。
絶縁体２２０４は、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。なお、絶縁体２２０４が、窒化酸化シリコン、窒化シリコンなどの窒素を含む絶縁体を含んでも構わない。
または、絶縁体２２０４は、樹脂を用いてもよい。例えば、ポリイミド、ポリアミド、アクリル、シリコーンなどを含む樹脂を用いればよい。樹脂を用いることで、絶縁体２２０４の上面を平坦化処理しなくてもよい場合がある。また、樹脂は短い時間で厚い膜を成膜することができるため、生産性を高めることができる。
複数のトランジスタを積層した構造とすることにより、高密度に複数の回路を配置することができる。
ここで、トランジスタ２２００に用いる第１の半導体に単結晶シリコンを用いた場合、トランジスタ２２００の第１の半導体の近傍の絶縁体の水素濃度が高いことが好ましい。該水素により、シリコンのダングリングボンドを終端させることで、トランジスタ２２００の信頼性を向上させることができる。一方、トランジスタ２１００に用いる第２の半導体に酸化物半導体を用いた場合、トランジスタ２１００の第２の半導体の近傍の絶縁体の水素濃度が低いことが好ましい。該水素は、酸化物半導体中にキャリアを生成する要因の一つとなるため、トランジスタ２１００の信頼性を低下させる要因となる場合がある。したがって、単結晶シリコンを用いたトランジスタ２２００、および酸化物半導体を用いたトランジスタ２１００を積層する場合、これらの間に水素をブロックする機能を有する絶縁体２２０７を配置することは両トランジスタの信頼性を高めるために有効である。
絶縁体２２０７としては、例えば酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）などを含む絶縁体を、単層で、または積層で用いればよい。
また、酸化物半導体を用いたトランジスタ２１００を覆うように、トランジスタ２１００上に水素をブロックする機能を有する絶縁体を形成することが好ましい。絶縁体としては、絶縁体２２０７と同様の絶縁体を用いることができ、特に酸化アルミニウムを適用することが好ましい。酸化アルミニウム膜は、水素、水分などの不純物および酸素の双方に対して膜を透過させない遮断効果が高い。したがって、トランジスタ２１００を覆う絶縁体２２０８として酸化アルミニウム膜を用いることで、トランジスタ２１００に含まれる酸化物半導体からの酸素の脱離を防止するとともに、酸化物半導体への水および水素の混入を防止することができる。
なお、トランジスタ２２００は、プレーナ型のトランジスタだけでなく、様々なタイプのトランジスタとすることができる。例えば、ＦＩＮ（フィン）型のトランジスタなどとすることができる。その場合の断面図の例を、図２５（Ｂ）に示す。半導体基板２２１１の上に、絶縁層２２１２が配置されている。半導体基板２２１１は、先端の細い凸部（フィンともいう。）を有する。なお、凸部は、先端が細くなくてもよく、例えば、略直方体の凸部であってもよいし、先端が太い凸部であってもよい。半導体基板２２１１の凸部の上には、ゲート絶縁体２２１４が配置され、その上には、ゲート電極２２１３が配置されている。半導体基板２２１１には、ソース領域およびドレイン領域２２１５が形成されている。なお、ここでは、半導体基板２２１１が、凸部を有する例を示したが、本発明の一態様に係る半導体装置は、これに限定されない。例えば、ＳＯＩ基板を加工して、凸型の半導体領域を形成しても構わない。
上記回路において、トランジスタ２１００やトランジスタ２２００の電極の接続を異ならせることにより、様々な回路を構成することができる。以下では、本発明の一態様の半導体装置を用いることにより実現できる回路構成の例を説明する。
図２６（Ａ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型のトランジスタ２１００を直列に接続し、かつそれぞれのゲートを接続した、いわゆるＣＭＯＳインバータの構成を示している。
また図２６（Ｂ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそれぞれのソースとドレインを接続した構成を示している。このような構成とすることで、いわゆるＣＭＯＳアナログスイッチとして機能させることができる。
本発明の一態様に係るトランジスタを用いた、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図２７に示す。
図２７（Ａ）に示す半導体装置は、第１の半導体を用いたトランジスタ３２００と第２の半導体を用いたトランジスタ３３００、および容量素子３４００を有している。なお、トランジスタ３３００としては、上述したトランジスタを用いることができる。
トランジスタ３３００は、酸化物半導体を用いたトランジスタである。トランジスタ３３００のオフ電流が小さいことにより、半導体装置の特定のノードに長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、またはリフレッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い半導体装置となる。
図２７（Ａ）において、第１の配線３００１はトランジスタ３２００のソースと電気的に接続され、第２の配線３００２はトランジスタ３２００のドレインと電気的に接続される。また、第３の配線３００３はトランジスタ３３００のソース、ドレインの一方と電気的に接続され、第４の配線３００４はトランジスタ３３００のゲートと電気的に接続されている。そして、トランジスタ３２００のゲート、およびトランジスタ３３００のソース、ドレインの他方は、容量素子３４００の電極の一方と電気的に接続され、第５の配線３００５は容量素子３４００の電極の他方と電気的に接続されている。
図２７（Ａ）に示す半導体装置は、トランジスタ３２００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トランジスタ３３００が導通状態となる電位にして、トランジスタ３３００を導通状態とする。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート、および容量素子３４００の電極の一方と電気的に接続するノードＦＧに与えられる。すなわち、トランジスタ３２００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、第４の配線３００４の電位を、トランジスタ３３００が非導通状態となる電位にして、トランジスタ３３００を非導通状態とすることにより、ノードＦＧに電荷が保持される（保持）。
トランジスタ３３００のオフ電流は極めて小さいため、ノードＦＧの電荷は長期間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、第２の配線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３２００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３２００を「導通状態」とするために必要な第５の配線３００５の電位をいうものとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「非導通状態」のままである。このため、第２の配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。ほかのメモリセルの情報を読み出さないためには、ノードＦＧに与えられた電荷によらずトランジスタ３２００が「非導通状態」となるような電位、つまり、Ｖｔｈ＿Ｈより低い電位を第５の配線３００５に与えればよい。または、ノードＦＧに与えられた電荷によらずトランジスタ３２００が「導通状態」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を第５の配線３００５に与えればよい。
図２７（Ｂ）に示す半導体装置は、トランジスタ３２００を有さない点で図２７（Ａ）に示した半導体装置と異なる。この場合も図２７（Ａ）に示した半導体装置と同様の動作により情報の書き込みおよび保持動作が可能である。
図２７（Ｂ）に示す半導体装置における、情報の読み出しについて説明する。トランジスタ３３００が導通状態になると、浮遊状態である第３の配線３００３と容量素子３４００とが導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素子３４００の電極の一方の電位（または容量素子３４００に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子３４００の電極の一方の電位をＶ、容量素子３４００の容量をＣ、第３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子３４００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体が適用されたトランジスタを用い、トランジスタ３３００として第２の半導体が適用されたトランジスタを駆動回路上に積層して配置する構成とすればよい。
以上に示した半導体装置は、酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といった問題が生じない。すなわち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。
＜ＲＦタグ＞
以下では、上述したトランジスタ、または記憶装置を含むＲＦタグについて、図２８を用いて説明する。
本発明の一態様に係るＲＦタグは、内部に記憶回路を有し、記憶回路に情報を記憶し、非接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このような特徴から、ＲＦタグは、物品などの個体情報を読み取ることにより物品の識別を行う個体認証システムなどに用いることが可能である。なお、これらの用途に用いるためには高い信頼性が要求される。
ＲＦタグの構成について図２８を用いて説明する。図２８は、ＲＦタグの構成例を示すブロック図である。
図２８に示すようにＲＦタグ８００は、通信器８０１（質問器、リーダ／ライタなどともいう）に接続されたアンテナ８０２から送信される無線信号８０３を受信するアンテナ８０４を有する。またＲＦタグ８００は、整流回路８０５、定電圧回路８０６、復調回路８０７、変調回路８０８、論理回路８０９、記憶回路８１０、ＲＯＭ８１１を有している。なお、復調回路８０７に含まれる整流作用を示すトランジスタの半導体には、逆方向電流を十分に抑制することが可能な、例えば、酸化物半導体を用いてもよい。これにより、逆方向電流に起因する整流作用の低下を抑制し、復調回路の出力が飽和することを防止できる。つまり、復調回路の入力に対する復調回路の出力を線形に近づけることができる。なお、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別される。ＲＦタグ８００は、そのいずれの方式に用いることも可能である。
次に各回路の構成について説明する。アンテナ８０４は、通信器８０１に接続されたアンテナ８０２との間で無線信号８０３の送受信を行うためのものである。また、整流回路８０５は、アンテナ８０４で無線信号を受信することにより生成される入力交流信号を整流、例えば、半波２倍圧整流し、後段の容量素子により、整流された信号を平滑化することで入力電位を生成するための回路である。なお、整流回路８０５の入力側または出力側には、リミッタ回路を有してもよい。リミッタ回路とは、入力交流信号の振幅が大きく、内部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しないように制御するための回路である。
定電圧回路８０６は、入力電位から安定した電源電圧を生成し、各回路に供給するための回路である。なお、定電圧回路８０６は、内部にリセット信号生成回路を有していてもよい。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路８０９のリセット信号を生成するための回路である。
復調回路８０７は、入力交流信号を包絡線検出することにより復調し、復調信号を生成するための回路である。また、変調回路８０８は、アンテナ８０４より出力するデータに応じて変調をおこなうための回路である。
論理回路８０９は復調信号を解析し、処理を行うための回路である。記憶回路８１０は、入力された情報を保持する回路であり、ロウデコーダ、カラムデコーダ、記憶領域などを有する。また、ＲＯＭ８１１は、固有番号（ＩＤ）などを格納し、処理に応じて出力を行うための回路である。
なお、上述の各回路は、適宜、取捨することができる。
ここで、上述した記憶装置を、記憶回路８１０に用いることができる。本発明の一態様に係る記憶装置は、電源が遮断された状態であっても情報を保持できるため、ＲＦタグに好適である。さらに本発明の一態様に係る記憶装置は、データの書き込みに必要な電力（電圧）が従来の不揮発性メモリに比べて低いため、データの読み出し時と書込み時の最大通信距離の差を生じさせないことも可能である。さらに、データの書き込み時に電力が不足し、誤動作または誤書込みが生じることを抑制することができる。
また、本発明の一態様に係る記憶装置は、不揮発性メモリとして用いることが可能であるため、ＲＯＭ８１１に適用することもできる。その場合には、生産者がＲＯＭ８１１にデータを書き込むためのコマンドを別途用意し、ユーザが自由に書き換えできないようにしておくことが好ましい。生産者が出荷前に固有番号を書込んだのちに製品を出荷することで、作製したＲＦタグすべてについて固有番号を付与するのではなく、出荷する良品にのみ固有番号を割り当てることが可能となり、出荷後の製品の固有番号が不連続になることがなく出荷後の製品に対応した顧客管理が容易となる。
＜ＲＦタグの使用例＞
以下では、本発明の一態様に係るＲＦタグの使用例について図２９を用いて説明する。ＲＦタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図２９（Ａ）参照。）、包装用容器類（包装紙やボトル等、図２９（Ｃ）参照。）、記録媒体（ＤＶＤやビデオテープ等、図２９（Ｂ）参照。）、乗り物類（自転車等、図２９（Ｄ）参照。）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、もしくは各物品に取り付ける荷札（図２９（Ｅ）および図２９（Ｆ）参照。）等に設けて使用することができる。
本発明の一態様に係るＲＦタグ４０００は、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦタグ４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等に本発明の一態様に係るＲＦタグ４０００により、認証機能を付与することができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一態様に係るＲＦタグ４０００を取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るＲＦタグ４０００を取り付けることにより、盗難などに対するセキュリティ性を高めることができる。
以上のように、本発明の一態様に係るＲＦタグは、上述したような各用途に用いることができる。
＜ＣＰＵ＞
以下では、上述したトランジスタや上述した記憶装置などの半導体装置を含むＣＰＵについて説明する。
図３０は、上述したトランジスタを一部に用いたＣＰＵの一例の構成を示すブロック図である。
図３０に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９（ＲＯＭ Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図３０に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例えば、図３０に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。
図３０に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、上述したトランジスタや記憶装置などを用いることができる。
図３０に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
図３１は、レジスタ１１９６として用いることのできる記憶素子１２００の回路図の一例である。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮断で記憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と、論理素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有する。回路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２１０と、を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、インダクタなどのその他の素子をさらに有していてもよい。
ここで、回路１２０２には、上述した記憶装置を用いることができる。記憶素子１２００への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートにはＧＮＤ（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とする。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とする。
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用いて構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）のトランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第２の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３はトランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１３の導通状態または非導通状態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとドレインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソースとドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１４の導通状態または非導通状態）が選択される。
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のうちの一方、およびトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部分をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。
なお、容量素子１２０７および容量素子１２０８は、トランジスタや配線の寄生容量等を積極的に利用することによって省略することも可能である。
トランジスタ１２０９のゲートには、制御信号ＷＥが入力される。スイッチ１２０３およびスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態となる。
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデータに対応する信号が入力される。図３１では、回路１２０１から出力された信号が、トランジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介して回路１２０１に入力される。
なお、図３１では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６および回路１２２０を介して回路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号を当該ノードに入力することができる。
また、図３１において、記憶素子１２００に用いられるトランジスタのうち、トランジスタ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる膜または基板１１９０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層またはシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体で形成されるトランジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外にも、チャネルが酸化物半導体で形成されるトランジスタを含んでいてもよく、残りのトランジスタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるトランジスタとすることもできる。
図３１における回路１２０１には、例えばフリップフロップ回路を用いることができる。また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用いることができる。
本発明の一態様に係る半導体装置では、記憶素子１２００に電源電圧が供給されない間は、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８によって保持することができる。
また、酸化物半導体にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例えば、酸化物半導体にチャネルが形成されるトランジスタのオフ電流は、結晶性を有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく小さい。そのため、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１２００に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり保たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（データ）を保持することが可能である。
また、スイッチ１２０３およびスイッチ１２０４を設けることによって、プリチャージ動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が元のデータを保持しなおすまでの時間を短くすることができる。
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再開された後、容量素子１２０８によって保持された信号を、トランジスタ１２１０の状態（導通状態、または非導通状態）に変換して、回路１２０２から読み出すことができる。それ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の信号を正確に読み出すことが可能である。
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなどの記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を抑えることができる。
記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１２００は、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ−ＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）にも応用可能である。
＜表示装置＞
以下では、本発明の一態様に係る表示装置の構成例について説明する。
［構成例］
図３２（Ａ）には、本発明の一態様に係る表示装置の上面図を示す。また、図３２（Ｂ）には、本発明の一態様に係る表示装置の画素に液晶素子を用いた場合における画素回路を示す。また、図３２（Ｃ）には、本発明の一態様に係る表示装置の画素に有機ＥＬ素子を用いた場合における画素回路を示す。
画素に用いるトランジスタは、上述したトランジスタを用いることができる。ここでは、ｎチャネル型のトランジスタを用いる例を示す。なお、画素に用いたトランジスタと、同一工程を経て作製したトランジスタを駆動回路として用いても構わない。このように、画素や駆動回路に上述したトランジスタを用いることにより、表示品位が高い、または／および信頼性の高い表示装置となる。
アクティブマトリクス型表示装置の上面図の一例を図３２（Ａ）に示す。表示装置の基板５０００上には、画素部５００１、第１の走査線駆動回路５００２、第２の走査線駆動回路５００３、信号線駆動回路５００４が配置される。画素部５００１は、複数の信号線によって信号線駆動回路５００４と電気的に接続され、複数の走査線によって第１の走査線駆動回路５００２、および第２の走査線駆動回路５００３と電気的に接続される。なお、走査線と信号線とによって区切られる領域には、それぞれ表示素子を有する画素が配置されている。また、表示装置の基板５０００は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に電気的に接続されている。
第１の走査線駆動回路５００２、第２の走査線駆動回路５００３および信号線駆動回路５００４は、画素部５００１と同じ基板５０００上に形成される。そのため、駆動回路を別途作製する場合と比べて、表示装置を作製するコストを低減することができる。また、駆動回路を別途作製した場合、配線間の接続数が増える。したがって、同じ基板５０００上に駆動回路を設けることで、配線間の接続数を減らすことができ、信頼性の向上、または／および歩留まりの向上を図ることができる。
〔液晶表示装置〕
また、画素の回路構成の一例を図３２（Ｂ）に示す。ここでは、ＶＡ型液晶表示装置の画素などに適用することができる画素回路を示す。
この画素回路は、一つの画素に複数の画素電極を有する構成に適用できる。それぞれの画素電極は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素電極に印加する信号を、独立して制御できる。
トランジスタ５０１６のゲート配線５０１２と、トランジスタ５０１７のゲート配線５０１３には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能するソース電極またはドレイン電極５０１４は、トランジスタ５０１６とトランジスタ５０１７で共通に用いられている。トランジスタ５０１６とトランジスタ５０１７は上述したトランジスタを適宜用いることができる。これにより、表示品位が高い、または／および信頼性の高い液晶表示装置を提供することができる。
トランジスタ５０１６と電気的に接続する第１の画素電極と、トランジスタ５０１７と電気的に接続する第２の画素電極の形状について説明する。第１の画素電極と第２の画素電極の形状は、スリットによって分離されている。第１の画素電極はＶ字型に広がる形状を有し、第２の画素電極は第１の画素電極の外側を囲むように形成される。
トランジスタ５０１６のゲート電極はゲート配線５０１２と電気的に接続され、トランジスタ５０１７のゲート電極はゲート配線５０１３と電気的に接続されている。ゲート配線５０１２とゲート配線５０１３に異なるゲート信号を与えてトランジスタ５０１６とトランジスタ５０１７の動作タイミングを異ならせ、液晶の配向を制御することができる。
また、容量配線５０１０と、誘電体として機能するゲート絶縁体と、第１の画素電極または第２の画素電極と電気的に接続する容量電極とで容量素子を形成してもよい。
マルチドメイン構造は、一画素に第１の液晶素子５０１８と第２の液晶素子５０１９を備える。第１の液晶素子５０１８は第１の画素電極と対向電極とその間の液晶層とで構成され、第２の液晶素子５０１９は第２の画素電極と対向電極とその間の液晶層とで構成される。
なお、本発明の一態様に係る表示装置は、図３２（Ｂ）に示す画素回路に限定されない。例えば、図３２（Ｂ）に示す画素回路に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、または論理回路などを追加してもよい。
〔有機ＥＬ表示装置〕
画素の回路構成の他の一例を図３２（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示装置の画素構造を示す。
有機ＥＬ素子は、発光素子に電圧を印加することにより、有機ＥＬ素子が有する一対の電極の一方から電子が、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
図３２（Ｃ）は、画素回路の一例を示す図である。ここでは１つの画素にｎチャネル型のトランジスタを２つ用いる例を示す。なお、ｎチャネル型のトランジスタには、上述したトランジスタを用いることができる。また、当該画素回路は、デジタル時間階調駆動を適用することができる。
適用可能な画素回路の構成およびデジタル時間階調駆動を適用した場合の画素の動作について説明する。
画素５０２０は、スイッチング用トランジスタ５０２１、駆動用トランジスタ５０２２、発光素子５０２４および容量素子５０２３を有する。スイッチング用トランジスタ５０２１は、ゲート電極が走査線５０２６に接続され、第１電極（ソース電極、ドレイン電極の一方）が信号線５０２５に接続され、第２電極（ソース電極、ドレイン電極の他方）が駆動用トランジスタ５０２２のゲート電極に接続されている。駆動用トランジスタ５０２２は、ゲート電極が容量素子５０２３を介して電源線５０２７に接続され、第１電極が電源線５０２７に接続され、第２電極が発光素子５０２４の第１電極（画素電極）に接続されている。発光素子５０２４の第２電極は共通電極５０２８に相当する。共通電極５０２８は、同一基板上に形成される共通電位線と電気的に接続される。
スイッチング用トランジスタ５０２１および駆動用トランジスタ５０２２は上述したトランジスタを用いることができる。これにより、表示品位の高い、または／および信頼性の高い有機ＥＬ表示装置となる。
発光素子５０２４の第２電極（共通電極５０２８）の電位は低電源電位に設定する。なお、低電源電位とは、電源線５０２７に供給される高電源電位より低い電位であり、例えばＧＮＤ、０Ｖなどを低電源電位として設定することができる。発光素子５０２４の順方向のしきい値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子５０２４に印加することにより、発光素子５０２４に電流を流して発光させる。なお、発光素子５０２４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。
なお、容量素子５０２３は駆動用トランジスタ５０２２のゲート容量を代用することにより省略できる場合がある。駆動用トランジスタ５０２２のゲート容量については、チャネル形成領域とゲート電極との間で容量が形成されていてもよい。
次に、駆動用トランジスタ５０２２に入力する信号について説明する。電圧入力電圧駆動方式の場合、駆動用トランジスタ５０２２がオンまたはオフの二つの状態となるようなビデオ信号を、駆動用トランジスタ５０２２に入力する。なお、駆動用トランジスタ５０２２を線形領域で動作させるために、電源線５０２７の電圧よりも高い電圧を駆動用トランジスタ５０２２のゲート電極に与える。また、信号線５０２５には、電源線電圧に駆動用トランジスタ５０２２のしきい値電圧Ｖｔｈを加えた値以上の電圧をかける。
アナログ階調駆動を行う場合、駆動用トランジスタ５０２２のゲート電極に発光素子５０２４の順方向電圧に駆動用トランジスタ５０２２のしきい値電圧Ｖｔｈを加えた値以上の電圧をかける。なお、駆動用トランジスタ５０２２が飽和領域で動作するようにビデオ信号を入力し、発光素子５０２４に電流を流す。また、駆動用トランジスタ５０２２を飽和領域で動作させるために、電源線５０２７の電位を、駆動用トランジスタ５０２２のゲート電位より高くする。ビデオ信号をアナログとすることで、発光素子５０２４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、本発明の一態様に係る表示装置は、図３２（Ｃ）に示す画素構成に限定されない。例えば、図３２（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタまたは論理回路などを追加してもよい。
図３２で例示した回路に上述したトランジスタを適用する場合、低電位側にソース電極（第１の電極）、高電位側にドレイン電極（第２の電極）がそれぞれ電気的に接続される構成とする。さらに、制御回路等により第１のゲート電極の電位を制御し、第２のゲート電極にはソース電極に与える電位よりも低い電位など、上記で例示した電位を入力可能な構成とすればよい。
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様々な素子を有することが出来る。表示素子、表示装置、発光素子または発光装置は、例えば、ＥＬ素子（有機物および無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。
なお、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色光（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルターともいう。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
＜モジュール＞
以下では、本発明の一態様に係る半導体装置を適用した表示モジュールについて、図３３を用いて説明を行う。
図３３に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続されたセル８００６、バックライトユニット８００７、フレーム８００９、プリント基板８０１０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッテリー８０１１、タッチパネル８００４などを有さない場合もある。
本発明の一態様に係る半導体装置は、例えば、セル８００６に用いることができる。
上部カバー８００１および下部カバー８００２は、タッチパネル８００４およびセル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルをセル８００６に重畳して用いることができる。また、セル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。または、セル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。または、セル８００６の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネルとすることも可能である。
バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライトユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
フレーム８００９は、セル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有してもよい。またフレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であってもよいし、別途設けたバッテリー８０１１による電源であってもよい。商用電源を用いる場合には、バッテリー８０１１を有さなくてもよい。
また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
＜電子機器＞
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図３４に示す。
図３４（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０８等を有する。なお、図３４（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
図３４（Ｂ）は携帯データ端末であり、第１筐体９１１、第２筐体９１２、第１表示部９１３、第２表示部９１４、接続部９１５、操作キー９１６等を有する。第１表示部９１３は第１筐体９１１に設けられており、第２表示部９１４は第２筐体９１２に設けられている。そして、第１筐体９１１と第２筐体９１２とは、接続部９１５により接続されており、第１筐体９１１と第２筐体９１２の間の角度は、接続部９１５により変更が可能である。第１表示部９１３における映像を、接続部９１５における第１筐体９１１と第２筐体９１２との間の角度にしたがって、切り替える構成としてもよい。また、第１表示部９１３および第２表示部９１４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。または、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。
図３４（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、キーボード９２３、ポインティングデバイス９２４等を有する。
図３４（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９３３等を有する。
図３４（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられている。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されており、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能である。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４２との間の角度にしたがって切り替える構成としてもよい。
図３４（Ｆ）は普通自動車であり、車体９５１、車輪９５２、ダッシュボード９５３、ライト９５４等を有する。
＜表示領域または発光領域に曲面を有する電子機器＞
以下では、本発明の一態様に係る電子機器の一例である表示領域または発光領域に曲面を有する電子機器について、図３５を参照しながら説明する。なお、ここでは、電子機器の一例として、情報機器、特に携帯性を有する情報機器（携帯機器）について説明する。携帯性を有する情報機器としては、例えば、携帯電話機（ファブレット、スマートフォン（スマホ））、タブレット端末（スレートＰＣ）なども含まれる。
図３５（Ａ−１）は、携帯機器１３００Ａの外形を説明する斜視図である。図３５（Ａ−２）は、携帯機器１３００Ａの上面図である。図３５（Ａ−３）は、携帯機器１３００Ａの使用状態を説明する図である。
図３５（Ｂ−１）および図３５（Ｂ−２）は、携帯機器１３００Ｂの外形を説明する斜視図である。
図３５（Ｃ−１）および図３５（Ｃ−２）は、携帯機器１３００Ｃの外形を説明する斜視図である。
＜携帯機器＞
携帯機器１３００Ａは、例えば電話、電子メール作成閲覧、手帳または情報閲覧などの機能から選ばれた一つまたは複数の機能を有する。
携帯機器１３００Ａは、筐体の複数の面に沿って表示部が設けられている。例えば、可とう性を有する表示装置を、筐体の内側に沿うように配置することで表示部を設ければよい。これにより、文字情報や画像情報などを第１の領域１３１１または／および第２の領域１３１２に表示することができる。
例えば、３つの操作の用に供する画像を第１の領域１３１１に表示することができる（図３５（Ａ−１）参照。）。また、図中に破線の矩形で示すように文字情報などを第２の領域１３１２に表示することができる（図３５（Ａ−２）参照。）。
携帯機器１３００Ａの上部に第２の領域１３１２を配置した場合、携帯機器１３００Ａを洋服の胸ポケットに収納したままの状態で、携帯機器１３００Ａの第２の領域１３１２に表示された文字や画像情報を、使用者は容易に確認することができる（図３５（Ａ−３）参照。）。例えば、着信した電話の発信者の電話番号または氏名などを、携帯機器１３００Ａの上方から観察できる。
なお、携帯機器１３００Ａは、表示装置と筐体との間、表示装置内または筐体上に入力装置などを有してもよい。入力装置は、例えば、タッチセンサ、光センサ、超音波センサなどを用いればよい。入力装置を表示装置と筐体との間または筐体上に配置する場合、マトリクススイッチ方式、抵抗膜方式、超音波表面弾性波方式、赤外線方式、電磁誘導方式、静電容量方式などのタッチパネルを用いればよい。また、入力装置を表示装置内に配置する場合、インセルタイプのセンサ、またはオンセルタイプのセンサなどを用いればよい。
なお、携帯機器１３００Ａは、振動センサなどと、当該振動センサなどに検知された振動に基づいて、着信を拒否するモードに移行するプログラムを記憶した記憶装置を備えることができる。これにより、使用者は携帯機器１３００Ａを洋服の上から軽く叩いて振動を与えることにより着信を拒否するモードに移行させることができる。
携帯機器１３００Ｂは、第１の領域１３１１および第２の領域１３１２を有する表示部と、表示部を支持する筐体１３１０を有する。
筐体１３１０は複数の屈曲部を備え、筐体１３１０が備える最も長い屈曲部が、第１の領域１３１１と第２の領域１３１２に挟まれる。
携帯機器１３００Ｂは、最も長い屈曲部に沿って設けられた第２の領域１３１２を側面に向けて使用することができる。
携帯機器１３００Ｃは、第１の領域１３１１および第２の領域１３１２を有する表示部と、表示部を支持する筐体１３１０を有する。
筐体１３１０は複数の屈曲部を備え、筐体１３１０が備える二番目に長い屈曲部が、第１の領域１３１１と第２の領域１３１２に挟まれる。
携帯機器１３００Ｃは、第２の領域１３１２を上部に向けて使用することができる。
本実施例では、本発明の一態様に係る半導体を有する試料を作製し、その結晶性について評価した。
以下では、試料の作製方法について説明する。
まず、基板としてシリコン基板を準備した。
次に、熱酸化法により、１２６．６ｍｍ×１２６．６ｍｍのシリコン基板に１００ｎｍの厚さの酸化シリコン膜を形成した。
次に、スパッタリング法により、厚さが１００ｎｍの半導体を成膜した。半導体の成膜は、直径３０５ｍｍ、厚さ８ｍｍの円柱状のＩｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］）ターゲットを用いて行った。なお、ターゲットを配置するバッキングプレートの厚さは２０ｍｍとし、マグネットユニットはバッキングプレート底面に接しないように僅かに離して配置している。したがって、マグネットユニットの表面からターゲット表面までの距離は、ターゲットとバッキングプレートの厚さの合計２８ｍｍより僅かに離れた３０ｍｍ程度である。また、成膜時の基板温度を２００℃、酸素ガス割合［Ｏ２／（Ｏ２＋Ａｒ）］を１１％、３３％、５０％または１００％、圧力を０．４Ｐａ、ＤＣ電力を０．５ｋＷ、ターゲット−基板間距離を６０ｍｍとした。
本実施例では、マグネットユニットの構成が異なるスパッタリング装置によって半導体を成膜した。具体的には、図２に示すマグネットユニット１３０の表面からの垂直距離ｄが１０ｍｍとなる平面における水平磁場の強度が８００Ｇの場合と、２５０Ｇの場合で行った。
次に、各試料に対し結晶性の評価を行った。結晶性の評価は、Ｂｒｕｋｅｒ ＡＸＳ社製Ｘ線回折装置Ｄ８ ＡＤＶＡＮＣＥを用い、Ｏｕｔ ｏｆ Ｐｌａｎｅ法で行った。
結果を図３７に示す。いずれの試料においても、２θが３０°付近に配向性を示すピークが確認された。該ピークを有する試料は、ｃ軸方向に配向性を有するＩｎ−Ｇａ−Ｚｎ酸化物の結晶を含むと推測される。したがって、各試料はＣＡＡＣ−ＯＳであることが推測される。
また、一部の試料では、２θが３６°付近に配向性を示すピークが確認された。また、さらに少数の試料では、２θが１８°付近に配向性を示すピークが確認された。これらのピークを有する試料は、空間群Ｆｄ−３ｍに分類される結晶構造（例えば、スピネル型の結晶構造）を含んでおり、例えば、１８°近傍のピークは（１１１）面に、３６°近傍のピークは（２２２）面に、それぞれ帰属する可能性が高い。
ここで、各試料における、３６°付近のピークのＸＲＤ強度（Ｓｐｉｎｅｌと表記する。）、および３０°付近のピークのＸＲＤ強度（ＣＡＡＣと表記する。）を図３８に示す。なお、ＸＲＤ強度は、基板など他の要素に起因するバックグラウンドを差し引くことでピークのみを分離し、該ピークをローレンツ関数でフィッティングすることで導出した。
なお、図３８（Ａ）には水平磁場の強度が８００ＧであるマグネットユニットＡを用いて成膜した試料のＸＲＤ強度を示し、図３８（Ｂ）には水平磁場の強度が２５０ＧであるマグネットユニットＢを用いて成膜した試料のＸＲＤ強度を示す。
図３８（Ａ）に示すように、水平磁場の強度が８００ＧのマグネットユニットＡを用いて成膜した試料では、酸素割合［Ｏ２／（Ｏ２＋Ａｒ）］が３３％以下の試料で２θが３６°付近のピークが現れず、酸素割合が５０％以上の試料で２θが３６°付近のピークが現れることがわかった。また、酸素割合が５０％の試料と比べ、酸素割合が１００％の試料のほうが、２θが３６°付近のピークのＸＲＤ強度が高くなることがわかった。
また、水平磁場の強度が８００ＧのマグネットユニットＡを用いて成膜した試料では、酸素割合が高くなるほど２θが３０°付近のピークのＸＲＤ強度が高くなることがわかった。
一方、図３８（Ｂ）に示すように、水平磁場の強度が２５０ＧのマグネットユニットＢを用いて成膜した試料では、酸素割合［Ｏ２／（Ｏ２＋Ａｒ）］が１１％の試料で２θが３６°付近のピークが現れず、酸素割合が３３％以上の試料で２θが３６°付近のピークが現れることがわかった。また、酸素割合が高くなるほど、２θが３６°付近のピークのＸＲＤ強度が高くなることがわかった。
また、水平磁場の強度が２５０ＧのマグネットユニットＢを用いて成膜した試料では、酸素割合が３３％の試料で２θが３０°付近のピークのＸＲＤ強度がもっとも高くなることがわかった。酸素割合が３３％以上の試料では、酸素割合が高くなるほど、２θが３０°付近のピークのＸＲＤ強度は低くなることがわかった。
以上に示したように、水平磁場の強度が８００ＧのマグネットユニットＡを用いて成膜した試料は、結晶性の高いＣＡＡＣ−ＯＳの得られる条件が多く、また、複数種の結晶構造を含む条件が少ないことがわかった。
本実施例では、実施例１とは異なるスパッタリング装置を用いて本発明の一態様に係る半導体を有する試料を作製し、その結晶性について評価した。
以下では、試料の作製方法について説明する。
まず、基板として６００ｍｍ×７２０ｍｍのガラス基板を準備した。
次に、スパッタリング法により、厚さが１００ｎｍの半導体を成膜した。半導体の成膜は、２４０ｍｍ×１１７０ｍｍ、厚さ６ｍｍの直方体状Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝５：５：６［原子数比］）ターゲットを用いて行った。なお、バッキングプレートの厚さは１１ｍｍ、マグネットユニットとターゲットの表面との距離は４７ｍｍである。また、成膜時の基板温度を１７０℃、酸素ガス割合［Ｏ２／（Ｏ２＋Ａｒ）］を５０％、圧力を０．６Ｐａ、ＡＣ電力を２．５ｋＷ、ターゲット−基板間距離を１５０ｍｍとした。
本実施例では、マグネットユニットの構成が異なるスパッタリング装置によって半導体を成膜した。具体的には、ターゲット表面における水平磁場の強度が６００Ｇの場合と、２１０Ｇの場合で行った。
次に、各試料に対し結晶性の評価を行った。測定を行った箇所（ｐｏｉｎｔＡおよびｐｏｉｎｔＢ）を図３９（Ａ）に示す。なお、図３９（Ａ）は、ガラス基板面内の半導体の厚さ分布であり、明るい領域ほど厚いことを示し、暗い領域ほど薄いことを示している。結晶性の評価は、Ｂｒｕｋｅｒ ＡＸＳ社製Ｘ線回折装置Ｄ８ ＡＤＶＡＮＣＥを用い、Ｏｕｔ ｏｆ Ｐｌａｎｅ法で行った。
結果を図３９（Ｂ）に示す。いずれの試料のいずれの箇所においても、２θが３０°付近に配向性を示すピークが確認された。該ピークを有する試料は、ｃ軸方向に配向性を有するＩｎ−Ｇａ−Ｚｎ酸化物の結晶を含むと推測される。したがって、本実施例で作製した試料はＣＡＡＣ−ＯＳであることが推測される。
また、水平磁場の強度が２１０Ｇのマグネットユニットを用いた試料のｐｏｉｎｔＡにおいて、２θが３６°付近に配向性を示すピーク（破線丸で表示する。）が確認された。このピークを有する試料は、空間群Ｆｄ−３ｍに分類される結晶構造（例えば、スピネル型の結晶構造）を含んでおり、例えば、３６°近傍のピークは（２２２）面に帰属する可能性が高い。
一方、水平磁場の強度が６００Ｇのマグネットユニットを用いて成膜した試料では、測定箇所に寄らず２θが３６°付近に配向性を示すピークが確認されなかった。即ち、マグネットユニットの水平磁場の強度を２１０Ｇから６００Ｇに高くすることで、基板面内の結晶性の分布を均一できることがわかった。
以上に示したように、水平磁場の強度が６００Ｇのマグネットユニットを用いて成膜した試料は、結晶性の高いＣＡＡＣ−ＯＳを基板面内で均一に得られることがわかった。
１００ ターゲット
１０１ スパッタリング装置
１１０ バッキングプレート
１２０ ターゲットホルダ
１３０ マグネットユニット
１３０Ｎ マグネット
１３０Ｓ マグネット
１３２ マグネットホルダ
１４０ ガスケット
１５０ 切断面
１６０ 基板
１７０ 基板ホルダ
１８０ａ 磁力線
１８０ｂ 磁力線
１９０ プラズマ
１９２ 陽イオン
１９４ スパッタ粒子
４００ 基板
４０２ 絶縁体
４０４ 導電体
４０６ａ 半導体
４０６ｂ 半導体
４０６ｃ 半導体
４０８ 絶縁体
４１２ 絶縁体
４１３ 導電体
４１６ａ 導電体
４１６ｂ 導電体
４１８ 絶縁体
４２３ａ 低抵抗領域
４２３ｂ 低抵抗領域
４２４ａ 導電体
４２４ｂ 導電体
４２６ａ 導電体
４２６ｂ 導電体
４２８ 絶縁体
５００ 基板
５０２ 絶縁体
５０４ 導電体
５０６ａ 半導体
５０６ｂ 半導体
５０６ｃ 半導体
５０８ 絶縁体
５１２ 絶縁体
５１３ 導電体
５１６ａ 導電体
５１６ｂ 導電体
５１８ 絶縁体
６００ 基板
６０４ 導電体
６０６ａ 半導体
６０６ｂ 半導体
６０６ｃ 半導体
６１２ 絶縁体
６１３ 導電体
６１６ａ 導電体
６１６ｂ 導電体
６１８ 絶縁体
６２０ 絶縁体
７００ 成膜装置
７０１ 大気側基板供給室
７０２ 大気側基板搬送室
７０３ａ ロードロック室
７０３ｂ アンロードロック室
７０４ 搬送室
７０５ 基板加熱室
７０６ａ 成膜室
７０６ｂ 成膜室
７０６ｃ 成膜室
７５１ クライオトラップ
７５２ ステージ
７６１ カセットポート
７６２ アライメントポート
７６３ａ 搬送ロボット
７６３ｂ 搬送ロボット
７６４ ゲートバルブ
７６５ 加熱ステージ
７６６ ターゲット
７６７ 防着板
７６８ 基板ステージ
７６９ 基板
７７０ 真空ポンプ
７７１ クライオポンプ
７７２ ターボ分子ポンプ
７８０ マスフローコントローラ
７８１ 精製機
７８２ ガス加熱機構
８００ ＲＦタグ
８０１ 通信器
８０２ アンテナ
８０３ 無線信号
８０４ アンテナ
８０５ 整流回路
８０６ 定電圧回路
８０７ 復調回路
８０８ 変調回路
８０９ 論理回路
８１０ 記憶回路
８１１ ＲＯＭ
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイクロフォン
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９１１ 筐体
９１２ 筐体
９１３ 表示部
９１４ 表示部
９１５ 接続部
９１６ 操作キー
９２１ 筐体
９２２ 表示部
９２３ キーボード
９２４ ポインティングデバイス
９３１ 筐体
９３２ 冷蔵室用扉
９３３ 冷凍室用扉
９４１ 筐体
９４２ 筐体
９４３ 表示部
９４４ 操作キー
９４５ レンズ
９４６ 接続部
９５１ 車体
９５２ 車輪
９５３ ダッシュボード
９５４ ライト
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
１２００ 記憶素子
１２０１ 回路
１２０２ 回路
１２０３ スイッチ
１２０４ スイッチ
１２０６ 論理素子
１２０７ 容量素子
１２０８ 容量素子
１２０９ トランジスタ
１２１０ トランジスタ
１２１３ トランジスタ
１２１４ トランジスタ
１２２０ 回路
１３００Ａ 携帯機器
１３００Ｂ 携帯機器
１３００Ｃ 携帯機器
１３１０ 筐体
１３１１ 領域
１３１２ 領域
２１００ トランジスタ
２２００ トランジスタ
２２０１ 絶縁体
２２０２ 導電体
２２０３ 導電体
２２０４ 絶縁体
２２０５ 導電体
２２０６ 導電体
２２０７ 絶縁体
２２０８ 絶縁体
２２１１ 半導体基板
２２１２ 絶縁層
２２１３ ゲート電極
２２１４ ゲート絶縁体
２２１５ ソース領域およびドレイン領域
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３２００ トランジスタ
３３００ トランジスタ
３４００ 容量素子
４０００ ＲＦタグ
５０００ 基板
５００１ 画素部
５００２ 走査線駆動回路
５００３ 走査線駆動回路
５００４ 信号線駆動回路
５０１０ 容量配線
５０１２ ゲート配線
５０１３ ゲート配線
５０１４ ドレイン電極
５０１６ トランジスタ
５０１７ トランジスタ
５０１８ 液晶素子
５０１９ 液晶素子
５０２０ 画素
５０２１ スイッチング用トランジスタ
５０２２ 駆動用トランジスタ
５０２３ 容量素子
５０２４ 発光素子
５０２５ 信号線
５０２６ 走査線
５０２７ 電源線
５０２８ 共通電極
５１００ ペレット
５１２０ 基板
５１６１ 領域
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ セル
８００７ バックライトユニット
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリー

Claims (3)

  1. スパッタリング法を用いて酸化物半導体膜を成膜する方法であって、
    裏面にマグネットユニットが設けられたインジウム、ガリウム、亜鉛および酸素を含むターゲットを、前記酸化物半導体膜が成膜される基板に対向させ、
    アルゴンガスと酸素ガスの混合ガスを用いて前記酸化物半導体膜を成膜し、
    前記ターゲット側の前記マグネットユニットの表面から前記基板に向かう垂直距離が１０ｍｍの位置において、水平磁場の強度の最大値が３５０Ｇ以上２０００Ｇ以下の状態で、前記基板上に前記酸化物半導体膜を成膜し、
    前記酸化物半導体膜は結晶を有することを特徴とする酸化物半導体膜の成膜方法。
  2. 請求項１において、
    前記結晶は、ｃ軸配向を有することを特徴とする酸化物半導体膜の成膜方法。
  3. 請求項１または請求項２において、
    前記酸化物半導体膜は、インジウムガリウム酸化物を有し、
    ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、７０％以上であることを特徴とする酸化物半導体膜の成膜方法。
JP2014259605A 2013-12-27 2014-12-23 酸化物半導体膜の成膜方法 Active JP6568353B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014259605A JP6568353B2 (ja) 2013-12-27 2014-12-23 酸化物半導体膜の成膜方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013270925 2013-12-27
JP2013270925 2013-12-27
JP2014259605A JP6568353B2 (ja) 2013-12-27 2014-12-23 酸化物半導体膜の成膜方法

Publications (3)

Publication Number Publication Date
JP2015143396A JP2015143396A (ja) 2015-08-06
JP2015143396A5 JP2015143396A5 (ja) 2018-02-08
JP6568353B2 true JP6568353B2 (ja) 2019-08-28

Family

ID=53477631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014259605A Active JP6568353B2 (ja) 2013-12-27 2014-12-23 酸化物半導体膜の成膜方法

Country Status (4)

Country Link
US (1) US10388520B2 (ja)
JP (1) JP6568353B2 (ja)
TW (1) TWI643969B (ja)
WO (1) WO2015097588A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107207252B (zh) * 2015-02-02 2021-04-30 株式会社半导体能源研究所 氧化物及其制造方法
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6736351B2 (ja) * 2015-06-19 2020-08-05 株式会社半導体エネルギー研究所 半導体装置
TWI766588B (zh) * 2015-10-30 2022-06-01 日商半導體能源研究所股份有限公司 電容器、半導體裝置、模組以及電子裝置的製造方法
KR20180099725A (ko) * 2015-12-29 2018-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물막 및 반도체 장치
KR20230062664A (ko) * 2016-01-18 2023-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물막, 반도체 장치, 및 표시 장치
JP6796086B2 (ja) 2016-02-05 2020-12-02 株式会社半導体エネルギー研究所 半導体装置
WO2017168283A1 (ja) 2016-04-01 2017-10-05 株式会社半導体エネルギー研究所 複合酸化物半導体、当該複合酸化物半導体を用いた半導体装置、当該半導体装置を有する表示装置
TWI615488B (zh) * 2016-05-18 2018-02-21 成膜裝置及其方法
KR102492209B1 (ko) 2016-05-19 2023-01-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합 산화물 반도체 및 트랜지스터
CN106202679A (zh) * 2016-07-04 2016-12-07 重庆大学 一种基于无人机系统的气体泄漏扩散过程的预测方法
KR101885123B1 (ko) * 2017-03-31 2018-08-03 한국알박(주) 마그네트론 스퍼터링 장치의 자석 제어 시스템
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
CN108122051B (zh) * 2017-12-22 2021-05-11 南京市锅炉压力容器检验研究院 一种基于无人机探测的危险介质泄漏过程实时动态预测方法
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
US20220127713A1 (en) * 2019-02-22 2022-04-28 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film, semiconductor device, and method for evaluating metal oxide film
US10720509B1 (en) * 2019-07-31 2020-07-21 Nanya Technology Corporation Method for preparing a semiconductor device structure with an annular semiconductor fin
JP7444436B2 (ja) * 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03176913A (ja) * 1989-12-04 1991-07-31 Shinku Kikai Kogyo Kk 透明導電性半導体薄膜の製造方法
KR100306565B1 (ko) * 1992-12-15 2001-11-30 도미나가 가즈토 투명도전막과그의제조방법,투명도전막이형성된도전성투명필름과도전성투명유리,및도전성재료
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3872529B2 (ja) * 1995-10-06 2007-01-24 出光興産株式会社 液晶ディスプレイ用カラーフィルタおよびその製造方法
CH691643A5 (de) * 1995-10-06 2001-08-31 Unaxis Balzers Ag Magnetronzerstäubungsquelle und deren Verwendung.
JPH10140332A (ja) 1996-11-08 1998-05-26 Anelva Corp 非晶質ｉｔｏ膜の作製方法
JP2003213410A (ja) 2002-01-17 2003-07-30 Matsushita Electric Ind Co Ltd スパッタリング方法およびその装置
JP2003239069A (ja) 2002-02-15 2003-08-27 Ulvac Japan Ltd 薄膜の製造方法及び装置
JP4229803B2 (ja) * 2003-10-23 2009-02-25 パナソニック株式会社 透明導電膜の製造方法
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US20070056850A1 (en) * 2005-09-13 2007-03-15 Applied Materials, Inc. Large-area magnetron sputtering chamber with individually controlled sputtering zones
JP2008156708A (ja) 2006-12-25 2008-07-10 Idemitsu Kosan Co Ltd 透明導電膜の製造方法
JP4999602B2 (ja) 2007-08-16 2012-08-15 株式会社アルバック 成膜装置
JP5492479B2 (ja) * 2009-07-10 2014-05-14 ジオマテック株式会社 透明導電膜の製造方法
KR20130079348A (ko) 2010-04-22 2013-07-10 이데미쓰 고산 가부시키가이샤 성막 방법
TWI573136B (zh) * 2011-05-20 2017-03-01 半導體能源研究所股份有限公司 儲存裝置及信號處理電路
KR102072244B1 (ko) * 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9735280B2 (en) 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film

Also Published As

Publication number Publication date
US20150187575A1 (en) 2015-07-02
JP2015143396A (ja) 2015-08-06
US10388520B2 (en) 2019-08-20
TWI643969B (zh) 2018-12-11
TW201529876A (zh) 2015-08-01
WO2015097588A1 (en) 2015-07-02

Similar Documents

Publication Publication Date Title
JP6568353B2 (ja) 酸化物半導体膜の成膜方法
JP7059423B2 (ja) 半導体装置
JP7044836B2 (ja) トランジスタ
JP6488124B2 (ja) 半導体装置
WO2015059842A1 (ja) 酸化物半導体膜の作製方法
JP6580452B2 (ja) 酸化物の作製方法
JP2019195112A (ja) 酸化物および半導体装置
JP2016164979A (ja) 半導体装置およびその作製方法
JP2015135961A (ja) 半導体装置
JP6599111B2 (ja) 酸化物半導体膜の作製方法
JP2020115556A (ja) 半導体装置
KR20150126272A (ko) 산화물의 제작 방법
JP2016145146A (ja) 酸化物およびその作製方法
JPWO2016103114A1 (ja) スパッタリング用ターゲットの作製方法
JP2016164308A (ja) 酸化物の作製方法およびスパッタリング装置
JP2016167590A (ja) トランジスタ、トランジスタの作製方法、半導体装置および電子機器
JP2015201640A (ja) 半導体装置、モジュールおよび電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190802

R150 Certificate of patent or registration of utility model

Ref document number: 6568353

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250