JP2018207124A

JP2018207124A - 半導体装置

Info

Publication number: JP2018207124A
Application number: JP2018165866A
Authority: JP
Inventors: 山崎　舜平; Shunpei Yamazaki; 舜平山崎; 坂倉　真之; Masayuki Sakakura; 真之坂倉; 英臣須澤; Hideomi Suzawa; 一哉花岡; Kazuya Hanaoka
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2013-06-05
Filing date: 2018-09-05
Publication date: 2018-12-27
Anticipated expiration: 2034-05-27
Also published as: US9711656B2; JP6691181B2; US20160056272A1; JP6400336B2; JP2015015457A; US9368607B2; US20160293773A1; US9166060B2; US20140361293A1

Abstract

【課題】微細化に伴い顕著となる電気特性の低下を抑制できる構成の半導体装置を提供する。【解決手段】絶縁表面上の第１の酸化物半導体膜と、第１の酸化物半導体膜の上の第２の酸化物半導体膜と、第２の酸化物半導体膜に接するソース電極およびドレイン電極と、第２の酸化物半導体膜、ソース電極およびドレイン電極上の第３の酸化物半導体膜と、第３の酸化物半導体膜上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極と、を有し、ゲート電極とゲート絶縁膜の第１の界面は、第１の酸化物半導体膜と第２の酸化物半導体膜の第２の界面より絶縁表面に近い領域を有する構成とする。【選択図】図１

Description

本発明は、半導体装置に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電気機器は全て半導体装置である。

絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジ
スタ（ＴＦＴ）ともいう）を構成する技術が注目されている。当該トランジスタは集積回
路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。ト
ランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、
その他の材料として酸化物半導体が注目されている。

例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む非晶質酸
化物半導体膜を用いたトランジスタが特許文献１に開示されている。

また、酸化物半導体膜を、積層構造とすることで、キャリアの移動度を向上させる技術
が特許文献２、特許文献３に開示されている。

ところで、酸化物半導体膜を用いたトランジスタは、オフ状態において極めてリーク電
流が小さいことが知られている。例えば、酸化物半導体膜を用いたトランジスタの低いリ
ーク特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献４参照。）。

特開２００６−１６５５２８号公報特開２０１１−１２４３６０号公報特開２０１１−１３８９３４号公報特開２０１２−２５７１８７号公報

回路の高集積化に伴い、トランジスタのサイズも微細化している。トランジスタを微細
化すると、オン電流、オフ電流、しきい値電圧、Ｓ値（サブスレッショルドスイング値）
などのトランジスタの電気特性が悪化する場合がある。一般に、チャネル長を縮小すると
、オフ電流の増大、しきい値電圧の変動の増大、Ｓ値の増大が起こる。また、チャネル幅
を縮小すると、オン電流が小さくなる。

したがって、本発明の一態様は、微細化に伴い顕著となる電気特性の悪化を抑制できる
構成の半導体装置を提供することを目的の一つとする。または、集積度の高い半導体装置
を提供することを目的の一つとする。または、オン電流の低下を低減した半導体装置を提
供することを目的の一つとする。または、低消費電力の半導体装置を提供することを目的
の一つとする。または、信頼性の高い半導体装置を提供することを目的の一つとする。ま
たは、電源が遮断されてもデータが保持される半導体装置を提供することを目的の一つと
する。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

酸化物半導体膜を用いたトランジスタは、電子を多数キャリアとする蓄積型トランジス
タである。そのため、ｐｎ接合を有する反転型トランジスタと比較して短チャネル効果の
一つであるＤＩＢＬ（Ｄｒａｉｎ−ＩｎｄｕｃｅｄＢａｒｒｉｅｒＬｏｗｅｒｉｎｇ
）の影響が小さい。酸化物半導体膜を用いたトランジスタは、短チャネル効果に対する耐
性を有すると言い換えることもできる。

また、トランジスタのチャネル幅を縮小すると、オン電流が小さくなる。オン電流の向
上を目的として、半導体膜の上面のほかに側面にもチャネルが形成されるよう半導体膜を
厚膜化する方法も知られているが、チャネルが形成される表面積が増大することで、チャ
ネル形成領域とゲート絶縁層との界面にキャリアの散乱が増加するため、十分なオン電流
の増加を見込むのは容易ではない。

本発明の一態様では、上記のような課題を解決するため、下記のような構成の半導体装
置を提供する。

本発明の一態様は、絶縁表面上の第１の酸化物半導体膜と、第１の酸化物半導体膜上の
第２の酸化物半導体膜と、絶縁表面の上面、第１の酸化物半導体膜の側面、第２の酸化物
半導体膜の側面および第２の酸化物半導体膜の上面と接する第３の酸化物半導体膜と、第
３の酸化物半導体膜上のゲート絶縁膜と、ゲート絶縁膜上面に接し、第２の酸化物半導体
膜の上面および側面に面するゲート電極と、を有し、第１の酸化物半導体膜の厚さが、第
３の酸化物半導体膜の厚さおよびゲート絶縁膜の厚さの合計よりも大きいことを特徴とす
る半導体装置である。

なお、本明細書等における「第１」、「第２」などの序数詞は、構成要素の混同を避け
るために付すものであり、数的に限定するものではないことを付記する。

また、上記構成において、第１の酸化物半導体膜の厚さと第３の酸化物半導体膜の厚さ
およびゲート絶縁膜の厚さの合計の差は、０ｎｍより大きくチャネル幅の３００％未満で
あると好ましく、０ｎｍより大きくチャネル幅未満であるとさらに好ましい。

また、本発明の他の一態様は、凹部および凸部を有する絶縁表面の凸部上に設けられた
第１の酸化物半導体膜と、第１の酸化物半導体膜上の第２の酸化物半導体膜と、絶縁表面
の凹部の底面、絶縁表面の凸部の側面、第１の酸化物半導体膜の側面、第２の酸化物半導
体膜の側面および第２の酸化物半導体膜の上面と接する第３の酸化物半導体膜と、第３の
酸化物半導体膜上のゲート絶縁膜と、ゲート絶縁膜上面に接し、第２の酸化物半導体膜の
上面および側面に面するゲート電極と、を有し、絶縁層の凹部の底面からの絶縁表面の凸
部の高さおよび第１の酸化物半導体膜の厚さの合計が、第３の酸化物半導体膜の厚さおよ
びゲート絶縁膜の厚さの合計よりも大きいことを特徴とする半導体装置である。

また、上記構成において、絶縁層の凹部の底面からの絶縁表面の凸部の高さおよび第１
の酸化物半導体膜の厚さの合計と第３の酸化物半導体膜の厚さおよびゲート絶縁膜の厚さ
の合計の差は、０ｎｍより大きくチャネル幅の３００％未満であると好ましく、０ｎｍよ
り大きくチャネル幅未満であるとより好ましく、０ｎｍより大きく第１の酸化物半導体膜
の厚さ未満であるとさらに好ましい。

また、上記各構成において、第２の酸化物半導体膜の上面の端部は、曲面を有していて
もよい。

また、上記各構成において、第２の酸化物半導体膜の上面は平坦部を有していてもよい
。

また、上記各構成において、第２の酸化物半導体膜のチャネル幅方向の端部の曲率半径
ｒ（端部が２つの場合は、各曲率半径のｒ_１、ｒ_２）が、０より大きく、チャネル幅Ｗ以
下（０＜ｒ（または、ｒ_１、ｒ_２）≦Ｗ）、より好ましくは、チャネル幅Ｗの半分以下（
０＜ｒ（または、ｒ_１、ｒ_２）≦Ｗ／２）である。

また、上記各構成において、第３の酸化物半導体膜は、結晶領域を含む第１の層、およ
び第１の層上の結晶領域を含む第２の層を有し、第１の層に含まれる結晶は、特定の結晶
方位に対して配向性を有さず、第２の層に含まれる結晶は、第２の層の上面の法線ベクト
ルに対してｃ軸が平行方向に配向する。

また、上記各構成において、第１の酸化物半導体膜および第３の酸化物半導体膜は、第
２の酸化物半導体膜よりも伝導帯下端のエネルギーが０．０５ｅＶ以上２ｅＶ以下の範囲
で真空準位に近いことが好ましい。

本発明の一態様を用いることにより、微細化に伴い顕著となる電気特性の低下を抑制で
きる構成の半導体装置を提供することができる。または、集積度の高い半導体装置を提供
することができる。または、オン電流の悪化を低減した半導体装置を提供することができ
る。または、低消費電力の半導体装置を提供することができる。または、信頼性の高い半
導体装置を提供することができる。または、電源が遮断されてもデータが保持される半導
体装置を提供することができる。

トランジスタを説明する上面図および断面図。多層膜のバンド構造を説明する図。トランジスタのチャネル長方向の断面図。トランジスタを説明する上面図および断面図。トランジスタを説明する上面図および断面図。トランジスタを説明する上面図および断面図。トランジスタの作製方法を説明する図。トランジスタの作製方法を説明する図。トランジスタを説明する上面図および断面図。トランジスタを説明する上面図および断面図。トランジスタを説明する上面図および断面図。トランジスタの作製方法を説明する図。トランジスタの作製方法を説明する図。本発明の一態様の半導体装置を用いたインバータを説明する図。実施の形態に係る、半導体装置の回路図。実施の形態に係る、半導体装置のブロック図。実施の形態に係る、記憶装置を説明する回路図。実施の形態に係る、電子機器。半導体装置の一例を説明する等価回路図。トランジスタを説明する上面図および断面図。トランジスタの作製方法を説明する図。トランジスタの作製方法を説明する図。トランジスタを説明する上面図および断面図。トランジスタの作製方法を説明する図。ＣＡＡＣ−ＯＳの成膜モデルを説明する模式図、ペレットおよびＣＡＡＣ−ＯＳの断面図。ｎｃ−ＯＳの成膜モデルを説明する模式図、およびペレットを示す図。ペレットを説明する図。被形成面においてペレットに加わる力を説明する図。被形成面におけるペレットの動きを説明する図。ＩｎＧａＺｎＯ_４の結晶を説明する図。原子が衝突する前のＩｎＧａＺｎＯ_４の構造などを説明する図。原子が衝突した後のＩｎＧａＺｎＯ_４の構造などを説明する図。原子が衝突した後の原子の軌跡を説明する図。ＣＡＡＣ−ＯＳおよびターゲットの断面ＨＡＡＤＦ−ＳＴＥＭ像。

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定
されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に
変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実
施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構
成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共
通して用い、その繰り返しの説明は省略することがある。

なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタ
を採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わること
がある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ
替えて用いることができるものとする。

（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置について図面を用いて説明する。

図１（Ａ）乃至図１（Ｃ）は、本発明の一態様のトランジスタの上面図および断面図で
ある。図１（Ａ）は上面図であり、図１（Ａ）に示す一点鎖線Ａ−Ｂの断面が図１（Ｂ）
、一点鎖線Ｃ−Ｄの断面が図１（Ｃ）に相当する。なお、図１（Ａ）の上面図では、図の
明瞭化のために一部の要素を省いて図示している。また、一点鎖線Ａ−Ｂ方向をチャネル
長方向、一点鎖線Ｃ−Ｄ方向をチャネル幅方向と呼称する場合がある。

図１（Ａ）乃至図１（Ｃ）に示すトランジスタ４５０は、基板４００上の凹部および凸
部を有する下地絶縁膜４０２と、下地絶縁膜４０２の凸部上の第１の酸化物半導体膜４０
４ａおよび第２の酸化物半導体膜４０４ｂと、第１の酸化物半導体膜４０４ａおよび第２
の酸化物半導体膜４０４ｂ上のソース電極４０６ａおよびドレイン電極４０６ｂと、下地
絶縁膜４０２の凹部の底面、下地絶縁膜４０２の凸部の側面、第１の酸化物半導体膜４０
４ａの側面、第２の酸化物半導体膜４０４ｂの側面および第２の酸化物半導体膜４０４ｂ
の上面、ソース電極４０６ａおよびドレイン電極４０６ｂと接する第３の酸化物半導体膜
４０４ｃと、第３の酸化物半導体膜４０４ｃ上のゲート絶縁膜４０８と、ゲート絶縁膜４
０８上面に接し、第２の酸化物半導体膜４０４ｂの上面および側面に面するゲート電極４
１０と、ソース電極４０６ａ、ドレイン電極４０６ｂ、およびゲート電極４１０上の酸化
物絶縁膜４１２と、を有する。また、第１の酸化物半導体膜４０４ａ、第２の酸化物半導
体膜４０４ｂ、および第３の酸化物半導体膜４０４ｃを総称して多層膜４０４と呼称する
。

なお、チャネル長とは、上面図において、半導体膜とゲート電極とが互いに重なる領域
における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレ
イン電極）との距離をいう。すなわち、図１（Ａ）では、チャネル長（Ｌ）は、第２の酸
化物半導体膜４０４ｂとゲート電極４１０とが互いに重なる領域における、ソース電極４
０６ａとドレイン電極４０６ｂとの距離となる。チャネル幅とは、半導体膜とゲート電極
とが互いに重なる領域における、ソースとドレインとが向かい合っている部分の長さをい
う。すなわち、図１（Ａ）では、チャネル幅（Ｗ）は、第２の酸化物半導体膜４０４ｂと
ゲート電極４１０とが互いに重なる領域における、ソース電極４０６ａとドレイン電極４
０６ｂとが向かい合っている部分の長さをいう。

また、トランジスタ４５０において、下地絶縁膜４０２の凹部の底面からの下地絶縁膜
４０２の凸部の高さｈ_１および第１の酸化物半導体膜４０４ａの厚さｔ_１の合計ｈ_１＋ｔ
_１と第３の酸化物半導体膜４０４ｃの厚さｔ_３およびゲート絶縁膜４０８の厚さｔ_ＧＩの
合計ｔ_３＋ｔ_ＧＩの差である垂直距離Ｈは、０ｎｍより大きい、好ましくはチャネル幅Ｗ
の５％以上３００％未満、より好ましくはチャネル幅Ｗの１０％以上３００％未満である
とする。また、この垂直距離Ｈが大きすぎると第１の酸化物半導体膜４０４ａの厚さと第
２の酸化物半導体膜４０４ｂの厚さの合計が一定である場合、第２の酸化物半導体膜４０
４ｂの膜厚が小さくなり、生産性や膜の被覆性が悪化するため、垂直距離Ｈが０ｎｍより
大きくチャネル幅Ｗ未満であると好ましく、０ｎｍより大きく第１の酸化物半導体膜４０
４ａの厚さｔ_１未満であるとさらに好ましい。

このような構成にすることで、ゲート電極４１０は、チャネル幅方向において第２の酸
化物半導体膜４０４ｂを電気的に取り囲み、オン電流が高められる。このようなトランジ
スタの構造を、ｓｕｒｒｏｕｎｄｅｄｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよ
ぶ。なお、ｓ−ｃｈａｎｎｅｌ構造では、電流は第２の酸化物半導体膜４０４ｂの全体（
バルク）を流れる。多層膜４０４の内部（第２の酸化物半導体膜４０４ｂの全体）を電流
が流れることで、界面散乱の影響を受けにくいため、高いオン電流を得ることができる。
なお、第２の酸化物半導体膜４０４ｂを厚くすると、オン電流を向上させることができる
。このため、ゲート電極４１０が第１の酸化物半導体膜４０４ａと第２の酸化物半導体膜
４０４ｂの界面より下地絶縁膜４０２側まで延伸していてもチャネル幅Ｗには関与せず、
チャネル幅Ｗを小さくすることができるため、高密度化（高集積化）を実現することがで
きる。

また、トランジスタのチャネル長およびチャネル幅を微細化するとき、レジストマスク
を後退させながら電極や半導体膜等を加工すると電極や半導体膜等の端部が丸みを帯びる
（曲面を有する）場合がある。このような構成になることで、第２の酸化物半導体膜４０
４ｂ、ソース電極４０６ａおよびドレイン電極４０６ｂの上に形成されるゲート絶縁膜４
０８、ゲート電極４１０および酸化物絶縁膜４１２の被覆性を向上させることができる。
また、ソース電極４０６ａおよびドレイン電極４０６ｂの端部に生じる恐れのある電界集
中を緩和することができ、トランジスタの劣化を抑制することができる。

また、トランジスタを微細化することで、集積度を高め、高密度化することができる。
例えば、トランジスタのチャネル長を１００ｎｍ以下、好ましくは４０ｎｍ以下、さらに
好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下とし、かつ、トランジスタのチャ
ネル幅を１００ｎｍ以下、好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、よ
り好ましくは２０ｎｍ以下とする。本発明の一態様に係るトランジスタは、チャネル幅が
上記のように縮小していても、ｓ−ｃｈａｎｎｅｌ構造を有することでオン電流を高める
ことができる。

また、第２の酸化物半導体膜４０４ｂは、曲率半径がｒである接触円からなる曲率を有
する。なお、曲率半径とは、曲線の接触円の半径と等しい。また、第２の酸化物半導体膜
４０４ｂは、異なる接触円からなる曲率を二カ所以上有しても構わない。

なお、具体的には、図１に示す第２の酸化物半導体膜４０４ｂは、上面に平坦部を有す
る。第２の酸化物半導体膜４０４ｂの上面のチャネル幅方向の端部の一方の曲率半径ｒ_１
、上面のチャネル幅方向の端部の他方の曲率半径ｒ_２が、０より大きく、チャネル幅Ｗ以
下（０＜ｒ_１、ｒ_２≦Ｗ）、好ましくは０より大きくチャネル幅Ｗの半分以下（０＜ｒ_１
、ｒ_２≦Ｗ／２）である。

また、第３の酸化物半導体膜４０４ｃは、結晶領域を含む第１の層、および第１の層上
の結晶領域を含む第２の層を有する。当該第１の層に含まれる結晶は、特定の結晶方位に
対して配向性を有さず、第２の層に含まれる結晶は、第２の層の上面の法線ベクトルに対
してｃ軸が平行方向に配向するように形成されている。

そのため、第２の酸化物半導体膜４０４ｂが曲面を有するように形成することでｃ軸配
向した結晶で第２の酸化物半導体膜４０４ｂのチャネル領域を密に覆うことができる。第
２の層において、結晶のｃ軸方向は、酸素や不純物が通過しにくい。すなわち、第２の層
は、外部に出ていく酸素や外部から混入する不純物を遮蔽する機能を有する。したがって
、第２の層を有することで、第２の酸化物半導体膜４０４ｂに酸素欠損が生じにくくなり
、かつ不純物が混入しにくくなる。そのため、第２の酸化物半導体膜４０４ｂの欠陥準位
密度やキャリア密度を小さくすることができる。

基板４００は、単なる支持材料に限らず、他のトランジスタなどのデバイスが形成され
た基板であってもよい。この場合、トランジスタ４５０のゲート電極４１０、ソース電極
４０６ａ、およびドレイン電極４０６ｂの少なくとも一つは、上記の他のデバイスと電気
的に接続されていてもよい。

下地絶縁膜４０２は、基板４００からの不純物の拡散を防止する役割を有するほか、多
層膜４０４に酸素を供給する役割を担うことができる。したがって、下地絶縁膜４０２は
酸素を含む絶縁膜であることが好ましく、化学量論組成よりも多い酸素を含む絶縁膜であ
ることがより好ましい。また、上述のように基板４００が他のデバイスが形成された基板
である場合、下地絶縁膜４０２は、層間絶縁膜としての機能も有する。その場合、下地絶
縁膜４０２の表面には凹凸が形成されるため、トランジスタ４５０を形成する前に表面が
平坦になるようにＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎ
ｇ）法等で平坦化処理を行うことが好ましい。

また、下地絶縁膜４０２には、酸素を供給することができる酸化アルミニウム膜を用い
ることが好ましい。該酸化アルミニウム膜は、酸素を供給することができるだけでなく、
水素、水、および酸素のブロッキング効果を有する。なお、酸化アルミニウムと酸化シリ
コンを混ぜたターゲットで成膜した酸化シリコンが含まれている酸化アルミニウム膜を用
いることもできる。この際、酸化シリコンの含有量は、０．１ｗｅｉｇｈｔ％以上３０ｗ
ｅｉｇｈｔ％以下であると好ましい。

また、トランジスタ４５０のチャネルが形成される領域において多層膜４０４は、基板
４００側から第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂ、第３の酸
化物半導体膜４０４ｃが積層された構造を有している。また、第２の酸化物半導体膜４０
４ｂは、第１の酸化物半導体膜４０４ａおよび第３の酸化物半導体膜４０４ｃで取り囲ま
れている構造となっている。また、図１（Ｃ）に示すようにゲート電極４１０は、チャネ
ル幅方向において第２の酸化物半導体膜４０４ｂを電気的に取り囲む構造になっている。

ここで、一例としては、第２の酸化物半導体膜４０４ｂには、第１の酸化物半導体膜４
０４ａおよび第３の酸化物半導体膜４０４ｃよりも電子親和力（真空準位から伝導帯下端
までのエネルギー）が大きい酸化物半導体を用いる。電子親和力は、真空準位と価電子帯
上端とのエネルギー差（イオン化ポテンシャル）から、伝導帯下端と価電子帯上端とのエ
ネルギー差（エネルギーギャップ）を差し引いた値として求めることができる。

第１の酸化物半導体膜４０４ａおよび第３の酸化物半導体膜４０４ｃは、第２の酸化物
半導体膜４０４ｂを構成する金属元素を一種以上含み、例えば、伝導帯下端のエネルギー
が第２の酸化物半導体膜４０４ｂよりも、０．０５ｅＶ、０．０７ｅＶ、０．１ｅＶ、０
．１５ｅＶのいずれか以上であって、２ｅＶ、１ｅＶ、０．５ｅＶ、０．４ｅＶのいずれ
か以下の範囲で真空準位に近い酸化物半導体で形成することが好ましい。

このような構造において、ゲート電極４１０に電界を印加すると、多層膜４０４のうち
、伝導帯下端のエネルギーが最も小さい第２の酸化物半導体膜４０４ｂにチャネルが形成
される。すなわち、第２の酸化物半導体膜４０４ｂとゲート絶縁膜４０８との間に第３の
酸化物半導体膜４０４ｃが形成されていることよって、トランジスタのチャネルがゲート
絶縁膜４０８と接しない領域に形成される構造となる。

また、第１の酸化物半導体膜４０４ａは、第２の酸化物半導体膜４０４ｂを構成する金
属元素を一種以上含んで構成されるため、第２の酸化物半導体膜４０４ｂと下地絶縁膜４
０２が接した場合の界面と比較して、第２の酸化物半導体膜４０４ｂと第１の酸化物半導
体膜４０４ａの界面には界面準位が形成されにくくなる。該界面準位はチャネルを形成す
ることがあるため、トランジスタのしきい値電圧が変動することがある。したがって、第
１の酸化物半導体膜４０４ａを設けることにより、トランジスタのしきい値電圧などの電
気特性のばらつきを低減することができる。また、当該トランジスタの信頼性を向上させ
ることができる。

また、第３の酸化物半導体膜４０４ｃは、第２の酸化物半導体膜４０４ｂを構成する金
属元素を一種以上含んで構成されるため、第２の酸化物半導体膜４０４ｂとゲート絶縁膜
４０８が接した場合の界面と比較して、第２の酸化物半導体膜４０４ｂと第３の酸化物半
導体膜４０４ｃとの界面ではキャリアの散乱が起こりにくくなる。したがって、第３の酸
化物半導体膜４０４ｃを設けることにより、トランジスタの電界効果移動度を高くするこ
とができる。

第１の酸化物半導体膜４０４ａおよび第３の酸化物半導体膜４０４ｃには、例えば、Ａ
ｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆを第２の酸化物半導体膜
４０４ｂよりも高い原子数比で含む材料を用いることができる。具体的には、当該原子数
比を１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。前述の元素
は酸素と強く結合するため、酸素欠損が酸化物半導体膜に生じることを抑制する機能を有
する。すなわち、第１の酸化物半導体膜４０４ａおよび第３の酸化物半導体膜４０４ｃは
、第２の酸化物半導体膜４０４ｂよりも酸素欠損が生じにくいということができる。

なお、第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂ、第３の酸化物
半導体膜４０４ｃが、少なくともインジウム、亜鉛およびＭ（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、
Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物であると
き、第１の酸化物半導体膜４０４ａをＩｎ：Ｍ：Ｚｎ＝ｘ_１：ｙ_１：ｚ_１［原子数比］、
第２の酸化物半導体膜４０４ｂをＩｎ：Ｍ：Ｚｎ＝ｘ_２：ｙ_２：ｚ_２［原子数比］、第３
の酸化物半導体膜４０４ｃをＩｎ：Ｍ：Ｚｎ＝ｘ_３：ｙ_３：ｚ_３［原子数比］とすると、
ｙ_１／ｘ_１およびｙ_３／ｘ_３がｙ_２／ｘ_２よりも大きくなることが好ましい。ｙ_１／ｘ_１
およびｙ_３／ｘ_３はｙ_２／ｘ_２よりも１．５倍以上、好ましくは２倍以上、さらに好まし
くは３倍以上とする。このとき、第２の酸化物半導体膜４０４ｂにおいて、ｙ_２がｘ_２以
上であるとトランジスタの電気特性を安定させることができる。ただし、ｙ_２がｘ_２の３
倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ_２はｘ_２の３
倍未満であることが好ましい。

第１の酸化物半導体膜４０４ａおよび第３の酸化物半導体膜４０４ｃのＺｎおよびＯを
除いてのＩｎとＭの原子数比率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０
ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏ
ｍｉｃ％以上とする。また、第２の酸化物半導体膜４０４ｂのＺｎおよびＯを除いてのＩ
ｎとＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉ
ｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未
満とする。

第１の酸化物半導体膜４０４ａおよび第３の酸化物半導体膜４０４ｃの厚さは、３ｎｍ
以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、第２の酸化物半
導体膜４０４ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ
以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。また、第２の酸化物半導体膜４
０４ｂは、第１の酸化物半導体膜４０４ａおよび第３の酸化物半導体膜４０４ｃより厚い
方が好ましい。

第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂ、第３の酸化物半導体
膜４０４ｃには、例えば、インジウム、亜鉛およびガリウムを含んだ酸化物半導体を用い
ることができる。特に、第２の酸化物半導体膜４０４ｂにインジウムを含ませると、キャ
リア移動度が高くなるため好ましい。

なお、酸化物半導体膜を用いたトランジスタに安定した電気特性を付与するためには、
酸化物半導体膜中の不純物濃度を低減し、酸化物半導体膜を真性または実質的に真性にす
ることが有効である。ここで、実質的に真性とは、酸化物半導体膜のキャリア密度が、１
×１０^１７／ｃｍ^３未満であること、好ましくは１×１０^１５／ｃｍ^３未満であること、
さらに好ましくは１×１０^１３／ｃｍ^３未満であることを指す。

また、酸化物半導体膜において、水素、窒素、炭素、シリコン、および主成分以外の金
属元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア
密度を増大させてしまう。また、シリコンは酸化物半導体膜中で不純物準位の形成に寄与
する。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがあ
る。したがって、第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂ、第３
の酸化物半導体膜４０４ｃの膜中や、それぞれの界面において不純物濃度を低減させるこ
とが好ましい。

酸化物半導体膜を真性または実質的に真性とするためには、ＳＩＭＳ（Ｓｅｃｏｎｄａ
ｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｍｅｔｒｙ）分析において、例えば、酸化物半
導体膜のある深さにおいて、または、酸化物半導体膜のある領域において、シリコン濃度
を１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３未
満、さらに好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３未満とする部分を有していること
が好ましい。また、水素濃度は、例えば、酸化物半導体膜のある深さにおいて、または、
酸化物半導体膜のある領域において、２×１０^２０ａｔｏｍｓ／ｃｍ^３以下、好ましくは
５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３
以下、さらに好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下とする部分を有しているこ
とが好ましい。また、窒素濃度は、例えば、酸化物半導体膜のある深さにおいて、または
、酸化物半導体膜のある領域において、５×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましく
は５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ
^３以下、さらに好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする部分を有している
ことが好ましい。

また、酸化物半導体膜が結晶を含む場合、シリコンや炭素が高濃度で含まれると、酸化
物半導体膜の結晶性を低下させることがある。酸化物半導体膜の結晶性を低下させないた
めには、例えば、酸化物半導体膜のある深さにおいて、または、酸化物半導体膜のある領
域において、シリコン濃度を１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０
^１８ａｔｏｍｓ／ｃｍ^３未満、さらに好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３未満と
する部分を有していればよい。また、例えば、酸化物半導体膜のある深さにおいて、また
は、酸化物半導体膜のある領域において、炭素濃度を１×１０^１９ａｔｏｍｓ／ｃｍ^３未
満、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、さらに好ましくは１×１０^１８ａ
ｔｏｍｓ／ｃｍ^３未満とする部分を有していればよい。

また、上述のように高純度化された酸化物半導体膜をチャネル形成領域に用いたトラン
ジスタのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を０．１Ｖ、
５Ｖ、または、１０Ｖ程度とした場合に、トランジスタのチャネル幅で規格化したオフ電
流を数ｙＡ／μｍ乃至数ｚＡ／μｍにまで低減することが可能となる。

なお、トランジスタのゲート絶縁膜としては、シリコンを含む絶縁膜が多く用いられる
ため、上記理由により多層膜のチャネルとなる領域は、本発明の一態様のトランジスタの
ようにゲート絶縁膜と接しない構造が好ましいということができる。また、ゲート絶縁膜
と多層膜との界面にチャネルが形成される場合、該界面でキャリアの散乱が起こり、トラ
ンジスタの電界効果移動度が低くなることがある。このような観点からも、多層膜のチャ
ネルとなる領域はゲート絶縁膜から離すことが好ましいといえる。

したがって、多層膜４０４を第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４
０４ｂ、第３の酸化物半導体膜４０４ｃの積層構造とすることで、第２の酸化物半導体膜
４０４ｂにチャネルを形成することができ、高い電界効果移動度および安定した電気特性
を有したトランジスタを形成することができる。

次に、多層膜４０４のバンド構造を説明する。図２（Ａ）に示すバンド構造の解析は、
第１の酸化物半導体膜４０４ａおよび第３の酸化物半導体膜４０４ｃに相当する層として
エネルギーギャップが３．５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物、第２の酸化物半導体膜
４０４ｂに相当する層としてエネルギーギャップが３．１５ｅＶであるＩｎ−Ｇａ−Ｚｎ
酸化物を用い、多層膜４０４に相当する積層を作製して行っている。

第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂ、第３の酸化物半導体
膜４０４ｃの膜厚はそれぞれ１０ｎｍとし、エネルギーギャップは、分光エリプソメータ
（ＨＯＲＩＢＡＪＯＢＩＮＹＶＯＮ社ＵＴ−３００）を用いて測定した。また、真
空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖ
ｉｏｌｅｔＰｈｏｔｏｅｌｅｃｔｒｏｎＳｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社
ＶｅｒｓａＰｒｏｂｅ）を用いて測定した。

図２（Ａ）は、真空準位と価電子帯上端のエネルギー差と、各層のエネルギーギャップ
との差分として算出される真空準位と伝導帯下端のエネルギー差（電子親和力）から模式
的に示されるバンド構造の一部である。図２（Ａ）は、第１の酸化物半導体膜４０４ａお
よび第３の酸化物半導体膜４０４ｃと接して、酸化シリコン膜を設けた場合のバンド図で
ある。ここで、Ｅｖａｃは真空準位のエネルギー、ＥｃＩ１およびＥｃＩ２は酸化シリコ
ン膜の伝導帯下端のエネルギー、ＥｃＳ１は第１の酸化物半導体膜４０４ａの伝導帯下端
のエネルギー、ＥｃＳ２は第２の酸化物半導体膜４０４ｂの伝導帯下端のエネルギー、Ｅ
ｃＳ３は第３の酸化物半導体膜４０４ｃの伝導帯下端のエネルギーである。

図２（Ａ）に示すように、第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０
４ｂ、第３の酸化物半導体膜４０４ｃにおいて、伝導帯下端のエネルギーが連続的に変化
する。これは、第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂ、第３の
酸化物半導体膜４０４ｃを構成する元素が共通することにより、酸素が相互に拡散しやす
い点からも理解される。したがって、第１の酸化物半導体膜４０４ａ、第２の酸化物半導
体膜４０４ｂ、第３の酸化物半導体膜４０４ｃは組成が異なる層の積層体ではあるが、物
性的に連続であるということもできる。

主成分を共通として積層された多層膜４０４は、各層を単に積層するのではなく連続接
合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の井戸構
造）が形成されるように作製する。すなわち、各層の界面にトラップ中心や再結合中心の
ような欠陥準位を形成するような不純物が存在しないように積層構造を形成する。仮に、
積層された多層膜の層間に不純物が混在していると、エネルギーバンドの連続性が失われ
、界面でキャリアがトラップあるいは再結合により消滅してしまう。

なお、図２（Ａ）では、ＥｃＳ１とＥｃＳ３が同様である場合について示したが、それ
ぞれが異なっていてもよい。例えば、ＥｃＳ３よりもＥｃＳ１が高いエネルギーを有する
場合、バンド構造の一部は、図２（Ｂ）のように示される。

例えば、ＥｃＳ１＝ＥｃＳ３である場合は、第１の酸化物半導体膜４０４ａおよび第３
の酸化物半導体膜４０４ｃにＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：３、１：３：４、
１：６：４または１：９：６（原子数比）第２の酸化物半導体膜４０４ｂにＩｎ：Ｇａ：
Ｚｎ＝１：１：１または３：１：２（原子数比）のＩｎ−Ｇａ−Ｚｎ酸化物などを用いる
ことができる。また、ＥｃＳ１＞ＥｃＳ３である場合は、第１の酸化物半導体膜４０４ａ
にＩｎ：Ｇａ：Ｚｎ＝１：６：４または１：９：６（原子数比）、第２の酸化物半導体膜
４０４ｂにＩｎ：Ｇａ：Ｚｎ＝１：１：１または３：１：２（原子数比）、第３の酸化物
半導体膜４０４ｃにＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：３、１：３：４（原子数比
）のＩｎ−Ｇａ−Ｚｎ酸化物などを用いることができる。

図２（Ａ）、図２（Ｂ）より、多層膜４０４における第２の酸化物半導体膜４０４ｂが
ウェル（井戸）となり、多層膜４０４を用いたトランジスタにおいて、チャネルが第２の
酸化物半導体膜４０４ｂに形成されることがわかる。なお、多層膜４０４は伝導帯下端の
エネルギーが連続的に変化しているため、Ｕ字型井戸（ＵＳｈａｐｅＷｅｌｌ）とも
呼ぶことができる。また、このような構成で形成されたチャネルを埋め込みチャネルとい
うこともできる。

なお、第１の酸化物半導体膜４０４ａおよび第３の酸化物半導体膜４０４ｃと、酸化シ
リコン膜などの絶縁膜との界面近傍には、不純物や欠陥に起因したトラップ準位が形成さ
れ得る。第１の酸化物半導体膜４０４ａおよび第３の酸化物半導体膜４０４ｃがあること
により、第２の酸化物半導体膜４０４ｂと当該トラップ準位とを遠ざけることができる。
ただし、ＥｃＳ１またはＥｃＳ３と、ＥｃＳ２とのエネルギー差が小さい場合、第２の酸
化物半導体膜４０４ｂの電子が該エネルギー差を越えてトラップ準位に達することがある
。電子がトラップ準位に捕獲されることで、絶縁膜界面にマイナスの固定電荷が生じ、ト
ランジスタのしきい値電圧はプラス方向にシフトしてしまう。

したがって、トランジスタのしきい値電圧の変動を低減するには、ＥｃＳ１およびＥｃ
Ｓ３と、ＥｃＳ２との間にエネルギー差を設けることが必要となる。それぞれの当該エネ
ルギー差は、０．１ｅＶ以上が好ましく、０．１５ｅＶ以上がより好ましい。

なお、第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂ、第３の酸化物
半導体膜４０４ｃには、結晶部が含まれることが好ましい。特にｃ軸に配向した結晶を用
いることでトランジスタに安定した電気特性を付与することができる。

なお、多層膜４０４にＩｎ−Ｇａ−Ｚｎ酸化物を用いる場合は、Ｉｎのゲート絶縁膜へ
の拡散を防ぐために、第３の酸化物半導体膜４０４ｃは第２の酸化物半導体膜４０４ｂよ
りもＩｎが少ない組成とすることが好ましい。

ソース電極４０６ａおよびドレイン電極４０６ｂには、酸素と結合し得る導電材料を用
いることが好ましい。例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどを用いるこ
とができる。上記材料において、特に酸素と結合し易いＴｉや、後のプロセス温度が比較
的高くできることなどから、融点の高いＷを用いることがより好ましい。なお、酸素と結
合し得る導電材料には、酸素が拡散し得る材料も含まれる。

酸素と結合し得る導電材料と多層膜を接触させると、多層膜中の酸素が、酸素と結合し
得る導電材料側に拡散する現象が起こる。当該現象は、温度が高いほど顕著に起こる。ト
ランジスタの作製工程には、いくつかの加熱工程があることから、上記現象により、多層
膜のソース電極またはドレイン電極と接触した近傍の領域に酸素欠損が発生し、膜中に僅
かに含まれる水素と当該酸素欠損が結合することにより当該領域はｎ型化する。したがっ
て、ｎ型化した当該領域はトランジスタのソース領域またはドレイン領域として作用させ
ることができる。また、ソース電極４０６ａおよびドレイン電極４０６ｂとなる導電膜の
直下に酸化物半導体膜を設けて、該酸化物半導体膜をｎ型化して低抵抗領域を設け、コン
タクト抵抗を低減してもよい。

上記ｎ型化した領域は、図３のトランジスタの拡大断面図（チャネル長方向の断面）に
示される。第２の酸化物半導体膜４０４ｂ中に点線で示される境界４３５は、真性半導体
領域とｎ型半導体領域の境界であり、第２の酸化物半導体膜４０４ｂにおけるソース電極
４０６ａまたはドレイン電極４０６ｂと接触した近傍の領域がｎ型化した領域となる。な
お、境界４３５は模式的に示したものであり、実際には明瞭ではない場合がある。また、
図３では、境界４３５が第２の酸化物半導体膜４０４ｂ中で横方向に延びているように位
置している状態を示したが、第２の酸化物半導体膜４０４ｂのソース電極４０６ａまたは
ドレイン電極４０６ｂと第１の酸化物半導体膜４０４ａとの間に挟まれた領域の膜厚方向
全体がｎ型化することもある。また、図示はしていないが、第１の酸化物半導体膜４０４
ａまたは第３の酸化物半導体膜４０４ｃにもｎ型化領域が形成される場合もある。

なお、チャネル長が極短いトランジスタを形成する場合、上記酸素欠損の発生によって
ｎ型化した領域がトランジスタのチャネル長方向に延在することで短絡してしまうことが
ある。この場合、トランジスタの電気特性には、しきい値電圧のシフトにより、実用的な
ゲート電圧でオンオフの制御ができない状態（導通状態）が現れる。そのため、チャネル
長が極短いトランジスタを形成する場合は、ソース電極およびドレイン電極に酸素と結合
しやすい導電材料を用いることが必ずしも好ましいとはいえない場合がある。

このような場合にはソース電極４０６ａおよびドレイン電極４０６ｂには、上述した材
料よりも酸素と結合しにくい導電材料を用いることが好ましい。当該導電材料としては、
例えば、窒化タンタル、窒化チタン、またはルテニウムを含む材料などを用いることがで
きる。なお、当該導電材料を第２の酸化物半導体膜４０４ｂと接触させる構成として、当
該導電材料と前述した酸素と結合しやすい導電材料を積層してもよい。

ゲート絶縁膜４０８には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化
窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸
化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよ
び酸化タンタルを一種以上含む絶縁膜を用いることができる。また、ゲート絶縁膜４０８
は上記材料の積層であってもよい。

ゲート電極４１０は、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、
Ａｇ、ＴａおよびＷなどの導電膜を用いることができる。また、当該ゲート電極は、上記
材料の積層であってもよい。また、ゲート電極４１０には、窒素を含んだ導電膜を用いて
もよい。

ゲート絶縁膜４０８、およびゲート電極４１０上には酸化物絶縁膜４１２が形成されて
いてもよい。当該酸化物絶縁膜には、酸化アルミニウム、酸化マグネシウム、酸化シリコ
ン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジル
コニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上
含む絶縁膜を用いることができる。また、当該酸化物絶縁膜は上記材料の積層であっても
よい。

ここで、酸化物絶縁膜４１２は過剰酸素を有することが好ましい。過剰酸素を含む酸化
物絶縁膜とは、加熱処理などによって酸素を放出することができる酸化物絶縁膜をいう。
好ましくは、表面温度が１００℃以上７００℃以下、好ましくは１００℃以上５００℃以
下の加熱処理で行われる昇温脱離ガス分光法分析にて、酸素原子に換算しての酸素の放出
量が１．０×１０^１９ａｔｏｍｓ／ｃｍ^３以上である膜とする。当該酸化物絶縁膜から放
出される酸素はゲート絶縁膜４０８を経由して多層膜４０４のチャネル形成領域に拡散さ
せることができることから、チャネル形成領域に酸素欠損が形成された場合においても酸
素を補填することができる。したがって、安定したトランジスタの電気特性を得ることが
できる。

また、酸化物絶縁膜４１２に酸化アルミニウム膜を用いることが好ましい。該酸化アル
ミニウム膜は、酸素を供給することができるだけでなく、水素、水、および酸素のブロッ
キング効果を有する。なお、酸化アルミニウムと酸化シリコンを混ぜたターゲットで成膜
した酸化シリコンが含まれている酸化アルミニウム膜を用いることもできる。この際、酸
化シリコンの含有量は、０．１ｗｅｉｇｈｔ％以上３０ｗｅｉｇｈｔ％以下であると好ま
しい。

半導体装置を高集積化するにはトランジスタの微細化が必須である。一方、トランジス
タの微細化によりトランジスタの電気特性が悪化することが知られており、特にチャネル
幅の縮小に直接起因してオン電流は著しく低下する。

しかしながら、本発明の一態様のトランジスタでは、前述したように、第２の酸化物半
導体膜４０４ｂのチャネルが形成される領域を覆うように第３の酸化物半導体膜４０４ｃ
が形成されており、チャネル形成層とゲート絶縁膜が接しない構成となっている。そのた
め、チャネル形成層とゲート絶縁膜との界面で生じるキャリアの散乱を抑えることができ
、トランジスタの電界効果移動度を高くすることができる。

また、酸化物半導体膜を真性または実質的に真性とすると、酸化物半導体膜に含まれる
キャリア数の減少により、電界効果移動度の低下が懸念される。しかしながら、本発明の
一態様のトランジスタにおいては、酸化物半導体膜に垂直方向からのゲート電界に加えて
、側面方向からのゲート電界が印加される。すなわち、酸化物半導体膜の全体的にゲート
電界が印加させることとなり、電流は酸化物半導体膜のバルクを流れる。これによって、
高純度真性化による、電気特性の変動の抑制を達成しつつ、トランジスタの電界効果移動
度の向上を図ることが可能となる。

また、本発明の一態様のトランジスタは、第２の酸化物半導体膜４０４ｂを第１の酸化
物半導体膜４０４ａ上に形成することで界面準位を形成しにくくする効果や、第２の酸化
物半導体膜４０４ｂを三層構造の中間層とすることで上下からの不純物混入の影響を排除
できる効果などを併せて有する。そのため、第２の酸化物半導体膜４０４ｂは第１の酸化
物半導体膜４０４ａと第３の酸化物半導体膜４０４ｃで取り囲まれた構造（また、ゲート
電極４１０で電気的に取り囲まれた構造）となり、上述したトランジスタのオン電流の向
上に加えて、しきい値電圧の安定化や、Ｓ値を小さくすることができる。したがって、Ｉ
ｃｕｔ（ゲート電圧が０Ｖ時のドレイン電流）を下げることができ、消費電力を低減させ
ることができる。また、トランジスタのしきい値電圧が安定化することから、半導体装置
の長期信頼性を向上させることができる。

また、図４に示すようなトランジスタ４６０を用いることもできる。図４（Ａ）乃至図
４（Ｃ）は、トランジスタ４６０の上面図および断面図である。図４（Ａ）は上面図であ
り、図４（Ａ）に示す一点鎖線Ａ−Ｂの断面が図４（Ｂ）、一点鎖線Ｃ−Ｄの断面が図４
（Ｃ）に相当する。なお、図４（Ａ）の上面図では、図の明瞭化のために一部の要素を省
いて図示している。

図４に示すトランジスタ４６０は、下地絶縁膜４０２と基板４００との間に導電膜４０
１を備えている。当該導電膜４０１を第２のゲート電極として用いることで、更なるオン
電流の増加や、しきい値電圧の制御を行うことができる。オン電流を増加させるには、例
えば、図４に示すようにゲート電極４１０と導電膜４０１を電気的に接続して同電位とし
、デュアルゲートトランジスタとして駆動させればよい。また、しきい値電圧の制御を行
うには、ゲート電極４１０と導電膜４０１が電気的に接続しないようにし、ゲート電極４
１０とは異なる定電位を導電膜４０１に供給すればよい。

また、図５に示すようなトランジスタ４７０を用いることもできる。図５（Ａ）乃至図
５（Ｃ）は、トランジスタ４７０の上面図および断面図である。図５（Ａ）は上面図であ
り、図５（Ａ）に示す一点鎖線Ａ−Ｂの断面が図５（Ｂ）、一点鎖線Ｃ−Ｄの断面が図５
（Ｃ）に相当する。なお、図５（Ａ）の上面図では、図の明瞭化のために一部の要素を省
いて図示している。

トランジスタ４７０は、図５（Ｃ）に示すようにチャネル幅方向において、第２の酸化
物半導体膜４０４ｂの上面に平坦部がない構成になっている。この場合、上面の端部の曲
率半径ｒ_３が、０より大きく、チャネル幅Ｗ以下（０＜ｒ_３≦Ｗ）、好ましくは０より大
きくチャネル幅Ｗの半分以下（０＜ｒ_３≦Ｗ／２）である。

また、図６に示すトランジスタ４８０を用いることもできる。図６（Ａ）乃至図６（Ｃ
）は、トランジスタ４８０の上面図および断面図である。図６（Ａ）は上面図であり、図
６（Ａ）に示す一点鎖線Ａ−Ｂの断面が図６（Ｂ）、一点鎖線Ｃ−Ｄの断面が図６（Ｃ）
に相当する。なお、図６（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図
示している。

トランジスタ４８０は、ソース電極４０６ａおよびドレイン電極４０６ｂを形成すると
き、下地絶縁膜４０２のオーバーエッチングがなく、下地絶縁膜４０２がエッチングされ
ていない形状となっている。

オーバーエッチングにより、下地絶縁膜４０２をエッチングさせないようにするには、
下地絶縁膜４０２に対する導電膜のエッチングでの選択比を大きくすればよい。

なお、トランジスタ４８０において、第１の酸化物半導体膜４０４ａの厚さｔ_１と第３
の酸化物半導体膜４０４ｃの厚さｔ_３およびゲート絶縁膜４０８の厚さｔ_ＧＩの合計ｔ_３
＋ｔ_ＧＩの差である垂直距離Ｈは、０ｎｍより大きい、好ましくはチャネル幅Ｗの５％以
上３００％未満、より好ましくはチャネル幅Ｗの１０％以上３００％未満であるとする。
また、この垂直距離Ｈが大きすぎると第１の酸化物半導体膜４０４ａの厚さと第２の酸化
物半導体膜４０４ｂの厚さの合計が一定である場合、第２の酸化物半導体膜４０４ｂの膜
厚が小さくなり、生産性や膜の被覆性が悪化するため、垂直距離Ｈが０ｎｍより大きくチ
ャネル幅Ｗ未満であると好ましい。

また、本実施の形態では、第２の酸化物半導体膜を第１の酸化物半導体膜および第３の
酸化物半導体膜で挟んでいる構成であったがこれに限られず、第１の酸化物半導体膜およ
び第３の酸化物半導体膜を有さず第２の酸化物半導体膜のみがゲート電極に電気的に取り
囲まれている構成としてもよい。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。

（実施の形態２）
本実施の形態では、実施の形態１で説明した図１に示すトランジスタ４５０の作製方法
について、図７および図８を用いて説明する。

まず、基板４００上に下地絶縁膜４０２を形成する（図７（Ａ）参照）。

基板４００には、ガラス基板、セラミック基板、石英基板、サファイア基板などを用い
ることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体
基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（ＳｉｌｉｃｏｎＯｎ
Ｉｎｓｕｌａｔｏｒ）基板などを用いることも可能であり、これらの基板上に半導体素子
が設けられたものを用いてもよい。

下地絶縁膜４０２は、プラズマＣＶＤ法またはスパッタ法等により、酸化アルミニウム
、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウ
ム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウ
ムおよび酸化タンタルなどの酸化物絶縁膜、窒化シリコン、窒化酸化シリコン、窒化アル
ミニウム、窒化酸化アルミニウムなどの窒化物絶縁膜、またはこれらの混合材料を用いて
形成することができる。また、上記材料の積層であってもよく、少なくとも多層膜４０４
と接する上層は多層膜４０４への酸素の供給源となりえる過剰な酸素を含む材料で形成す
ることが好ましい。

また、下地絶縁膜４０２にイオン注入法、イオンドーピング法、プラズマイマージョン
イオンインプランテーション法などを用いて酸素を添加してもよい。酸素を添加すること
によって、下地絶縁膜４０２から多層膜４０４への酸素の供給をさらに容易にすることが
できる。

なお、基板４００の表面が絶縁体であり、後に設ける多層膜４０４への不純物拡散の影
響が無い場合は、下地絶縁膜４０２を設けない構成とすることができる。

次に、下地絶縁膜４０２上に第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４
０４ｂをスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて形成
する（図７（Ｂ）参照）。このとき、図示するように下地絶縁膜４０２を若干過度にエッ
チングしてもよい。下地絶縁膜４０２を過度にエッチングすることで、後に形成するゲー
ト電極４１０で第３の酸化物半導体膜４０４ｃを覆いやすくすることができる。

なお、第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂを島状に形成す
る際に、まず、第２の酸化物半導体膜４０４ｂ上にハードマスクとなる膜（たとえばタン
グステン膜）およびレジストマスクを設け、ハードマスクとなる膜をエッチングしてハー
ドマスクを形成し、その後、レジストマスクを除去し、ハードマスクをマスクとして第１
の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂをエッチングする。その後、
ハードマスクを除去する。この時、エッチングするにつれて徐々にハードマスクの端部が
縮小していくため、自然にハードマスクの端部が丸みを帯び、曲面を有するようになる。
これに伴い、第２の酸化物半導体膜４０４ｂの形状も端部が丸みを帯び、曲面を有するよ
うになる。このような構成になることで、第２の酸化物半導体膜４０４ｂ上に形成される
、第３の酸化物半導体膜４０４ｃ、ゲート絶縁膜４０８、ゲート電極４１０、酸化物絶縁
膜４１２の被覆性が向上し、段切れ等の形状不良の発生を防ぐことができる。また、ソー
ス電極４０６ａおよびドレイン電極４０６ｂの端部に生じる恐れのある電界集中を緩和す
ることができ、トランジスタの劣化を抑制することができる。

また、第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂの積層、および
後の工程で形成する第３の酸化物半導体膜４０４ｃを含めた積層において連続接合を形成
するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（例えばスパッ
タ装置）を用いて各層を大気に触れさせることなく連続して積層することが必要となる。
スパッタ装置における各チャンバーは、酸化物半導体にとって不純物となる水等を可能な
限り除去すべく、クライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（
５×１０^−７Ｐａ乃至１×１０^−４Ｐａ程度まで）できること、かつ、成膜される基板を
１００℃以上、好ましくは５００℃以上に加熱できることが好ましい。または、ターボ分
子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に炭素成分や水分等
を含む気体が逆流しないようにしておくことが好ましい。

高純度真性酸化物半導体を得るためには、チャンバー内を高真空排気するのみならずス
パッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガス
は、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下にま
で高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な
限り防ぐことができる。

第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂ、および後の工程で形
成される第３の酸化物半導体膜４０４ｃには、実施の形態１で説明した材料を用いること
ができる。例えば、第１の酸化物半導体膜４０４ａにＩｎ：Ｇａ：Ｚｎ＝１：３：４また
は１：３：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、第２の酸化物半導体膜４０４ｂに
Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、第３の酸化物半
導体膜４０４ｃにＩｎ：Ｇａ：Ｚｎ＝１：３：４または１：３：２［原子数比］のＩｎ−
Ｇａ−Ｚｎ酸化物を用いることができる。

また、第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂ、第３の酸化物
半導体膜４０４ｃとして用いることのできる酸化物半導体は、少なくともインジウム（Ｉ
ｎ）もしくは亜鉛（Ｚｎ）を含むことが好ましい。または、ＩｎとＺｎの双方を含むこと
が好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らす
ため、それらと共に、スタビライザーを含むことが好ましい。

スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、ア
ルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザー
としては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（
Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム
（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビ
ウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等があ
る。

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ酸化
物、Ｓｎ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、Ｚｎ−Ｍｇ酸化物、Ｓｎ−Ｍｇ酸化物、Ｉｎ
−Ｍｇ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｚｎ酸化物、
Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｓｎ−Ｇａ−Ｚｎ酸化物、Ａｌ−Ｇａ−Ｚｎ酸化物、Ｓｎ−Ａ
ｌ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｌａ−Ｚｎ酸化物、Ｉｎ−Ｃｅ−Ｚｎ
酸化物、Ｉｎ−Ｐｒ−Ｚｎ酸化物、Ｉｎ−Ｎｄ−Ｚｎ酸化物、Ｉｎ−Ｓｍ−Ｚｎ酸化物、
Ｉｎ−Ｅｕ−Ｚｎ酸化物、Ｉｎ−Ｇｄ−Ｚｎ酸化物、Ｉｎ−Ｔｂ−Ｚｎ酸化物、Ｉｎ−Ｄ
ｙ−Ｚｎ酸化物、Ｉｎ−Ｈｏ−Ｚｎ酸化物、Ｉｎ−Ｅｒ−Ｚｎ酸化物、Ｉｎ−Ｔｍ−Ｚｎ
酸化物、Ｉｎ−Ｙｂ−Ｚｎ酸化物、Ｉｎ−Ｌｕ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ酸
化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ａ
ｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ酸化物を用い
ることができる。

なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物とは、ＩｎとＧａとＺｎを主成分とし
て有する酸化物という意味である。また、ＩｎとＧａとＺｎ以外の金属元素が入っていて
もよい。また、本明細書においては、Ｉｎ−Ｇａ−Ｚｎ酸化物で構成した膜をＩＧＺＯ膜
とも呼ぶ。

また、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を
用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、ＭｎおよびＣｏから選ばれた一つの金属元素ま
たは複数の金属元素を示す。また、Ｉｎ_２ＳｎＯ_５（ＺｎＯ）_ｎ（ｎ＞０、且つ、ｎは整
数）で表記される材料を用いてもよい。

ただし、実施の形態１に詳細を記したように、第１の酸化物半導体膜４０４ａおよび第
３の酸化物半導体膜４０４ｃは、第２の酸化物半導体膜４０４ｂよりも電子親和力が小さ
くなるように材料を選択する。

なお、酸化物半導体膜の成膜には、スパッタ法を用いることが好ましい。スパッタ法と
しては、ＲＦスパッタ法、ＤＣスパッタ法、ＡＣスパッタ法等を用いることができる。特
に、成膜時に発生するゴミを低減でき、かつ膜厚分布も均一とすることからＤＣスパッタ
法を用いることが好ましい。

第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂ、第３の酸化物半導体
膜４０４ｃとしてＩｎ−Ｇａ−Ｚｎ酸化物を用いる場合、Ｉｎ、Ｇａ、Ｚｎの原子数比と
しては、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ
：Ｇａ：Ｚｎ＝３：１：２、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ：Ｚｎ＝１：３
：４、Ｉｎ：Ｇａ：Ｚｎ＝１：４：３、Ｉｎ：Ｇａ：Ｚｎ＝１：５：４、Ｉｎ：Ｇａ：Ｚ
ｎ＝１：６：６、Ｉｎ：Ｇａ：Ｚｎ＝２：１：３、Ｉｎ：Ｇａ：Ｚｎ＝１：６：４、Ｉｎ
：Ｇａ：Ｚｎ＝１：９：６、Ｉｎ：Ｇａ：Ｚｎ＝１：１：４、Ｉｎ：Ｇａ：Ｚｎ＝１：１
：２のいずれかの材料を用い、第１の酸化物半導体膜４０４ａおよび第３の酸化物半導体
膜４０４ｃの電子親和力が第２の酸化物半導体膜４０４ｂよりも小さくなるようにすれば
よい。

なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ
＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋
Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）^２＋（ｂ−Ｂ）^２
＋（ｃ−Ｃ）^２≦ｒ^２を満たすことをいう。ｒとしては、例えば、０．０５とすればよい
。他の酸化物でも同様である。

また、第２の酸化物半導体膜４０４ｂは、第１の酸化物半導体膜４０４ａおよび第３の
酸化物半導体膜４０４ｃよりもインジウムの含有量を多くするとよい。酸化物半導体では
主として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることに
より、より多くのｓ軌道が重なるため、ＩｎがＧａよりも多い組成となる酸化物はＩｎが
Ｇａと同等または少ない組成となる酸化物と比較して移動度が高くなる。そのため、第２
の酸化物半導体膜４０４ｂにインジウムの含有量が多い酸化物を用いることで、高い移動
度のトランジスタを実現することができる。

以下では、酸化物半導体膜の構造について説明する。

なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度
で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また
、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をい
う。したがって、８５°以上９５°以下の場合も含まれる。

また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表
す。

酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。
非単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（ＣＡｘｉｓＡｌｉｇｎｅｄＣｒｙ
ｓｔａｌｌｉｎｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体
膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。

まずは、ＣＡＡＣ−ＯＳ膜について説明する。

ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの
結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。したがって、ＣＡＡ
Ｃ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立
方体内に収まる大きさの場合も含まれる。

ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃ
ｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち
結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、Ｃ
ＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観
察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原
子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹
凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。

一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面Ｔ
ＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列している
ことを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られ
ない。

断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有し
ていることがわかる。

ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−ＲａｙＤｉｆｆｒａｃｔｉｏｎ）
装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ
膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピーク
が現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属され
ることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に
概略垂直な方向を向いていることが確認できる。

一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐ
ｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピーク
は、ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ_４の単結晶酸
化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）
として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面
に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを
５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。

以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は
不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平
行な方向を向いていることがわかる。したがって、前述の断面ＴＥＭ観察で確認された層
状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。

なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を
行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面ま
たは上面の法線ベクトルに平行な方向に配向する。したがって、例えば、ＣＡＡＣ−ＯＳ
膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被
形成面または上面の法線ベクトルと平行にならないこともある。

また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ
膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上
面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡ
ＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部
分的に結晶化度の異なる領域が形成されることもある。

なお、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ
法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現
れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向
性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍
にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。

ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素
、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリ
コンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸
化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させ
る要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半
径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜
の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不
純物は、キャリアトラップやキャリア発生源となる場合がある。

また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化
物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによっ
てキャリア発生源となることがある。

不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性また
は実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体
膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって
、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性
（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高
純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半
導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタと
なる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要
する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度
が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定
となる場合がある。

また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特
性の変動が小さい。

次に、微結晶酸化物半導体膜について説明する。

微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することがで
きない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以
下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎ
ｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓ
ｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅＯ
ｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、Ｔ
ＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。

ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以
上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異な
る結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。
したがって、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付か
ない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸ
ＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶
面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプロー
ブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう
。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜
に対し、結晶部の大きさと近いか結晶部より小さいプローブ径（例えば１ｎｍ以上３０ｎ
ｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、ス
ポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、円を描
くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に
対しナノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場
合がある。

ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そ
のため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし
、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−
ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。

なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、Ｃ
ＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。

ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタ用ターゲットを用い
、スパッタ法によって成膜することができる。当該スパッタ用ターゲットにイオンが衝突
すると、スパッタ用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平
行な面を有する平板状またはペレット状のスパッタ粒子として剥離することがある。この
場合、当該平板状またはペレット状のスパッタ粒子は帯電しているためプラズマ中で凝集
せず、結晶状態を維持したまま基板に到達し、ＣＡＡＣ−ＯＳ膜を成膜することができる
。

第２の酸化物半導体膜４０４ｂの形成後に、第１の加熱処理を行ってもよい。第１の加
熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、
不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよ
い。また、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した
酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。第１の加熱処
理によって、第２の酸化物半導体膜４０４ｂの結晶性を高め、さらに下地絶縁膜４０２、
第１の酸化物半導体膜４０４ａから水素や水などの不純物を除去することができる。なお
、第２の酸化物半導体膜４０４ｂを形成するエッチングの前に第１の加熱工程を行っても
よい。

次に、第１の酸化物半導体膜４０４ａおよび第２の酸化物半導体膜４０４ｂ上にソース
電極４０６ａおよびドレイン電極４０６ｂとなる第１の導電膜を形成する。第１の導電膜
としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、またはこれらを主成分とする合金
材料を用いることができる。例えば、スパッタ法などにより１００ｎｍのチタン膜を形成
する。またＣＶＤ法によりタングステン膜を形成してもよい。

次に、第１の導電膜を第２の酸化物半導体膜４０４ｂ上で分断するようにエッチングし
、ソース電極４０６ａおよびドレイン電極４０６ｂを形成する（図７（Ｃ）参照）。

次に、第２の酸化物半導体膜４０４ｂ、ソース電極４０６ａおよびドレイン電極４０６
ｂ上に、第３の酸化物半導体膜４０３ｃを成膜する。

なお、第３の酸化物半導体膜４０３ｃを成膜後に第２の加熱処理を行ってもよい。第２
の加熱処理は、第１の加熱処理と同様の条件で行うことができる。第２の加熱処理により
、第３の酸化物半導体膜４０３ｃから水素や水などの不純物を除去することができる。ま
た、第１の酸化物半導体膜４０４ａおよび第２の酸化物半導体膜４０４ｂから、さらに水
素や水などの不純物を除去することができる。

次に、第３の酸化物半導体膜４０３ｃ上にゲート絶縁膜４０８となる絶縁膜４０７を形
成する（図８（Ａ）参照）。絶縁膜４０７には、酸化アルミニウム、酸化マグネシウム、
酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸
化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、
酸化ハフニウムおよび酸化タンタルなどを用いることができる。なお、絶縁膜４０７は、
上記材料の積層であってもよい。絶縁膜４０７は、スパッタ法、ＣＶＤ法、ＭＢＥ法、Ａ
ＬＤ法またはＰＬＤ法などを用いて形成することができる。

次に、絶縁膜４０７上にゲート電極４１０となる第２の導電膜４０９を形成する（図８
（Ｂ）参照）。第２の導電膜４０９としては、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ
、Ｚｒ、Ｍｏ、Ｒｕ、Ａｇ、Ｔａ、Ｗ、またはこれらを主成分とする合金材料で構成され
る導電膜を用いることができる。第２の導電膜４０９は、スパッタ法やＣＶＤ法などによ
り形成することができる。また、第２の導電膜４０９としては、窒素を含んだ導電膜を用
いてもよく、上記導電膜と窒素を含んだ導電膜の積層を用いてもよい。

次に、ゲート電極４１０を形成するためのレジストマスクを用いて、第２の導電膜４０
９を選択的にエッチングし、ゲート電極４１０を形成する（図８（Ｃ）参照）。なお、図
１（Ｃ）に示すように、下地絶縁膜４０２の凸部の高さｈ_１および第１の酸化物半導体膜
４０４ａの厚さｔ_１の合計ｈ_１＋ｔ_１が、第３の酸化物半導体膜４０４ｃの厚さｔ_３およ
びゲート絶縁膜４０８の厚さｔ_ＧＩの合計ｔ_３＋ｔ_ＧＩよりも大きくなるように形成され
ているため、ゲート電極４１０は、第２の酸化物半導体膜４０４ｂをチャネル幅方向にお
いて電気的に取り囲むように形成される。

トランジスタ４５０において、下地絶縁膜４０２の凸部の高さｈ_１および第１の酸化物
半導体膜４０４ａの厚さｔ_１の合計ｈ_１＋ｔ_１と第３の酸化物半導体膜４０４ｃの厚さｔ
_３およびゲート絶縁膜４０８の厚さｔ_ＧＩの合計ｔ_３＋ｔ_ＧＩの差である垂直距離Ｈは、
０ｎｍより大きい、好ましくはチャネル幅Ｗの５％以上３００％未満、より好ましくはチ
ャネル幅Ｗの１０％以上３００％未満であるとする。また、この垂直距離Ｈが大きすぎる
と第１の酸化物半導体膜４０４ａの厚さと第２の酸化物半導体膜４０４ｂの厚さの合計が
一定である場合、第２の酸化物半導体膜４０４ｂの膜厚が小さくなり、生産性や膜の被覆
性が悪化するため、垂直距離Ｈが０ｎｍより大きくチャネル幅Ｗ未満であると好ましく、
０ｎｍより大きく第１の酸化物半導体膜４０４ａの厚さｔ_１未満であるとさらに好ましい
。なお、ゲート電極４１０が第１の酸化物半導体膜４０４ａと第２の酸化物半導体膜４０
４ｂの界面より下地絶縁膜４０２側まで延伸していてもチャネル幅Ｗには関与せず、チャ
ネル幅Ｗを小さくすることができるため、高密度化（高集積化）を実現することができる
。

続いて、上記レジストマスクまたはゲート電極４１０をマスクとして絶縁膜４０７を選
択的にエッチングし、ゲート絶縁膜４０８を形成する。

続いて、上記レジストマスクまたはゲート電極４１０をマスクとして第３の酸化物半導
体膜４０３ｃをエッチングし、第３の酸化物半導体膜４０４ｃを形成する。

つまり、第３の酸化物半導体膜４０４ｃの上端部はゲート絶縁膜４０８の下端部と一致
し、ゲート絶縁膜４０８の上端部はゲート電極４１０の下端部と一致する。なお、ゲート
電極４１０をマスクとしてゲート絶縁膜４０８および第３の酸化物半導体膜４０４ｃを形
成しているがこれに限られず、第２の導電膜４０９の成膜前にゲート絶縁膜４０８および
第３の酸化物半導体膜４０４ｃを形成してもよい。

次に、ソース電極４０６ａ、ドレイン電極４０６ｂ、ゲート電極４１０上に酸化物絶縁
膜４１２を形成する（図１（Ｂ）、（Ｃ）参照）。酸化物絶縁膜４１２は、下地絶縁膜４
０２と同様の材料、方法を用いて形成することができる。酸化物絶縁膜４１２としては、
酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム
、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジ
ム、酸化ハフニウムおよび酸化タンタル、もしくは窒素を含む酸化物絶縁膜を用いるとよ
い。酸化物絶縁膜４１２は、スパッタ法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法
を用いてで形成することができ、多層膜４０４に対し酸素を供給できるよう過剰に酸素を
含む膜とすることが好ましい。

また、酸化物絶縁膜４１２にイオン注入法、イオンドーピング法、プラズマイマージョ
ンイオンインプランテーション法などを用いて酸素を添加してもよい。酸素を添加するこ
とによって、酸化物絶縁膜４１２から多層膜４０４への酸素の供給をさらに容易にするこ
とができる。

次に、第３の加熱処理を行ってもよい。第３の加熱処理は、第１の加熱処理と同様の条
件で行うことができる。第３の加熱処理により、下地絶縁膜４０２、ゲート絶縁膜４０８
、酸化物絶縁膜４１２から過剰酸素が放出されやすくなり、多層膜４０４の酸素欠損を低
減することができる。

以上の工程で、図１に示すトランジスタ４５０を作製することができる。

（実施の形態３）
本実施の形態では、実施の形態１で説明したトランジスタとは異なる構造のトランジス
タについて説明する。

図９（Ａ）乃至図９（Ｃ）は、本発明の一態様のトランジスタの上面図および断面図で
ある。図９（Ａ）は上面図であり、図９（Ａ）に示す一点鎖線Ａ−Ｂの断面が図９（Ｂ）
、一点鎖線Ｃ−Ｄの断面が図９（Ｃ）に相当する。なお、図９（Ａ）の上面図では、図の
明瞭化のために一部の要素を省いて図示している。また、一点鎖線Ａ−Ｂ方向をチャネル
長方向、一点鎖線Ｃ−Ｄ方向をチャネル幅方向と呼称する場合がある。

図９（Ａ）乃至図９（Ｃ）に示すトランジスタ５５０は、基板４００上の凹部および凸
部を有する下地絶縁膜４０２と、下地絶縁膜４０２の凸部上の第１の酸化物半導体膜４０
４ａおよび第２の酸化物半導体膜４０４ｂと、第１の酸化物半導体膜４０４ａおよび第２
の酸化物半導体膜４０４ｂ上のソース電極４０６ａおよびドレイン電極４０６ｂと、下地
絶縁膜４０２の凹部の底面、下地絶縁膜４０２の凸部の側面、第１の酸化物半導体膜４０
４ａの側面、第２の酸化物半導体膜４０４ｂの側面および第２の酸化物半導体膜４０４ｂ
の上面、ソース電極４０６ａおよびドレイン電極４０６ｂと接する第３の酸化物半導体膜
４０４ｃと、第３の酸化物半導体膜４０４ｃ上のゲート絶縁膜４０８と、ゲート絶縁膜４
０８上面に接し、第２の酸化物半導体膜４０４ｂの上面および側面に面するゲート電極４
１０と、ソース電極４０６ａ、ドレイン電極４０６ｂ、およびゲート電極４１０上の酸化
物絶縁膜４１２と、を有する。また、第１の酸化物半導体膜４０４ａ、第２の酸化物半導
体膜４０４ｂ、および第３の酸化物半導体膜４０４ｃを総称して多層膜４０４と呼称する
。

なお、チャネル長とは、上面図において、半導体膜とゲート電極とが重なる領域におけ
る、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電
極）との距離をいう。すなわち、図９（Ａ）では、チャネル長（Ｌ）は、第２の酸化物半
導体膜４０４ｂとゲート電極４１０とが互いに重なる領域における、ソース電極４０６ａ
とドレイン電極４０６ｂとの距離となる。チャネル幅とは、半導体膜とゲート電極とが互
いに重なる領域における、ソースとドレインとが向かい合っている部分の長さをいう。す
なわち、図９（Ａ）では、チャネル幅（Ｗ）は、第２の酸化物半導体膜４０４ｂとゲート
電極４１０とが重なる領域における、ソース電極４０６ａとドレイン電極４０６ｂとが向
かい合っている部分の長さをいう。

また、トランジスタ５５０において、下地絶縁膜４０２の凹部の底面からの下地絶縁膜
４０２の凸部の高さｈ_１および第１の酸化物半導体膜４０４ａの厚さｔ_１の合計ｈ_１＋ｔ
_１と第３の酸化物半導体膜４０４ｃの厚さｔ_３およびゲート絶縁膜４０８の厚さｔ_ＧＩの
合計ｔ_３＋ｔ_ＧＩの差である垂直距離Ｈは、０ｎｍより大きい、好ましくはチャネル幅Ｗ
の５％以上３００％未満、より好ましくはチャネル幅Ｗの１０％以上３００％未満である
とする。また、この垂直距離Ｈが大きすぎると第１の酸化物半導体膜４０４ａの厚さと第
２の酸化物半導体膜４０４ｂの厚さの合計が一定である場合、第２の酸化物半導体膜４０
４ｂの膜厚が小さくなり、生産性や膜の被覆性が悪化するため、垂直距離Ｈが０ｎｍより
大きくチャネル幅Ｗ未満であると好ましく、０ｎｍより大きく第１の酸化物半導体膜４０
４ａの厚さｔ_１未満であるとさらに好ましい。

このような構成にすることで、ゲート電極４１０は、チャネル幅方向において第２の酸
化物半導体膜４０４ｂを電気的に取り囲み、オン電流が高められる。

また、本実施の形態では、酸化物半導体膜の端部の形状が角ばっている。このような構
成にするためには、レジストマスクやハードマスクを用いて膜を加工する際に、レジスト
マスクやハードマスクと加工する膜とのエッチングでの選択比を大きくすればよい。

また、図１０に示すようなトランジスタ５６０を用いることもできる。図１０（Ａ）乃
至図１０（Ｃ）は、トランジスタ５６０の上面図および断面図である。図１０（Ａ）は上
面図であり、図１０（Ａ）に示す一点鎖線Ａ−Ｂの断面が図１０（Ｂ）、一点鎖線Ｃ−Ｄ
の断面が図１０（Ｃ）に相当する。なお、図１０（Ａ）の上面図では、図の明瞭化のため
に一部の要素を省いて図示している。

図１０に示すトランジスタ５６０は、下地絶縁膜４０２と基板４００との間に導電膜４
０１を備えている。当該導電膜４０１を第２のゲート電極として用いることで、更なるオ
ン電流の増加や、しきい値電圧の制御を行うことができる。オン電流を増加させるには、
例えば、図１０に示すように、ゲート電極４１０と導電膜４０１を電気的に接続して同電
位とし、デュアルゲートトランジスタとして駆動させればよい。また、しきい値電圧の制
御を行うには、ゲート電極４１０と導電膜４０１が電気的に接続しないようにし、ゲート
電極４１０とは異なる定電位を導電膜４０１に供給すればよい。

また、図１１に示すトランジスタ５７０を用いることもできる。図１１（Ａ）乃至図１
１（Ｃ）は、トランジスタ５７０の上面図および断面図である。図１１（Ａ）は上面図で
あり、図１１（Ａ）に示す一点鎖線Ａ−Ｂの断面が図１１（Ｂ）、一点鎖線Ｃ−Ｄの断面
が図１１（Ｃ）に相当する。なお、図１１（Ａ）の上面図では、図の明瞭化のために一部
の要素を省いて図示している。

トランジスタ５７０は、ソース電極４０６ａおよびドレイン電極４０６ｂを形成すると
き、下地絶縁膜４０２のオーバーエッチングがなく、下地絶縁膜４０２がエッチングされ
ていない形状となっている。

なお、トランジスタ５６０において、第１の酸化物半導体膜４０４ａの厚さｔ_１と第３
の酸化物半導体膜４０４ｃの厚さｔ_３およびゲート絶縁膜４０８の厚さｔ_ＧＩの合計ｔ_３
＋ｔ_ＧＩの差である垂直距離Ｈは、０ｎｍより大きい、好ましくはチャネル幅Ｗの５％以
上３００％未満、より好ましくはチャネル幅Ｗの１０％以上３００％未満であるとする。
また、この垂直距離Ｈが大きすぎると第１の酸化物半導体膜４０４ａの厚さと第２の酸化
物半導体膜４０４ｂの厚さの合計が一定である場合、第２の酸化物半導体膜４０４ｂの膜
厚が小さくなり、生産性や膜の被覆性が悪化するため、垂直距離Ｈが０ｎｍより大きくチ
ャネル幅Ｗ未満であると好ましい。

（実施の形態４）
本実施の形態では、実施の形態３で説明した図９に示すトランジスタ５５０の作製方法
について、図１２および図１３を用いて説明する。

まず、基板４００上に下地絶縁膜４０２を形成する（図１２（Ａ）参照）。基板４００
、下地絶縁膜４０２の材料および作製方法は、先の実施の形態を参酌することができる。

次に、下地絶縁膜４０２上に第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４
０４ｂをスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて形成
する（図１２（Ｂ）参照）。このとき、図示するように下地絶縁膜４０２を若干過度にエ
ッチングしてもよい。下地絶縁膜４０２を過度にエッチングすることで、後に形成するゲ
ート電極４１０で第３の酸化物半導体膜４０４ｃを覆いやすくすることができる。第１の
酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂの材料および作製方法は、先の
実施の形態を参酌することができる。

なお、第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂを島状に形成す
る際に、まず、第２の酸化物半導体膜４０４ｂ上にハードマスクとなる膜およびレジスト
マスクを設け、ハードマスクとなる膜をエッチングしてハードマスクを形成し、その後、
レジストマスクを除去し、ハードマスクをマスクとして第１の酸化物半導体膜４０４ａ、
第２の酸化物半導体膜４０４ｂをエッチングする。その後、ハードマスクを除去する。こ
の時、エッチングでの選択比を大きくしておくことでハードマスクの端部が縮小しないよ
うにすることができる。これに伴い、第２の酸化物半導体膜４０４ｂの端部は角ばってい
る形状になる。

次に、第１の導電膜を第２の酸化物半導体膜４０４ｂ上で分断するようにエッチングし
、ソース電極４０６ａおよびドレイン電極４０６ｂを形成する（図１２（Ｃ）参照）。ソ
ース電極４０６ａおよびドレイン電極４０６ｂの材料および作製方法は、先の実施の形態
を参酌することができる。

次に、第２の酸化物半導体膜４０４ｂ、ソース電極４０６ａおよびドレイン電極４０６
ｂ上に、第３の酸化物半導体膜４０３ｃを成膜し、第３の酸化物半導体膜４０３ｃ上にゲ
ート絶縁膜４０８となる絶縁膜４０７を形成する（図１３（Ａ）参照）。第３の酸化物半
導体膜４０３ｃ、絶縁膜４０７の材料および作製方法は、先の実施の形態を参酌すること
ができる。

次に、絶縁膜４０７上にゲート電極４１０となる第２の導電膜４０９を形成する（図１
３（Ｂ）参照）。第２の導電膜４０９の材料および作製方法は、先の実施の形態を参酌す
ることができる。

次に、ゲート電極４１０を形成するためのレジストマスクを用いて、第２の導電膜４０
９を選択的にエッチングし、ゲート電極４１０を形成する（図１３（Ｃ）参照）。なお、
図９（Ｃ）に示すように、下地絶縁膜４０２の凹部の底面からの下地絶縁膜４０２の凸部
の高さｈ_１および第１の酸化物半導体膜４０４ａの厚さｔ_１の合計ｈ_１＋ｔ_１が、第３の
酸化物半導体膜４０４ｃの厚さｔ_３およびゲート絶縁膜４０８の厚さｔ_ＧＩの合計ｔ_３＋
ｔ_ＧＩよりも大きくなるように形成されているため、ゲート電極４１０は、第２の酸化物
半導体膜４０４ｂを電気的に取り囲むように形成される。

トランジスタ５５０において、下地絶縁膜４０２の凹部の底面からの下地絶縁膜４０２
の凸部の高さｈ_１および第１の酸化物半導体膜４０４ａの厚さｔ_１の合計ｈ_１＋ｔ_１と第
３の酸化物半導体膜４０４ｃの厚さｔ_３およびゲート絶縁膜４０８の厚さｔ_ＧＩの合計ｔ
_３＋ｔ_ＧＩの差である垂直距離Ｈは、０ｎｍより大きい、好ましくはチャネル幅Ｗの５％
以上３００％未満、より好ましくはチャネル幅Ｗの１０％以上３００％未満であるとする
。また、この垂直距離Ｈが大きすぎると第１の酸化物半導体膜４０４ａの厚さと第２の酸
化物半導体膜４０４ｂの厚さの合計が一定である場合、第２の酸化物半導体膜４０４ｂの
膜厚が小さくなり、生産性や膜の被覆性が悪化するため、垂直距離Ｈが０ｎｍより大きく
チャネル幅Ｗ未満であると好ましく、０ｎｍより大きく第１の酸化物半導体膜４０４ａの
厚さｔ_１未満であるとさらに好ましい。なお、ゲート電極４１０が第１の酸化物半導体膜
４０４ａと第２の酸化物半導体膜４０４ｂの界面より下地絶縁膜４０２側まで延伸してい
てもチャネル幅Ｗには関与せず、チャネル幅Ｗを小さくすることができるため、高密度化
（高集積化）を実現することができる。

次に、ソース電極４０６ａ、ドレイン電極４０６ｂ、ゲート電極４１０上に酸化物絶縁
膜４１２を形成する（図９（Ｂ）、（Ｃ）参照）。酸化物絶縁膜４１２の材料および作製
方法は、先の実施の形態を参酌することができる。

以上の工程で、図９に示すトランジスタ５５０を作製することができる。

（実施の形態５）
本実施の形態では、実施の形態１、実施の形態３で説明したトランジスタとは異なる構
造のトランジスタについて説明する。

図２０（Ａ）乃至図２０（Ｃ）は、本発明の一態様のトランジスタの上面図および断面
図である。図２０（Ａ）は上面図であり、図２０（Ａ）に示す一点鎖線Ａ−Ｂの断面が図
２０（Ｂ）、一点鎖線Ｃ−Ｄの断面が図２０（Ｃ）に相当する。なお、図２０（Ａ）の上
面図では、図の明瞭化のために一部の要素を省いて図示している。また、一点鎖線Ａ−Ｂ
方向をチャネル長方向、一点鎖線Ｃ−Ｄ方向をチャネル幅方向と呼称する場合がある。

図２０（Ａ）乃至図２０（Ｃ）に示すトランジスタ４９０は、実施の形態１のトランジ
スタ４５０のソース電極４０６ａおよびドレイン電極４０６ｂの直下にｎ型化した第４の
酸化物半導体膜４０４ｄが設けられており、多層膜４０４とのコンタクト抵抗を低減する
機能を有する。また、ソース電極４０６ａおよびドレイン電極４０６ｂのエッチングで第
２の酸化物半導体膜４０４ｂの一部がエッチングされている。また、第３の酸化物半導体
膜４０４ｃがソース電極４０６ａおよびドレイン電極４０６ｂを覆っている。また、酸化
物絶縁膜４１２に加熱処理などによって酸素を放出することができる膜を用い、酸化物絶
縁膜４１２上に外部に酸素を放出するのを抑制する機能を有するバリア膜４１４を設けて
もよい。バリア膜４１４は、酸化アルミニウム膜を用いることが好ましい。該酸化アルミ
ニウム膜は、水素、水、および酸素のブロッキング効果を有する。なお、酸化アルミニウ
ムと酸化シリコンを混ぜたターゲットで成膜した酸化シリコンが含まれている酸化アルミ
ニウム膜を用いることもできる。この際、酸化シリコンの含有量は、０．１ｗｅｉｇｈｔ
％以上３０ｗｅｉｇｈｔ％以下であると好ましい。

また、第４の酸化物半導体膜４０４ｄとしてＩｎ−Ｇａ−Ｚｎ酸化物を用いることがで
き、たとえばＩｎ、Ｇａ、Ｚｎの原子数比としてはＩｎ：Ｇａ：Ｚｎ＝３：１：２の材料
を用いることができる。また、第４の酸化物半導体膜４０４ｄの厚さは１０ｎｍ以下が好
ましく、５ｎｍ以下がより好ましい。

次に、トランジスタ４９０の作製方法について、図７および図２１を用いて説明する。

まず、基板４００上に下地絶縁膜４０２、第１の酸化物半導体膜４０４ａおよび第２の
酸化物半導体膜４０４ｂを形成する（図７（Ａ）、（Ｂ）参照）。基板４００、下地絶縁
膜４０２、第１の酸化物半導体膜４０４ａおよび第２の酸化物半導体膜４０４ｂの材料お
よび作製方法は実施の形態１を参酌することができる。

次に、下地絶縁膜４０２、第１の酸化物半導体膜４０４ａおよび第２の酸化物半導体膜
４０４ｂ上に第４の酸化物半導体膜４０３ｄを形成し、第４の酸化物半導体膜４０３ｄ上
にソース電極４０６ａおよびドレイン電極４０６ｂを形成する（図２１（Ａ）参照）。

次に、ソース電極４０６ａおよびドレイン電極４０６ｂをマスクとして、第４の酸化物
半導体膜４０３ｄをエッチングして第４の酸化物半導体膜４０４ｄを形成する（図２１（
Ｂ）参照）。このとき、第２の酸化物半導体膜４０４ｂの一部がエッチングされることが
ある。

第４の酸化物半導体膜４０４ｄは、ソース電極４０６ａおよびドレイン電極４０６ｂに
より酸素が引き抜かれ、ソース電極４０６ａおよびドレイン電極４０６ｂと接触した近傍
の領域に酸素欠損が発生し、膜中に僅かに含まれる水素と当該酸素欠損が結合することに
より当該領域はｎ型化する。ｎ型化した当該領域はトランジスタのソース領域またはドレ
イン領域として作用させることができ、酸化物半導体膜とのコンタクト抵抗を低減するこ
とができる。

次に、第２の酸化物半導体膜４０４ｂ、ソース電極４０６ａおよびドレイン電極４０６
ｂ上に、第３の酸化物半導体膜４０３ｃを成膜する（図２１（Ｃ）参照）。

次に、第３の酸化物半導体膜４０３ｃ上にゲート絶縁膜４０８となる絶縁膜４０７を形
成する（図２２（Ａ）参照）。

次に、絶縁膜４０７上にゲート電極４１０となる導電膜４０９を形成する（図２２（Ｂ
）参照）。

次に、導電膜４０９を選択的にエッチングし、ゲート電極４１０を形成する（図２２（
Ｃ）参照）。

次に、ソース電極４０６ａ、ドレイン電極４０６ｂ、ゲート電極４１０上に酸化物絶縁
膜４１２を形成する（図２０（Ｂ）、（Ｃ）参照）。

以上の工程で、図２０に示すトランジスタ４９０を作製することができる。

なお、実施の形態３のように酸化物半導体膜の端部が角ばっている形状にしてもよい。

（実施の形態６）
本実施の形態では、実施の形態１、実施の形態３、実施の形態５で説明したトランジス
タとは異なる構造のトランジスタについて説明する。

図２３（Ａ）乃至図２３（Ｃ）は、本発明の一態様のトランジスタの上面図および断面
図である。図２３（Ａ）は上面図であり、図２３（Ａ）に示す一点鎖線Ａ−Ｂの断面が図
２３（Ｂ）、一点鎖線Ｃ−Ｄの断面が図２３（Ｃ）に相当する。なお、図２３（Ａ）の上
面図では、図の明瞭化のために一部の要素を省いて図示している。また、一点鎖線Ａ−Ｂ
方向をチャネル長方向、一点鎖線Ｃ−Ｄ方向をチャネル幅方向と呼称する場合がある。

図２３（Ａ）乃至図２３（Ｃ）に示すトランジスタ８５０は、基板４００上の第１のゲ
ート電極８０１と、溝部を有する下地絶縁膜４０２と、下地絶縁膜４０２の上面の少なく
とも一部及び溝部を覆うように、第１のゲート電極８０１に接して設けられた絶縁膜４１
６と、絶縁膜４１６を介して第１のゲート電極８０１と重なり、下地絶縁膜４０２の溝部
を埋め込む絶縁膜４１８と、絶縁膜４１６および絶縁膜４１８上の第１の酸化物半導体膜
４０４ａおよび第２の酸化物半導体膜４０４ｂと、第１の酸化物半導体膜４０４ａおよび
第２の酸化物半導体膜４０４ｂ上のソース電極４０６ａおよびドレイン電極４０６ｂと、
絶縁膜４１８の上面、第１の酸化物半導体膜４０４ａの側面、第２の酸化物半導体膜４０
４ｂの側面および第２の酸化物半導体膜４０４ｂの上面、ソース電極４０６ａおよびドレ
イン電極４０６ｂと接する第３の酸化物半導体膜４０４ｃと、第３の酸化物半導体膜４０
４ｃ上のゲート絶縁膜４０８と、ゲート絶縁膜４０８上面に接し、第２の酸化物半導体膜
４０４ｂの上面および側面に面するゲート電極４１０と、ソース電極４０６ａ、ドレイン
電極４０６ｂ、およびゲート電極４１０上の酸化物絶縁膜４１２と、を有する。また、第
１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂ、および第３の酸化物半導
体膜４０４ｃを総称して多層膜４０４と呼称する。

トランジスタ８５０において、第１のゲート電極８０１と、絶縁膜４１８との間に設け
られた絶縁膜４１６は、ゲート絶縁膜として機能する。また、絶縁膜４１６は、バリア膜
として機能し、酸素を供給することができる酸化アルミニウム膜を用いることが好ましい
。また、絶縁膜４１８は、酸素を供給することができる酸化物絶縁膜を用いることが好ま
しい。絶縁膜４１８は、先の実施の形態の酸化物絶縁膜４１２の材料を用いることができ
る。

酸化アルミニウム膜に含まれる過剰酸素は、トランジスタ８５０の作製工程中の加熱処
理によって放出され、第２の酸化物半導体膜４０４ｂへと供給される。また、該加熱処理
と、第２の酸化物半導体膜４０４ｂ上に絶縁膜等を成膜する際の加熱処理とを兼ねること
も可能である。さらに、酸化アルミニウム膜は、酸素及び水素に対するバリア性を有する
膜である。よって、第２の酸化物半導体膜４０４ｂは、酸素の脱離が抑制され、且つ酸素
が十分に供給されることで酸素欠損が低減されるとともに、水素等の不純物の混入が低減
された、酸化物半導体膜である。換言すると、第２の酸化物半導体膜４０４ｂは、高純度
真性化された酸化物半導体膜である。高純度化し、ｉ型（真性）化した第２の酸化物半導
体膜４０４ｂを有するトランジスタ８５０は、電気特性変動が抑制されており、電気的に
安定である。

絶縁膜４１６および絶縁膜４１８より上の構成は、先の実施の形態を参酌することがで
きる。

次に、トランジスタ８５０の作製方法について、図２４を用いて説明する。

まず、基板４００上に第１のゲート電極８０１を形成し、第１のゲート電極８０１上に
下地絶縁膜４０２ａを形成する（図２４（Ａ）参照）。

次に、下地絶縁膜４０２ａにエッチバック処理またはＣＭＰ（化学的機械研磨）処理を
施して、第１のゲート電極８０１の一部を露出させる。なお、ＣＭＰ処理とエッチバック
処理を組み合わせて用いてもよい。ここでのエッチバック処理またはＣＭＰ処理により、
第１のゲート電極８０１上に設けられた下地絶縁膜４０２ａが一部除去され、下地絶縁膜
４０２ｂが形成される（図２４（Ｂ）参照）。

次に、下地絶縁膜４０２ｂおよび第１のゲート電極８０１上に島状に加工した下地絶縁
膜４０２ｃを形成し、第１のゲート電極８０１および下地絶縁膜４０２ｃ上に絶縁膜４１
６および絶縁膜４１７を形成する（図２４（Ｃ）参照）。なお、下地絶縁膜４０２ｂおよ
び下地絶縁膜４０２ｃは、まとめて下地絶縁膜４０２と呼称する。

次に、絶縁膜４１７にエッチバック処理またはＣＭＰ処理を施して、絶縁膜４１６の一
部を露出させる。なお、ＣＭＰ処理とエッチバック処理を組み合わせて用いてもよい。こ
こでのエッチバック処理またはＣＭＰ処理により、絶縁膜４１６上に設けられた絶縁膜４
１７が一部除去され、絶縁膜４１８が形成される（図２４（Ｄ）参照）。

次に、絶縁膜４１６および絶縁膜４１８上に第１の酸化物半導体膜４０４ａおよび第２
の酸化物半導体膜４０４ｂを形成する。第２の酸化物半導体膜４０４ｂ形成後の、ソース
電極４０６ａ、ドレイン電極４０６ｂ、第３の酸化物半導体膜４０４ｃ、ゲート絶縁膜４
０８、ゲート電極４１０および酸化物絶縁膜４１２の作製方法は実施の形態１の図７、図
８を参酌することができる。

以上の工程で、図２３に示すトランジスタ８５０を作製することができる。

（実施の形態７）
本実施の形態では、ＣＡＡＣ−ＯＳ及びｎｃ−ＯＳの成膜モデルについて説明する。

図２５（Ａ）は、スパッタリング法によりＣＡＡＣ−ＯＳが成膜される様子を示した成
膜室内の模式図である。

ターゲット２３０は、バッキングプレート上に接着されている。ターゲット２３０およ
びバッキングプレート下には、複数のマグネットが配置される。該複数のマグネットによ
って、ターゲット２３０上には磁場が生じている。マグネットの磁場を利用して成膜速度
を高めるスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。

ターゲット２３０は、多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。な
お、劈開面の詳細については後述する。

基板２２０は、ターゲット２３０と向かい合うように配置しており、その距離ｄ（ター
ゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ましく
は０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸素
、アルゴン、または酸素を５０体積％以上の割合で含む混合ガス）で満たされ、０．０１
Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで
、ターゲット２３０に一定以上の電圧を印加することで、放電が始まり、プラズマが確認
される。なお、ターゲット２３０上の磁場によって、高密度プラズマ領域が形成される。
高密度プラズマ領域では、成膜ガスがイオン化することで、イオン２０１が生じる。イオ
ン２０１は、例えば、酸素の陽イオン（Ｏ^＋）やアルゴンの陽イオン（Ａｒ^＋）などであ
る。

イオン２０１は、電界によってターゲット２３０側に加速され、やがてターゲット２３
０と衝突する。このとき、劈開面から平板状またはペレット状のスパッタ粒子であるペレ
ット２００ａおよびペレット２００ｂが剥離し、叩き出される。なお、ペレット２００ａ
およびペレット２００ｂは、イオン２０１の衝突の衝撃によって、構造に歪みが生じる場
合がある。

ペレット２００ａは、三角形、例えば正三角形の平面を有する平板状またはペレット状
のスパッタ粒子である。また、ペレット２００ｂは、六角形、例えば正六角形の平面を有
する平板状またはペレット状のスパッタ粒子である。なお、ペレット２００ａおよびペレ
ット２００ｂなどの平板状またはペレット状のスパッタ粒子を総称してペレット２００と
呼ぶ。ペレット２００の平面の形状は、三角形、六角形に限定されない、例えば、三角形
が２個以上６個以下合わさった形状となる場合がある。例えば、三角形（正三角形）が２
個合わさった四角形（ひし形）となる場合もある。

ペレット２００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが、
ペレット２００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みのない
ペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。

ペレット２００は、プラズマを通過する際に電荷を受け取ることで、側面が負または正
に帯電する場合がある。ペレット２００は、側面に酸素原子を有し、当該酸素原子が負に
帯電する可能性がある。例えば、ペレット２００ａが、側面に負に帯電した酸素原子を有
する例を図２７に示す。このように、側面が同じ極性の電荷を帯びることにより、電荷同
士の反発が起こり、平板状の形状を維持することが可能となる。なお、ＣＡＡＣ−ＯＳが
、Ｉｎ−Ｇａ−Ｚｎ酸化物である場合、インジウム原子と結合した酸素原子が負に帯電す
る可能性がある。または、インジウム原子、ガリウム原子または亜鉛原子と結合した酸素
原子が負に帯電する可能性がある。

図２５（Ａ）に示すように、例えば、ペレット２００は、プラズマ中を凧のように飛翔
し、ひらひらと基板２２０上まで舞い上がっていく。ペレット２００は電荷を帯びている
ため、ほかのペレット２００が既に堆積している領域が近づくと、斥力が生じる。ここで
、基板２２０の上面では、基板２２０の上面に平行な向きの磁場が生じている。また、基
板２２０およびターゲット２３０間には、電位差が与えられているため、基板２２０から
ターゲット２３０に向けて電流が流れている。したがって、ペレット２００は、基板２２
０の上面において、磁場および電流の作用によって、力（ローレンツ力）を受ける（図２
８参照。）。このことは、フレミングの左手の法則によって理解できる。なお、ペレット
２００に与える力を大きくするためには、基板２２０の上面において、基板２２０の上面
に平行な向きの磁場が１０Ｇ以上、好ましくは２０Ｇ以上、さらに好ましくは３０Ｇ以上
、より好ましくは５０Ｇ以上となる領域を設けるとよい。または、基板２２０の上面にお
いて、基板２２０の上面に平行な向きの磁場が、基板２２０の上面に垂直な向きの磁場の
１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上、より好ましくは５倍以
上となる領域を設けるとよい。

また、基板２２０は加熱されており、ペレット２００と基板２２０との間で摩擦などの
抵抗が小さい状態となっている。その結果、図２９（Ａ）に示すように、ペレット２００
は、基板２２０の上面を滑空するように移動する。ペレット２００の移動は、平板面を基
板２２０に向けた状態で起こる。その後、図２９（Ｂ）に示すように、既に堆積している
ほかのペレット２００の側面まで到達すると、側面同士が結合する。このとき、ペレット
２００の側面にある酸素原子が脱離する。脱離した酸素原子によって、ＣＡＡＣ−ＯＳ中
の酸素欠損が埋まる場合があるため、欠陥準位密度の低いＣＡＡＣ−ＯＳとなる。

また、ペレット２００が基板２２０上で加熱されることにより、原子が再配列し、イオ
ン２０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット２００は、
ほぼ単結晶となる。ペレット２００がほぼ単結晶となることにより、ペレット２００同士
が結合した後に加熱されたとしても、ペレット２００自体の伸縮はほとんど起こり得ない
。したがって、ペレット２００間の隙間が広がることで結晶粒界などの欠陥を形成し、ク
レバス化することがない。また、隙間には、伸縮性のある金属原子などが敷き詰められ、
向きのずれたペレット２００同士の側面を高速道路のように繋いでいると考えられる。

以上のようなモデルにより、ペレット２００が基板２２０上に堆積していくと考えられ
る。したがって、エピタキシャル成長とは異なり、被形成面が結晶構造を有さない場合に
おいても、ＣＡＡＣ−ＯＳの成膜が可能であることがわかる。例えば、基板２２０の上面
（被形成面）の構造が非晶質構造であっても、ＣＡＡＣ−ＯＳを成膜することは可能であ
る。

また、ＣＡＡＣ−ＯＳは、平坦面に対してだけでなく、被形成面である基板２２０の上
面に凹凸がある場合でも、その形状に沿ってペレット２００が配列することがわかる。例
えば、基板２２０の上面が原子レベルで平坦な場合、ペレット２００はａｂ面と平行な平
面である平板面を下に向けて並置するため、厚さが均一で平坦、かつ高い結晶性を有する
層が形成される。そして、当該層がｎ段（ｎは自然数。）積み重なることで、ＣＡＡＣ−
ＯＳを得ることができる（図２５（Ｂ）参照。）。

一方、基板２２０の上面が凹凸を有する場合でも、ＣＡＡＣ−ＯＳは、ペレット２００
が凸面に沿って並置した層がｎ段（ｎは自然数。）積み重なった構造となる。基板２２０
が凹凸を有するため、ＣＡＡＣ−ＯＳは、ペレット２００間に隙間が生じやすい場合があ
る。ただし、ペレット２００間で分子間力が働き、凹凸があってもペレット間の隙間はな
るべく小さくなるように配列する。したがって、凹凸があっても高い結晶性を有するＣＡ
ＡＣ−ＯＳとすることができる（図２５（Ｃ）参照。）。

したがって、ＣＡＡＣ−ＯＳは、レーザ結晶化が不要であり、大面積のガラス基板など
であっても均一な成膜が可能である。

このようなモデルによってＣＡＡＣ−ＯＳが成膜されるため、スパッタ粒子が厚みのな
いペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場
合、基板２２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合が
ある。

以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶
性を有するＣＡＡＣ−ＯＳを得ることができる。

また、ＣＡＡＣ−ＯＳは、ペレット２００のほかに酸化亜鉛粒子を有する成膜モデルに
よっても説明することができる。

酸化亜鉛粒子は、ペレット２００よりも質量が小さいため、先に基板２２０に到達する
。基板２２０の上面において、酸化亜鉛粒子は、水平方向に優先的に結晶成長することで
薄い酸化亜鉛層を形成する。該酸化亜鉛層は、ｃ軸配向性を有する。なお、該酸化亜鉛層
の結晶のｃ軸は、基板２２０の法線ベクトルに平行な方向を向く。該酸化亜鉛層は、ＣＡ
ＡＣ−ＯＳを成長させるためのシード層の役割を果たすため、ＣＡＡＣ−ＯＳの結晶性を
高める機能を有する。なお、該酸化亜鉛層は、厚さが０．１ｎｍ以上５ｎｍ以下、ほとん
どが１ｎｍ以上３ｎｍ以下となる。該酸化亜鉛層は十分薄いため、結晶粒界をほとんど確
認することができない。

したがって、結晶性の高いＣＡＡＣ−ＯＳを成膜するためには、化学量論的組成よりも
高い割合で亜鉛を含むターゲットを用いることが好ましい。

同様に、ｎｃ−ＯＳは、図２６に示す成膜モデルによって理解することができる。なお
、図２６と図２５（Ａ）との違いは、基板２２０の加熱の有無のみである。

したがって、基板２２０は加熱されておらず、ペレット２００と基板２２０との間で摩
擦などの抵抗が大きい状態となっている。その結果、ペレット２００は、基板２２０の上
面を滑空するように移動することができないため、不規則に降り積もっていくことでｎｃ
−ＯＳを得ることができる。

以下では、ＣＡＡＣ−ＯＳの成膜モデルにおいて記載のターゲットの劈開面について説
明する。

まずは、ターゲットの劈開面について図３０を用いて説明する。図３０に、ＩｎＧａＺ
ｎＯ_４の結晶の構造を示す。なお、図３０（Ａ）は、ｃ軸を上向きとし、ｂ軸に平行な方
向からＩｎＧａＺｎＯ_４の結晶を観察した場合の構造を示す。また、図３０（Ｂ）は、ｃ
軸に平行な方向からＩｎＧａＺｎＯ_４の結晶を観察した場合の構造を示す。

ＩｎＧａＺｎＯ_４の結晶の各結晶面における劈開に必要なエネルギーを、第一原理計算
により算出する。なお、計算には、擬ポテンシャルと、平面波基底を用いた密度汎関数プ
ログラム（ＣＡＳＴＥＰ）を用いる。なお、擬ポテンシャルには、ウルトラソフト型の擬
ポテンシャルを用いる。また、汎関数には、ＧＧＡＰＢＥを用いる。また、カットオフ
エネルギーは４００ｅＶとする。

初期状態における構造のエネルギーは、セルサイズを含めた構造最適化を行った後に導
出する。また、各面で劈開後の構造のエネルギーは、セルサイズを固定した状態で、原子
配置の構造最適化を行った後に導出する。

図３０に示したＩｎＧａＺｎＯ_４の結晶の構造をもとに、第１の面、第２の面、第３の
面、第４の面のいずれかで劈開した構造を作製し、セルサイズを固定した構造最適化計算
を行う。ここで、第１の面は、Ｇａ−Ｚｎ−Ｏ層とＩｎ−Ｏ層との間の結晶面であり、（
００１）面（またはａｂ面）に平行な結晶面である（図３０（Ａ）参照。）。第２の面は
、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間の結晶面であり、（００１）面（またはａ
ｂ面）に平行な結晶面である（図３０（Ａ）参照。）。第３の面は、（１１０）面に平行
な結晶面である（図３０（Ｂ）参照。）。第４の面は、（１００）面（またはｂｃ面）に
平行な結晶面である（図３０（Ｂ）参照。）。

以上のような条件で、各面で劈開後の構造のエネルギーを算出する。次に、劈開後の構
造のエネルギーと初期状態における構造のエネルギーとの差を、劈開面の面積で除すこと
で、各面における劈開しやすさの尺度である劈開エネルギーを算出する。なお、構造のエ
ネルギーは、構造に含まれる原子と電子に対して、電子の運動エネルギーと、原子間、原
子−電子間、および電子間の相互作用と、を考慮したエネルギーである。

計算の結果、第１の面の劈開エネルギーは２．６０Ｊ／ｍ^２、第２の面の劈開エネルギ
ーは０．６８Ｊ／ｍ^２、第３の面の劈開エネルギーは２．１８Ｊ／ｍ^２、第４の面の劈開
エネルギーは２．１２Ｊ／ｍ^２であることがわかった（下表参照。）。

この計算により、図３０に示したＩｎＧａＺｎＯ_４の結晶の構造において、第２の面に
おける劈開エネルギーが最も低くなる。即ち、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との
間が最も劈開しやすい面（劈開面）であることがわかる。したがって、本明細書において
、劈開面と記載する場合、最も劈開しやすい面である第２の面のことを示す。

Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間である第２の面に劈開面を有するため、図
３０（Ａ）に示すＩｎＧａＺｎＯ_４の結晶は、二つの第２の面と等価な面で分離すること
ができる。したがって、ターゲットにイオンなどを衝突させる場合、もっとも劈開エネル
ギーの低い面で劈開したウェハース状のユニット（我々はこれをペレットと呼ぶ。）が最
小単位となって飛び出してくると考えられる。その場合、ＩｎＧａＺｎＯ_４のペレットは
、Ｇａ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＧａ−Ｚｎ−Ｏ層の３層となる。

また、第１の面（Ｇａ−Ｚｎ−Ｏ層とＩｎ−Ｏ層との間の結晶面であり、（００１）面
（またはａｂ面）に平行な結晶面）よりも、第３の面（１１０）面に平行な結晶面）、第
４の面（（１００）面（またはｂｃ面）に平行な結晶面）の劈開エネルギーが低いことか
ら、ペレットの平面形状は三角形状または六角形状が多いことが示唆される。

次に、古典分子動力学計算により、ターゲットとしてホモロガス構造を有するＩｎＧａ
ＺｎＯ_４の結晶を仮定し、当該ターゲットをアルゴン（Ａｒ）または酸素（Ｏ）によりス
パッタした場合の劈開面について評価する。計算に用いたＩｎＧａＺｎＯ_４の結晶（２６
８８原子）の断面構造を図３１（Ａ）に、上面構造を図３１（Ｂ）に示す。なお、図３１
（Ａ）に示す固定層は、位置が変動しないよう原子の配置を固定した層である。また、図
３１（Ａ）に示す温度制御層は、常に一定の温度（３００Ｋ）とした層である。

古典分子動力学計算には、富士通株式会社製ＭａｔｅｒｉａｌｓＥｘｐｌｏｒｅｒ５
．０を用いる。なお、初期温度を３００Ｋ、セルサイズを一定、時間刻み幅を０．０１フ
ェムト秒、ステップ数を１０００万回とする。計算では、当該条件のもと、原子に３００
ｅＶのエネルギーを与え、ＩｎＧａＺｎＯ_４の結晶のａｂ面に垂直な方向からセルに原子
を入射させる。

図３２（Ａ）は、図３１に示したＩｎＧａＺｎＯ_４の結晶を有するセルにアルゴンが入
射してから９９．９ピコ秒（ｐｓｅｃ）後の原子配列を示す。また、図３２（Ｂ）は、セ
ルに酸素が入射してから９９．９ピコ秒後の原子配列を示す。なお、図３２では、図３１
（Ａ）に示した固定層の一部を省略して示す。

図３２（Ａ）より、アルゴンがセルに入射してから９９．９ピコ秒までに、図３０（Ａ
）に示した第２の面に対応する劈開面から亀裂が生じる。したがって、ＩｎＧａＺｎＯ_４
の結晶に、アルゴンが衝突した場合、最上面を第２の面（０番目）とすると、第２の面（
２番目）に大きな亀裂が生じることがわかる。

一方、図３２（Ｂ）より、酸素がセルに入射してから９９．９ピコ秒までに、図３０（
Ａ）に示した第２の面に対応する劈開面から亀裂が生じることがわかる。ただし、酸素が
衝突した場合は、ＩｎＧａＺｎＯ_４の結晶の第２の面（１番目）において大きな亀裂が生
じることがわかる。

したがって、ホモロガス構造を有するＩｎＧａＺｎＯ_４の結晶を含むターゲットの上面
から原子（イオン）が衝突すると、ＩｎＧａＺｎＯ_４の結晶は第２の面に沿って劈開し、
平板状の粒子（ペレット）が剥離することがわかる。また、このとき、ペレットの大きさ
は、アルゴンを衝突させた場合よりも、酸素を衝突させた場合の方が小さくなることがわ
かる。

なお、上述の計算から、剥離したペレットは損傷領域を含むことが示唆される。ペレッ
トに含まれる損傷領域は、損傷によって生じた欠陥に酸素を反応させることで修復できる
場合がある。

そこで、衝突させる原子の違いによって、ペレットの大きさが異なることについて調査
する。

図３３（Ａ）に、図３１に示したＩｎＧａＺｎＯ_４の結晶を有するセルにアルゴンが入
射した後、０ピコ秒から０．３ピコ秒までにおける各原子の軌跡を示す。したがって、図
３３（Ａ）は、図３１から図３２（Ａ）の間の期間に対応する。

一方、図３３（Ｂ）より、酸素が第１層（Ｇａ−Ｚｎ−Ｏ層）のガリウム（Ｇａ）と衝
突すると、当該ガリウムが第３層（Ｇａ−Ｚｎ−Ｏ層）の亜鉛（Ｚｎ）と衝突した後、当
該亜鉛が第５層（Ｉｎ−Ｏ層）まで到達しないことがわかる。なお、ガリウムと衝突した
酸素は、外に弾き飛ばされる。したがって、ＩｎＧａＺｎＯ_４の結晶を含むターゲットに
酸素を衝突させた場合、図３１（Ａ）における第２の面（１番目）に亀裂が入ると考えら
れる。

本計算からも、ＩｎＧａＺｎＯ_４の結晶は、原子（イオン）が衝突した場合、劈開面か
ら剥離することが示唆される。

また、亀裂の深さの違いを保存則の観点から検討する。エネルギー保存則および運動量
保存則は、式（１）および式（２）のように示すことができる。ここで、Ｅは衝突前のア
ルゴンまたは酸素の持つエネルギー（３００ｅＶ）、ｍ_Ａはアルゴンまたは酸素の質量、
ｖ_Ａは衝突前のアルゴンまたは酸素の速度、ｖ’_Ａは衝突後のアルゴンまたは酸素の速度
、ｍ_Ｇａはガリウムの質量、ｖ_Ｇａは衝突前のガリウムの速度、ｖ’_Ｇａは衝突後のガリ
ウムの速度である。

アルゴンまたは酸素の衝突が弾性衝突であると仮定すると、ｖ_Ａ、ｖ’_Ａ、ｖ_Ｇａおよ
びｖ’_Ｇａの関係は式（３）のように表すことができる。

式（１）、式（２）および式（３）より、ｖ_Ｇａを０とするとアルゴンまたは酸素が衝
突した後のガリウムの速度ｖ’_Ｇａは、式（４）のように表すことができる。

式（４）において、ｍ_Ａにアルゴンの質量または酸素の質量を代入し、それぞれの原子
が衝突した後のガリウムの速度を比較する。アルゴンおよび酸素の衝突前に持つエネルギ
ーが同じである場合、アルゴンが衝突した場合の方が、酸素が衝突した場合よりも１．２
４倍ガリウムの速度が高いことがわかる。したがって、ガリウムの持つエネルギーもアル
ゴンが衝突した場合の方が、酸素が衝突した場合よりも速度の二乗分だけ高くなる。

アルゴンを衝突させた場合の方が、酸素を衝突させた場合よりも、衝突後のガリウムの
速度（エネルギー）が高くなることがわかる。したがって、アルゴンを衝突させた場合の
方が、酸素を衝突させた場合よりも深い位置に亀裂が生じたと考えられる。

以上の計算により、ホモロガス構造を有するＩｎＧａＺｎＯ_４の結晶を含むターゲット
をスパッタすると、劈開面から剥離し、ペレットが形成されることがわかる。一方、劈開
面を有さないターゲットの他の構造の領域をスパッタしてもペレットは形成されず、ペレ
ットよりも微細な原子レベルの大きさのスパッタ粒子が形成される。該スパッタ粒子は、
ペレットと比べて小さいため、スパッタリング装置に接続されている真空ポンプを介して
排気されると考えられる。したがって、ホモロガス構造を有するＩｎＧａＺｎＯ_４の結晶
を含むターゲットをスパッタした場合、様々な大きさ、形状の粒子が基板まで飛翔し、堆
積することで成膜されるモデルは考えにくい。スパッタされたペレットが堆積してＣＡＡ
Ｃ−ＯＳを成膜する図２５（Ａ）などに記載のモデルが道理に適っている。

このようにして成膜されたＣＡＡＣ−ＯＳの密度は、単結晶ＯＳと同程度の密度を有す
る。例えば、ＩｎＧａＺｎＯ_４のホモロガス構造を有する単結晶ＯＳの密度は６．３６ｇ
／ｃｍ^３であるのに対し、同程度の原子数比であるＣＡＡＣ−ＯＳの密度は６．３ｇ／ｃ
ｍ^３程度となる。

図３４に、スパッタリング法で成膜したＣＡＡＣ−ＯＳであるＩｎ−Ｇａ−Ｚｎ酸化物
（図３４（Ａ）参照。）、およびそのターゲット（図３４（Ｂ）参照。）の断面における
原子配列を示す。原子配列の観察には、高角散乱環状暗視野走査透過電子顕微鏡法（ＨＡ
ＡＤＦ−ＳＴＥＭ：Ｈｉｇｈ−ＡｎｇｌｅＡｎｎｕｌａｒＤａｒｋＦｉｅｌｄＳ
ｃａｎｎｉｎｇＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｙ
）を用いる。なお、ＨＡＡＤＦ−ＳＴＥＭでは、各原子の像強度は原子番号の二乗に比例
する。したがって、原子番号の近いＺｎ（原子番号３０）とＧａ（原子番号３１）とは、
ほとんど区別できない。ＨＡＡＤＦ−ＳＴＥＭには、日立走査透過電子顕微鏡ＨＤ−２７
００を用いる。

図３４（Ａ）および図３４（Ｂ）を比較すると、ＣＡＡＣ−ＯＳと、ターゲットは、と
もにホモロガス構造を有しており、それぞれの原子の配置が対応していることがわかる。
したがって、図２５（Ａ）などの成膜モデルに示したように、ターゲットの結晶構造が転
写されることでＣＡＡＣ−ＯＳが成膜されることがわかる。

（実施の形態８）
本実施の形態では、本発明の一態様のトランジスタを利用した回路の一例について、図
面を参照して説明する。

図１４（Ａ）、図１４（Ｂ）に半導体装置の回路図を、図１４（Ｃ）、図１４（Ｄ）に
半導体装置の断面図をそれぞれ示す。図１４（Ｃ）、図１４（Ｄ）はそれぞれ、左側にト
ランジスタ４５０のチャネル長方向の断面図を示し、右側にチャネル幅方向の断面図を示
している。また回路図には、酸化物半導体が適用されたトランジスタであることを明示す
るために、「ＯＳ」の記載を付している。

図１４（Ｃ）、図１４（Ｄ）に示す半導体装置は、下部に第１の半導体材料を用いたト
ランジスタ２２００を有し、上部に第２の半導体材料を用いたトランジスタを有する。こ
こでは、第２の半導体材料を用いたトランジスタとして、実施の形態１で例示したトラン
ジスタ４５０を適用した例について説明する。

ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすること
が望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコン、ゲ
ルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等など）とし、
第２の半導体材料を実施の形態１で説明した酸化物半導体とすることができる。酸化物半
導体以外の材料として単結晶シリコンなどを用いたトランジスタは、高速動作が容易であ
る。一方で、酸化物半導体を用いたトランジスタは、オフ電流が低い。

ここでは、トランジスタ２２００がｐチャネル型のトランジスタであるものとして説明
するが、ｎチャネル型のトランジスタを用いて異なる回路を構成できることは言うまでも
ない。また、酸化物半導体を用いた実施の形態１に示すようなトランジスタを用いる他は
、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をこ
こで示すものに限定する必要はない。

図１４（Ａ）、図１４（Ｃ）、図１４（Ｄ）に示す構成は、ｐチャネル型のトランジス
タとｎチャネル型のトランジスタを直列に接続し、且つ、それぞれのゲートを接続した、
いわゆるＣＭＯＳ回路の構成例について示している。

本発明の一態様の酸化物半導体が適用されたトランジスタは、オン電流が高められてい
るため、回路の高速動作が可能となる。

図１４（Ｃ）に示す構成では、トランジスタ２２００の上部に、絶縁膜２２０１を介し
てトランジスタ４５０が設けられている。また、トランジスタ２２００とトランジスタ４
５０の間には複数の配線２２０２が設けられている。また各種絶縁膜に埋め込まれた複数
のプラグ２２０３により、上層と下層にそれぞれ設けられた配線や電極が電気的に接続さ
れている。また、トランジスタ４５０を覆う絶縁膜２２０４と、絶縁膜２２０４上に配線
２２０５と、トランジスタの一対の電極と同一の導電膜を加工して形成された配線２２０
６と、が設けられている。

このように、２つのトランジスタを積層することにより、回路の占有面積が低減され、
より高密度に複数の回路を配置することができる。

図１４（Ｃ）では、トランジスタ４５０のソースまたはドレインの一方と、トランジス
タ２２００のソースまたはドレインの一方が配線２２０２やプラグ２２０３によって電気
的に接続されている。また、トランジスタ４５０のゲートは、配線２２０５、配線２２０
６、プラグ２２０３および配線２２０２などを経由して、トランジスタ２２００のゲート
と電気的に接続されている。

図１４（Ｄ）に示す構成では、トランジスタ４５０のゲート絶縁層にプラグ２２０３を
埋め込むための開口部が設けられ、トランジスタ４５０のゲートとプラグ２２０３とが接
する構成となっている。このような構成とすることで回路の集積化が容易であるのに加え
、図１４（Ｃ）に示す構成と比較して経由する配線やプラグの数や長さを低減できるため
、回路をより高速に動作させることができる。

ここで、図１４（Ｃ）、図１４（Ｄ）に示す構成において、トランジスタ４５０やトラ
ンジスタ２２００の電極の接続構成を異ならせることにより、様々な回路を構成すること
ができる。例えば図１４（Ｂ）に示すように、それぞれのトランジスタのソースとドレイ
ンを接続した回路構成とすることにより、いわゆるアナログスイッチとして機能させるこ
とができる。

また、先の実施の形態のトランジスタを用いて、対象物の情報を読み取るイメージセン
サ機能を有する半導体装置を作製することができる。

図１９に、イメージセンサ機能を有する半導体装置の等価回路の一例を示す。

フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、
他方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４
０は、ソースまたはドレインの一方がフォトセンサ基準信号線６７２に、ソースまたはド
レインの他方がトランジスタ６５６のソースまたはドレインの一方に電気的に接続されて
いる。トランジスタ６５６は、ゲートがゲート信号線６５９に、ソースまたはドレインの
他方がフォトセンサ出力信号線６７１に電気的に接続されている。

フォトダイオード６０２には、例えば、ｐ型の導電型を有する半導体層と、高抵抗な（
ｉ型の導電型を有する）半導体層と、ｎ型の導電型を有する半導体層を積層するｐｉｎ型
のフォトダイオードを適用することができる。

フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み
取ることができる。なお、被検出物の情報を読み取る際に、バックライトなどの光源を用
いることができる。

なお、トランジスタ６４０およびトランジスタ６５６には、先の実施の形態のいずれか
で一例を示した、酸化物半導体にチャネルが形成されるトランジスタを用いることができ
る。図１９では、トランジスタ６４０およびトランジスタ６５６が、酸化物半導体を含む
ことを明確に判明できるよう、トランジスタの記号に「ＯＳ」と付記している。

トランジスタ６４０およびトランジスタ６５６は、上記実施の形態で一例を示したトラ
ンジスタであり、チャネル幅方向において酸化物半導体膜をゲート電極によって電気的に
囲い込む構成を有することが好ましい。また、端部が丸みを帯び、曲面を有する酸化物半
導体膜を用いたトランジスタであると、酸化物半導体膜上に形成される膜の被覆性を向上
させることができる。また、ソース電極およびドレイン電極の端部に生じる恐れのある電
界集中を緩和することができ、トランジスタの劣化を抑制することができる。よって、ト
ランジスタ６４０およびトランジスタ６５６は、電気的特性変動が抑制された電気的に安
定なトランジスタである。該トランジスタを含むことで、図１９で示すイメージセンサ機
能を有する半導体装置として信頼性の高い半導体装置を提供することができる。

（実施の形態９）
本実施の形態では、本発明の一態様であるトランジスタを使用し、電力が供給されない
状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶
装置）の一例を、図面を用いて説明する。

図１５に半導体装置の回路図をそれぞれ示す。

図１５に示す半導体装置は、第１の半導体材料を用いたトランジスタ３２００と第２の
半導体材料を用いたトランジスタ３３００、および容量素子３４００を有している。なお
、トランジスタ３３００としては、実施の形態１で説明したトランジスタを用いることが
できる。

トランジスタ３３００は、酸化物半導体を有する半導体層にチャネルが形成されるトラ
ンジスタである。トランジスタ３３００は、オフ電流が小さいため、これを用いることに
より長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必
要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすること
が可能となるため、消費電力を十分に低減することができる。

図１５において、第１の配線３００１はトランジスタ３２００のソース電極と電気的に
接続され、第２の配線３００２はトランジスタ３２００のドレイン電極と電気的に接続さ
れている。また、第３の配線３００３はトランジスタ３３００のソース電極またはドレイ
ン電極の一方と電気的に接続され、第４の配線３００４はトランジスタ３３００のゲート
電極と電気的に接続されている。そして、トランジスタ３２００のゲート電極、およびト
ランジスタ３３００のソース電極またはドレイン電極の他方は、容量素子３４００の電極
の一方と電気的に接続され、第５の配線３００５は容量素子３４００の電極の他方と電気
的に接続されている。

図１５に示す半導体装置では、トランジスタ３２００のゲート電極の電位が保持可能と
いう特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能である。

情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、ト
ランジスタ３３００がオン状態となる電位にして、トランジスタ３３００をオン状態とす
る。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート電極、お
よび容量素子３４００に与えられる。すなわち、トランジスタ３２００のゲート電極には
、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電
荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものと
する。その後、第４の配線３００４の電位を、トランジスタ３３００がオフ状態となる電
位にして、トランジスタ３３００をオフ状態とすることにより、トランジスタ３２００の
ゲート電極に与えられた電荷が保持される（保持）。

トランジスタ３３００のオフ電流は極めて小さいため、トランジスタ３２００のゲート
電極の電荷は長時間にわたって保持される。

次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を
与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、トランジ
スタ３２００のゲート電極に保持された電荷量に応じて、第２の配線３００２は異なる電
位をとる。一般に、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２０
０のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値電圧Ｖ_ｔ
_ｈ＿Ｈは、トランジスタ３２００のゲート電極にＬｏｗレベル電荷が与えられている場合
の見かけのしきい値電圧Ｖ_ｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値
電圧とは、トランジスタ３２００を「オン状態」とするために必要な第５の配線３００５
の電位をいうものとする。したがって、第５の配線３００５の電位をＶ_ｔｈ＿ＨとＶ_ｔｈ
_＿Ｌの間の電位Ｖ_０とすることにより、トランジスタ３２００のゲート電極に与えられた
電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場
合には、第５の配線３００５の電位がＶ_０（＞Ｖ_ｔｈ＿Ｈ）となれば、トランジスタ３２
００は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線３
００５の電位がＶ_０（＜Ｖ_ｔｈ＿Ｌ）となっても、トランジスタ３２００は「オフ状態」
のままである。このため、第２の配線３００２の電位を判別することで、保持されている
情報を読み出すことができる。

なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読
み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極の状態
にかかわらずトランジスタ３２００が「オフ状態」となるような電位、つまり、Ｖ_ｔｈ＿
_Ｈより小さい電位を第５の配線３００５に与えればよい。または、ゲート電極の状態にか
かわらずトランジスタ３２００が「オン状態」となるような電位、つまり、Ｖ_ｔｈ＿Ｌよ
り大きい電位を第５の配線３００５に与えればよい。

本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電
流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持す
ることが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ
動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することがで
きる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）で
あっても、長期にわたって記憶内容を保持することが可能である。

また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、
素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲー
トへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため
、ゲート絶縁層の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導
体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、
信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報
の書き込みが行われるため、高速な動作も容易に実現しうる。

以上のように、微細化および高集積化を実現し、かつ高い電気的特性を付与された半導
体装置を提供することができる。

（実施の形態１０）
本実施の形態では、少なくとも実施の形態で説明したトランジスタを用いることができ
、先の実施の形態で説明した記憶装置を含むＣＰＵについて説明する。

図１６は、実施の形態１で説明したトランジスタを少なくとも一部に用いたＣＰＵの一
例の構成を示すブロック図である。

図１６に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅ
ｔｉｃｌｏｇｉｃｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラ
クションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントロー
ラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース
１１９８（ＢｕｓＩ／Ｆ）、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフ
ェース１１８９（ＲＯＭＩ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ
基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９
は、別チップに設けてもよい。もちろん、図１６に示すＣＰＵは、その構成を簡略化して
示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例
えば、図１６に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数
含み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演
算回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６
４ビットなどとすることができる。

バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクショ
ンデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、イン
タラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントロー
ラ１１９５に入力される。

ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロ
ーラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種
制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御す
るための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログ
ラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマス
ク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のア
ドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう
。

また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１
９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およ
びレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えば
タイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信
号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上
記各種回路に供給する。

図１６に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジス
タ１１９６のメモリセルとして、先の実施の形態に示したトランジスタを用いることがで
きる。

図１６に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１から
の指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１
１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容
量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持
が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われ
る。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換
えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができ
る。

図１７は、レジスタ１１９６として用いることのできる記憶素子の回路図の一例である
。記憶素子７００は、電源遮断で記憶データが揮発する回路７０１と、電源遮断で記憶デ
ータが揮発しない回路７０２と、スイッチ７０３と、スイッチ７０４と、論理素子７０６
と、容量素子７０７と、選択機能を有する回路７２０と、を有する。回路７０２は、容量
素子７０８と、トランジスタ７０９と、トランジスタ７１０と、を有する。なお、記憶素
子７００は、必要に応じて、ダイオード、抵抗素子、インダクタなどのその他の素子をさ
らに有していても良い。

ここで、回路７０２には、先の実施の形態で説明した記憶装置を用いることができる。
記憶素子７００への電源電圧の供給が停止した際、回路７０２のトランジスタ７０９のゲ
ートには接地電位（０Ｖ）、またはトランジスタ７０９がオフする電位が入力され続ける
構成とする。例えば、トランジスタ７０９のゲートが抵抗等の負荷を介して接地される構
成とする。

スイッチ７０３は、一導電型（例えば、ｎチャネル型）のトランジスタ７１３を用いて
構成され、スイッチ７０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）のトラ
ンジスタ７１４を用いて構成した例を示す。ここで、スイッチ７０３の第１の端子はトラ
ンジスタ７１３のソースとドレインの一方に対応し、スイッチ７０３の第２の端子はトラ
ンジスタ７１３のソースとドレインの他方に対応し、スイッチ７０３はトランジスタ７１
３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通また
は非導通（つまり、トランジスタ７１３のオン状態またはオフ状態）が選択される。スイ
ッチ７０４の第１の端子はトランジスタ７１４のソースとドレインの一方に対応し、スイ
ッチ７０４の第２の端子はトランジスタ７１４のソースとドレインの他方に対応し、スイ
ッチ７０４はトランジスタ７１４のゲートに入力される制御信号ＲＤによって、第１の端
子と第２の端子の間の導通または非導通（つまり、トランジスタ７１４のオン状態または
オフ状態）が選択される。

トランジスタ７０９のソースとドレインの一方は、容量素子７０８の一対の電極のうち
の一方、およびトランジスタ７１０のゲートと電気的に接続される。ここで、接続部分を
ノードＭ２とする。トランジスタ７１０のソースとドレインの一方は、低電位電源を供給
することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ７０３
の第１の端子（トランジスタ７１３のソースとドレインの一方）と電気的に接続される。
スイッチ７０３の第２の端子（トランジスタ７１３のソースとドレインの他方）はスイッ
チ７０４の第１の端子（トランジスタ７１４のソースとドレインの一方）と電気的に接続
される。スイッチ７０４の第２の端子（トランジスタ７１４のソースとドレインの他方）
は電源電位ＶＤＤを供給することのできる配線と電気的に接続される。スイッチ７０３の
第２の端子（トランジスタ７１３のソースとドレインの他方）と、スイッチ７０４の第１
の端子（トランジスタ７１４のソースとドレインの一方）と、論理素子７０６の入力端子
と、容量素子７０７の一対の電極のうちの一方と、は電気的に接続される。ここで、接続
部分をノードＭ１とする。容量素子７０７の一対の電極のうちの他方は、一定の電位が入
力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（
ＶＤＤ等）が入力される構成とすることができる。容量素子７０７の一対の電極のうちの
他方は、低電位電源を供給することのできる配線（例えばＧＮＤ線）と電気的に接続され
る。容量素子７０８の一対の電極のうちの他方は、一定の電位が入力される構成とするこ
とができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力され
る構成とすることができる。容量素子７０８の一対の電極のうちの他方は、低電位電源を
供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。

なお、容量素子７０７および容量素子７０８は、トランジスタや配線の寄生容量等を積
極的に利用することによって省略することも可能である。

トランジスタ７０９の第１ゲート（第１のゲート電極）には、制御信号ＷＥが入力され
る。スイッチ７０３およびスイッチ７０４は、制御信号ＷＥとは異なる制御信号ＲＤによ
って第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方のスイッ
チの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の
端子の間は非導通状態となる。

トランジスタ７０９のソースとドレインの他方には、回路７０１に保持されたデータに
対応する信号が入力される。図１７では、回路７０１から出力された信号が、トランジス
タ７０９のソースとドレインの他方に入力される例を示した。スイッチ７０３の第２の端
子（トランジスタ７１３のソースとドレインの他方）から出力される信号は、論理素子７
０６によってその論理値が反転された反転信号となり、回路７２０を介して回路７０１に
入力される。

なお、図１７では、スイッチ７０３の第２の端子（トランジスタ７１３のソースとドレ
インの他方）から出力される信号は、論理素子７０６および回路７２０を介して回路７０
１に入力する例を示したがこれに限定されない。スイッチ７０３の第２の端子（トランジ
スタ７１３のソースとドレインの他方）から出力される信号が、論理値を反転させられる
ことなく、回路７０１に入力されてもよい。例えば、回路７０１内に、入力端子から入力
された信号の論理値が反転した信号が保持されるノードが存在する場合に、スイッチ７０
３の第２の端子（トランジスタ７１３のソースとドレインの他方）から出力される信号を
当該ノードに入力することができる。

図１７におけるトランジスタ７０９は、実施の形態１で説明したトランジスタを用いる
ことができる。また、第２ゲート（第２のゲート電極）を有する構成とすることが好まし
い。第１ゲートには制御信号ＷＥを入力し、第２ゲートには制御信号ＷＥ２を入力するこ
とができる。制御信号ＷＥ２は、一定の電位の信号とすればよい。当該一定の電位には、
例えば、接地電位ＧＮＤやトランジスタ７０９のソース電位よりも小さい電位などが選ば
れる。制御信号ＷＥ２は、トランジスタ７０９のしきい値電圧を制御するための電位信号
であり、トランジスタ７０９のＩｃｕｔをより低減することができる。なお、トランジス
タ７０９としては、第２ゲートを有さないトランジスタを用いることもできる。

また、図１７において、記憶素子７００に用いられるトランジスタのうち、トランジス
タ７０９以外のトランジスタは、酸化物半導体以外の半導体でなる層または基板１１９０
にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層またはシ
リコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子７
００に用いられるトランジスタ全てを、チャネルが酸化物半導体膜で形成されるトランジ
スタとすることもできる。または、記憶素子７００は、トランジスタ７０９以外にも、チ
ャネルが酸化物半導体膜で形成されるトランジスタを含んでいてもよく、残りのトランジ
スタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるト
ランジスタとすることもできる。

図１７における回路７０１には、例えばフリップフロップ回路を用いることができる。
また、論理素子７０６としては、例えばインバータやクロックドインバータ等を用いるこ
とができる。

本発明の一態様における半導体装置では、記憶素子７００に電源電圧が供給されない間
は、回路７０１に記憶されていたデータを、回路７０２に設けられた容量素子７０８によ
って保持することができる。

また、酸化物半導体膜にチャネルが形成されるトランジスタはオフ電流が極めて小さい
。例えば、酸化物半導体膜にチャネルが形成されるトランジスタのオフ電流は、結晶性を
有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そ
のため、当該トランジスタをトランジスタ７０９として用いることによって、記憶素子７
００に電源電圧が供給されない間も容量素子７０８に保持された信号は長期間にわたり保
たれる。こうして、記憶素子７００は電源電圧の供給が停止した間も記憶内容（データ）
を保持することが可能である。

また、スイッチ７０３およびスイッチ７０４を設けることによって、プリチャージ動作
を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路７０１が元の
データを保持しなおすまでの時間を短くすることができる。

また、回路７０２において、容量素子７０８によって保持された信号はトランジスタ７
１０のゲートに入力される。そのため、記憶素子７００への電源電圧の供給が再開された
後、容量素子７０８によって保持された信号を、トランジスタ７１０の状態（オン状態、
またはオフ状態）に変換して、回路７０２から読み出すことができる。それ故、容量素子
７０８に保持された信号に対応する電位が多少変動していても、元の信号を正確に読み出
すことが可能である。

このような記憶素子７００を、プロセッサが有するレジスタやキャッシュメモリなどの
記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐこ
とができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰
することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、また
は複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を
抑えることができる。

本実施の形態では、記憶素子７００をＣＰＵに用いる例として説明したが、記憶素子７
００は、ＤＳＰ（ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ）、カスタムＬＳ
Ｉ、ＰＬＤ（ＰｒｏｇｒａｍｍａｂｌｅＬｏｇｉｃＤｅｖｉｃｅ）等のＬＳＩ、ＲＦ
−ＩＤ（ＲａｄｉｏＦｒｅｑｕｅｎｃｙＩｄｅｎｔｉｆｉｃａｔｉｏｎ）にも応用可
能である。

本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施するこ
とができる。

（実施の形態１１）
本実施の形態では、実施の形態１で説明したトランジスタ、実施の形態７、実施の形態
８で説明した記憶装置、または実施の形態９で説明したＣＰＵ等（ＤＳＰ、カスタムＬＳ
Ｉ、ＰＬＤ、ＲＦ−ＩＤを含む）を用いることのできる電子機器の例について説明する。

実施の形態１で説明したトランジスタ、実施の形態７、実施の形態８で説明した記憶装
置、または実施の形態９で説明したＣＰＵ等は、さまざまな電子機器（遊技機も含む）に
適用することができる。電子機器としては、テレビ、モニタ等の表示装置、照明装置、パ
ーソナルコンピュータ、ワードプロセッサ、画像再生装置、ポータブルオーディオプレー
ヤ、ラジオ、テープレコーダ、ステレオ、電話、コードレス電話、携帯電話、自動車電話
、トランシーバ、無線機、ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍、電子翻
訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、ＩＣチップ
、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、エアコンディ
ショナーなどの空調設備、食器洗い機、食器乾燥機、衣類乾燥機、布団乾燥機、電気冷蔵
庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、放射線測定器、透析装置、Ｘ線
診断装置等の医療機器、などが挙げられる。また、煙感知器、熱感知器、ガス警報装置、
防犯警報装置などの警報装置も挙げられる。さらに、誘導灯、信号機、ベルトコンベア、
エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム等の産業機器も挙げられ
る。また、燃料を用いたエンジンや、非水系二次電池からの電力を用いて電動機により推
進する移動体なども、電子機器の範疇に含まれるものとする。上記移動体として、例えば
、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラ
グインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、
電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、
小型または大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機
や惑星探査機、宇宙船が挙げられる。これらの電子機器の一部の具体例を図１８に示す。

図１８（Ａ）に示すテレビジョン装置８０００は、筐体８００１に表示部８００２が組
み込まれており、表示部８００２により映像を表示し、スピーカ部８００３から音声を出
力することが可能である。先の実施の形態で例示したトランジスタを筐体８００１に組み
込まれた表示部８００２を動作するための駆動回路または画素に用いることが可能である
。

表示部８００２は、液晶表示装置、有機ＥＬ素子などの発光素子を各画素に備えた発光
装置、電気泳動表示装置、ＤＭＤ（ＤｉｇｉｔａｌＭｉｃｒｏｍｉｒｒｏｒＤｅｖｉ
ｃｅ）、ＰＤＰ（ＰｌａｓｍａＤｉｓｐｌａｙＰａｎｅｌ）等の半導体表示装置を用
いることができる。

テレビジョン装置８０００は、受信機やモデムなどを備えていてもよい。テレビジョン
装置８０００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデム
を介して有線または無線による通信ネットワークに接続することにより、一方向（送信者
から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信
を行うことも可能である。

また、テレビジョン装置８０００は、情報通信を行うためのＣＰＵ８００４や、メモリ
を備えていてもよい。ＣＰＵ８００４やメモリに、先の実施の形態に示したトランジスタ
、記憶装置、またはＣＰＵを用いることによって省電力化を図ることができる。

図１８（Ａ）に示す警報装置８１００は、住宅用火災警報器であり、煙または熱の検出
部８１０２と、マイクロコンピュータ８１０１を有している。マイクロコンピュータ８１
０１は、先の実施の形態に示したトランジスタ、記憶装置、またはＣＰＵを含む電気機器
の一例である。

また、図１８（Ａ）に示す室内機８２００および室外機８２０４を有するエアコンディ
ショナーは、先の実施の形態に示したトランジスタ、記憶装置、またはＣＰＵ等を含む電
気機器の一例である。具体的に、室内機８２００は、筐体８２０１、送風口８２０２、Ｃ
ＰＵ８２０３等を有する。図１８（Ａ）においては、ＣＰＵ８２０３が、室内機８２００
に設けられている場合を例示しているが、ＣＰＵ８２０３は室外機８２０４に設けられて
いてもよい。または、室内機８２００と室外機８２０４の両方に、ＣＰＵ８２０３が設け
られていてもよい。先の実施の形態に示したトランジスタをエアコンディショナーのＣＰ
Ｕに用いることによって省電力化を図ることができる。

また、図１８（Ａ）に示す電気冷凍冷蔵庫８３００は、先の実施の形態に示したトラン
ジスタ、記憶装置、またはＣＰＵ等を含む電気機器の一例である。具体的に、電気冷凍冷
蔵庫８３００は、筐体８３０１、冷蔵室用扉８３０２、冷凍室用扉８３０３、ＣＰＵ８３
０４等を有する。図１８（Ａ）では、ＣＰＵ８３０４が、筐体８３０１の内部に設けられ
ている。先の実施の形態に示したトランジスタを電気冷凍冷蔵庫８３００のＣＰＵ８３０
４に用いることによって省電力化が図れる。

図１８（Ｂ）、図１８（Ｃ）には、電気機器の一例である電気自動車の例を示す。電気
自動車９７００には、二次電池９７０１が搭載されている。二次電池９７０１の電力は、
回路９７０２により出力が調整されて、駆動装置９７０３に供給される。回路９７０２は
、図示しないＲＯＭ、ＲＡＭ、ＣＰＵ等を有する処理装置９７０４によって制御される。
先の実施の形態に示したトランジスタを電気自動車９７００のＣＰＵに用いることによっ
て省電力化が図れる。

駆動装置９７０３は、直流電動機もしくは交流電動機単体、または電動機と内燃機関と
、を組み合わせて構成される。処理装置９７０４は、電気自動車９７００の運転者の操作
情報（加速、減速、停止など）や走行時の情報（上り坂や下り坂等の情報、駆動輪にかか
る負荷情報など）の入力情報に基づき、回路９７０２に制御信号を出力する。回路９７０
２は、処理装置９７０４の制御信号により、二次電池９７０１から供給される電気エネル
ギーを調整して駆動装置９７０３の出力を制御する。交流電動機を搭載している場合は、
図示していないが、直流を交流に変換するインバータも内蔵される。

２００ペレット
２００ａペレット
２００ｂペレット
２０１イオン
２２０基板
２３０ターゲット
４００基板
４０１導電膜
４０２下地絶縁膜
４０２ａ下地絶縁膜
４０２ｂ下地絶縁膜
４０２ｃ下地絶縁膜
４０３ｃ第３の酸化物半導体膜
４０３ｄ第４の酸化物半導体膜
４０４多層膜
４０４ａ第１の酸化物半導体膜
４０４ｂ第２の酸化物半導体膜
４０４ｃ第３の酸化物半導体膜
４０４ｄ第４の酸化物半導体膜
４０６ａソース電極
４０６ｂドレイン電極
４０７絶縁膜
４０８ゲート絶縁膜
４０９導電膜
４１０ゲート電極
４１２酸化物絶縁膜
４１４バリア膜
４１６絶縁膜
４１７絶縁膜
４１８絶縁膜
４３５境界
４５０トランジスタ
４６０トランジスタ
４７０トランジスタ
４８０トランジスタ
４９０トランジスタ
５５０トランジスタ
５６０トランジスタ
５７０トランジスタ
６０２フォトダイオード
６４０トランジスタ
６５６トランジスタ
６５８フォトダイオードリセット信号線
６５９ゲート信号線
６７２フォトセンサ基準信号線
７００記憶素子
７０１回路
７０２回路
７０３スイッチ
７０４スイッチ
７０６論理素子
７０７容量素子
７０８容量素子
７０９トランジスタ
７１０トランジスタ
７１３トランジスタ
７１４トランジスタ
７２０回路
８０１ゲート電極
８５０トランジスタ
１１８９ＲＯＭインターフェース
１１９０基板
１１９１ＡＬＵ
１１９２ＡＬＵコントローラ
１１９３インストラクションデコーダ
１１９４インタラプトコントローラ
１１９５タイミングコントローラ
１１９６レジスタ
１１９７レジスタコントローラ
１１９８バスインターフェース
１１９９ＲＯＭ
２２００トランジスタ
２２０１絶縁膜
２２０２配線
２２０３プラグ
２２０４絶縁膜
２２０５配線
２２０６配線
３００１配線
３００２配線
３００３配線
３００４配線
３００５配線
３２００トランジスタ
３３００トランジスタ
３４００容量素子
８０００テレビジョン装置
８００１筐体
８００２表示部
８００３スピーカ部
８００４ＣＰＵ
８１００警報装置
８１０１マイクロコンピュータ
８１０２検出部
８２００室内機
８２０１筐体
８２０２送風口
８２０３ＣＰＵ
８２０４室外機
８３００電気冷凍冷蔵庫
８３０１筐体
８３０２冷蔵室用扉
８３０３冷凍室用扉
８３０４ＣＰＵ
９７００電気自動車
９７０１二次電池
９７０２回路
９７０３駆動装置
９７０４処理装置

Claims

第１の導電層と、前記第１の導電層上の第１の絶縁層と、前記第１の絶縁層上の第１の酸化物層と、前記第１の酸化物層上の第２の酸化物層と、前記第２の酸化物層上の第３の酸化物層と、前記第３の酸化物層上の第２の絶縁層と、前記第２の絶縁層上の第２の導電層と、を有し、
前記第２の絶縁層は、開口部を有し、
前記開口部を介して、前記第１の導電層と前記第２の導電層が接する、ことを特徴とする半導体装置。
請求項１において、
前記第２の導電層が、前記第１の酸化物層と前記第２の酸化物層との界面より前記第１の絶縁層側まで延伸している、ことを特徴とする半導体装置。
請求項１または請求項２において、
前記第２の酸化物層はＩｎ、Ｇａ及びＺｎを有する、ことを特徴とする半導体装置。