JP2016105635A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016105635A
JP2016105635A JP2016016853A JP2016016853A JP2016105635A JP 2016105635 A JP2016105635 A JP 2016105635A JP 2016016853 A JP2016016853 A JP 2016016853A JP 2016016853 A JP2016016853 A JP 2016016853A JP 2016105635 A JP2016105635 A JP 2016105635A
Authority
JP
Japan
Prior art keywords
transistor
oxide semiconductor
memory circuit
film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016016853A
Other languages
English (en)
Other versions
JP6203300B2 (ja
Inventor
拓郎 王丸
Takuo Oumaru
拓郎 王丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016105635A publication Critical patent/JP2016105635A/ja
Application granted granted Critical
Publication of JP6203300B2 publication Critical patent/JP6203300B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0018—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Abstract

【課題】複雑な作製工程を必要とせず、消費電力を抑えることができる記憶装置を提供す
る。
【解決手段】揮発性の第１の記憶回路と、酸化物半導体層にチャネルが形成されるトラン
ジスタを有する不揮発性の第２の記憶回路と、を有し、高周波数で駆動する場合、電源電
圧が供給されている期間では、第１の記憶回路にデータ信号を書き込み及び当該データ信
号を出力し、電源電圧の供給が停止する前の期間である、電源電圧が供給されている期間
の一部では、第２の記憶回路にデータ信号を書き込み、低周波数で駆動する場合、電源電
圧が供給されている期間では、第２の記憶回路にデータ信号を書き込み、第２の記憶回路
に書き込まれたデータ信号を第１の記憶回路に書き込み、第１の記憶回路に書き込まれた
データ信号を出力する記憶装置に関する。
【選択図】図１

Description

開示される発明の一態様は、記憶装置に関する。
中央演算処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などの
信号処理装置は、その用途によって多種多様な構成を有している。信号処理装置は、一般
的に、データやプログラムを記憶するためのメインメモリの他に、レジスタ、キャッシュ
メモリなど、各種の記憶回路が設けられている。レジスタは、演算処理やプログラムの実
行状態の保持などのために一時的にデータ信号を保持する役割を担っている。また、キャ
ッシュメモリは、演算装置とメインメモリの間に介在し、低速なメインメモリへのアクセ
スを減らして演算処理を高速化させることを目的として設けられている。
信号処理装置においてレジスタやキャッシュメモリ等の記憶回路は、メインメモリよりも
高速でデータ信号の書き込みを行う必要がある。よって、通常は、レジスタとしてフリッ
プフロップが、キャッシュメモリとしてＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃ
ｅｓｓ Ｍｅｍｏｒｙ）等が用いられる。つまり、これらのレジスタ、キャッシュメモリ
等には、電源電位の供給が途絶えるとデータ信号を消失してしまう揮発性の記憶回路が用
いられている。
消費電力を抑えるため、データ信号の入出力が行われない期間において信号処理装置への
電源電圧の供給を一時的に停止するという方法が提案されている（例えば、特許文献１参
照）。特許文献１の方法では、レジスタ、キャッシュメモリ等の揮発性の記憶回路の周辺
に不揮発性の記憶回路を配置し、上記データ信号をその不揮発性の記憶回路に一時的に記
憶させる。こうして、信号処理装置において電源電圧の供給を停止する間も、レジスタ、
キャッシュメモリ等に記憶されたデータ信号は保持される。
また、信号処理装置において長時間の電源電圧の供給停止を行う際には、電源電圧の供給
停止の前に、揮発性の記憶回路内のデータ信号をハードディスク、フラッシュメモリ等の
外部記憶回路に移すことで、データ信号の消失を防ぐこともできる。
特開平１０−０７８８３６号公報
信号処理装置において電源電圧の供給を停止する間、揮発性の記憶回路の周辺に配置した
不揮発性の記憶回路へ揮発性の記憶回路に保存されているデータ信号を記憶させる方法で
は、これらの不揮発性の記憶回路として主に磁気素子や強誘電体が用いられているため、
信号処理装置の作製工程が複雑である。
また、信号処理装置において電源電圧の供給を停止する間、外部記憶回路に揮発性の記憶
回路のデータ信号を記憶させる方法では、外部記憶回路から揮発性の記憶回路にデータ信
号を戻すのには時間を要する。よって、外部記憶回路によるデータ信号のバックアップは
、消費電力の低減を目的とした短時間の電源電圧供給停止には適さない。
上述の課題に鑑み、開示される発明の一態様は、複雑な作製工程を必要とせず、消費電力
を抑えることができる記憶装置の提供を目的の一つとする。特に、短時間の電源電圧供給
停止により消費電力を抑えることができる記憶装置の提供を目的の一つとする。
開示される発明の一様態では、上記不揮発性の記憶回路として、第１のトランジスタ及び
保持容量を有する記憶回路を用いる。当該第１のトランジスタは、例えば酸化物半導体層
にチャネルが形成されるトランジスタ（以下「酸化物半導体トランジスタ」という）を用
いる。当該酸化物半導体トランジスタはオフ電流が極小のため、不揮発性の記憶回路を構
成することが可能である。このように、第１のトランジスタとして酸化物半導体トランジ
スタを用いた、不揮発性の記憶回路は、書き換えによる特性劣化のないこという利点を有
する。
ただし酸化物半導体トランジスタの動作周波数は、珪素層にチャネルが形成されるトラン
ジスタ（以下「シリコントランジスタ」という）の動作周波数より遅い。そのため酸化物
半導体トランジスタを用いた記憶回路を高周波数で駆動させると、誤作動を起こす恐れが
ある。
当該シリコントランジスタで形成された記憶回路は、電源電圧が供給されている間のみデ
ータ信号を保持できる揮発性の記憶回路である。このようなシリコントランジスタで形成
された揮発性の記憶回路は、高周波数でも駆動可能である。
開示される発明の一様態では、記憶装置を駆動する周波数が高い場合には、シリコントラ
ンジスタにより形成された記憶回路にデータ信号の書き込み及び読み出しを行う。酸化物
半導体トランジスタを含む不揮発性の記憶回路へのデータ信号の書き込みは、電源電圧の
供給が停止する前の期間のみ行われる。また電源電圧供給再開後に、酸化物半導体トラン
ジスタを含む不揮発性の記憶回路に保持されたデータ信号を読み出し、当該データ信号を
シリコントランジスタにより形成された記憶回路に書き込む。
また開示される発明の一様態では、記憶装置を駆動する周波数が低い場合には、酸化物半
導体トランジスタにより形成された不揮発性の記憶回路にデータ信号の書き込み及び読み
出しを行い、当該不揮発性の記憶回路に書き込まれたデータ信号をシリコントランジスタ
により形成された記憶回路に書き込む。
なお、開示される発明の一様態において、周波数が高い（高周波数）とは、不揮発性の記
憶回路にデータ信号を書き込み及び不揮発性の記憶回路からデータ信号を読み出しできな
い周波数である。一方、周波数が低い（低周波数）とは、酸化物半導体トランジスタを介
して不揮発性の記憶回路にデータ信号を書き込み及び不揮発性の記憶回路からデータ信号
を読み出し可能な周波数である。データ信号の書き込み及び読み出しの可又は不可は、不
揮発性の記憶回路に含まれる酸化物半導体トランジスタの駆動周波数に依存する。
これら二つの動作方式を外部または内部の制御信号で切り替えることで、駆動周波数の範
囲が広く、消費電力が抑えられた記憶装置を提供することが可能となる。
開示される発明の一様態は、電源電圧が供給されている期間のみデータ信号を保持する揮
発性の第１の記憶回路と、酸化物半導体層にチャネルが形成されるトランジスタと、当該
トランジスタのソース及びドレインの一方と電気的に接続された保持容量とを有する不揮
発性の第２の記憶回路と、選択信号が入力され、当該選択信号に応じて第１の入力端子へ
の信号の入力又は第２の入力端子への信号の入力を切り替え、当該第１の入力端子又は当
該第２の入力端子に入力された信号を当該第１の記憶回路に出力する選択回路と、クロッ
ク信号と位相が反転した信号に応じて、導通状態又は非導通状態となり、当該トランジス
タのソース及びドレインの他方及び当該選択回路と接続されている第１のスイッチと、当
該クロック信号に応じて、導通状態又は非導通状態となり、当該第１の記憶回路及び当該
選択回路と接続されている第２のスイッチとを有し、当該選択回路は、当該第１のスイッ
チ及び当該トランジスタのソース及びドレインの他方と接続された第１の入力端子と、当
該トランジスタのソース及びドレインの一方及び当該保持容量と接続された第２の入力端
子と、当該第１の記憶回路と接続された出力端子とを有することを特徴とする記憶装置に
関する。
開示される発明の一様態において、当該第１の記憶回路は、ラッチ回路であることを特徴
とする。
開示される発明の一様態において、当該ラッチ回路は、第１のインバータ及び第２のイン
バータを有し、当該第１のインバータの入力端子及び当該第２のインバータの出力端子が
電気的に接続されており、当該第１のインバータの出力端子及び当該第２のインバータの
入力端子が電気的に接続されていることを特徴とする。
開示される発明の一様態において、当該第１の記憶回路は、珪素層にチャネルが形成され
るトランジスタによって形成されることを特徴とする。
開示される発明の一様態において、第１のスイッチ、第２のスイッチ、選択回路、位相反
転素子を有することを特徴とする。
開示される発明の一様態において、当該第１のスイッチ及び当該第２のスイッチのそれぞ
れは、アナログスイッチであることを特徴とする。
開示される発明の一様態において、当該位相反転素子は、インバータであることを特徴と
する。
開示される発明の一様態により、複雑な作製工程を必要とせず、消費電力を抑えることが
できる記憶装置を提供することができる。特に、短時間の電源電圧供給停止により消費電
力を抑えることができる記憶装置を提供することができる。
記憶装置の回路図。 記憶装置の動作を示すタイミングチャート。 記憶装置の動作を示すタイミングチャート。 記憶装置の回路図。 シリコントランジスタ及び酸化物半導体トランジスタの断面図。 携帯用の電子機器のブロック図。 メモリ回路のブロック図。 電子書籍のブロック図。 酸化物半導体トランジスタの断面図。 記憶装置の構成を示す断面図。 記憶装置の構成を示す断面図。 記憶装置の構成を示す図。 信号処理回路のブロック図。 記憶装置を用いたＣＰＵのブロック図。 酸化物材料の構造を説明する図。 酸化物材料の構造を説明する図。 酸化物材料の構造を説明する図。 計算によって得られた移動度のゲート電圧依存性を説明する図。 計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。 計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。 計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。 計算に用いたトランジスタの断面構造を説明する図。 トランジスタのドレイン電流と移動度のゲート電圧依存性を説明する図。 試料１のトランジスタのＢＴ試験後のＶｇ−Ｉｄ特性を示す図。 試料２であるトランジスタのＢＴ試験後のＶｇ−Ｉｄ特性を示す図。 試料Ａおよび試料ＢのＸＲＤスペクトルを示す図。 トランジスタのオフ電流と測定時基板温度との関係を示す図。 Ｉｄおよび電界効果移動度のＶｇ依存性を示す図。 基板温度としきい値電圧の関係および基板温度と電界効果移動度の関係を示す図。 本発明の一態様に係るトランジスタの構造を説明する図。 本発明の一態様に係るトランジスタの構造を説明する図。 酸化物材料の構造を説明する図。
以下、本明細書に開示された発明の実施の態様について、図面を参照して説明する。但し
、本明細書に開示された発明は多くの異なる態様で実施することが可能であり、本明細書
に開示された発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変
更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限
定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機
能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
なお、図面等において示す各構成の、位置、大きさ、範囲などは、説明を分かりやすくす
るために、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示す
る発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
なお、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混同
を避けるために付すものであり、数的に限定するものではないことを付記する。なお、電
圧とは、ある電位と、基準の電位（例えばグランド電位）との電位差のことを示す場合が
多い。よって、電圧、電位、電位差を、各々、電位、電圧、電圧差と言い換えることが可
能である。
なお、ＡとＢとが接続されている、と明示的に記載する場合は、ＡとＢとが電気的に接続
されている場合と、ＡとＢとが機能的に接続されている場合と、ＡとＢとが直接接続され
ている場合とを含むものとする。
なお本明細書において、トランジスタのソース及びドレインが導通した状態を「オン状態
」とし、トランジスタのソース及びドレインが非導通である状態を「オフ状態」とする。
［実施の形態１］
＜図１に示す記憶装置の構成＞
図１に本実施の形態の記憶装置の回路図を示す。
図１に示す記憶装置１３０は、第１のトランジスタ１０１及び保持容量１０２を有する記
憶回路１２０、第２のトランジスタで形成された記憶回路１２１を有している。図１に示
す記憶装置１３０は、さらに、位相反転素子１３５、スイッチ１３４、選択回路１３６、
スイッチ１３９を有している。
第１のトランジスタ１０１は、例えば酸化物半導体層にチャネルが形成されるトランジス
タ（酸化物半導体トランジスタ）を用いる。当該酸化物半導体トランジスタはオフ電流が
極小のため、不揮発性の記憶回路を構成することが可能である。このように、第１のトラ
ンジスタとして酸化物半導体トランジスタを用いた、不揮発性の記憶回路１２０は、書き
換えによる特性劣化がないという利点を有する。当該酸化物半導体層については後述する
。
第２のトランジスタは、例えば珪素層にチャネルが形成されるトランジスタ（第２のトラ
ンジスタ）を用いる。当該珪素層は、単結晶珪素層または多結晶珪素層であってもよいが
、特に単結晶珪素層にチャネルが形成されるトランジスタは、駆動周波数が高く好適であ
る。
なお位相反転素子１３５は、入力された信号の位相を反転させて出力する論理素子である
。位相反転素子１３５としては、例えばインバータ等を用いることができる。
またスイッチ１３４及びスイッチ１３９は、クロック信号ＣＬＫに応じて、オン及びオフ
するスイッチである。スイッチ１３４及びスイッチ１３９として、例えば、ｎチャネル型
トランジスタやｐチャネル型トランジスタのようなトランジスタ、或いは、アナログスイ
ッチを用いることができる。本実施の形態では、スイッチ１３４及びスイッチ１３９とし
て、ハイレベル電位（ＶＤＤ）が入力されると導通状態（オン）となり、ローレベル電位
（ＶＳＳ）が入力されると非導通状態（オフ）となるスイッチを用いる。
位相反転素子１３５には、クロック信号ＣＬＫが入力される。位相反転素子１３５から、
クロック信号ＣＬＫと位相が反転した信号ＣＬＫｂが出力され、出力された信号ＣＬＫｂ
がスイッチ１３４に入力される。
また位相反転素子１３５は、高電源電位である電源電圧Ｖｘ及び低電源電位（例えば接地
電位ＧＮＤ）が入力されることにより駆動する。
スイッチ１３４には、データ信号Ｄが入力される。またスイッチ１３４は、第１のトラン
ジスタ１０１のソース又はドレインの一方及び選択回路１３６に電気的に接続されている
。上述のように、スイッチ１３４は、クロック信号ＣＬＫに応じて、オン及びオフするス
イッチである。
第１のトランジスタ１０１のゲートには、制御信号ＯＳ＿ＷＥが入力される。第１のトラ
ンジスタ１０１のソース又はドレインの一方は、スイッチ１３４及び選択回路１３６に電
気的に接続されている。第１のトランジスタ１０１のソース又はドレインの他方は、保持
容量１０２及び選択回路１３６に電気的に接続されている。なお、第１のトランジスタ１
０１のソース又はドレインの他方、及び保持容量１０２の接続部分をノードＭ１とする。
保持容量１０２の一方の端子は、第１のトランジスタ１０１のソース又はドレインの他方
及び選択回路１３６に電気的に接続されている。保持容量１０２のもう一方の端子は、低
電源電位（例えば接地電位ＧＮＤ）が入力される。
選択回路１３６はスイッチ１３４及び第１のトランジスタ１０１のソース又はドレインの
一方に電気的に接続されている。選択回路１３６は、第１のトランジスタ１０１のソース
又はドレインの他方、及び保持容量１０２に電気的に接続されている。選択回路１３６は
、記憶回路１２１に電気的に接続されている。
選択回路１３６は、選択信号ＳＥＬに基づいて、入力された２つの信号のどちらかを選択
し、選択された信号を出力する。
また選択回路１３６は、高電源電位である電源電圧Ｖｘ及び低電源電位（例えば接地電位
ＧＮＤ）が入力されることにより駆動する。
記憶回路１２１は、選択回路１３６及びスイッチ１３９に電気的に接続されている。
記憶回路１２１は、第２のトランジスタによって形成されている。より具体的には、記憶
回路１２１として、第２のトランジスタによって形成されたラッチ回路を用いる。
また記憶回路１２１は、高電源電位である電源電圧Ｖｘ及び低電源電位（例えば接地電位
ＧＮＤ）が入力されることにより駆動する。
スイッチ１３９は、記憶回路１２１に電気的に接続されている。またスイッチ１３９から
、出力信号Ｑを出力する。上述のように、スイッチ１３９は、クロック信号ＣＬＫに応じ
て、オン及びオフするスイッチである。
もし必要であれば、第１のトランジスタ１０１のソース又はドレインの他方及び保持容量
１０２、並びに、選択回路１３６との間に、バッファ回路を設けてもよい。当該バッファ
回路を設けると、記憶装置１３０の動作保証範囲を広げることができる。
＜記憶装置の駆動方法＞
図１に示す記憶装置１３０を、高周波数で駆動させる場合のタイミングチャートを図２に
、低周波数で駆動させる場合のタイミングチャートを図３に示す。
なお、本実施の形態において高周波数とは、第１のトランジスタ１０１を介して保持容量
１０２にデータ信号Ｄを書き込み及び保持容量１０２からデータ信号Ｄを読み出しできな
い周波数である。当該高周波数は、例えば１ＭＨｚ以上である。一方、本実施の形態にお
いて低周波数とは、第１のトランジスタ１０１を介して保持容量１０２にデータ信号Ｄを
書き込み及び保持容量１０２からデータ信号Ｄを読み出し可能な周波数である。当該低周
波数は、例えば１ＭＨｚ未満である。
＜高周波数での動作（図２）＞
まず高周波数においての記憶装置１３０の動作を図２を用いて説明する。
＜通常動作期間（期間Ｔ１）＞
記憶装置１３０が通常に動作する期間を期間Ｔ１とする。期間Ｔ１において、クロック信
号ＣＬＫがスイッチ１３９に入力される。また位相反転素子１３５を介してクロック信号
ＣＬＫの位相が反転した信号ＣＬＫｂがスイッチ１３４に入力される。
クロック信号ＣＬＫがハイレベル電位（ＶＤＤ）からローレベル電位（ＶＳＳ）に変わる
と、スイッチ１３４が導通状態となり、スイッチ１３９が非導通状態となる。スイッチ１
３４が導通状態となることで、データ信号Ｄが図１に示す記憶装置１３０に供給される。
期間Ｔ１では、データ信号Ｄ（ＤａｔａＡ）は、スイッチ１３４及び選択回路１３６を介
して、記憶回路１２１に入力され、データ信号Ｄ（ＤａｔａＡ）は記憶回路１２１に保持
される。
次いでクロック信号ＣＬＫがローレベル電位（ＶＳＳ）からハイレベル電位（ＶＤＤ）に
変わると、スイッチ１３４が非導通状態となり、スイッチ１３９が導通状態となる。これ
により、記憶回路１２１に保持されていたデータ信号Ｄ（ＤａｔａＡ）が出力信号Ｑ（Ｄ
ａｔａＡ）として出力される。
また期間Ｔ１では、ノードＭ１の電位はハイレベル電位（ＶＤＤ）であっても、ローレベ
ル電位（ＶＳＳ）でもよい（図２中「ＸＭ１」と表記）。
＜書き込み動作期間（期間Ｔ２）＞
第１のトランジスタ１０１及び保持容量１０２を有する記憶回路１２０にデータ信号Ｄを
書き込む期間を、期間Ｔ２とする。また期間Ｔ２は、後述する期間Ｔ３（電源電圧供給停
止期間）の前の期間である。すなわち、電源電圧Ｖｘの供給が停止する前に、記憶回路１
２０にデータ信号Ｄが書き込まれる。
期間Ｔ２のはじめに、第１のトランジスタ１０１を制御する制御信号ＯＳ＿ＷＥが保持容
量１０２にデータ信号Ｄを十分に書き込める電圧となり、当該電圧が第１のトランジスタ
１０１のゲートに入力されると、第１のトランジスタ１０１のソース及びドレインが導通
する（オン状態）。これにより、データ信号Ｄ（ＤａｔａＡ）が第１のトランジスタ１０
１を介して保持容量１０２に入力され、データ信号Ｄは保持容量によって保持される。当
該保持容量１０２にデータ信号を十分に書き込める電圧とは、ハイレベル電位（ＶＤＤ）
でなくてもよいし、ハイレベル電位（ＶＤＤ）でもよい。
＜電源電圧供給停止期間（期間Ｔ３）＞
電源電圧Ｖｘの供給を停止する期間を期間Ｔ３とする。期間Ｔ３のはじめに、記憶装置１
３０への電源電圧Ｖｘの供給を停止する。また、第１のトランジスタ１０１を制御する制
御信号ＯＳ＿ＷＥをローレベル電位（ＶＳＳ）とする。これにより第１のトランジスタ１
０１をオフ状態とする。電源電圧Ｖｘの供給が停止すると、記憶回路１２１に保持されて
いたデータ（ＤａｔａＡ）は消える。しかし、記憶回路１２１への電源電圧Ｖｘの供給が
停止した後においても、保持容量１０２に保持されているデータ信号Ｄ（ＤａｔａＡ）は
保持される。保持容量１０２に接続されている第１のトランジスタ１０１はリーク電流が
極めて小さいため、保持容量１０２によって保持されたデータ信号Ｄ（ＤａｔａＡ）を長
期間保つことができる。こうして、記憶装置１００は電源電圧Ｖｘの供給が停止した後も
、データ信号Ｄ（ＤａｔａＡ）を保持する。期間Ｔ３は、記憶装置１３０への電源電圧Ｖ
ｘの供給が停止している期間に対応する。
また、記憶装置１３０への電源電圧Ｖｘの供給が停止するため、クロック信号ＣＬＫの供
給も停止される。
上述のように第１のトランジスタ１０１はリーク電流が極めて小さいため、保持容量１０
２によって保持されたデータ信号Ｄ（ＤａｔａＡ）を長期間保つことができる。しかし、
もし必要であれば、上述のように第１のトランジスタ１０１のソース又はドレインの他方
及び保持容量１０２、並びに、選択回路１３６との間に、バッファ回路を設けてもよい。
当該バッファ回路は、電源電圧供給停止期間において、保持容量１０２に保持されたデー
タ信号Ｄの電圧が減少した場合に、当該電圧を補うことが可能である。当該バッファ回路
を設け、上記電圧を補うことができると、記憶装置１３０の動作保証範囲を広げることが
できる。
なお期間Ｔ３において、データ信号Ｄは、ハイレベル電位（ＶＤＤ）であっても、ローレ
ベル電位（ＶＳＳ）であってもよい（図２中「ＸＤ」と表記）。また、出力信号Ｑもハイ
レベル電位（ＶＤＤ）及びローレベル電位（ＶＳＳ）のどちらかであるか決定されない（
図２中「ＸＱ」と表記）。
＜電源電圧供給再開期間（期間Ｔ４）＞
電源電圧Ｖｘの供給を再開する期間を期間Ｔ４とする。期間Ｔ４のはじめに記憶装置１３
０への電源電圧Ｖｘの供給を再開する。この際、第１のトランジスタ１０１を制御する制
御信号ＯＳ＿ＷＥはローレベル電位（ＶＳＳ）であり、第１のトランジスタ１０１はオフ
状態のままである。そのためデータ信号Ｄ（ＤａｔａＡ）は、保持容量１０２に保持され
たままである。
また、記憶装置１３０への電源電圧Ｖｘの供給を再開し、クロック信号ＣＬＫをハイレベ
ル電位（ＶＤＤ）に設定する。これにより、スイッチ１３４は非導通状態となり、スイッ
チ１３９は導通状態となる。
＜読み出し動作期間（期間Ｔ５）＞
記憶回路１２０に書き込まれたデータ信号Ｄを読み出す期間を期間Ｔ５とする。期間Ｔ５
のはじめに、選択信号ＳＥＬがローレベル電位（ＶＳＳ）からハイレベル電位（ＶＤＤ）
となる。選択回路１３６にハイレベル電位（ＶＤＤ）の選択信号ＳＥＬが入力され、保持
容量１０２に保持されていたデータ信号Ｄ（ＤａｔａＡ）が記憶回路１２１に入力される
。スイッチ１３９が期間Ｔ４の終わりで導通状態となっているため、記憶回路１２１に入
力されたデータ信号Ｄ（ＤａｔａＡ）は、出力信号Ｑ（ＤａｔａＡ）として出力される。
読み出し動作期間である期間Ｔ５が終了すると、新たな期間Ｔ１（通常動作期間）が開始
され、新たなデータ信号Ｄ（ＤａｔａＡ＋１）が記憶装置１３０に入力される。
以上のように、高周波数での記憶装置の駆動において、期間Ｔ２（書き込み動作期間）で
第１のトランジスタ１０１のゲートにハイレベル電位（ＶＤＤ）が入力されることにより
、第１のトランジスタ１０１を介してデータ信号Ｄが保持容量１０２に保持される。
電源電圧Ｖｘが供給停止される期間Ｔ３及び電源電圧Ｖｘの供給が復帰する期間Ｔ４では
、第１のトランジスタ１０１を介して保持容量１０２に保持されたデータ信号Ｄが出力信
号Ｑとして出力される。
期間Ｔ１（通常動作期間）、期間Ｔ２（書き込み動作期間）、期間Ｔ５（読み出し動作期
間）では、記憶回路１２１に保持されたデータ信号Ｄが出力信号Ｑとして出力される。
＜低周波数での動作（図３）＞
次いで低周波数においての記憶装置の動作を図３を用いて説明する。
＜通常動作期間（期間Ｔ１）＞
まず高周波数での動作と同様に、期間Ｔ１において、クロック信号ＣＬＫがスイッチ１３
９に入力される。また位相反転素子１３５を介してクロック信号ＣＬＫの位相が反転した
信号ＣＬＫｂがスイッチ１３４に入力される。
クロック信号ＣＬＫがハイレベル電位（ＶＤＤ）からローレベル電位（ＶＳＳ）に変わる
と、スイッチ１３４が導通状態となり、スイッチ１３９が非導通状態となる。スイッチ１
３４が導通状態となることで、データ信号Ｄが記憶回路１２０に供給される。
期間Ｔ１のはじめに、第１のトランジスタ１０１を制御する制御信号ＯＳ＿ＷＥが、第１
のトランジスタ１０１のゲートに入力される。このときの制御信号ＯＳ＿ＷＥは、ハイレ
ベル電位（ＶＤＤ）である。そのため、第１のトランジスタ１０１はオン状態となる。第
１のトランジスタ１０１がオン状態であるので、データ信号Ｄ（ＤａｔａＡ）はスイッチ
１３４及び第１のトランジスタ１０１を介して、保持容量１０２に保持される。なおこの
とき選択回路１３６の第１の入力端子は非導通状態であり、第２の入力端子は導通状態で
ある。そのため、データ信号Ｄ（ＤａｔａＡ）は、記憶回路１２１には入力されない。
記憶装置１３０を低周波数で駆動する場合は、期間Ｔ１において、第１のトランジスタ１
０１を介して保持容量１０２にデータ信号Ｄ（ＤａｔａＡ）を書き込むことができる。つ
まり、第１のトランジスタ１０１の駆動周波数が低くても、データ信号Ｄ（ＤａｔａＡ）
を記憶回路１２０に書き込む時間を十分に取ることができる。これによって、後述する書
き込み動作期間（期間Ｔ２）を実質的に省略でき、消費電力の低減が可能になる。
次いでクロック信号ＣＬＫがローレベル電位（ＶＳＳ）からハイレベル電位（ＶＤＤ）に
変わると、スイッチ１３４が非導通状態となり、スイッチ１３９が導通状態となる。これ
により、保持容量１０２に保持されていたデータ信号Ｄ（ＤａｔａＡ）が、選択回路１３
６を介して記憶回路１２１に書き込まれる。記憶回路１２１に書き込まれたデータ信号Ｄ
（ＤａｔａＡ）が出力信号Ｑ（ＤａｔａＡ）として出力される。
＜書き込み動作期間（期間Ｔ２）＞
記憶装置１００が低周波数で駆動する場合、期間Ｔ２において期間Ｔ１の終わりと同じ状
態が保持される。
＜電源電圧供給停止期間（期間Ｔ３）＞
次いで、期間Ｔ３の動作について説明する。期間Ｔ３のはじめに、記憶装置１３０への電
源電圧Ｖｘの供給を停止する。また、第１のトランジスタ１０１を制御する制御信号ＯＳ
＿ＷＥをローレベル電位（ＶＳＳ）とする。これにより第１のトランジスタ１０１をオフ
状態とする。電源電圧Ｖｘの供給が停止すると、記憶回路１２１に保持されていたデータ
（ＤａｔａＡ）は消える。しかし、記憶回路１２１への電源電圧Ｖｘの供給が停止した後
においても、保持容量１０２に保持されているデータ信号Ｄ（ＤａｔａＡ）は保持される
。保持容量１０２に接続されている第１のトランジスタ１０１はリーク電流が極めて小さ
いため、保持容量１０２によって保持されたデータ信号Ｄ（ＤａｔａＡ）を長期間保つこ
とができる。こうして、記憶装置１３０は電源電圧Ｖｘの供給が停止した後も、データ信
号Ｄ（ＤａｔａＡ）を保持する。期間Ｔ３は、記憶装置１３０への電源電圧Ｖｘの供給が
停止している期間に対応する。
また、記憶装置１３０への電源電圧Ｖｘの供給を停止するため、クロック信号ＣＬＫの供
給も停止される。
なお期間Ｔ３において、データ信号Ｄは、ハイレベル電位（ＶＤＤ）であっても、ローレ
ベル電位（ＶＳＳ）であってもよい（図２中「ＸＤ」と表記）。また、出力信号Ｑもハイ
レベル電位（ＶＤＤ）及びローレベル電位（ＶＳＳ）のどちらかであるか決定されない（
図２中「ＸＱ」と表記）。
＜電源電圧供給復帰期間（期間Ｔ４）＞
次いで、期間Ｔ４の動作について説明する。期間Ｔ４のはじめに記憶装置１３０への電源
電圧Ｖｘの供給を再開する。この際、第１のトランジスタ１０１を制御する制御信号ＯＳ
＿ＷＥはローレベル電位（ＶＳＳ）であり、第１のトランジスタ１０１はオフ状態のまま
である。そのためデータ信号Ｄ（ＤａｔａＡ）は、保持容量１０２に保持されたままであ
る。
また、記憶装置１３０への電源電圧Ｖｘの供給を再開し、クロック信号ＣＬＫをハイレベ
ル電位（ＶＤＤ）に設定する。これにより、スイッチ１３４は非導通状態となり、スイッ
チ１３９は導通状態となる。
＜読み出し動作期間（期間Ｔ５）＞
次いで、期間Ｔ５の動作について説明する。期間Ｔ４の終わりで、選択信号ＳＥＬはハイ
レベル電位（ＶＤＤ）となっている。選択回路１３６にハイレベル電位（ＶＤＤ）の選択
信号ＳＥＬが入力され、保持容量１０２に保持されていたデータ信号Ｄ（ＤａｔａＡ）が
記憶回路１２１に入力される。スイッチ１３９が期間Ｔ４の終わりで導通状態となってい
るため、記憶回路１２１に入力されたデータ信号Ｄ（ＤａｔａＡ）は、出力信号Ｑ（Ｄａ
ｔａＡ）として出力される。
読み出し動作期間である期間Ｔ５が終了すると、新たな期間Ｔ１（通常動作期間）が開始
され、新たなデータ信号Ｄ（ＤａｔａＡ＋１）が記憶装置１３０に入力される。
以上のように、低周波数での記憶装置の駆動において、期間Ｔ１（通常動作期間）では、
記憶回路１２１にデータ信号Ｄが保持され、入力されたデータ信号Ｄが出力信号Ｑとして
出力される。同時に、期間Ｔ１では、データ信号Ｄが第１のトランジスタ１０１を介して
保持容量１０２に保持される。
電源電圧Ｖｘの供給が停止される期間Ｔ３及び電源電圧Ｖｘの供給が復帰する期間Ｔ４で
は、データ信号Ｄが保持容量１０２に保持されている。
期間Ｔ１（通常動作期間）、期間Ｔ２（書き込み動作期間）、期間Ｔ５（読み出し動作期
間）では、記憶回路１２１に保持されたデータ信号Ｄが出力信号Ｑとして出力される。
以上により、短時間の電源電圧供給停止により消費電力を抑えることができる記憶装置を
提供することができる。
＜図４に示す記憶装置の構成＞
図４に本実施の形態の記憶装置のより具体的な回路図を示す。
図４に示す記憶装置１００は、第１のトランジスタ１０１及び保持容量１０２を有する記
憶回路１２０、それぞれ第２のトランジスタで形成されたインバータ１０７及びインバー
タ１０８を含む記憶回路１２１を有している。記憶回路１２１は、インバータ１０７及び
インバータ１０８の入力端子及び出力端子が互いに接続されたラッチ回路である。
なお第１のトランジスタ１０１は、上述のように例えば酸化物半導体トランジスタを用い
る。当該酸化物半導体トランジスタはオフ電流が極小のため、不揮発性の記憶回路を構成
することが可能である。このように、第１のトランジスタとして酸化物半導体トランジス
タを用いた、不揮発性の記憶回路１２０は、書き換えによる特性劣化がないという利点を
有する。
図４に示す記憶装置１００は、さらに、インバータ１０５、アナログスイッチ１０４、セ
レクタ１０６、アナログスイッチ１０９を有している。
インバータ１０５の入力端子には、クロック信号ＣＬＫが入力され、アナログスイッチ１
０９の第１の端子と電気的に接続されている。インバータ１０５の出力端子は、アナログ
スイッチ１０４の第１の端子及びアナログスイッチ１０９の第２の端子と電気的に接続さ
れている。またインバータ１０５には高電源電位である電源電圧Ｖｘが入力され、また低
電源電位（例えば接地電位ＧＮＤ）が入力される。
なおインバータ１０５は、第２のトランジスタによって形成されていてもよい。より具体
的には、インバータ１０５は、ｐチャネル型トランジスタ又はｎチャネル型トランジスタ
、或いはその両方によって形成されていてもよい。さらに具体的には、インバータ１０５
は、ｐチャネル型トランジスタ及びｎチャネル型トランジスタが相補的に接続されたＣＭ
ＯＳ回路であってもよい。
アナログスイッチ１０４の第１の端子は、インバータ１０５の出力端子及びアナログスイ
ッチ１０９の第２の端子と電気的に接続されている。アナログスイッチ１０４の第２の端
子は、アナログスイッチ１０９の第１の端子に電気的に接続されている。アナログスイッ
チ１０４の第３の端子には、データ信号Ｄが入力される。アナログスイッチ１０４の第４
の端子は、第１のトランジスタ１０１のソース又はドレインの一方及びセレクタ１０６の
第１の入力端子に電気的に接続されている。
なおアナログスイッチ１０４は、第２のトランジスタによって形成されていてもよい。よ
り具体的には、アナログスイッチ１０４は、ｐチャネル型トランジスタ又はｎチャネル型
トランジスタ、或いはその両方によって形成されている。さらに具体的には、アナログス
イッチ１０４は、ｐチャネル型トランジスタのソース又はドレインの一方及びｎチャネル
型トランジスタのソース及びドレインの一方、並びに、ｐチャネル型トランジスタのソー
ス又はドレインの他方及びｎチャネル型トランジスタのソース及びドレインの他方が電気
的に接続されたアナログスイッチでもよい。
第１のトランジスタ１０１のゲートには、制御信号ＯＳ＿ＷＥが入力される。第１のトラ
ンジスタ１０１のソース又はドレインの一方は、アナログスイッチ１０４の第４の端子及
びセレクタ１０６の第１の入力端子に電気的に接続されている。第１のトランジスタ１０
１のソース又はドレインの他方は、保持容量１０２の一方の端子、及びセレクタ１０６の
第２の入力端子に電気的に接続されている。なお、第１のトランジスタ１０１のソース又
はドレインの他方、及び保持容量１０２の一方の端子の接続部分をノードＭ１とする。
保持容量１０２の一方の端子は、第１のトランジスタ１０１のソース又はドレインの他方
及びセレクタ１０６の第２の入力端子に電気的に接続されている。保持容量１０２の他方
の端子は、低電源電位（例えば接地電位ＧＮＤ）が入力される。
セレクタ１０６の第１の入力端子は、アナログスイッチ１０４の第４の端子及び第１のト
ランジスタ１０１のソース又はドレインの一方に電気的に接続されている。セレクタ１０
６の第２の入力端子は、第１のトランジスタ１０１のソース又はドレインの他方、及び保
持容量１０２の一方の端子に電気的に接続されている。セレクタ１０６の出力端子は、イ
ンバータ１０７の入力端子及びインバータ１０８の出力端子に電気的に接続されている。
またセレクタ１０６には高電源電位である電源電圧Ｖｘが入力され、また低電源電位（例
えば接地電位ＧＮＤ）が入力される。
セレクタ１０６は、選択信号ＳＥＬに基づいて、第１の入力端子又は第２の入力端子に入
力された信号を選択し、選択された信号を出力する。
セレクタ１０６は、第２のトランジスタによって形成されていてもよい。より具体的には
、セレクタ１０６は、ｐチャネル型トランジスタ又はｎチャネル型トランジスタ、或いは
その両方によって形成されていてもよい。
さらに具体的には、セレクタ１０６は、ｐチャネル型トランジスタのソース又はドレイン
の一方及びｎチャネル型トランジスタのソース及びドレインの一方、並びに、ｐチャネル
型トランジスタのソース又はドレインの他方及びｎチャネル型トランジスタのソース及び
ドレインの他方が電気的に接続されたアナログスイッチを２つ有するセレクタであっても
よい。当該セレクタにおいて、第１のアナログスイッチのｐチャネル型トランジスタのゲ
ート及び第２のアナログスイッチのｎチャネル型トランジスタのゲート、並びに、第１の
アナログスイッチのｎチャネル型トランジスタのゲート及び第２のアナログスイッチのｐ
チャネル型トランジスタのゲートがそれぞれ電気的に接続されたセレクタであってもよい
。
インバータ１０７の入力端子は、セレクタ１０６の出力端子及びインバータ１０８の出力
端子に電気的に接続されている。インバータ１０７の出力端子は、インバータ１０８の入
力端子及びアナログスイッチ１０９の第４の端子に電気的に接続されている。またインバ
ータ１０７には高電源電位である電源電圧Ｖｘが入力され、また低電源電位（例えば接地
電位ＧＮＤ）が入力される。
インバータ１０７は、第２のトランジスタによって形成されている。より具体的には、イ
ンバータ１０７は、ｐチャネル型トランジスタ又はｎチャネル型トランジスタ、或いはそ
の両方によって形成されている。さらに具体的には、インバータ１０７は、ｐチャネル型
トランジスタ及びｎチャネル型トランジスタが相補的に接続されたＣＭＯＳ回路であって
もよい。
インバータ１０８の入力端子は、インバータ１０７の出力端子及びアナログスイッチ１０
９の第４の端子に電気的に接続されている。インバータ１０８の出力端子は、インバータ
１０７の入力端子及びセレクタ１０６の出力端子に電気的に接続されている。またインバ
ータ１０８には高電源電位である電源電圧Ｖｘが入力され、また低電源電位（例えば接地
電位ＧＮＤ）が入力される。
インバータ１０８は、第２のトランジスタによって形成されている。より具体的には、イ
ンバータ１０８は、ｐチャネル型トランジスタ又はｎチャネル型トランジスタ、或いはそ
の両方によって形成されている。さらに具体的には、インバータ１０８は、ｐチャネル型
トランジスタ及びｎチャネル型トランジスタが相補的に接続されたＣＭＯＳ回路であって
もよい。
アナログスイッチ１０９の第１の端子は、クロック信号ＣＬＫが入力され、インバータ１
０５の入力端子及びアナログスイッチ１０４の第２の端子に電気的に接続されている。ア
ナログスイッチ１０９の第２の端子は、アナログスイッチ１０４の第１の端子及びインバ
ータ１０５の出力端子と電気的に接続されている。アナログスイッチ１０９の第３の端子
から、出力信号Ｑが出力される。アナログスイッチ１０９の第４の端子は、インバータ１
０７の出力端子及びインバータ１０８の入力端子に電気的に接続されている。
なおアナログスイッチ１０９は、第２のトランジスタによって形成されていてもよい。よ
り具体的には、アナログスイッチ１０９は、ｐチャネル型トランジスタ又はｎチャネル型
トランジスタ、或いはその両方によって形成されている。さらに具体的には、アナログス
イッチ１０９は、ｐチャネル型トランジスタのソース又はドレインの一方及びｎチャネル
型トランジスタのソース及びドレインの一方、並びに、ｐチャネル型トランジスタのソー
ス又はドレインの他方及びｎチャネル型トランジスタのソース及びドレインの他方が電気
的に接続されたアナログスイッチでもよい。
もし必要であれば、第１のトランジスタ１０１のソース又はドレインの他方及び保持容量
１０２の一方の端子、並びに、セレクタ１０６の第２の入力端子との間に、バッファ回路
を設けてもよい。当該バッファ回路を設けると、記憶装置１００の動作保証範囲を広げる
ことができる。
＜記憶装置の駆動方法＞
図４に示す記憶装置１００を、高周波数で駆動させる場合のタイミングチャートを図２に
、低周波数で駆動させる場合のタイミングチャートを図３に示す。
なお、本実施の形態において高周波数とは、第１のトランジスタ１０１を介して保持容量
１０２にデータ信号Ｄを書き込み及び保持容量１０２からデータ信号Ｄを読み出しできな
い周波数である。当該高周波数は、例えば１ＭＨｚ以上である。一方、本実施の形態にお
いて低周波数とは、第１のトランジスタ１０１を介して保持容量１０２にデータ信号Ｄを
書き込み及び保持容量１０２からデータ信号Ｄを読み出し可能な周波数である。当該低周
波数は、例えば１ＭＨｚ未満である。
＜高周波数での動作（図２）＞
まず高周波数においての記憶装置１００の動作を図２を用いて説明する。
＜通常動作期間（期間Ｔ１）＞
記憶装置１００が通常に動作する期間を期間Ｔ１とする。期間Ｔ１において、クロック信
号ＣＬＫがインバータ１０５の入力端子及びアナログスイッチ１０９の第１の端子に入力
される。これによりインバータ１０５の出力端子から、クロック信号ＣＬＫと位相が反転
された信号ＣＬＫｂが、アナログスイッチ１０４の第１の端子に入力される。
クロック信号ＣＬＫがハイレベル電位（ＶＤＤ）からローレベル電位（ＶＳＳ）に変わる
と、アナログスイッチ１０４が導通状態となり、アナログスイッチ１０９が非導通状態と
なる。アナログスイッチ１０４が導通状態となることで、データ信号Ｄが図４に示す記憶
装置１００に供給される。
期間Ｔ１では、データ信号Ｄ（ＤａｔａＡ）はアナログスイッチ１０４及びセレクタ１０
６を介して、記憶回路１２１に入力され、データ信号Ｄ（ＤａｔａＡ）は記憶回路１２１
に保持される。
次いでクロック信号ＣＬＫがローレベル電位（ＶＳＳ）からハイレベル電位（ＶＤＤ）に
変わると、アナログスイッチ１０４が非導通状態となり、アナログスイッチ１０９が導通
状態となる。これにより、記憶回路１２１に保持されていたデータ信号Ｄ（ＤａｔａＡ）
が出力信号Ｑ（ＤａｔａＡ）として出力される。
また期間Ｔ１では、ノードＭ１の電位はハイレベル電位（ＶＤＤ）であっても、ローレベ
ル電位（ＶＳＳ）でもよい（図２中「ＸＭ１」と表記）。
＜書き込み動作期間（期間Ｔ２）＞
第１のトランジスタ１０１及び保持容量１０２を有する記憶回路１２０にデータ信号Ｄを
書き込む期間を、期間Ｔ２とする。また期間Ｔ２は、後述する期間Ｔ３（電源電圧供給停
止期間）の前の期間である。すなわち、電源電圧Ｖｘの供給が停止する前に、記憶回路１
２０にデータ信号Ｄが書き込まれる。
期間Ｔ２のはじめに、第１のトランジスタ１０１を制御する制御信号ＯＳ＿ＷＥが保持容
量１０２にデータ信号Ｄを十分に書き込める電圧となり、当該電圧が第１のトランジスタ
１０１のゲートに入力されると、第１のトランジスタ１０１のソース及びドレインが導通
する（オン状態）。これにより、データ信号Ｄ（ＤａｔａＡ）が第１のトランジスタ１０
１を介して保持容量１０２に入力され、データ信号Ｄは保持容量によって保持される。当
該保持容量１０２にデータ信号を十分に書き込める電圧とは、ハイレベル電位（ＶＤＤ）
でなくてもよいし、ハイレベル電位（ＶＤＤ）でもよい。
＜電源電圧供給停止期間（期間Ｔ３）＞
電源電圧Ｖｘの供給を停止する期間を期間Ｔ３とする。期間Ｔ３のはじめに、記憶装置１
００への電源電圧Ｖｘの供給を停止する。また、第１のトランジスタ１０１を制御する制
御信号ＯＳ＿ＷＥをローレベル電位（ＶＳＳ）とする。これにより第１のトランジスタ１
０１をオフ状態とする。電源電圧Ｖｘの供給が停止すると、記憶回路１２１に保持されて
いたデータ（ＤａｔａＡ）は消える。しかし、記憶回路１２１への電源電圧Ｖｘの供給が
停止した後においても、保持容量１０２に保持されているデータ信号Ｄ（ＤａｔａＡ）は
保持される。保持容量１０２に接続されている第１のトランジスタ１０１はリーク電流が
極めて小さいため、保持容量１０２によって保持されたデータ信号Ｄ（ＤａｔａＡ）を長
期間保つことができる。こうして、記憶装置１００は電源電圧Ｖｘの供給が停止した後も
、データ信号Ｄ（ＤａｔａＡ）を保持する。期間Ｔ３は、記憶装置１００への電源電圧Ｖ
ｘの供給が停止している期間に対応する。
また、記憶装置１００への電源電圧Ｖｘの供給が停止するため、クロック信号ＣＬＫの供
給も停止される。
上述のように第１のトランジスタ１０１はリーク電流が極めて小さいため、保持容量１０
２によって保持されたデータ信号Ｄ（ＤａｔａＡ）を長期間保つことができる。しかし、
もし必要であれば、上述のように第１のトランジスタ１０１のソース又はドレインの他方
及び保持容量１０２の一方の端子、並びに、セレクタ１０６の第２の入力端子との間に、
バッファ回路を設けてもよい。当該バッファ回路は、電源電圧供給停止期間において、保
持容量１０２に保持されたデータ信号Ｄの電圧が減少した場合に、当該電圧を補うことが
可能である。当該バッファ回路を設け、上記電圧を補うことができると、記憶装置１００
の動作保証範囲を広げることができる。
なお期間Ｔ３において、データ信号Ｄは、ハイレベル電位（ＶＤＤ）であっても、ローレ
ベル電位（ＶＳＳ）であってもよい（図２中「ＸＤ」と表記）。また、出力信号Ｑもハイ
レベル電位（ＶＤＤ）及びローレベル電位（ＶＳＳ）のどちらかであるか決定されない（
図２中「ＸＱ」と表記）。
＜電源電圧供給再開期間（期間Ｔ４）＞
電源電圧Ｖｘの供給を再開する期間を期間Ｔ４とする。期間Ｔ４のはじめに記憶装置１０
０への電源電圧Ｖｘの供給を再開する。この際、第１のトランジスタ１０１を制御する制
御信号ＯＳ＿ＷＥはローレベル電位（ＶＳＳ）であり、第１のトランジスタ１０１はオフ
状態のままである。そのためデータ信号Ｄ（ＤａｔａＡ）は、保持容量１０２に保持され
たままである。
また、記憶装置１００への電源電圧Ｖｘの供給を再開し、クロック信号ＣＬＫをハイレベ
ル電位（ＶＤＤ）に設定する。これにより、アナログスイッチ１０４は非導通状態となり
、アナログスイッチ１０９は導通状態となる。
＜読み出し動作期間（期間Ｔ５）＞
記憶回路１２０に書き込まれたデータ信号Ｄを読み出す期間を期間Ｔ５とする。期間Ｔ５
のはじめに、選択信号ＳＥＬがローレベル電位（ＶＳＳ）からハイレベル電位（ＶＤＤ）
となる。セレクタ１０６にハイレベル電位（ＶＤＤ）の選択信号ＳＥＬが入力され、保持
容量１０２に保持されていたデータ信号Ｄ（ＤａｔａＡ）が記憶回路１２１に入力される
。アナログスイッチ１０９が期間Ｔ４の終わりで導通状態となっているため、記憶回路１
２１に入力されたデータ信号Ｄ（ＤａｔａＡ）は、出力信号Ｑ（ＤａｔａＡ）として出力
される。
読み出し動作期間である期間Ｔ５が終了すると、新たな期間Ｔ１（通常動作期間）が開始
され、新たなデータ信号Ｄ（ＤａｔａＡ＋１）が記憶装置１００に入力される。
以上のように、高周波数での記憶装置の駆動において、期間Ｔ２（書き込み動作期間）で
第１のトランジスタ１０１のゲートにハイレベル電位（ＶＤＤ）が入力されることにより
、第１のトランジスタ１０１を介してデータ信号Ｄが保持容量１０２に保持される。
電源電圧Ｖｘが供給停止される期間Ｔ３及び電源電圧Ｖｘの供給が復帰する期間Ｔ４では
、第１のトランジスタ１０１を介して保持容量１０２に保持されたデータ信号Ｄが出力信
号Ｑとして出力される。
期間Ｔ１（通常動作期間）、期間Ｔ２（書き込み動作期間）、期間Ｔ５（読み出し動作期
間）では、記憶回路１２１に保持されたデータ信号Ｄが出力信号Ｑとして出力される。
＜低周波数での動作（図３）＞
次いで低周波数においての記憶装置の動作を図３を用いて説明する。
＜通常動作期間（期間Ｔ１）＞
まず高周波数での動作と同様に、期間Ｔ１において、クロック信号ＣＬＫがインバータ１
０５の入力端子及びアナログスイッチ１０９の第１の端子に入力される。これによりイン
バータ１０５の出力端子から、クロック信号ＣＬＫと逆の位相を有する信号ＣＬＫｂが、
アナログスイッチ１０４の第１の端子に入力される。
クロック信号ＣＬＫがハイレベル電位（ＶＤＤ）からローレベル電位（ＶＳＳ）に変わる
と、アナログスイッチ１０４が導通状態となり、アナログスイッチ１０９が非導通状態と
なる。アナログスイッチ１０４が導通状態となることで、データ信号Ｄが記憶回路１２０
に供給される。
期間Ｔ１のはじめに、第１のトランジスタ１０１を制御する制御信号ＯＳ＿ＷＥが、第１
のトランジスタ１０１のゲートに入力される。このときの制御信号ＯＳ＿ＷＥは、ハイレ
ベル電位（ＶＤＤ）である。そのため、第１のトランジスタ１０１はオン状態となる。第
１のトランジスタ１０１がオン状態であるので、データ信号Ｄ（ＤａｔａＡ）はアナログ
スイッチ１０４及び第１のトランジスタ１０１を介して、保持容量１０２に保持される。
なおこのときセレクタ１０６の第１の入力端子は非導通状態であり、第２の入力端子は導
通状態である。そのため、データ信号Ｄ（ＤａｔａＡ）は、記憶回路１２１には入力され
ない。
記憶装置１００を低周波数で駆動する場合は、期間Ｔ１において、第１のトランジスタ１
０１及び保持容量１０２を有する記憶回路１２０にデータ信号Ｄ（ＤａｔａＡ）を書き込
むことができる。つまり、第１のトランジスタ１０１の駆動周波数が低くても、データ信
号Ｄ（ＤａｔａＡ）を記憶回路１２０に書き込む時間を十分に取ることができる。これに
よって、後述する書き込み動作期間（期間Ｔ２）を実質的に省略でき、消費電力の低減が
可能になる。
次いでクロック信号ＣＬＫがローレベル電位（ＶＳＳ）からハイレベル電位（ＶＤＤ）に
変わると、アナログスイッチ１０４が非導通状態となり、アナログスイッチ１０９が導通
状態となる。これにより、保持容量１０２に保持されていたデータ信号Ｄ（ＤａｔａＡ）
が、セレクタ１０６を介して記憶回路１２１に書き込まれる。記憶回路１２１に書き込ま
れたデータ信号Ｄ（ＤａｔａＡ）が出力信号Ｑ（ＤａｔａＡ）として出力される。
＜書き込み動作期間（期間Ｔ２）＞
記憶装置１００が低周波数で駆動する場合、期間Ｔ２において期間Ｔ１の終わりと同じ状
態が保持される。
＜電源電圧供給停止期間（期間Ｔ３）＞
次いで、期間Ｔ３の動作について説明する。期間Ｔ３のはじめに、記憶装置１００への電
源電圧Ｖｘの供給を停止する。また、第１のトランジスタ１０１を制御する制御信号ＯＳ
＿ＷＥをローレベル電位（ＶＳＳ）とする。これにより第１のトランジスタ１０１をオフ
状態とする。電源電圧Ｖｘの供給が停止すると、記憶回路１２１に保持されていたデータ
（ＤａｔａＡ）は消える。しかし、記憶回路１２１への電源電圧Ｖｘの供給が停止した後
においても、保持容量１０２に保持されているデータ信号Ｄ（ＤａｔａＡ）は保持される
。保持容量１０２に接続されている第１のトランジスタ１０１はリーク電流が極めて小さ
いため、保持容量１０２によって保持されたデータ信号Ｄ（ＤａｔａＡ）を長期間保つこ
とができる。こうして、記憶装置１００は電源電圧Ｖｘの供給が停止した後も、データ信
号Ｄ（ＤａｔａＡ）を保持する。期間Ｔ３は、図４に示す記憶装置１００への電源電圧Ｖ
ｘの供給が停止している期間に対応する。
また、記憶装置１００への電源電圧Ｖｘの供給を停止するため、クロック信号ＣＬＫの供
給も停止される。
なお期間Ｔ３において、データ信号Ｄは、ハイレベル電位（ＶＤＤ）であっても、ローレ
ベル電位（ＶＳＳ）であってもよい（図２中「ＸＤ」と表記）。また、出力信号Ｑもハイ
レベル電位（ＶＤＤ）及びローレベル電位（ＶＳＳ）のどちらかであるか決定されない（
図２中「ＸＱ」と表記）。
＜電源電圧供給復帰期間（期間Ｔ４）＞
次いで、期間Ｔ４の動作について説明する。期間Ｔ４のはじめに記憶装置１００への電源
電圧Ｖｘの供給を再開する。この際、第１のトランジスタ１０１を制御する制御信号ＯＳ
＿ＷＥはローレベル電位（ＶＳＳ）であり、第１のトランジスタ１０１はオフ状態のまま
である。そのためデータ信号Ｄ（ＤａｔａＡ）は、保持容量１０２に保持されたままであ
る。
また、記憶装置１００への電源電圧Ｖｘの供給を再開し、クロック信号ＣＬＫをハイレベ
ル電位（ＶＤＤ）に設定する。これにより、アナログスイッチ１０４は非導通状態となり
、アナログスイッチ１０９は導通状態となる。
＜読み出し動作期間（期間Ｔ５）＞
次いで、期間Ｔ５の動作について説明する。期間Ｔ４の終わりで、選択信号ＳＥＬはハイ
レベル電位（ＶＤＤ）となっている。セレクタ１０６にハイレベル電位（ＶＤＤ）の選択
信号ＳＥＬが入力され、保持容量１０２に保持されていたデータ信号Ｄ（ＤａｔａＡ）が
記憶回路１２１に入力される。アナログスイッチ１０９が期間Ｔ４の終わりで導通状態と
なっているため、記憶回路１２１に入力されたデータ信号Ｄ（ＤａｔａＡ）は、出力信号
Ｑ（ＤａｔａＡ）として出力される。
読み出し動作期間である期間Ｔ５が終了すると、新たな期間Ｔ１（通常動作期間）が開始
され、新たなデータ信号Ｄ（ＤａｔａＡ＋１）が記憶装置１００に入力される。
以上のように、低周波数での記憶装置の駆動において、期間Ｔ１（通常動作期間）では、
記憶回路１２１にデータ信号Ｄが保持され、入力されたデータ信号Ｄが出力信号Ｑとして
出力される。同時に、期間Ｔ１では、データ信号Ｄが第１のトランジスタ１０１を介して
保持容量１０２に保持される。
電源電圧Ｖｘの供給が停止される期間Ｔ３及び電源電圧Ｖｘの供給が復帰する期間Ｔ４で
は、データ信号Ｄが保持容量１０２に保持されている。
期間Ｔ１（通常動作期間）、期間Ｔ２（書き込み動作期間）、期間Ｔ５（読み出し動作期
間）では、記憶回路１２１に保持されたデータ信号Ｄが出力信号Ｑとして出力される。
以上により、短時間の電源電圧供給停止により消費電力を抑えることができる記憶装置を
提供することができる。
＜酸化物半導体トランジスタ及び第２のトランジスタの構造及びその作製方法＞
上述のように、記憶回路１２０に含まれる第１のトランジスタ１０１は、酸化物半導体層
にチャネルが形成されるトランジスタであり、記憶回路１２１は、珪素層にチャネルが形
成されるトランジスタ（第２のトランジスタ）により形成されている。特に図４に示すよ
うに、記憶回路１２１がインバータ１０７及びインバータ１０８によって構成される場合
、インバータ１０７及びインバータ１０８はそれぞれ、ｐチャネル型トランジスタ及びｎ
チャネル型トランジスタによって形成することができる。
また、図４に示すインバータ１０５、アナログスイッチ１０４、セレクタ１０６、アナロ
グスイッチ１０９も第２のトランジスタによって形成することができる。
以下に、第１のトランジスタ１０１及び第２のトランジスタ１２３の構成を示す。
図５（Ａ）は、第２のトランジスタ１２３の断面構造を示す図である。図５（Ａ）に示さ
れる第２のトランジスタ１２３は、基板７００上に絶縁膜７０１と、単結晶の半導体基板
から分離された半導体膜７０２を有する。半導体膜７０２は、ゲート電極７０７と重なる
チャネル形成領域７１０と、チャネル形成領域７１０を間に挟む一対の不純物領域７０９
を有している。半導体膜７０２とゲート電極７０７との間には、ゲート絶縁膜７０３が設
けられている。さらにゲート絶縁膜７０３及びゲート電極７０７を覆って、絶縁膜７１２
及び絶縁膜７１３が形成されている。
基板７００として使用することができる素材に大きな制限はないが、少なくとも、後の加
熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板７００には
、フュージョン法やフロート法で作製されるガラス基板、石英基板、半導体基板、セラミ
ック基板等を用いることができる。ガラス基板としては、後の加熱処理の温度が高い場合
には、歪み点が７３０℃以上のものを用いると良い。
また、本実施の形態では、半導体膜７０２が単結晶のシリコンである場合を例に挙げて、
以下、第２のトランジスタ１２３の作製方法について説明する。なお、具体的な単結晶の
半導体膜７０２の作製方法の一例について、簡単に説明する。まず、単結晶の半導体基板
であるボンド基板に、電界で加速されたイオンでなるイオンビームを注入し、ボンド基板
の表面から一定の深さの領域に、結晶構造が乱されることで局所的に脆弱化された脆化層
を形成する。脆化層が形成される領域の深さは、イオンビームの加速エネルギーとイオン
ビームの入射角によって調節することができる。そして、ボンド基板と、絶縁膜７０１が
形成された基板７００とを、間に当該絶縁膜７０１が挟まるように貼り合わせる。貼り合
わせは、ボンド基板と基板７００とを重ね合わせた後、ボンド基板と基板７００の一部に
、１Ｎ／ｃｍ２以上５００Ｎ／ｃｍ２以下、好ましくは１１Ｎ／ｃｍ２以上２０Ｎ／ｃｍ
２以下程度の圧力を加える。圧力を加えると、その部分からボンド基板と絶縁膜７０１と
が接合を開始し、最終的には密着した面全体に接合がおよぶ。次いで、加熱処理を行うこ
とで、脆化層に存在する微小ボイドどうしが結合して、微小ボイドの体積が増大する。そ
の結果、脆化層においてボンド基板の一部である単結晶半導体膜が、ボンド基板から分離
する。上記加熱処理の温度は、基板７００の歪み点を越えない温度とする。そして、上記
単結晶半導体膜をエッチング等により所望の形状に加工することで、半導体膜７０２を形
成することができる。
半導体膜７０２には、閾値電圧を制御するために、硼素、アルミニウム、ガリウムなどの
ｐ型の導電性を付与する不純物元素、若しくはリン、砒素などのｎ型の導電性を付与する
不純物元素を添加しても良い。閾値電圧を制御するための不純物元素の添加は、所定の形
状に加工する前の半導体膜に対して行っても良いし、所定の形状に加工した後に形成され
た半導体膜７０２に対して行っても良い。また、閾値電圧を制御するための不純物元素の
添加を、ボンド基板に対して行っても良い。若しくは、不純物元素の添加を、閾値電圧を
大まかに調整するためにボンド基板に対して行った上で、閾値電圧を微調整するために、
所定の形状に加工する（パターニング）前の半導体膜に対して、又は所定の形状に加工す
ることにより形成された半導体膜７０２に対しても行っても良い。
また半導体膜７０２には、半導体膜７０２とゲート電極７０７とが重なるチャネル形成領
域７１０と、チャネル形成領域７１０を間に挟む一対の不純物領域７０９を有している。
一対の不純物領域７０９は、一導電性を付与する不純物元素を含む。ｎ型を付与する不純
物元素としては、例えばリン（Ｐ）やヒ素（Ａｓ）、ｐ型を付与する不純物元素としては
、例えばホウ素（Ｂ）が挙げられる。
なお、本実施の形態では、単結晶の半導体膜を用いる例について説明しているが、本実施
の形態はこの構成に限定されない。例えば、絶縁膜７０１上に気相成長法を用いて形成さ
れた多結晶、微結晶、非晶質の半導体膜を用いても良いし、上記半導体膜を公知の技術に
より結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、
触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法
とを組み合わせて用いることもできる。また、石英のような耐熱性に優れている基板を用
いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触
媒元素を用いる結晶化法、９５０℃程度の高温アニール法を組み合わせた結晶化法を用い
ても良い。
ゲート絶縁膜７０３は、高密度プラズマ処理、熱処理などを行うことにより半導体膜７０
２の表面を酸化又は窒化することで形成することができる。高密度プラズマ処理は、例え
ばＨｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素など
の混合ガスとを用いて行う。この場合、プラズマの励起をマイクロ波の導入により行うこ
とで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラ
ズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨ
ラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することにより、
１〜２０ｎｍ、望ましくは５〜１０ｎｍの絶縁膜が半導体膜に接するように形成できる。
例えば、亜酸化窒素（Ｎ２Ｏ）をＡｒで１〜３倍（流量比）に希釈して、１０〜３０Ｐａ
の圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して半導体膜７０２の
表面を酸化若しくは窒化させる。この処理により１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜
６ｎｍ）の絶縁膜を形成する。更に亜酸化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）を導入し
、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して
気相成長法により酸化窒化珪素膜を形成してゲート絶縁膜を形成する。固相反応と気相成
長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶
縁膜を形成することができる。
上述した高密度プラズマ処理による半導体膜の酸化又は窒化は固相反応で進むため、ゲー
ト絶縁膜７０３と半導体膜７０２との界面準位密度を極めて低くすることができる。また
高密度プラズマ処理により半導体膜７０２を直接酸化又は窒化することで、形成される絶
縁膜の厚さのばらつきを抑えることができる。また半導体膜が結晶性を有する場合、高密
度プラズマ処理を用いて半導体膜の表面を固相反応で酸化させることにより、結晶粒界に
おいてのみ酸化が速く進んでしまうのを抑え、均一性が良く、界面準位密度の低いゲート
絶縁膜を形成することができる。高密度プラズマ処理により形成された絶縁膜を、ゲート
絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを抑えること
ができる。
また、プラズマＣＶＤ法又はスパッタリング法などを用い、酸化珪素、窒化酸化珪素、酸
化窒化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウム又は酸化タンタル、酸化イッ
トリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加さ
れたハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハ
フニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））等を含む膜を、単層で、又
は積層させることで、ゲート絶縁膜７０３を形成しても良い。
なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多
い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い
物質を意味する。
ゲート絶縁膜７０３の厚さは、例えば、１ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ
以上５０ｎｍ以下とすることができる。本実施の形態では、プラズマＣＶＤ法を用いて、
酸化珪素を含む単層の絶縁膜を、ゲート絶縁膜７０３として用いる。
ゲート電極７０７の材料としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔ
ｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオ
ブ（Ｎｂ）等を用いることができる。上記金属を主成分とする合金を用いても良いし、上
記金属を含む化合物を用いても良い。又は、半導体膜に導電性を付与するリン等の不純物
元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。
なお、本実施の形態ではゲート電極７０７を単層の導電膜で形成しているが、本実施の形
態はこの構成に限定されない。ゲート電極７０７は積層された複数の導電膜で形成されて
いても良い。
２つの導電膜の組み合わせとして、１層目に窒化タンタル又はタンタルを、２層目にタン
グステンを用いることができる。上記例の他に、窒化タングステンとタングステン、窒化
モリブデンとモリブデン、アルミニウムとタンタル、アルミニウムとチタン等が挙げられ
る。タングステンや窒化タンタルは、耐熱性が高いため、２層の導電膜を形成した後の工
程において、熱活性化を目的とした加熱処理を行うことができる。また、２層の導電膜の
組み合わせとして、例えば、ｎ型の導電性を付与する不純物元素がドーピングされた珪素
とニッケルシリサイド、ｎ型の導電性を付与する不純物元素がドーピングされた珪素とタ
ングステンシリサイド等も用いることができる。
３つの導電膜を積層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン
膜の積層構造を採用するとよい。
また、ゲート電極７０７に酸化インジウム、酸化インジウム酸化スズ、酸化インジウム酸
化亜鉛、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、又は酸化亜鉛ガリ
ウム等の透光性を有する酸化物導電膜を用いることもできる。
また、ゲート絶縁膜７０３及びゲート電極７０７を覆うように、絶縁膜７１２、絶縁膜７
１３が形成されている。具体的に、絶縁膜７１２、絶縁膜７１３は、酸化珪素、窒化珪素
、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、窒化酸化アルミニウムなどの無機の
絶縁膜を用いることができる。特に、絶縁膜７１２、絶縁膜７１３に誘電率の低い（ｌｏ
ｗ−ｋ）材料を用いることで、各種電極や配線の重なりに起因する容量を十分に低減する
ことが可能になるため好ましい。なお、絶縁膜７１２、絶縁膜７１３に、上記材料を用い
た多孔性の絶縁膜を適用しても良い。多孔性の絶縁膜では、密度の高い絶縁膜と比較して
誘電率が低下するため、電極や配線に起因する寄生容量を更に低減することが可能である
。
本実施の形態では、絶縁膜７１２として酸化窒化珪素、絶縁膜７１３として窒化酸化珪素
を用いる場合を例に挙げる。また、本実施の形態では、ゲート電極７０７上に絶縁膜７１
２、絶縁膜７１３を形成している場合を例示しているが、本発明はゲート電極７０７上に
絶縁膜を１層だけ形成していても良いし、３層以上の複数の絶縁膜を積層するように形成
していても良い。
以上説明された第２のトランジスタ１２３を用いて、揮発性の記憶回路１２１が形成され
る。
次いで第１のトランジスタ１０１の構成について説明する。図５（Ｂ）は、第１のトラン
ジスタ１０１の断面構造を示す図である。図５（Ｂ）に示される第１のトランジスタ１０
１は、基板７３１上に絶縁膜７３２と、酸化物半導体層７１６を有する。酸化物半導体層
７１６上には、順に導電膜７１９及び導電膜７２０、ゲート絶縁膜７０３、及びゲート電
極７２２が設けられている。
図５（Ｂ）に示す第１のトランジスタ１０１は、酸化物半導体層７１６上にゲート電極７
０７が設けられ、かつ酸化物半導体層７１６の上に導電膜７１９及び導電膜７２０が形成
されている。本実施の形態では、このようなトランジスタを、トップゲートトップコンタ
クト型トランジスタと呼ぶ。
図５（Ｂ）に示す第１のトランジスタ１０１において、チャネル形成領域は、酸化物半導
体層７１６とゲート電極７０７がゲート絶縁膜７０３を介して重畳する領域に形成される
。また導電膜７１９及び導電膜７２０はソース電極及びドレイン電極として機能する。図
５（Ｂ）に示す第１のトランジスタ１０１のソース領域及びドレイン領域は、酸化物半導
体層７１６及び導電膜７１９、並びに、酸化物半導体層７１６及び導電膜７２０が重畳す
る領域に形成される。
基板７３１及び絶縁膜７３２は、それぞれ基板７００及び絶縁膜７０１と同様の材料を用
いればよい。或いは、第２のトランジスタ１２３を形成後、第２のトランジスタ１２３を
平坦な表面を有する絶縁膜で覆い、当該平坦な絶縁膜を絶縁膜７０１の代わりとして、第
２のトランジスタ１２３の上方に第１のトランジスタ１０１を形成してもよい。
酸化物半導体層７１６は、絶縁膜７０１上に形成した酸化物半導体膜を所望の形状に加工
することで、形成することができる。上記酸化物半導体膜の膜厚は、２ｎｍ以上２００ｎ
ｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下、更に好ましくは３ｎｍ以上２０ｎｍ以下と
する。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタ法により成膜
する。また、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、又
は希ガス（例えばアルゴン）及び酸素混合雰囲気下においてスパッタ法等により形成する
ことができる。
酸化物半導体膜の成膜方法について、以下詳細に説明する。酸化物半導体膜は、スパッタ
リング法、蒸着法、ＰＣＶＤ法、ＰＬＤ法、ＡＬＤ法またはＭＢＥ法などを用いて成膜す
る。
酸化物半導体膜は、好ましくはスパッタリング法により、基板加熱温度を１００℃以上６
００℃以下、好ましくは１５０℃以上５５０℃以下、さらに好ましくは２００℃以上５０
０℃以下とし、酸素ガス雰囲気で成膜する。酸化物半導体膜の厚さは、１ｎｍ以上４０ｎ
ｍ以下、好ましくは３ｎｍ以上２０ｎｍ以下とする。成膜時の基板加熱温度が高いほど、
得られる酸化物半導体膜の不純物濃度は低くなる。また、酸化物半導体膜中の原子配列が
整い、高密度化され、多結晶またはＣＡＡＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓ
ｔａｌ）が形成されやすくなる。さらに、酸素ガス雰囲気で成膜することでも、希ガスな
どの余分な原子が含まれないため、多結晶またはＣＡＡＣが形成されやすくなる。ただし
、酸素ガスと希ガスの混合雰囲気としてもよく、その場合は酸素ガスの割合は３０体積％
以上、好ましくは５０体積％以上、さらに好ましくは８０体積％以上とする。なお、酸化
物半導体膜は薄いほど、トランジスタの短チャネル効果が低減される。ただし、薄くしす
ぎると界面散乱の影響が強くなり、電界効果移動度の低下が起こることがある。
酸化物半導体膜としてＩｎ−Ｇａ−Ｚｎ−Ｏ系材料をスパッタリング法で成膜する場合、
好ましくは、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１、４：２：３、３：１：２、１：
１：２、２：１：３、または３：１：４で示されるＩｎ−Ｇａ−Ｚｎ−Ｏターゲットを用
いる。前述の原子数比を有するＩｎ−Ｇａ−Ｚｎ−Ｏターゲットを用いて酸化物半導体膜
を成膜することで、多結晶またはＣＡＡＣが形成されやすくなる。
また、酸化物半導体膜としてＩｎ−Ｓｎ−Ｚｎ−Ｏ系材料をスパッタリング法で成膜する
場合、好ましくは、原子数比がＩｎ：Ｓｎ：Ｚｎ＝１：１：１、２：１：３、１：２：２
、または４：９：７で示されるＩｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いる。前述の原子数
比を有するＩｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いて酸化物半導体膜を成膜することで、
多結晶またはＣＡＡＣが形成されやすくなる。
次に、加熱処理を行う。加熱処理は、減圧雰囲気、不活性雰囲気または酸化性雰囲気で行
う。加熱処理により、酸化物半導体膜中の不純物濃度を低減することができる。
加熱処理は、減圧雰囲気または不活性雰囲気で加熱処理を行った後、温度を保持しつつ酸
化性雰囲気に切り替えてさらに加熱処理を行うと好ましい。これは、減圧雰囲気または不
活性雰囲気にて加熱処理を行うと、酸化物半導体膜中の不純物濃度を低減することができ
るが、同時に酸素欠損も生じてしまうためであり、このとき生じた酸素欠損を、酸化性雰
囲気での加熱処理により低減することができる。
酸化物半導体膜は、成膜時の基板加熱に加え、加熱処理を行うことで、膜中の不純物準位
を極めて小さくすることが可能となる。その結果、トランジスタの電界効果移動度を後述
する理想的な電界効果移動度近くまで高めることが可能となる。
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズ
マを発生させる逆スパッタを行い、絶縁膜７１２及び絶縁膜７１３の表面に付着している
塵埃を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、ア
ルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成し
て表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用い
てもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい
。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
酸化物半導体トランジスタに用いる酸化物半導体としては、少なくともインジウム（Ｉｎ
）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。
また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビ
ライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタ
ビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハ
フニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（
Ａｌ）を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
当該酸化物半導体として、例えば、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−
Ｏ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化
物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ−Ｏ系酸化物、Ｉｎ
−Ｈｆ−Ａｌ−Ｚｎ−Ｏ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸
化物（ＩＧＺＯとも表記する）、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ
系酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ａｌ
−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｌａ−Ｚｎ−Ｏ系酸化物、
Ｉｎ−Ｃｅ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ−Ｏ
系酸化物、Ｉｎ−Ｓｍ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｇｄ
−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ−Ｏ系酸化物、
Ｉｎ−Ｈｏ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ−Ｏ
系酸化物、Ｉｎ−Ｙｂ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ−Ｏ系酸化物、二元系金属
の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ｚｎ−Ｏ系酸化物、Ａｌ−Ｚｎ−Ｏ系酸
化物、Ｚｎ−Ｍｇ−Ｏ系酸化物、Ｓｎ−Ｍｇ−Ｏ系酸化物、Ｉｎ−Ｍｇ−Ｏ系酸化物や、
Ｉｎ−Ｇａ−Ｏ系酸化物、一元系金属の酸化物であるＩｎ−Ｏ系酸化物、Ｓｎ−Ｏ系酸化
物、Ｚｎ−Ｏ系酸化物などを用いることができる。また、上記酸化物半導体にＩｎとＧａ
とＳｎとＺｎ以外の元素、例えばＳｉＯ２を含ませてもよい。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、インジウム（Ｉｎ）とガリウム
（Ｇａ）と亜鉛（Ｚｎ）を有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問
わない。また、ＩｎとＧａとＺｎ以外の金属元素を含んでいてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）
で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた
一の金属元素または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ
及びＭｎ、またはＧａ及びＣｏなどがある。また、酸化物半導体として、Ｉｎ３ＳｎＯ５
（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇ
ａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸
化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１
：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１
／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の
原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に
応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ
ャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度
等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上
げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋
ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ
＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ―Ａ）２＋（ｂ―Ｂ）２＋
（ｃ―Ｃ）２≦ｒ２、を満たすことをいい、ｒとしては、例えば、０．０５とすればよい
。他の酸化物でも同様である。
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶
でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファス
でもよい。
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、
これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高
い移動度を得ることができる。
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面
の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。
表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく
、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ま
しくは０．１ｎｍ以下の表面上に形成するとよい。
なお、Ｒａは、ＪＩＳ Ｂ０６０１で定義されている中心線平均粗さを面に対して適用で
きるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均し
た値」と表現でき、以下の式にて定義される。
なお、上記において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１
）（ｘ２，ｙ２）で表される４点によって囲まれる長方形の領域）の面積を指し、Ｚ０は
測定面の平均高さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ
Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
なお、酸化物半導体は非晶質であっても良いが、結晶性を有していても良い。結晶性を有
する酸化物半導体としては、ｃ軸配向を有した結晶（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃ
ｒｙｓｔａｌ：ＣＡＡＣとも呼ぶ）を含む酸化物であっても、トランジスタの信頼性を高
めるという効果を得ることができるので、好ましい。
ＣＡＡＣで構成された酸化物半導体膜は、スパッタリング法によっても作製することがで
きる。スパッタリング法によってＣＡＡＣを得るには酸化物半導体膜の堆積初期段階にお
いて六方晶の結晶が形成されるようにすることと、当該結晶を種として結晶が成長される
ようにすることが肝要である。そのためには、ターゲットと基板の距離を広くとり（例え
ば、１５０ｍｍ〜２００ｍｍ程度）、基板加熱温度を１００℃〜５００℃、好適には２０
０℃〜４００℃、さらに好適には２５０℃〜３００℃にすると好ましい。また、これに加
えて、成膜時の基板加熱温度よりも高い温度で、堆積された酸化物半導体膜を熱処理する
ことで膜中に含まれるミクロな欠陥や、積層界面の欠陥を修復することができる。
なお、本明細書においては、六方晶の結晶構造は六晶系（Ｃｒｙｓｔａｌ ｆａｍｉｌｙ
）におけるものを指し、七晶系（Ｃｒｙｓｔａｌ ｓｙｓｔｅｍ）の三方晶と六方晶を含
む。
ＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）を含む酸化物は、ｃ軸配向
し、かつａｂ面、表面または界面の方向から見て三角形状または六角形状の原子配列を有
し、ｃ軸においては金属原子が層状または金属原子と酸素原子とが層状に配列しており、
ａｂ面においてはａ軸またはｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶を含む酸
化物である。ＣＡＡＣについて以下に詳細に説明する。
ＣＡＡＣを含む酸化物とは、広義に、非単結晶であって、そのａｂ面に垂直な方向から見
て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつｃ軸方向に垂直な
方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む酸
化物をいう。
ＣＡＡＣは単結晶ではないが、非晶質のみから形成されているものでもない。また、ＣＡ
ＡＣは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を明
確に判別できないこともある。
ＣＡＡＣに酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣ
を構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣが形成される基板面、
ＣＡＡＣの表面などに垂直な方向）に揃っていてもよい。または、ＣＡＡＣを構成する個
々の結晶部分のａｂ面の法線は一定の方向（例えば、ＣＡＡＣが形成される基板面、ＣＡ
ＡＣの表面などに垂直な方向）を向いていてもよい。
ＣＡＡＣは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であっ
たりする。また、その組成などに応じて、可視光に対して透明であったり不透明であった
りする。
このようなＣＡＡＣの例として、膜状に形成され、膜表面またはＣＡＡＣが形成される基
板面に垂直な方向から観察すると三角形または六角形の原子配列が認められ、かつその膜
断面を観察すると金属原子または金属原子および酸素原子（または窒素原子）の層状配列
が認められる結晶を挙げることもできる。
ＣＡＡＣに含まれる結晶構造の一例について図１５乃至図１７、及び図３２を用いて詳細
に説明する。なお、特に断りがない限り、図１５乃至図１７、及び図３２は上方向をｃ軸
方向とし、ｃ軸方向と直交する面をａｂ面とする。なお、単に上半分、下半分という場合
、ａｂ面を境にした場合の上半分、下半分をいう。また、図１５において丸で囲まれたＯ
は４配位のＯを示し、二重丸で囲まれたＯは３配位のＯを示す。
図１５（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４
配位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対して、近接の酸素原
子のみ示した構造を小グループと呼ぶ。図１５（Ａ）の構造は、八面体構造をとるが、簡
単のため平面構造で示している。なお、図１５（Ａ）の上半分および下半分にはそれぞれ
３個ずつ４配位のＯがある。図１５（Ａ）に示す小グループは電荷が０である。
図１５（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３
配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、
いずれもａｂ面に存在する。図１５（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４
配位のＯがある。また、Ｉｎも５配位をとるため、図１５（Ｂ）に示す構造をとりうる。
図１５（Ｂ）に示す小グループは電荷が０である。
図１５（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する構
造を示す。図１５（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位
のＯがある。または、図１５（Ｃ）の上半分に３個の４配位のＯがあり、下半分に１個の
４配位のＯがあってもよい。図１５（Ｃ）に示す小グループは電荷が０である。
図１５（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構
造を示す。図１５（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位
のＯがある。図１５（Ｄ）に示す小グループは電荷が＋１となる。
図１５（Ｅ）に、２個のＺｎを含む小グループを示す。図１５（Ｅ）の上半分には１個の
４配位のＯがあり、下半分には１個の４配位のＯがある。図１５（Ｅ）に示す小グループ
は電荷が−１となる。
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を
大グループ（ユニットセルともいう）と呼ぶ。
ここで、これらの小グループ同士が結合する規則について説明する。６配位のＩｎの上半
分の３個のＯは、下方向にそれぞれ３個の近接Ｉｎを有し、下半分の３個のＯは、上方向
にそれぞれ３個の近接Ｉｎを有する。５配位のＧａの上半分の１個のＯは下方向に１個の
近接Ｇａを有し、下半分の１個のＯは上方向に１個の近接Ｇａを有する。４配位のＺｎの
上半分の１個のＯは、下方向に１個の近接Ｚｎを有し、下半分の３個のＯは、上方向にそ
れぞれ３個の近接Ｚｎを有する。この様に、金属原子の上方向の４配位のＯの数と、その
Ｏの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向の４配位のＯの数
と、そのＯの上方向にある近接金属原子の数は等しい。Ｏは４配位なので、下方向にある
近接金属原子の数と、上方向にある近接金属原子の数の和は４になる。従って、金属原子
の上方向にある４配位のＯの数と、別の金属原子の下方向にある４配位のＯの数との和が
４個のとき、金属原子を有する二種の小グループ同士は結合することができる。例えば、
６配位の金属原子（ＩｎまたはＳｎ）が下半分の４配位のＯを介して結合する場合、４配
位のＯが３個であるため、５配位の金属原子（ＧａまたはＩｎ）、４配位の金属原子（Ｚ
ｎ）のいずれかと結合することになる。
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。
また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合して
中グループを構成する。
図１６（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示
す。図１６（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図１６（
Ｃ）は、図１６（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
図１６（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し
、例えば、Ｓｎの上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠
の３として示している。同様に、図１６（Ａ）において、Ｉｎの上半分および下半分には
それぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図１６
（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあ
るＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎ
とを示している。
図１６（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上か
ら順に４配位のＯが３個ずつ上半分および下半分にあるＳｎが、４配位のＯが１個ずつ上
半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがあるＺ
ｎと結合し、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分
および下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ２
個からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介して４
配位のＯが３個ずつ上半分および下半分にあるＳｎと結合している構成である。この中グ
ループが複数結合して大グループを構成する。
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６
６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４
配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従っ
て、Ｓｎを含む小グループは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成する
ためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図１
５（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを含む
小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消され
るため、層構造の合計の電荷を０とすることができる。
具体的には、図１６（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ
−Ｏ系の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ
−Ｚｎ−Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）
とする組成式で表すことができる。
また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物、
Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｓｎ−
Ａｌ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚ
ｎ−Ｏ系酸化物や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物（ＩＧＺＯ
とも表記する）、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ａｌ
−Ｇａ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物や、Ｉｎ−Ｈｆ−Ｚｎ−Ｏ系
酸化物、Ｉｎ−Ｌａ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｐｒ−
Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ−Ｏ系酸化物、Ｉ
ｎ−Ｅｕ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ−Ｏ系
酸化物、Ｉｎ−Ｄｙ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｅｒ−
Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ−Ｏ系酸化物、Ｉ
ｎ−Ｌｕ−Ｚｎ−Ｏ系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物、Ｓ
ｎ−Ｚｎ−Ｏ系酸化物、Ａｌ−Ｚｎ−Ｏ系酸化物、Ｚｎ−Ｍｇ−Ｏ系酸化物、Ｓｎ−Ｍｇ
−Ｏ系酸化物、Ｉｎ−Ｍｇ−Ｏ系酸化物や、Ｉｎ−Ｇａ−Ｏ系酸化物などを用いた場合も
同様である。
例えば、図１７（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデ
ル図を示す。
図１７（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上か
ら順に４配位のＯが３個ずつ上半分および下半分にあるＩｎが、４配位のＯが１個上半分
にあるＺｎと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１個
ずつ上半分および下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位のＯを介
して、４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合している構成である。
この中グループが複数結合して大グループを構成する。
図１７（Ｂ）に３つの中グループで構成される大グループを示す。なお、図１７（Ｃ）は
、図１７（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それ
ぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含む小グループは
、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの合
計の電荷は常に０となる。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、図１７（Ａ）に示した
中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせた大
グループも取りうる。
具体的には、図１７（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｇａ−Ｚｎ
−Ｏ系の結晶を得ることができる。なお、得られるＩｎ−Ｇａ−Ｚｎ−Ｏ系の層構造は、
ＩｎＧａＯ３（ＺｎＯ）ｎ（ｎは自然数）とする組成式で表すことができる。
ｎ＝１（ＩｎＧａＺｎＯ４）の場合は、例えば、図３２（Ａ）に示す結晶構造を取りうる
。なお、図３２（Ａ）に示す結晶構造において、図１５（Ｂ）で説明したように、Ｇａ及
びＩｎは５配位をとるため、ＧａがＩｎに置き換わった構造も取りうる。
また、ｎ＝２（ＩｎＧａＺｎ２Ｏ５）の場合は、例えば、図３２（Ｂ）に示す結晶構造を
取りうる。なお、図３２（Ｂ）に示す結晶構造において、図１５（Ｂ）で説明したように
、Ｇａ及びＩｎは５配位をとるため、ＧａがＩｎに置き換わった構造も取りうる。
なお、四元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏには、ＹｂＦｅ２Ｏ４型構造である
ＩｎＧａＺｎＯ４や、Ｙｂ２Ｆｅ３Ｏ７型構造であるＩｎ２Ｇａ２ＺｎＯ７等があり、そ
の変形型構造をとりうることが知られている（Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍ
ｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏ
ｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３
５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐ
．２９８−３１５）。なお、ＹｂＦｅ２Ｏ４型構造は、Ｙｂを含む層をＡ層としＦｅを含
む層をＢ層とすると、ＡＢＢ｜ＡＢＢ｜ＡＢＢ｜の繰り返し構造を有し、その変形構造と
しては、例えば、ＡＢＢＢ｜ＡＢＢＢ｜の繰り返し構造を挙げることができる。また、Ｙ
ｂ２Ｆｅ３Ｏ７型構造は、ＡＢＢ｜ＡＢ｜ＡＢＢ｜ＡＢ｜の繰り返し構造を有し、その変
形構造としては、例えば、ＡＢＢＢ｜ＡＢＢ｜ＡＢＢＢ｜ＡＢＢ｜ＡＢＢＢ｜ＡＢＢ｜の
繰り返し構造を挙げることができる。
ＣＡＡＣは、非晶質の酸化物半導体と比較して、金属と酸素の結合が秩序化している。す
なわち、酸化物半導体が非晶質の場合は、個々の金属原子によって酸素原子の配位数が異
なることも有り得るが、ＣＡＡＣでは金属原子における酸素原子の配位数はほぼ一定とな
る。そのため、微視的な酸素の欠損が減少し、水素原子（水素イオンを含む）やアルカリ
金属原子の脱着による電荷の移動や不安定性を減少させる効果がある。
従って、ＣＡＡＣで構成された酸化物半導体膜を用いてトランジスタを作製することで、
トランジスタへの光照射またはバイアス−熱ストレス（ＢＴ）の付加を行った後に生じる
、トランジスタのしきい値電圧の変化量を、低減することができる。よって、安定した電
気的特性を有するトランジスタを作製することができる。
導電膜７１９及び導電膜７２０は、ソース電極又はドレイン電極として機能する。
導電膜７１９及び導電膜７２０となる導電膜は、アルミニウム、クロム、銅、タンタル、
チタン、モリブデン、タングステンからから選ばれた元素、又は上述した元素を成分とす
る合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、アルミニウム、銅
などの金属膜の下側もしくは上側にクロム、タンタル、チタン、モリブデン、タングステ
ンなどの高融点金属膜を積層させた構成としても良い。また、アルミニウム又は銅は、耐
熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高
融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジ
ム、スカンジウム、イットリウム等を用いることができる。
また、導電膜７１９及び導電膜７２０となる導電膜は、単層構造でも、２層以上の積層構
造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上
にチタン膜を積層する２層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を
積層し、更にその上にチタン膜を成膜する３層構造などが挙げられる。また、Ｃｕ−Ｍｇ
−Ａｌ合金、Ｍｏ−Ｔｉ合金、Ｔｉ、Ｍｏ、は、酸化膜との密着性が高い。よって、下層
にＣｕ−Ｍｇ−Ａｌ合金、Ｍｏ−Ｔｉ合金、Ｔｉ、或いはＭｏで構成される導電膜、上層
にＣｕで構成される導電膜を積層し、上記積層された導電膜を導電膜７１９及び導電膜７
２０に用いることで、酸化膜である絶縁膜と、導電膜７１９及び導電膜７２０との密着性
を高めることができる。
また、導電膜７１９及び導電膜７２０となる導電膜としては、導電性の金属酸化物で形成
しても良い。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、酸化イ
ンジウム酸化スズ、酸化インジウム酸化亜鉛又は当該金属酸化物材料にシリコン若しくは
酸化シリコンを含ませたものを用いることができる。
導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせ
ることが好ましい。
また、酸化物半導体層７１６と、ソース電極又はドレイン電極として機能する導電膜７１
９及び導電膜７２０との間に、ソース領域及びドレイン領域として機能する酸化物導電膜
を設けるようにしても良い。酸化物導電膜の材料としては、酸化亜鉛を成分として含むも
のが好ましく、酸化インジウムを含まないものであることが好ましい。そのような酸化物
導電膜として、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガ
リウムなどを適用することができる。
ソース領域及びドレイン領域として機能する酸化物導電膜を設けることで、酸化物半導体
層７１６と導電膜７１９及び導電膜７２０の間の抵抗を下げることができるので、トラン
ジスタの高速動作を実現させることができる。また、ソース領域及びドレイン領域として
機能する酸化物導電膜を設けることで、トランジスタの耐圧を高めることができる。
ゲート絶縁膜７２１は、ゲート絶縁膜７０３と同様の材料、同様の積層構造を用いて形成
することが可能である。なお、ゲート絶縁膜７２１は、水分や、水素などの不純物を極力
含まないことが望ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構
成されていても良い。ゲート絶縁膜７２１に水素が含まれると、その水素が酸化物半導体
層７１６へ侵入し、又は水素が酸化物半導体層７１６中の酸素を引き抜き、酸化物半導体
層７１６が低抵抗化（ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よ
って、ゲート絶縁膜７２１はできるだけ水素を含まない膜になるように、成膜方法に水素
を用いないことが重要である。上記ゲート絶縁膜７２１には、バリア性の高い材料を用い
るのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、
窒化アルミニウム膜、又は窒化酸化アルミニウム膜などを用いることができる。複数の積
層された絶縁膜を用いる場合、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの
絶縁膜を、上記バリア性の高い絶縁膜よりも、酸化物半導体層７１６に近い側に形成する
。そして、窒素の含有比率が低い絶縁膜を間に挟んで、導電膜７１９及び導電膜７２０及
び酸化物半導体層７１６と重なるように、バリア性の高い絶縁膜を形成する。バリア性の
高い絶縁膜を用いることで、酸化物半導体層７１６内、ゲート絶縁膜７２１内、或いは、
酸化物半導体層７１６と他の絶縁膜の界面とその近傍に、水分又は水素などの不純物が入
り込むのを防ぐことができる。また、酸化物半導体層７１６に接するように窒素の比率が
低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を
用いた絶縁膜が直接、酸化物半導体層７１６に接するのを防ぐことができる。
本実施の形態では、スパッタ法で形成された膜厚２００ｎｍの酸化珪素膜上に、スパッタ
法で形成された膜厚１００ｎｍの窒化珪素膜を積層させた構造を有する、ゲート絶縁膜７
２１を形成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形
態では１００℃とする。
また、ゲート電極７２２は、ゲート絶縁膜７２１上に導電膜を形成した後、該導電膜をパ
ターニングすることで形成することができる。ゲート電極７２２は、ゲート電極７０７、
或いは導電膜７１９及び導電膜７２０と同様の材料を用いて形成することが可能である。
ゲート電極７２２の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍ
とする。本実施の形態では、タングステンターゲットを用いたスパッタ法により１５０ｎ
ｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工
（パターニング）することで、ゲート電極７２２を形成する。なお、レジストマスクをイ
ンクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォ
トマスクを使用しないため、製造コストを低減できる。
また、第１のトランジスタ１０１はシングルゲート構造のトランジスタを用いて説明した
が、必要に応じて、電気的に接続された複数のゲート電極を有することで、チャネル形成
領域を複数有する、マルチゲート構造のトランジスタも形成することができる。
なお、酸化物半導体層７１６に接する絶縁膜（本実施の形態においては、ゲート絶縁膜７
２１が該当する。）は、第１３族元素及び酸素を含む絶縁材料を用いるようにしても良い
。酸化物半導体材料には第１３族元素を含むものが多く、第１３族元素を含む絶縁材料は
酸化物半導体との相性が良く、これを酸化物半導体層に接する絶縁膜に用いることで、酸
化物半導体層との界面の状態を良好に保つことができる。
第１３族元素を含む絶縁材料とは、絶縁材料に一又は複数の第１３族元素を含むことを意
味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウ
ム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化ア
ルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子
％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）が
アルミニウムの含有量（原子％）以上のものを示す。
例えば、ガリウムを含有する酸化物半導体層に接して絶縁膜を形成する場合に、絶縁膜に
酸化ガリウムを含む材料を用いることで酸化物半導体層と絶縁膜の界面特性を良好に保つ
ことができる。例えば、酸化物半導体層と酸化ガリウムを含む絶縁膜とを接して設けるこ
とにより、酸化物半導体層と絶縁膜の界面における水素のパイルアップを低減することが
できる。なお、絶縁膜に酸化物半導体の成分元素と同じ族の元素を用いる場合には、同様
の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁膜を
形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性
を有しているため、当該材料を用いることは、酸化物半導体層への水の侵入防止という点
においても好ましい。
また、酸化物半導体層７１６に接する絶縁膜は、酸素雰囲気下による熱処理や、酸素ドー
プなどにより、絶縁材料を化学量論的組成比より酸素が多い状態とすることが好ましい。
酸素ドープとは、酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸素
を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、酸
素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。
また、酸素ドープは、イオン注入法又はイオンドーピング法を用いて行ってもよい。
例えば、酸化物半導体層７１６に接する絶縁膜として酸化ガリウムを用いた場合、酸素雰
囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をＧａ２ＯＸ
（Ｘ＝３＋α、０＜α＜１）とすることができる。
また、酸化物半導体層７１６に接する絶縁膜として酸化アルミニウムを用いた場合、酸素
雰囲気下による熱処理や、酸素ドープを行うことにより、酸化アルミニウムの組成をＡｌ
２ＯＸ（Ｘ＝３＋α、０＜α＜１）とすることができる。
また、酸化物半導体層７１６に接する絶縁膜として酸化ガリウムアルミニウム（酸化アル
ミニウムガリウム）を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うこと
により、酸化ガリウムアルミニウム（酸化アルミニウムガリウム）の組成をＧａＸＡｌ２
−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）とすることができる。
酸素ドープ処理を行うことにより、化学量論的組成比より酸素が多い領域を有する絶縁膜
を形成することができる。このような領域を備える絶縁膜と酸化物半導体層が接すること
により、絶縁膜中の過剰な酸素が酸化物半導体層に供給され、酸化物半導体層中、又は酸
化物半導体層と絶縁膜の界面における酸素欠陥を低減し、酸化物半導体層をｉ型化又はｉ
型に限りなく近くすることができる。
なお、化学量論的組成比より酸素が多い領域を有する絶縁膜は、酸化物半導体層７１６に
接する絶縁膜のうち、上層に位置する絶縁膜又は下層に位置する絶縁膜のうち、どちらか
一方のみに用いても良いが、両方の絶縁膜に用いる方が好ましい。化学量論的組成比より
酸素が多い領域を有する絶縁膜を、酸化物半導体層７１６に接する絶縁膜の、上層及び下
層に位置する絶縁膜に用い、酸化物半導体層７１６を挟む構成とすることで、上記効果を
より高めることができる。
また、酸化物半導体層７１６の上層又は下層に用いる絶縁膜は、上層と下層で同じ構成元
素を有する絶縁膜としても良いし、異なる構成元素を有する絶縁膜としても良い。例えば
、上層と下層とも、組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとして
も良いし、上層と下層の一方を組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリ
ウムとし、他方を組成がＡｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化アルミニウムとし
ても良い。
また、酸化物半導体層７１６に接する絶縁膜は、化学量論的組成比より酸素が多い領域を
有する絶縁膜の積層としても良い。例えば、酸化物半導体層７１６の上層に組成がＧａ２
ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムを形成し、その上に組成がＧａＸＡｌ２
−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）の酸化ガリウムアルミニウム（酸化アルミニウ
ムガリウム）を形成してもよい。なお、酸化物半導体層７１６の下層を、化学量論的組成
比より酸素が多い領域を有する絶縁膜の積層としても良いし、酸化物半導体層７１６の上
層及び下層の両方を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層として
も良い。
以上説明した第１のトランジスタ１０１により、不揮発性の記憶回路１２０を形成するこ
とができる。
図５（Ｃ）に、図５（Ｂ）とは異なる第１のトランジスタ１０１の構成を示す。
図５（Ｃ）に示す第１のトランジスタ１０１では、ソース電極及びドレイン電極として機
能する導電膜７１９及び導電膜７２０が、酸化物半導体層７１６と絶縁膜７１２及び絶縁
膜７１３の間に設けられている。図５（Ｃ）に示す第１のトランジスタ１０１は、絶縁膜
７１３を形成した後に導電膜７１９及び導電膜７２０の形成を行い、次いで酸化物半導体
層７１６の形成を行うことで、得ることができる。
本実施の形態により、複雑な作製工程を必要とせず、消費電力を抑えることができる記憶
装置を提供することができる。特に、短時間の電源電圧供給停止により消費電力を抑える
ことができる記憶装置を提供することができる。
［実施の形態２］
本実施の形態では、実施の形態１とは異なる構造を有した、酸化物半導体トランジスタに
ついて説明する。
図９（Ａ）に示すトランジスタ９０１は、絶縁膜９０２上に形成された、活性層として機
能する酸化物半導体層９０３と、酸化物半導体層９０３上に形成されたソース電極９０４
及びドレイン電極９０５と、酸化物半導体層９０３、ソース電極９０４及びドレイン電極
９０５上のゲート絶縁膜９０６と、ゲート絶縁膜９０６上において酸化物半導体層９０３
と重なる位置に設けられたゲート電極９０７とを有する。
図９（Ａ）に示すトランジスタ９０１は、ゲート電極９０７が酸化物半導体層９０３の上
に形成されているトップゲート型であり、なおかつ、ソース電極９０４及びドレイン電極
９０５が酸化物半導体層９０３の上に形成されているトップコンタクト型である。そして
、トランジスタ９０１は、ソース電極９０４及びドレイン電極９０５と、ゲート電極９０
７とが重なっていない。すなわち、ソース電極９０４及びドレイン電極９０５とゲート電
極９０７との間には、ゲート絶縁膜９０６の膜厚よりも大きい間隔が設けられている。よ
って、トランジスタ９０１は、ソース電極９０４及びドレイン電極９０５とゲート電極９
０７との間に形成される寄生容量を小さく抑えることができるので、高速動作を実現する
ことができる。
また、酸化物半導体層９０３は、ゲート電極９０７が形成された後に酸化物半導体層９０
３にｎ型の導電性を付与するドーパントを添加することで得られる、一対の高濃度領域９
０８を有する。また、酸化物半導体層９０３のうち、ゲート絶縁膜９０６を間に挟んでゲ
ート電極９０７と重なる領域がチャネル形成領域９０９である。酸化物半導体層９０３で
は、一対の高濃度領域９０８の間にチャネル形成領域９０９が設けられている。高濃度領
域９０８を形成するためのドーパントの添加は、イオン注入法を用いることができる。ド
ーパントは、例えばヘリウム、アルゴン、キセノンなどの希ガスや、窒素、リン、ヒ素、
アンチモンなどの１５族原子などを用いることができる。
例えば、窒素をドーパントとして用いた場合、高濃度領域９０８中の窒素原子の濃度は、
５×１０１９／ｃｍ３以上１×１０２２／ｃｍ３以下であることが望ましい。
ｎ型の導電性を付与するドーパントが添加されている高濃度領域９０８は、酸化物半導体
層９０３中の他の領域に比べて導電性が高くなる。よって、高濃度領域９０８を酸化物半
導体層９０３に設けることで、ソース電極９０４とドレイン電極９０５の間の抵抗を下げ
ることができる。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を酸化物半導体層９０３に用いた場合、窒素
を添加した後、３００℃以上６００℃以下で１時間程度加熱処理を施すことにより、高濃
度領域９０８中の酸化物半導体はウルツ鉱型の結晶構造を有するようになる。高濃度領域
９０８中の酸化物半導体がウルツ鉱型の結晶構造を有することで、さらに高濃度領域９０
８の導電性を高め、ソース電極９０４とドレイン電極９０５の間の抵抗を下げることがで
きる。なお、ウルツ鉱型の結晶構造を有する酸化物半導体を形成して、ソース電極９０４
とドレイン電極９０５の間の抵抗を効果的に下げるためには、窒素をドーパントとして用
いた場合、高濃度領域９０８中の窒素原子の濃度を、１×１０２０／ｃｍ３以上７ａｔｏ
ｍｓ％以下とすることが望ましい。しかし、窒素原子が上記範囲よりも低い濃度であって
も、ウルツ鉱型の結晶構造を有する酸化物半導体が得られる場合もある。
また、酸化物半導体層９０３は、ＣＡＡＣで構成されていても良い。酸化物半導体層９０
３がＣＡＡＣで構成されている場合、非晶質の場合に比べて酸化物半導体層９０３の導電
率を高めることができるので、ソース電極９０４とドレイン電極９０５の間の抵抗を下げ
ることができる。
そして、ソース電極９０４とドレイン電極９０５の間の抵抗を下げることで、トランジス
タ９０１の微細化を進めても、高いオン電流と、高速動作を確保することができる。また
、トランジスタ９０１の微細化により、当該トランジスタを用いた記憶素子の占める面積
を縮小化し、単位面積あたりの記憶容量を高めることができる。
図９（Ｂ）に示すトランジスタ９１１は、絶縁膜９１２上に形成されたソース電極９１４
及びドレイン電極９１５と、ソース電極９１４及びドレイン電極９１５上に形成された活
性層として機能する酸化物半導体層９１３と、酸化物半導体層９１３、ソース電極９１４
及びドレイン電極９１５上のゲート絶縁膜９１６と、ゲート絶縁膜９１６上において酸化
物半導体層９１３と重なる位置に設けられたゲート電極９１７とを有する。
図９（Ｂ）に示すトランジスタ９１１は、ゲート電極９１７が酸化物半導体層９１３の上
に形成されているトップゲート型であり、なおかつ、ソース電極９１４及びドレイン電極
９１５が酸化物半導体層９１３の下に形成されているボトムコンタクト型である。そして
、トランジスタ９１１は、トランジスタ９０１と同様に、ソース電極９１４及びドレイン
電極９１５と、ゲート電極９１７とが重なっていないので、ソース電極９１４及びドレイ
ン電極９１５とゲート電極９１７との間に形成される寄生容量を小さく抑えることができ
、高速動作を実現することができる。
また、酸化物半導体層９１３は、ゲート電極９１７が形成された後に酸化物半導体層９１
３にｎ型の導電性を付与するドーパントを添加することで得られる、一対の高濃度領域９
１８を有する。また、酸化物半導体層９１３のうち、ゲート絶縁膜９１６を間に挟んでゲ
ート電極９１７と重なる領域がチャネル形成領域９１９である。酸化物半導体層９１３で
は、一対の高濃度領域９１８の間にチャネル形成領域９１９が設けられている。
高濃度領域９１８は、上述した、トランジスタ９０１が有する高濃度領域９０８の場合と
同様に、イオン注入法を用いて形成することができる。そして、高濃度領域９１８を形成
するためのドーパントの種類については、高濃度領域９０８の場合を参照することができ
る。
例えば、窒素をドーパントとして用いた場合、高濃度領域９１８中の窒素原子の濃度は、
５×１０１９／ｃｍ３以上１×１０２２／ｃｍ３以下であることが望ましい。
ｎ型の導電性を付与するドーパントが添加されている高濃度領域９１８は、酸化物半導体
層９１３中の他の領域に比べて導電性が高くなる。よって、高濃度領域９１８を酸化物半
導体層９１３に設けることで、ソース電極９１４とドレイン電極９１５の間の抵抗を下げ
ることができる。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を酸化物半導体層９１３に用いた場合、窒素
を添加した後、３００℃以上６００℃以下程度で加熱処理を施すことにより、高濃度領域
９１８中の酸化物半導体はウルツ鉱型の結晶構造を有するようになる。高濃度領域９１８
中の酸化物半導体がウルツ鉱型の結晶構造を有することで、さらに高濃度領域９１８の導
電性を高め、ソース電極９１４とドレイン電極９１５の間の抵抗を下げることができる。
なお、ウルツ鉱型の結晶構造を有する酸化物半導体を形成して、ソース電極９１４とドレ
イン電極９１５の間の抵抗を効果的に下げるためには、窒素をドーパントとして用いた場
合、高濃度領域９１８中の窒素原子の濃度を、１×１０２０／ｃｍ３以上７ａｔｏｍｓ％
以下とすることが望ましい。しかし、窒素原子が上記範囲よりも低い濃度であっても、ウ
ルツ鉱型の結晶構造を有する酸化物半導体が得られる場合もある。
また、酸化物半導体層９１３は、ＣＡＡＣで構成されていても良い。酸化物半導体層９１
３がＣＡＡＣで構成されている場合、非晶質の場合に比べて酸化物半導体層９１３の導電
率を高めることができるので、ソース電極９１４とドレイン電極９１５の間の抵抗を下げ
ることができる。
そして、ソース電極９１４とドレイン電極９１５の間の抵抗を下げることで、トランジス
タ９１１の微細化を進めても、高いオン電流と、高速動作を確保することができる。また
、トランジスタ９１１の微細化により、当該トランジスタを用いた記憶素子の占める面積
を縮小化し、単位面積あたりの記憶容量を高めることができる。
図９（Ｃ）に示すトランジスタ９２１は、絶縁膜９２２上に形成された、活性層として機
能する酸化物半導体層９２３と、酸化物半導体層９２３上に形成されたソース電極９２４
及びドレイン電極９２５と、酸化物半導体層９２３、ソース電極９２４及びドレイン電極
９２５上のゲート絶縁膜９２６と、ゲート絶縁膜９２６上において酸化物半導体層９２３
と重なる位置に設けられたゲート電極９２７とを有する。さらに、トランジスタ９２１は
、ゲート電極９２７の側部に設けられた、絶縁膜で形成されたサイドウォール９３０を有
する。
図９（Ｃ）に示すトランジスタ９２１は、ゲート電極９２７が酸化物半導体層９２３の上
に形成されているトップゲート型であり、なおかつ、ソース電極９２４及びドレイン電極
９２５が酸化物半導体層９２３の上に形成されているトップコンタクト型である。そして
、トランジスタ９２１は、トランジスタ９０１と同様に、ソース電極９２４及びドレイン
電極９２５と、ゲート電極９２７とが重なっていないので、ソース電極９２４及びドレイ
ン電極９２５とゲート電極９２７との間に形成される寄生容量を小さく抑えることができ
、高速動作を実現することができる。
また、酸化物半導体層９２３は、ゲート電極９２７が形成された後に酸化物半導体層９２
３にｎ型の導電性を付与するドーパントを添加することで得られる、一対の高濃度領域９
２８と、一対の低濃度領域９２９とを有する。また、酸化物半導体層９２３のうち、ゲー
ト絶縁膜９２６を間に挟んでゲート電極９２７と重なる領域がチャネル形成領域９３１で
ある。酸化物半導体層９２３では、一対の高濃度領域９２８の間に一対の低濃度領域９２
９が設けられ、一対の低濃度領域９２９の間にチャネル形成領域９３１が設けられている
。そして、一対の低濃度領域９２９は、酸化物半導体層９２３中の、ゲート絶縁膜９２６
を間に挟んでサイドウォール９３０と重なる領域に設けられている。
高濃度領域９２８及び低濃度領域９２９は、上述した、トランジスタ９０１が有する高濃
度領域９０８の場合と同様に、イオン注入法を用いて形成することができる。そして、高
濃度領域９２８を形成するためのドーパントの種類については、高濃度領域９０８の場合
を参照することができる。
例えば、窒素をドーパントとして用いた場合、高濃度領域９２８中の窒素原子の濃度は、
５×１０１９／ｃｍ３以上１×１０２２／ｃｍ３以下であることが望ましい。また、例え
ば、窒素をドーパントとして用いた場合、低濃度領域９２９中の窒素原子の濃度は、５×
１０１８／ｃｍ３以上５×１０１９／ｃｍ３未満であることが望ましい。
ｎ型の導電性を付与するドーパントが添加されている高濃度領域９２８は、酸化物半導体
層９２３中の他の領域に比べて導電性が高くなる。よって、高濃度領域９２８を酸化物半
導体層９２３に設けることで、ソース電極９２４とドレイン電極９２５の間の抵抗を下げ
ることができる。また、低濃度領域９２９をチャネル形成領域９３１と高濃度領域９２８
の間に設けることで、短チャネル効果による閾値電圧のマイナスシフトを軽減することが
できる。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を酸化物半導体層９２３に用いた場合、窒素
を添加した後、３００℃以上６００℃以下程度で加熱処理を施すことにより、高濃度領域
９２８中の酸化物半導体はウルツ鉱型の結晶構造を有するようになる。またさらに、低濃
度領域９２９も、窒素の濃度によっては、上記加熱処理によりウルツ鉱型の結晶構造を有
する場合もある。高濃度領域９２８中の酸化物半導体がウルツ鉱型の結晶構造を有するこ
とで、さらに高濃度領域９２８の導電性を高め、ソース電極９２４とドレイン電極９２５
の間の抵抗を下げることができる。なお、ウルツ鉱型の結晶構造を有する酸化物半導体を
形成して、ソース電極９２４とドレイン電極９２５の間の抵抗を効果的に下げるためには
、窒素をドーパントとして用いた場合、高濃度領域９２８中の窒素原子の濃度を、１×１
０２０／ｃｍ３以上７ａｔｏｍｓ％以下とすることが望ましい。しかし、窒素原子が上記
範囲よりも低い濃度であっても、ウルツ鉱型の結晶構造を有する酸化物半導体が得られる
場合もある。
また、酸化物半導体層９２３は、ＣＡＡＣで構成されていても良い。酸化物半導体層９２
３がＣＡＡＣで構成されている場合、非晶質の場合に比べて酸化物半導体層９２３の導電
率を高めることができるので、ソース電極９２４とドレイン電極９２５の間の抵抗を下げ
ることができる。
そして、ソース電極９２４とドレイン電極９２５の間の抵抗を下げることで、トランジス
タ９２１の微細化を進めても、高いオン電流と、高速動作を確保することができる。また
、トランジスタ９２１の微細化により、当該トランジスタを用いたメモリセルの占める面
積を縮小化し、セルアレイの単位面積あたりの記憶容量を高めることができる。
図９（Ｄ）に示すトランジスタ９４１は、絶縁膜９４２上に形成されたソース電極９４４
及びドレイン電極９４５と、ソース電極９４４及びドレイン電極９４５上に形成された活
性層として機能する酸化物半導体層９４３と、酸化物半導体層９４３、ソース電極９４４
及びドレイン電極９４５上のゲート絶縁膜９４６と、ゲート絶縁膜９４６上において酸化
物半導体層９４３と重なる位置に設けられたゲート電極９４７とを有する。さらに、トラ
ンジスタ９４１は、ゲート電極９４７の側部に設けられた、絶縁膜で形成されたサイドウ
ォール９５０を有する。
図９（Ｄ）に示すトランジスタ９４１は、ゲート電極９４７が酸化物半導体層９４３の上
に形成されているトップゲート型であり、なおかつ、ソース電極９４４及びドレイン電極
９４５が酸化物半導体層９４３の下に形成されているボトムコンタクト型である。そして
、トランジスタ９４１は、トランジスタ９０１と同様に、ソース電極９４４及びドレイン
電極９４５と、ゲート電極９４７とが重なっていないので、ソース電極９４４及びドレイ
ン電極９４５とゲート電極９４７との間に形成される寄生容量を小さく抑えることができ
、高速動作を実現することができる。
また、酸化物半導体層９４３は、ゲート電極９４７が形成された後に酸化物半導体層９４
３にｎ型の導電性を付与するドーパントを添加することで得られる、一対の高濃度領域９
４８と、一対の低濃度領域９４９とを有する。また、酸化物半導体層９４３のうち、ゲー
ト絶縁膜９４６を間に挟んでゲート電極９４７と重なる領域がチャネル形成領域９５１で
ある。酸化物半導体層９４３では、一対の高濃度領域９４８の間に一対の低濃度領域９４
９が設けられ、一対の低濃度領域９４９の間にチャネル形成領域９５１が設けられている
。そして、一対の低濃度領域９４９は、酸化物半導体層９４３中の、ゲート絶縁膜９４６
を間に挟んでサイドウォール９５０と重なる領域に設けられている。
高濃度領域９４８及び低濃度領域９４９は、上述した、トランジスタ９０１が有する高濃
度領域９０８の場合と同様に、イオン注入法を用いて形成することができる。そして、高
濃度領域９４８を形成するためのドーパントの種類については、高濃度領域９０８の場合
を参照することができる。
例えば、窒素をドーパントとして用いた場合、高濃度領域９４８中の窒素原子の濃度は、
５×１０１９／ｃｍ３以上１×１０２２／ｃｍ３以下であることが望ましい。また、例え
ば、窒素をドーパントとして用いた場合、低濃度領域９４９中の窒素原子の濃度は、５×
１０１８／ｃｍ３以上５×１０１９／ｃｍ３未満であることが望ましい。
ｎ型の導電性を付与するドーパントが添加されている高濃度領域９４８は、酸化物半導体
層９４３中の他の領域に比べて導電性が高くなる。よって、高濃度領域９４８を酸化物半
導体層９４３に設けることで、ソース電極９４４とドレイン電極９４５の間の抵抗を下げ
ることができる。また、低濃度領域９４９をチャネル形成領域９５１と高濃度領域９４８
の間に設けることで、短チャネル効果による閾値電圧のマイナスシフトを軽減することが
できる。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を酸化物半導体層９４３に用いた場合、窒素
を添加した後、３００℃以上６００℃以下程度で加熱処理を施すことにより、高濃度領域
９４８中の酸化物半導体はウルツ鉱型の結晶構造を有するようになる。またさらに、低濃
度領域９４９も、窒素の濃度によっては、上記加熱処理によりウルツ鉱型の結晶構造を有
する場合もある。高濃度領域９４８中の酸化物半導体がウルツ鉱型の結晶構造を有するこ
とで、さらに高濃度領域９４８の導電性を高め、ソース電極９４４とドレイン電極９４５
の間の抵抗を下げることができる。なお、ウルツ鉱型の結晶構造を有する酸化物半導体を
形成して、ソース電極９４４とドレイン電極９４５の間の抵抗を効果的に下げるためには
、窒素をドーパントとして用いた場合、高濃度領域９４８中の窒素原子の濃度を、１×１
０２０／ｃｍ３以上７ａｔｏｍｓ％以下とすることが望ましい。しかし、窒素原子が上記
範囲よりも低い濃度であっても、ウルツ鉱型の結晶構造を有する酸化物半導体が得られる
場合もある。
また、酸化物半導体層９４３は、ＣＡＡＣで構成されていても良い。酸化物半導体層９４
３がＣＡＡＣで構成されている場合、非晶質の場合に比べて酸化物半導体層９４３の導電
率を高めることができるので、ソース電極９４４とドレイン電極９４５の間の抵抗を下げ
ることができる。
そして、ソース電極９４４とドレイン電極９４５の間の抵抗を下げることで、トランジス
タ９４１の微細化を進めても、高いオン電流と、高速動作を確保することができる。また
、トランジスタ９４１の微細化により、当該トランジスタを用いたメモリセルの占める面
積を縮小化し、セルアレイの単位面積あたりの記憶容量を高めることができる。
なお、酸化物半導体を用いたトランジスタにおいて、ソース領域またはドレイン領域とし
て機能する高濃度領域をセルフアラインプロセスにて作製する方法の一つとして、酸化物
半導体層の表面を露出させて、アルゴンプラズマ処理をおこない、酸化物半導体層のプラ
ズマにさらされた領域の抵抗率を低下させる方法が開示されている（Ｓ． Ｊｅｏｎ ｅ
ｔ ａｌ． ”１８０ｎｍ Ｇａｔｅ Ｌｅｎｇｔｈ Ａｍｏｒｐｈｏｕｓ ＩｎＧａＺ
ｎＯ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ ｆｏｒ Ｈｉｇｈ Ｄｅｎｓｉｔｙ
Ｉｍａｇｅ Ｓｅｎｓｏｒ Ａｐｐｌｉｃａｔｉｏｎｓ”， ＩＥＤＭ Ｔｅｃｈ．
Ｄｉｇ．， ｐｐ．５０４−５０７， ２０１０．）。
しかしながら、上記作製方法では、ゲート絶縁膜を形成した後に、ソース領域またはドレ
イン領域となるべき部分を露出するべく、ゲート絶縁膜を部分的に除去する必要がある。
よって、ゲート絶縁膜が除去される際に、下層の酸化物半導体層も部分的にオーバーエッ
チングされ、ソース領域またはドレイン領域となるべき部分の膜厚が小さくなってしまう
。その結果、ソース領域またはドレイン領域の抵抗が増加し、また、オーバーエッチング
によるトランジスタの特性不良が起こりやすくなる。
トランジスタの微細化を進めるには、加工精度の高いドライエッチング法を採用する必要
がある。しかし、上記オーバーエッチングは、酸化物半導体層とゲート絶縁膜の選択比が
十分に確保できないドライエッチング法を採用する場合に、顕著に起こりやすい。
例えば、酸化物半導体層が十分な厚さであればオーバーエッチングも問題にはならないが
、チャネル長を２００ｎｍ以下とする場合には、短チャネル効果を防止する上で、チャネ
ル形成領域となる部分の酸化物半導体層の厚さは２０ｎｍ以下、好ましくは１０ｎｍ以下
であることが求められる。そのような薄い酸化物半導体層を扱う場合には、酸化物半導体
層のオーバーエッチングは、上述したような、ソース領域またはドレイン領域の抵抗が増
加、トランジスタの特性不良を生じさせるため、好ましくない。
しかし、開示される発明の一態様のように、酸化物半導体層へのドーパントの添加を、酸
化物半導体層を露出させず、ゲート絶縁膜を残したまま行うことで、酸化物半導体層のオ
ーバーエッチングを防ぎ、酸化物半導体層への過剰なダメージを軽減することができる。
また、加えて、酸化物半導体層とゲート絶縁膜の界面も清浄に保たれる。従って、トラン
ジスタの特性及び信頼性を高めることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
［実施の形態３］
本実施の形態では、記憶装置の構造の一形態について説明する。
図１０及び図１１は、記憶装置の断面図である。図１０及び図１１に示す記憶装置は上部
に、多層に形成された複数の記憶素子を有し、下部に論理回路３００４を有する。複数の
記憶素子のうち、記憶素子３１７０ａと、記憶素子３１７０ｂを代表で示す。記憶素子３
１７０ａ及び記憶素子３１７０ｂとしては、例えば、上述した実施の形態において説明し
た記憶回路１２０と同様の構成とすることもできる。
なお、記憶素子３１７０ａに含まれるトランジスタ３１７１ａを代表で示す。記憶素子３
１７０ｂに含まれるトランジスタ３１７１ｂを代表で示す。トランジスタ３１７１ａ及び
トランジスタ３１７１ｂは、酸化物半導体層にチャネル形成領域を有する。トランジスタ
３１７１ａ及びトランジスタ３１７１ｂのいずれか一方、或いは両方を、上述した第１の
トランジスタ１０１として用いる。
なお図１０及び図１１に示すトランジスタ３１７１ａ及びトランジスタ３１７１ｂは、図
９（Ａ）に示すトランジスタ９０１と同様の構造であるが、これに限定されない。図１０
及び図１１に示すトランジスタ３１７１ａ及びトランジスタ３１７１ｂの構造として、図
５（Ｂ）に示す第１のトランジスタ１０１、図５（Ｃ）に示す第１のトランジスタ１０１
、図９（Ｂ）に示すトランジスタ９１１、図９（Ｃ）に示すトランジスタ９２１、図９（
Ｄ）に示すトランジスタ９４１それぞれの構造のいずれかと同様にしてもよい。酸化物半
導体層にチャネル形成領域が形成されるトランジスタの構成については、上述の実施の形
態において説明した構成と同様であるため、説明は省略する。
トランジスタ３１７１ａのソース電極及びドレイン電極と同じ層に形成された電極３５０
１ａは、電極３５０２ａによって、電極３００３ａと電気的に接続されている。トランジ
スタ３１７１ｂのソース電極及びドレイン電極と同じ層に形成された電極３５０１ｃは、
電極３５０２ｃによって、電極３００３ｃと電気的に接続されている。
また、論理回路３００４は、酸化物半導体以外の半導体材料をチャネル形成領域として用
いたトランジスタ３００１を有する。トランジスタ３００１は、半導体材料（例えば、シ
リコンなど）を含む基板３０００に素子分離絶縁膜３１０６を設け、素子分離絶縁膜３１
０６に囲まれた領域にチャネル形成領域となる領域を形成することによって得られるトラ
ンジスタとすることができる。なお、トランジスタ３００１は、絶縁表面上に形成された
シリコン膜等の半導体膜や、ＳＯＩ基板のシリコン膜にチャネル形成領域が形成されるト
ランジスタであってもよい。トランジスタ３００１の構成については、公知の構成を用い
ることが可能であるため、説明は省略する。
トランジスタ３１７１ａが形成された層と、トランジスタ３００１が形成された層との間
には、配線３１００ａ及び配線３１００ｂが形成されている。配線３１００ａとトランジ
スタ３００１が形成された層との間には、絶縁膜３１４０ａが設けられ、配線３１００ａ
と配線３１００ｂとの間には、絶縁膜３１４１ａが設けられ、配線３１００ｂとトランジ
スタ３１７１ａが形成された層との間には、絶縁膜３１４２ａが設けられている。
同様に、トランジスタ３１７１ｂが形成された層と、トランジスタ３１７１ａが形成され
た層との間には、配線３１００ｃ及び配線３１００ｄが形成されている。配線３１００ｃ
とトランジスタ３１７１ａが形成された層との間には、絶縁膜３１４０ｂが設けられ、配
線３１００ｃと配線３１００ｄとの間には、絶縁膜３１４１ｂが設けられ、配線３１００
ｄとトランジスタ３１７１ｂが形成された層との間には、絶縁膜３１４２ｂが設けられて
いる。
絶縁膜３１４０ａ、絶縁膜３１４１ａ、絶縁膜３１４２ａ、絶縁膜３１４０ｂ、絶縁膜３
１４１ｂ、絶縁膜３１４２ｂは、層間絶縁膜として機能し、その表面は平坦化された構成
とすることができる。
配線３１００ａ、配線３１００ｂ、配線３１００ｃ、配線３１００ｄによって、記憶素子
間の電気的接続や、論理回路３００４と記憶素子との電気的接続等を行うことができる。
論理回路３００４に含まれる電極３３０３は、上部に設けられた回路と電気的に接続する
ことができる。
例えば、図１０に示すように、電極３５０５によって電極３３０３は配線３１００ａと電
気的に接続することができる。配線３１００ａは、電極３５０３ａによって電極３５０１
ｂと電気的に接続することができる。こうして、配線３１００ａ及び電極３３０３を、ト
ランジスタ３１７１ａのソースまたはドレインと電気的に接続することができる。また、
電極３５０１ｂは、電極３５０２ｂによって、電極３００３ｂと電気的に接続することが
できる。電極３００３ｂは、電極３５０３ｂによって配線３１００ｃと電気的に接続する
ことができる。
図１０では、電極３３０３とトランジスタ３１７１ａとの電気的接続は、配線３１００ａ
を介して行われる例を示したがこれに限定されない。電極３３０３とトランジスタ３１７
１ａとの電気的接続は、配線３１００ｂを介して行われてもよいし、配線３１００ａと配
線３１００ｂの両方を介して行われてもよい。また、図１１に示すように、電極３３０３
とトランジスタ３１７１ａとの電気的接続は、配線３１００ａも配線３１００ｂも介さず
行われてもよい。図１１では、電極３３０３は、電極３５０３によって、電極３００３ｂ
と電気的に接続されている。電極３００３ｂは、トランジスタ３１７１ａのソースまたは
ドレインと電気的に接続される。こうして、電極３３０３とトランジスタ３１７１ａとの
電気的接続をとることができる。
なお、図１０及び図１１では、２つの記憶素子（記憶素子３１７０ａと、記憶素子３１７
０ｂ）が積層された構成を例として示したが、積層する記憶素子の数はこれに限定されな
い。
また、図１０及び図１１では、トランジスタ３１７１ａが形成された層と、トランジスタ
３００１が形成された層との間には、配線３１００ａが形成された配線層と、配線３１０
０ｂが形成された配線層との、２つの配線層が設けられた構成を示したがこれに限定され
ない。トランジスタ３１７１ａが形成された層と、トランジスタ３００１が形成された層
との間に、１つの配線層が設けられていてもよいし、３つ以上の配線層が設けられていて
もよい。
また、図１０及び図１１では、トランジスタ３１７１ｂが形成された層と、トランジスタ
３１７１ａが形成された層との間には、配線３１００ｃが形成された配線層と、配線３１
００ｄが形成された配線層との、２つの配線層が設けられた構成を示したがこれに限定さ
れない。トランジスタ３１７１ｂが形成された層と、トランジスタ３１７１ａが形成され
た層との間に、１つの配線層が設けられていてもよいし、３つ以上の配線層が設けられて
いてもよい。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
［実施の形態４］
本実施の形態では、実施の形態１で示した記憶装置１３０又は記憶装置１００を複数用い
た記憶装置の構成について説明する。
図１２（Ａ）に、本実施の形態における記憶装置の構成を一例として示す。図１２（Ａ）
に示す記憶装置４００は、スイッチング素子４０１と、記憶素子４０２を複数有する記憶
素子群４０３とを有している。具体的に、各記憶素子４０２には、実施の形態１に記載さ
れている構成を有する記憶装置１００又は記憶装置１３０を用いることができる。記憶素
子群４０３が有する各記憶素子４０２には、スイッチング素子４０１を介して、高電源電
位である電源電圧Ｖｘが供給されている。さらに、記憶素子群４０３が有する各記憶素子
４０２には、データ信号Ｄの電位と、低電源電位（例えば接地電位ＧＮＤ）の電位が与え
られている。
図１２（Ａ）では、スイッチング素子４０１として、トランジスタを用いており、該トラ
ンジスタは、そのゲート電極に与えられる制御信号ＳｉｇＡによりスイッチングが制御さ
れる。
なお、図１２（Ａ）では、スイッチング素子４０１がトランジスタを一つだけ有する構成
を示しているが、開示される発明の一様態はこの構成に限定されない。開示される発明の
一態様では、スイッチング素子４０１が、トランジスタを複数有していても良い。スイッ
チング素子４０１が、スイッチング素子として機能するトランジスタを複数有している場
合、上記複数のトランジスタは並列に電気的に接続されていても良いし、直列に電気的に
接続されていても良いし、直列と並列が組み合わされて電気的に接続されていても良い。
また、図１２（Ａ）では、スイッチング素子４０１により、記憶素子群４０３が有する各
記憶素子４０２への、高電源電位である電源電圧Ｖｘの供給が制御されているが、スイッ
チング素子４０１により、低電源電位（例えば接地電位ＧＮＤ）の供給が制御されていて
も良い。図１２（Ｂ）に、記憶素子群４０３が有する各記憶素子４０２に、スイッチング
素子４０１を介して、低電源電位（例えば接地電位ＧＮＤ）が供給されている記憶装置４
１０を示す。図１２（Ｂ）に示す記憶装置４１０では、スイッチング素子４０１により、
記憶素子群４０３が有する各記憶素子４０２への、低電源電位（例えば接地電位ＧＮＤ）
の供給を制御することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
［実施の形態５］
本実施の形態では、上述の実施の形態で示した記憶装置を用いた信号処理回路の構成につ
いて説明する。
図１３に、本実施の形態の信号処理回路の一例を示す。信号処理回路は、一または複数の
演算回路と、一または複数の記憶装置とを少なくとも有する。具体的に、図１３に示す信
号処理回路１５０は、演算回路１５１、演算回路１５２、記憶装置１５３、記憶装置１５
４、記憶装置１５５、制御装置１５６、電源制御回路１５７を有する。
演算回路１５１、演算回路１５２は、単純な論理演算を行う論理回路をはじめ、加算器、
乗算器、さらには各種演算回路などを含む。そして、記憶装置１５３は、演算回路１５１
における演算処理の際に、データを一時的に保持するレジスタとして機能する。記憶装置
１５４は、演算回路１５２における演算処理の際に、データを一時的に保持するレジスタ
として機能する。
また、記憶装置１５５はメインメモリとして用いることができ、制御装置１５６が実行す
るプログラムをデータとして記憶する、或いは演算回路１５１、演算回路１５２からのデ
ータを記憶することができる。
制御装置１５６は、信号処理回路１５０が有する演算回路１５１、演算回路１５２、記憶
装置１５３、記憶装置１５４、記憶装置１５５の動作を統括的に制御する回路である。な
お、図１３では、制御装置１５６が信号処理回路１５０の一部である構成を示しているが
、制御装置１５６は信号処理回路１５０の外部に設けられていても良い。
実施の形態１で示した記憶装置１３０又は記憶装置１００や、実施の形態４で示した記憶
装置４００又は記憶装置４１０を、記憶装置１５３、記憶装置１５４、記憶装置１５５に
用いることで、記憶装置１５３、記憶装置１５４、記憶装置１５５への電源電圧の供給を
停止しても、データを保持することができる。よって、信号処理回路１５０全体への電源
電圧の供給を停止し、消費電力を抑えることができる。或いは、記憶装置１５３、記憶装
置１５４、または記憶装置１５５のいずれか一つまたは複数への電源電圧の供給を停止し
、信号処理回路１５０の消費電力を抑えることができる。また、電源電圧の供給を再開し
た後、短時間で電源供給停止前の状態に復帰することができる。
また、記憶装置への電源電圧の供給が停止されるのに合わせて、当該記憶装置とデータの
やり取りを行う演算回路または制御回路への、電源電圧の供給を停止するようにしても良
い。例えば、演算回路１５１と記憶装置１５３において、動作が行われない場合、演算回
路１５１及び記憶装置１５３への電源電圧の供給を停止するようにしても良い。
また、電源制御回路１５７は、信号処理回路１５０が有する演算回路１５１、演算回路１
５２、記憶装置１５３、記憶装置１５４、記憶装置１５５、制御装置１５６へ供給する電
源電圧の大きさを制御する。そして、電源電圧の供給を停止する場合、電源電圧の供給を
停止するためのスイッチング素子は、電源制御回路１５７に設けられていても良いし、演
算回路１５１、演算回路１５２、記憶装置１５３、記憶装置１５４、記憶装置１５５、制
御装置１５６のそれぞれに設けられていても良い。後者の場合、電源制御回路１５７は、
必ずしも本実施の形態の信号処理回路に設ける必要はない。
なお、メインメモリである記憶装置１５５と、演算回路１５１、演算回路１５２、制御装
置１５６の間に、キャッシュメモリとして機能する記憶装置を設けても良い。キャッシュ
メモリを設けることで、低速なメインメモリへのアクセスを減らして演算処理などの信号
処理を高速化させることができる。キャッシュメモリとして機能する記憶装置にも、上述
した記憶素子を用いることで、信号処理回路１５０の消費電力を抑えることができる。ま
た、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができ
る。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
［実施の形態６］
本実施の形態では、開示される発明の一態様に係る信号処理回路の一つである、ＣＰＵ（
Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ（中央処理装置、又は中央演算処理装
置））の構成について説明する。
図１４に、本実施の形態のＣＰＵの構成を示す。図１４に示すＣＰＵは、基板９９００上
に、ＡＬＵ９９０１、ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ９９０２、Ｉｎｓｔｒｕｃｔｉｏｎ
・Ｄｅｃｏｄｅｒ９９０３、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９９０４、Ｔｉ
ｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ９９０５、Ｒｅｇｉｓｔｅｒ９９０６、Ｒｅｇｉｓｔｅ
ｒ・Ｃｏｎｔｒｏｌｌｅｒ９９０７、Ｂｕｓ・Ｉ／Ｆ９９０８、書き換え可能なＲＯＭ９
９０９、ＲＯＭ・Ｉ／Ｆ９９２０と、を主に有している。なお、ＡＬＵはＡｒｉｔｈｍｅ
ｔｉｃ ｌｏｇｉｃ ｕｎｉｔであり、Ｂｕｓ・Ｉ／Ｆはバスインターフェースであり、
ＲＯＭ・Ｉ／ＦはＲＯＭインターフェースである。ＲＯＭ９９０９及びＲＯＭ・Ｉ／Ｆ９
９２０は、別チップに設けても良い。勿論、図１４に示すＣＰＵは、その構成を簡略化し
て示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
Ｂｕｓ・Ｉ／Ｆ９９０８を介してＣＰＵに入力された命令は、Ｉｎｓｔｒｕｃｔｉｏｎ・
Ｄｅｃｏｄｅｒ９９０３に入力され、デコードされた後、ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ
９９０２、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９９０４、Ｒｅｇｉｓｔｅｒ・Ｃ
ｏｎｔｒｏｌｌｅｒ９９０７、Ｔｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ９９０５に入力され
る。
ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ９９０２、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９
９０４、Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９９０７、Ｔｉｍｉｎｇ・Ｃｏｎｔｒ
ｏｌｌｅｒ９９０５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬ
Ｕ・Ｃｏｎｔｒｏｌｌｅｒ９９０２は、ＡＬＵ９９０１の動作を制御するための信号を生
成する。また、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９９０４は、ＣＰＵのプログ
ラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマス
ク状態から判断し、処理する。Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９９０７は、Ｒ
ｅｇｉｓｔｅｒ９９０６のアドレスを生成し、ＣＰＵの状態に応じてＲｅｇｉｓｔｅｒ９
９０６の読み出しや書き込みを行なう。
またＴｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ９９０５は、ＡＬＵ９９０１、ＡＬＵ・Ｃｏｎ
ｔｒｏｌｌｅｒ９９０２、Ｉｎｓｔｒｕｃｔｉｏｎ・Ｄｅｃｏｄｅｒ９９０３、Ｉｎｔｅ
ｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９９０４、Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ
９９０７の動作のタイミングを制御する信号を生成する。例えばＴｉｍｉｎｇ・Ｃｏｎｔ
ｒｏｌｌｅｒ９９０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２
を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供
給する。
本実施の形態のＣＰＵでは、Ｒｅｇｉｓｔｅｒ９９０６に、上記実施の形態で示した構成
を有する記憶装置が設けられている。Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９９０７
は、ＡＬＵ９９０１からの指示に従い、Ｒｅｇｉｓｔｅｒ９９０６が有する記憶装置にお
いて、記憶回路１２０によるデータの保持を行うか、記憶回路１２１によるデータの保持
を行うかを選択する。位相反転素子の帰還ループによるデータの保持が選択されている場
合、Ｒｅｇｉｓｔｅｒ９９０６内の記憶装置への電源電圧の供給が行われる。保持容量に
おけるデータの保持が選択されている場合、Ｒｅｇｉｓｔｅｒ９９０６内の記憶装置への
電源電圧の供給を停止することができる。電源停止に関しては、図１２に示すように、記
憶素子群と、高電源電位または低電源電位の与えられているノード間に、スイッチング素
子を設けることにより行うことができる。
この様にして、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合において
もデータを保持することが可能であり、消費電力の低減を行うことができる。具体的には
、例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の
入力を停止している間でも、ＣＰＵを停止することができ、それにより消費電力を低減す
ることができる。
本実施の形態では、ＣＰＵを例に挙げて説明したが、本発明の信号処理回路はＣＰＵに限
定されず、マイクロプロセッサ、画像処理回路、ＤＳＰ、ＦＰＧＡ等のＬＳＩにも応用可
能である。
本実施の形態は、他の実施の形態と組み合わせて実施することが可能である。
［実施の形態７］
開示される発明の一態様に係る信号処理回路を用いることで、消費電力の低い電子機器を
提供することが可能である。特に電力の供給を常時受けることが困難な携帯用の電子機器
の場合、開示される発明の一態様に係る消費電力の低い信号処理回路をその構成要素に追
加することにより、連続使用時間が長くなるといったメリットが得られる。また、オフ電
流が低いトランジスタを用いることで、オフ電流の高さをカバーするための冗長な回路設
計が不要となるため、信号処理回路の集積度を高めることができ、信号処理回路を高機能
化させることができる。
開示される発明の一態様に係る信号処理回路は、表示装置、パーソナルコンピュータ、記
録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ
Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に
用いることができる。その他に、開示される発明の一態様に係る信号処理回路を用いるこ
とができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍
、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディ
スプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーデ
ィオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動
預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。
開示される発明の一態様に係る信号処理回路を、携帯電話、スマートフォン、電子書籍な
どの携帯用の電子機器に応用した場合について説明する。
図６は、携帯用の電子機器のブロック図である。図６に示す携帯用の電子機器はＲＦ回路
４２１、アナログベースバンド回路４２２、デジタルベースバンド回路４２３、バッテリ
ー４２４、電源回路４２５、アプリケーションプロセッサ４２６、フラッシュメモリ４３
０、ディスプレイコントローラ４３１、メモリ回路４３２、ディスプレイ４３３、タッチ
センサ４３９、音声回路４３７、キーボード４３８などより構成されている。ディスプレ
イ４３３は表示部４３４、ソースドライバ４３５、ゲートドライバ４３６によって構成さ
れている。アプリケーションプロセッサ４２６はＣＰＵ４２７、ＤＳＰ４２８、インター
フェース４２９を有している。ＣＰＵ４２７に上記実施の形態で示した信号処理回路を採
用することによって、消費電力を低減することができる。また、一般的にメモリ回路４３
２はＳＲＡＭまたはＤＲＡＭで構成されているが、メモリ回路４３２に上記実施の形態で
示した記憶装置を採用することによって、消費電力を低減することが可能になる。
図７に、メモリ回路４３２の構成をブロック図で示す。メモリ回路４３２は、記憶装置４
４２、記憶装置４４３、スイッチ４４４、スイッチ４４５、及びメモリコントローラ４４
１を有している。
まず、ある画像データが、携帯用の電子機器において受信されるか、またはアプリケーシ
ョンプロセッサ４２６によって形成される。この画像データは、スイッチ４４４を介して
記憶装置４４２に記憶される。そして、スイッチ４４４を介して出力された画像データは
、ディスプレイコントローラ４３１を介してディスプレイ４３３に送られる。ディスプレ
イ４３３が、画像データを用いて画像の表示を行う。
静止画のように、表示される画像に変更がなければ、通常３０Ｈｚ〜６０Ｈｚ程度の周期
で、記憶装置４４２から読み出された画像データが、スイッチ４４５を介して、ディスプ
レイコントローラ４３１に送られ続ける。ユーザーが画面に表示されている画像を書き換
える操作を行ったとき、アプリケーションプロセッサ４２６は、新たな画像データを形成
し、その画像データはスイッチ４４４を介して記憶装置４４３に記憶される。こ新たな画
像データの記憶装置４４３への記憶が行われている間にも、記憶装置４４２からスイッチ
４４５を介して定期的に画像データが読み出される。
記憶装置４４３への新たな画像データの記憶が完了すると、次のフレーム期間より、記憶
装置４４３に記憶された新しい画像データが読み出され、スイッチ４４５、ディスプレイ
コントローラ４３１を介して、ディスプレイ４３３に上記画像データが送られる。ディス
プレイ４３３では、送られてきた新しい画像データを用いて、画像の表示を行う。
この画像データの読み出しは、さらに次の新しい画像データが記憶装置４４２に記憶され
るまで、継続される。このように、記憶装置４４２、記憶装置４４３が交互に画像データ
の書き込みと読み出しを行い、ディスプレイ４３３は画像の表示を行う。
記憶装置４４２、記憶装置４４３はそれぞれ別の記憶装置には限定されず、１つの記憶装
置が有するメモリ領域を、分割して使用してもよい。これらの記憶装置に上記実施の形態
で示した記憶装置を採用することによって、消費電力を低減することが可能になる。
図８は電子書籍のブロック図である。電子書籍はバッテリー４５１、電源回路４５２、マ
イクロプロセッサ４５３、フラッシュメモリ４５４、音声回路４５５、キーボード４５６
、メモリ回路４５７、タッチパネル４５８、ディスプレイ４５９、ディスプレイコントロ
ーラ４６０によって構成される。上記実施の形態で示した信号処理回路をマイクロプロセ
ッサ４５３に採用することで、消費電力を低減することが可能になる。また、上記実施の
形態で示した記憶装置をメモリ回路４５７に採用することで、消費電力を低減することが
可能になる。
例えば、ユーザーが、書籍データ中の特定の箇所において、表示の色を変える、アンダー
ラインを引く、文字を太くする、文字の書体を変えるなどにより、当該箇所とそれ以外の
箇所との違いを明確にするハイライト機能を利用する場合、書籍データのうちユーザーが
指定した箇所のデータを記憶する必要がある。メモリ回路４５７は、上記データを一時的
に記憶する機能を持つ。なお、上記データを長期に渡って保存する場合には、フラッシュ
メモリ４５４に上記データをコピーしておいても良い。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
［実施の形態８］
酸化物半導体に限らず、実際に測定される絶縁ゲート型トランジスタの電界効果移動度は
、さまざまな理由によって本来の移動度よりも低くなる。移動度を低下させる要因として
は半導体内部の欠陥や半導体と絶縁膜との界面の欠陥があるが、Ｌｅｖｉｎｓｏｎモデル
を用いると、半導体内部に欠陥がないと仮定した場合の電界効果移動度を理論的に導き出
せる。そこで、本実施の形態では、半導体内部に欠陥がない理想的な酸化物半導体の電界
効果移動度を理論的に導き出すとともに、このような酸化物半導体を用いて微細なトラン
ジスタを作製した場合の特性の計算結果を示す。
半導体本来の移動度をμ０、測定される電界効果移動度をμとし、半導体中に何らかのポ
テンシャル障壁（粒界等）が存在すると仮定すると、電界効果移動度μは以下の式で表現
できる。
ここで、Ｅはポテンシャル障壁の高さであり、ｋがボルツマン定数、Ｔは絶対温度である
。また、ポテンシャル障壁が欠陥に由来すると仮定すると、Ｌｅｖｉｎｓｏｎモデルでは
、以下の式で表現できる。
ここで、ｅは電気素量、Ｎはチャネル内の単位面積当たりの平均欠陥密度、εは半導体の
誘電率、ｎは単位面積当たりのチャネルに含まれるキャリア数、Ｃｏｘは単位面積当たり
の容量、Ｖｇはゲート電圧、ｔはチャネルの厚さである。なお、厚さ３０ｎｍ以下の半導
体層であれば、チャネルの厚さは半導体層の厚さと同一として差し支えない。
線形領域におけるドレイン電流Ｉｄは、以下の式で表現できる。
ここで、Ｌはチャネル長、Ｗはチャネル幅であり、ここでは、Ｌ＝Ｗ＝１０μｍである。
また、Ｖｄはドレイン電圧（ソースとドレイン間の電圧）である。上式の両辺をＶｇで割
り、更に両辺の対数を取ると、以下のようになる。
数５の右辺はＶｇの関数である。この式からわかるように、縦軸をｌｎ（Ｉｄ／Ｖｇ）、
横軸を１／Ｖｇとして実測値をプロットして得られるグラフの直線の傾きから欠陥密度Ｎ
が求められる。すなわち、トランジスタのＩｄ―Ｖｇ特性から、欠陥密度を評価できる。
酸化物半導体としては、インジウム（Ｉｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）の比率が、Ｉ
ｎ：Ｓｎ：Ｚｎ＝１：１：１のものでは欠陥密度Ｎは１×１０１２／ｃｍ２程度である。
このようにして求めた欠陥密度等をもとに数２および数３よりμ０＝１２０ｃｍ２／Ｖｓ
が導出される。欠陥のあるＩｎ−Ｓｎ−Ｚｎ酸化物で測定される移動度は４０ｃｍ２／Ｖ
ｓ程度である。しかし、半導体内部および半導体と絶縁層との界面の欠陥が無い酸化物半
導体の移動度μ０は１２０ｃｍ２／Ｖｓとなると予想できる。
ただし、半導体内部に欠陥がなくても、チャネルとゲート絶縁膜との界面での散乱によっ
てトランジスタの輸送特性は影響を受ける。すなわち、ゲート絶縁膜界面からｘだけ離れ
た場所における移動度μ１は、以下の式で表現できる。
ここで、Ｄはゲート方向の電界、Ｂ、Ｇは定数である。Ｂ及びＧは、実際の測定結果より
求めることができ、上記の測定結果からは、Ｂ＝４．７５×１０７ｃｍ／ｓ、Ｇ＝１０ｎ
ｍ（界面散乱が及ぶ深さ）である。Ｄが増加する（すなわち、ゲート電圧が高くなる）と
数６の第２項が増加するため、移動度μ１は低下することがわかる。
半導体内部の欠陥が無い理想的な酸化物半導体をチャネルに用いたトランジスタの移動度
μ２を計算した結果を図１８に示す。なお、計算にはシノプシス社製ソフト、Ｓｅｎｔａ
ｕｒｕｓ Ｄｅｖｉｃｅを使用し、酸化物半導体のバンドギャップ、電子親和力、比誘電
率、厚さをそれぞれ、２．８電子ボルト、４．７電子ボルト、１５、１５ｎｍとした。こ
れらの値は、スパッタリング法により形成された薄膜を測定して得られたものである。
さらに、ゲート、ソース、ドレインの仕事関数をそれぞれ、５．５電子ボルト、４．６電
子ボルト、４．６電子ボルトとした。また、ゲート絶縁膜の厚さは１００ｎｍ、比誘電率
は４．１とした。チャネル長及びチャネル幅はともに１０μｍ、ドレイン電圧Ｖｄは０．
１Ｖである。
図１８で示されるように、ゲート電圧Ｖｇが１Ｖ強で移動度１００ｃｍ２／Ｖｓ以上のピ
ークをつけるが、ゲート電圧がさらに高くなると、界面散乱が大きくなり、移動度が低下
する。なお、界面散乱を低減するためには、半導体層表面を原子レベルで平坦にすること
（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｆｌａｔｎｅｓｓ）が望ましい。
このような移動度を有する酸化物半導体を用いて微細なトランジスタを作製した場合の特
性を計算した結果を図１９乃至図２１に示す。なお、計算に用いたトランジスタの断面構
造を図２２に示す。図２２に示すトランジスタは酸化物半導体層にｎ＋の導電型を呈する
半導体領域８１０３ａ及び半導体領域８１０３ｃを有する。半導体領域８１０３ａ及び半
導体領域８１０３ｃの抵抗率は２×１０−３Ωｃｍとする。
図２２（Ａ）に示すトランジスタは、下地絶縁膜８１０１と、下地絶縁膜８１０１に埋め
込まれるように形成された酸化アルミニウムよりなる埋め込み絶縁物８１０２の上に形成
される。トランジスタは半導体領域８１０３ａ、半導体領域８１０３ｃと、それらに挟ま
れ、チャネル形成領域となる真性の半導体領域８１０３ｂと、ゲート電極８１０５を有す
る。ゲート電極８１０５の幅を３３ｎｍとする。
ゲート電極８１０５と半導体領域８１０３ｂの間には、ゲート絶縁膜８１０４を有し、ま
た、ゲート電極８１０５の両側面には側壁絶縁物８１０６ａ及び側壁絶縁物８１０６ｂ、
ゲート電極８１０５の上部には、ゲート電極８１０５と他の配線との短絡を防止するため
の絶縁物８１０７を有する。側壁絶縁物の幅は５ｎｍとする。また、半導体領域８１０３
ａ及び半導体領域８１０３ｃに接して、ソース電極８１０８ａ及びドレイン電極８１０８
ｂを有する。なお、このトランジスタにおけるチャネル幅を４０ｎｍとする。
図２２（Ｂ）に示すトランジスタは、下地絶縁膜８１０１と、酸化アルミニウムよりなる
埋め込み絶縁物８１０２の上に形成され、半導体領域８１０３ａ、半導体領域８１０３ｃ
と、それらに挟まれた真性の半導体領域８１０３ｂと、幅３３ｎｍのゲート電極８１０５
とゲート絶縁膜８１０４と側壁絶縁物８１０６ａ及び側壁絶縁物８１０６ｂと絶縁物８１
０７とソース電極８１０８ａおよびドレイン電極８１０８ｂを有する点で図２２（Ａ）に
示すトランジスタと同じである。
図２２（Ａ）に示すトランジスタと図２２（Ｂ）に示すトランジスタの相違点は、側壁絶
縁物８１０６ａ及び側壁絶縁物８１０６ｂの下の半導体領域の導電型である。図２２（Ａ
）に示すトランジスタでは、側壁絶縁物８１０６ａ及び側壁絶縁物８１０６ｂの下の半導
体領域はｎ＋の導電型を呈する半導体領域８１０３ａ及び半導体領域８１０３ｃであるが
、図２２（Ｂ）に示すトランジスタでは、真性の半導体領域８１０３ｂである。すなわち
、図２２（Ｂ）に示す半導体層において、半導体領域８１０３ａ（半導体領域８１０３ｃ
）とゲート電極８１０５がＬｏｆｆだけ重ならない領域ができている。この領域をオフセ
ット領域といい、その幅Ｌｏｆｆをオフセット長という。図２２（Ａ）及び図２２（Ｂ）
から明らかなように、オフセット長は、側壁絶縁物８１０６ａ（側壁絶縁物８１０６ｂ）
の幅と同じである。
その他の計算に使用するパラメータは上述の通りである。計算にはシノプシス社製ソフト
、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用した。図１９は、図２２（Ａ）に示される構
造のトランジスタのドレイン電流（Ｉｄ、実線）及び移動度（μ、点線）のゲート電圧（
Ｖｇ、ゲートとソースの電位差）依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧（ド
レインとソースの電位差）を＋１Ｖとし、移動度μはドレイン電圧を＋０．１Ｖとして計
算したものである。
図１９（Ａ）はゲート絶縁膜の厚さを１５ｎｍとしたものであり、図１９（Ｂ）は１０ｎ
ｍとしたものであり、図１９（Ｃ）は５ｎｍとしたものである。ゲート絶縁膜が薄くなる
ほど、特にオフ状態でのドレイン電流Ｉｄ（オフ電流）が顕著に低下する。一方、移動度
μのピーク値やオン状態でのドレイン電流Ｉｄ（オン電流）には目立った変化が無い。
図２０は、図２２（Ｂ）に示される構造のトランジスタで、オフセット長Ｌｏｆｆを５ｎ
ｍとしたもののドレイン電流Ｉｄ（実線）及び移動度μ（点線）のゲート電圧Ｖｇ依存性
を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電圧を＋
０．１Ｖとして計算したものである。図２０（Ａ）はゲート絶縁膜の厚さを１５ｎｍとし
たものであり、図２０（Ｂ）は１０ｎｍとしたものであり、図２０（Ｃ）は５ｎｍとした
ものである。
また、図２１は、図２２（Ｂ）に示される構造のトランジスタで、オフセット長Ｌｏｆｆ
を１５ｎｍとしたもののドレイン電流Ｉｄ（実線）及び移動度μ（点線）のゲート電圧Ｖ
ｇ依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧Ｖｄを＋１Ｖとし、移動度μはドレ
イン電圧Ｖｄを＋０．１Ｖとして計算したものである。図２１（Ａ）はゲート絶縁膜の厚
さを１５ｎｍとしたものであり、図２１（Ｂ）は１０ｎｍとしたものであり、図２１（Ｃ
）は５ｎｍとしたものである。
いずれもゲート絶縁膜が薄くなるほど、オフ電流が顕著に低下する一方、移動度μのピー
ク値やオン電流には目立った変化が無い。
なお、移動度μのピークは、図１９では８０ｃｍ２／Ｖｓ程度であるが、図２０では６０
ｃｍ２／Ｖｓ程度、図２１では４０ｃｍ２／Ｖｓ程度と、オフセット長Ｌｏｆｆが増加す
るほど低下する。また、オフ電流も同様な傾向がある。一方、オン電流もオフセット長Ｌ
ｏｆｆの増加にともなって減少するが、オフ電流の低下に比べるとはるかに緩やかである
。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
［実施の形態９］
本実施の形態では、Ｉｎ、Ｓｎ、及びＺｎを主成分として含む酸化物半導体膜（Ｉｎ−Ｓ
ｎ−Ｚｎ−Ｏ系酸化物半導体膜の一例）をチャネル形成領域に用いたトランジスタについ
て説明する。
Ｉｎ、Ｓｎ、及びＺｎを主成分として含む酸化物半導体膜をチャネル形成領域として用い
たトランジスタは、該酸化物半導体膜を形成する際に基板を加熱して成膜すること、或い
は酸化物半導体膜を形成した後に熱処理を行うことで良好な特性を得ることができる。な
お、主成分とは組成比で５ａｔｏｍｉｃ％以上含まれる元素をいう。そこで、本実施の形
態では、酸化物半導体膜の成膜後に基板を意図的に加熱することで、トランジスタの電界
効果移動度を向上させた場合について、図２３乃至図２９を用いて説明する。
Ｉｎ、Ｓｎ、及びＺｎを主成分として含む酸化物半導体膜の成膜する際に基板を意図的に
加熱して成膜することで、トランジスタの電界効果移動度を向上させることが可能となる
。また、トランジスタのしきい値電圧をプラスシフトさせ、ノーマリ・オフ化させること
が可能となる。
例えば、図２３（Ａ）乃至図２３（Ｃ）は、Ｉｎ、Ｓｎ、Ｚｎを主成分とし、チャネル長
Ｌが３μｍ、チャネル幅Ｗが１０μｍである酸化物半導体膜と、厚さ１００ｎｍのゲート
絶縁膜を用いたトランジスタの電気特性を示す図である。なお、Ｖｄは１０Ｖとした。
より具体的には、図２３（Ａ）乃至図２３（Ｃ）は、当該トランジスタのドレイン電流Ｉ
ｄ（実線）及び移動度μ（点線）のゲート電圧Ｖｇ依存性を示している。
図２３（Ａ）は基板を意図的に加熱せずにスパッタリング法でＩｎ、Ｓｎ、及びＺｎを主
成分として含む酸化物半導体膜を形成したときのトランジスタの電気特性を示す図である
。このとき電界効果移動度は１８．８ｃｍ２／Ｖｓｅｃが得られている。一方、基板を意
図的に加熱してＩｎ、Ｓｎ、及びＺｎを主成分として含む酸化物半導体膜を形成すると電
界効果移動度を向上させることが可能となる。図２３（Ｂ）は基板を２００℃に加熱して
Ｉｎ、Ｓｎ、及びＺｎを主成分として含む酸化物半導体膜を形成したときのトランジスタ
の電気特性を示すが、電界効果移動度は３２．２ｃｍ２／Ｖｓｅｃが得られている。
電界効果移動度は、Ｉｎ、Ｓｎ、及びＺｎを主成分として含む酸化物半導体膜を形成した
後に熱処理をすることによって、さらに高めることができる。図２３（Ｃ）は、Ｉｎ、Ｓ
ｎ、及びＺｎを主成分として含む酸化物半導体膜を２００℃でスパッタリング成膜した後
、６５０℃で熱処理をしたときのトランジスタの電気特性を示す。このとき電界効果移動
度は３４．５ｃｍ２／Ｖｓｅｃが得られている。
基板を意図的に加熱することでスパッタリング成膜中の水分が酸化物半導体膜中に取り込
まれるのを低減する効果が実現できる。また、成膜後に熱処理をすることによっても、酸
化物半導体膜から水素や水酸基若しくは水分を放出させ除去することができ、上記のよう
に電界効果移動度を向上させることができる。このような電界効果移動度の向上は、脱水
化・脱水素化による不純物の除去のみならず、高密度化により原子間距離が短くなるため
とも推定される。また、酸化物半導体膜から不純物を除去して高純度化することで結晶化
を図ることができる。このように高純度化された非単結晶酸化物半導体膜は、理想的には
１００ｃｍ２／Ｖｓｅｃを超える電界効果移動度を実現することも可能になると推定され
る。
Ｉｎ、Ｓｎ、及びＺｎを主成分として含む酸化物半導体膜に酸素イオンを注入し、熱処理
により該酸化物半導体膜に含まれる水素や水酸基若しくは水分を放出させ、その熱処理と
同時に又はその後の熱処理により酸化物半導体膜を結晶化させても良い。このような結晶
化若しくは再結晶化の処理により結晶性の良い非単結晶酸化物半導体膜を得ることができ
る。
基板を意図的に加熱して成膜すること及び／又は成膜後に熱処理することの効果は、電界
効果移動度の向上のみならず、トランジスタのノーマリ・オフ化を図ることにも寄与して
いる。基板を意図的に加熱しないで形成されたＩｎ、Ｓｎ、及びＺｎを主成分として含む
酸化物半導体膜をチャネル形成領域としたトランジスタは、しきい値電圧がマイナスシフ
トしてしまう傾向がある。しかし、基板を意図的に加熱して形成された酸化物半導体膜を
用いた場合、このしきい値電圧のマイナスシフト化は解消される。つまり、しきい値電圧
はトランジスタがノーマリ・オフとなる方向に動き、このような傾向は図２３（Ａ）と図
２３（Ｂ）の対比からも確認することができる。
なお、しきい値電圧はＩｎ、Ｓｎ、及びＺｎの比率を変えることによっても制御すること
が可能であり、組成比としてＩｎ：Ｓｎ：Ｚｎ＝２：１：３とすることでトランジスタの
ノーマリ・オフ化を実現することができる。また、ターゲットの組成比をＩｎ：Ｓｎ：Ｚ
ｎ＝２：１：３とすることで結晶性の高い酸化物半導体膜を得ることができる。
また、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物を形成する場合は、用いるターゲットの組成比は、
Ｉｎ：Ｓｎ：Ｚｎが原子数比で、１：２：２、２：１：３、１：１：１、または４：９：
７などとなる酸化物ターゲットを用いる。
意図的な基板加熱温度若しくは熱処理温度は、１５０℃以上、好ましくは２００℃以上、
より好ましくは４００℃以上であり、より高温で成膜する、或いは熱処理することでトラ
ンジスタのノーマリ・オフ化を図ることが可能となる。
また、意図的に基板を加熱した成膜及び／又は成膜後に熱処理をすることで、ゲートバイ
アス・ストレスに対する安定性を高めることができる。例えば、２ＭＶ／ｃｍ、１５０℃
、１時間印加の条件において、ドリフトがそれぞれ±１．５Ｖ未満、好ましくは１．０Ｖ
未満を得ることができる。
実際に、酸化物半導体膜成膜後に加熱処理を行っていない試料１と、６５０℃の加熱処理
を行った試料２のトランジスタに対してＢＴ試験を行った。
まず基板温度を２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ特性の測定を
行った。次に、基板温度を１５０℃とし、Ｖｄを０．１Ｖとした。次に、ゲート絶縁膜に
印加される電界強度が２ＭＶ／ｃｍとなるようにＶｇに２０Ｖを印加し、そのまま１時間
保持した。次に、Ｖｇを０Ｖとした。次に、基板温度２５℃とし、Ｖｄを１０Ｖとし、ト
ランジスタのＶｇ−Ｉｄ測定を行った。これをプラスＢＴ試験と呼ぶ。
同様に、まず基板温度を２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ特性
の測定を行った。次に、基板温度を１５０℃とし、Ｖｄを０．１Ｖとした。次に、ゲート
絶縁膜に印加される電界強度が−２ＭＶ／ｃｍとなるようにＶｇに−２０Ｖを印加し、そ
のまま１時間保持した。次に、Ｖｇを０Ｖとした。次に、基板温度２５℃とし、Ｖｄを１
０Ｖとし、トランジスタのＶｇ−Ｉｄ測定を行った。これをマイナスＢＴ試験と呼ぶ。
試料１のプラスＢＴ試験の結果を図２４（Ａ）に、マイナスＢＴ試験の結果を図２４（Ｂ
）に示す。また、試料２のプラスＢＴ試験の結果を図２５（Ａ）に、マイナスＢＴ試験の
結果を図２５（Ｂ）に示す。
試料１のプラスＢＴ試験及びマイナスＢＴ試験によるしきい値電圧の変動は、それぞれ１
．８０Ｖ及び−０．４２Ｖであった。また、試料２のプラスＢＴ試験及びマイナスＢＴ試
験によるしきい値電圧の変動は、それぞれ０．７９Ｖおよび０．７６Ｖであった。
試料１および試料２のいずれも、ＢＴ試験前後におけるしきい値電圧の変動が小さく、信
頼性が高いことがわかる。
熱処理は酸素雰囲気中で行うことができるが、まず窒素若しくは不活性ガス、または減圧
下で熱処理を行ってから酸素を含む雰囲気中で熱処理を行っても良い。最初に脱水化・脱
水素化を行ってから酸素を酸化物半導体に加えることで、熱処理の効果をより高めること
ができる。また、後から酸素を加えるには、酸素イオンを電界で加速して酸化物半導体膜
に注入する方法を適用しても良い。
酸化物半導体中及び該酸化物半導体と接する膜との界面には、酸素欠損による欠陥が生成
されやすいが、かかる熱処理により酸化物半導体中に酸素を過剰に含ませることにより、
定常的に生成される酸素欠損を過剰な酸素によって補償することが可能となる。過剰酸素
は主に格子間に存在する酸素であり、その酸素濃度は１×１０１６／ｃｍ３以上２×１０
２０／ｃｍ３以下とすれば、結晶に歪み等を与えることなく酸化物半導体中に含ませるこ
とができる。
また、熱処理によって酸化物半導体に結晶が少なくとも一部に含まれるようにすることで
、より安定な酸化物半導体膜を得ることができる。例えば、組成比Ｉｎ：Ｓｎ：Ｚｎ＝１
：１：１のターゲットを用いて、基板を意図的に加熱せずにスパッタリング成膜した酸化
物半導体膜は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）でハローパタ
ンが観測される。この成膜された酸化物半導体膜を熱処理することによって結晶化させる
ことができる。熱処理温度は任意であるが、例えば６５０℃の熱処理を行うことで、Ｘ線
回折により明確な回折ピークを観測することができる。
実際に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化膜のＸＲＤ分析を行った。ＸＲＤ分析には、Ｂｒｕ
ｋｅｒ ＡＸＳ社製Ｘ線回折装置Ｄ８ ＡＤＶＡＮＣＥを用い、Ｏｕｔ−ｏｆ−Ｐｌａｎ
ｅ法で測定した。
ＸＲＤ分析を行った試料として、試料Ａ及び試料Ｂを用意した。以下に試料Ａ及び試料Ｂ
の作製方法を説明する。
脱水素化処理済みの石英基板上にＩｎ−Ｓｎ−Ｚｎ−Ｏ系の酸化膜を１００ｎｍの厚さで
成膜した。
Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の酸化膜は、スパッタリング装置を用い、酸素雰囲気で電力を１
００Ｗ（ＤＣ）として成膜した。ターゲットは、原子数比で、Ｉｎ：Ｓｎ：Ｚｎ＝１：１
：１のＩｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いた。なお、成膜時の基板加熱温度は２００
℃とした。このようにして作製した試料を試料Ａとした。
次に、試料Ａと同様の方法で作製した試料に対し加熱処理を６５０℃の温度で行った。加
熱処理は、はじめに窒素雰囲気で１時間の加熱処理を行い、温度を下げずに酸素雰囲気で
さらに１時間の加熱処理を行っている。このようにして作製した試料を試料Ｂとした。
図２６に試料Ａおよび試料ＢのＸＲＤスペクトルを示す。試料Ａでは、結晶由来のピーク
が観測されなかったが、試料Ｂでは、２θが３５ｄｅｇ近傍及び３７ｄｅｇ〜３８ｄｅｇ
に結晶由来のピークが観測された。
このように、Ｉｎ、Ｓｎ、及びＺｎを主成分として含む酸化物半導体は、成膜時に意図的
に加熱すること及び／又は成膜後に熱処理することによりトランジスタの特性を向上させ
ることができる。
この基板加熱や熱処理は、酸化物半導体にとって悪性の不純物である水素や水酸基を膜中
に含ませないようにする効果、或いは膜中から除去する効果がある。すなわち、酸化物半
導体中でドナー不純物となる水素を除去することで高純度化を図ることができ、それによ
ってトランジスタのノーマリ・オフ化を図ることができ、酸化物半導体が高純度化される
ことによりオフ電流を１ａＡ／μｍ以下にすることができる。ここで、上記オフ電流値の
単位は、チャネル幅１μｍあたりの電流値を示す。
図２７に、トランジスタのオフ電流と、オフ電流測定時の基板温度（絶対温度）の逆数と
の関係を示す。ここでは、簡単のため測定時の基板温度の逆数に１０００を掛けた数値（
１０００／Ｔ）を横軸としている。
図２７に示すように、基板温度が１２５℃の場合には１ａＡ／μｍ（１×１０−１８Ａ／
μｍ）以下、８５℃の場合には１００ｚＡ／μｍ（１×１０−１９Ａ／μｍ）以下、室温
（２７℃）の場合には１ｚＡ／μｍ（１×１０−２１Ａ／μｍ）以下にすることができる
。好ましくは、１２５℃において０．１ａＡ／μｍ（１×１０−１９Ａ／μｍ）以下に、
８５℃において１０ｚＡ／μｍ（１×１０−２０Ａ／μｍ）以下に、室温において０．１
ｚＡ／μｍ（１×１０−２２Ａ／μｍ）以下にすることができる。
もっとも、酸化物半導体膜の成膜時に水素や水分が膜中に混入しないように、成膜室外部
からのリークや成膜室内の内壁からの脱ガスを十分抑え、スパッタガスの高純度化を図る
ことが好ましい。例えば、スパッタガスは水分が膜中に含まれないように露点−７０℃以
下であるガスを用いることが好ましい。また、ターゲットそのものに水素や水分などの不
純物が含まれていていないように、高純度化されたターゲットを用いることが好ましい。
Ｉｎ、Ｓｎ、及びＺｎを主成分として含む酸化物半導体は熱処理によって膜中の水分を除
去することができるが、Ｉｎ、Ｇａ、及びＺｎを主成分として含む酸化物半導体と比べて
水分の放出温度が高いため、好ましくは最初から水分の含まれない膜を形成しておくこと
が好ましい。
また、酸化物半導体膜成膜後に６５０℃の加熱処理を行った試料Ｂを用いたトランジスタ
において、基板温度と電気的特性の関係について評価した。
測定に用いたトランジスタは、チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍ、Ｌｏｖ
が０μｍ、ｄＷが０μｍである。なお、Ｖｄは１０Ｖとした。なお、基板温度は−４０℃
、−２５℃、２５℃、７５℃、１２５℃及び１５０℃で行った。ここで、トランジスタに
おいて、ゲート電極と一対の電極との重畳する幅をＬｏｖと呼び、酸化物半導体膜に対す
る一対の電極のはみ出しをｄＷと呼ぶ。
図２８に、Ｉｄ（実線）及び電界効果移動度（点線）のＶｇ依存性を示す。また、図２９
（Ａ）に基板温度としきい値電圧の関係を、図２９（Ｂ）に基板温度と電界効果移動度の
関係を示す。
図２９（Ａ）より、基板温度が高いほどしきい値電圧は低くなることがわかる。なお、そ
の範囲は−４０℃〜１５０℃で１．０９Ｖ〜−０．２３Ｖであった。
また、図２９（Ｂ）より、基板温度が高いほど電界効果移動度が低くなることがわかる。
なお、その範囲は−４０℃〜１５０℃で３６ｃｍ２／Ｖｓ〜３２ｃｍ２／Ｖｓであった。
従って、上述の温度範囲において電気的特性の変動が小さいことがわかる。
上記のようなＩｎ、Ｓｎ、及びＺｎを主成分として含む酸化物半導体をチャネル形成領域
とするトランジスタによれば、オフ電流を１ａＡ／μｍ以下に保ちつつ、電界効果移動度
を３０ｃｍ２／Ｖｓｅｃ以上、好ましくは４０ｃｍ２／Ｖｓｅｃ以上、より好ましくは６
０ｃｍ２／Ｖｓｅｃ以上とし、ＬＳＩで要求されるオン電流の値を満たすことができる。
例えば、Ｌ／Ｗ＝３３ｎｍ／４０ｎｍのＦＥＴで、ゲート電圧２．７Ｖ、ドレイン電圧１
．０Ｖのとき１２μＡ以上のオン電流を流すことができる。またトランジスタの動作に求
められる温度範囲においても、十分な電気的特性を確保することができる。このような特
性であれば、Ｓｉ半導体で作られる集積回路の中に酸化物半導体で形成されるトランジス
タを混載しても、動作速度を犠牲にすることなく新たな機能を有する集積回路を実現する
ことができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
［実施の形態１０］
本実施の形態では、上述の実施の形態とは異なる構造を有した、酸化物半導体膜を用いた
トランジスタについて説明する。なお、酸化物半導体膜を構成する酸化物半導体は、Ｉｎ
、Ｓｎ、及びＺｎを含む酸化物半導体（Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体）を用いて
もよいし、他の実施の形態において説明した他の酸化物半導体を用いてもよい。
本実施の形態では、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜を酸化物半導体膜に用いたトランジスタの一
例について、図３０などを用いて説明する。
図３０は、コプラナー型であるトップゲート・トップコンタクト構造のトランジスタの上
面図及び断面図である。図３０（Ａ）にトランジスタの上面図を示す。また、図３０（Ｂ
）に図３０（Ａ）の一点鎖線Ａ１−Ａ２に対応する断面Ａ１−Ａ２を示す。
図３０（Ｂ）に示すトランジスタは、基板１１０１と、基板１１０１上に設けられた下地
絶縁層１１０２と、下地絶縁層１１０２の周辺に設けられた保護絶縁膜１１０４と、下地
絶縁層１１０２及び保護絶縁膜１１０４上に設けられた高抵抗領域１１０６ａ及び低抵抗
領域１１０６ｂを有する酸化物半導体膜１１０６と、酸化物半導体膜１１０６上に設けら
れたゲート絶縁膜１１０８と、ゲート絶縁膜１１０８を介して酸化物半導体膜１１０６と
重畳して設けられたゲート電極１１１０と、ゲート電極１１１０の側面と接して設けられ
た側壁絶縁膜１１１２と、少なくとも低抵抗領域１１０６ｂと接して設けられた一対の電
極１１１４と、少なくとも酸化物半導体膜１１０６、ゲート電極１１１０及び一対の電極
１１１４を覆って設けられた層間絶縁膜１１１６と、層間絶縁膜１１１６に設けられた開
口部を介して少なくとも一対の電極１１１４の一方と接続して設けられた配線１１１８と
、を有する。
なお、図示しないが、層間絶縁膜１１１６及び配線１１１８を覆って設けられた保護膜を
有する構造としてもよい。該保護膜を設けることで、層間絶縁膜１１１６の表面伝導に起
因して生じる微小リーク電流を低減することができ、トランジスタのオフ電流を低減する
ことができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
［実施の形態１１］
本実施の形態では、実施の形態１０とは異なるＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を酸化物半導体膜
に用いたトランジスタの他の一例について示す。なお、本実施の形態では酸化物半導体膜
を構成する酸化物半導体として、Ｉｎ、Ｓｎ、及びＺｎを含む酸化物半導体（Ｉｎ−Ｓｎ
−Ｚｎ系酸化物半導体）を用いた場合について説明するが、他の実施の形態において説明
した他の酸化物半導体を用いることもできる。
図３１は、本実施の形態で作製したトランジスタの構造を示す上面図および断面図である
。図３１（Ａ）はトランジスタの上面図である。また、図３１（Ｂ）は図３１（Ａ）の一
点鎖線Ｂ１−Ｂ２に対応する断面図である。
図３１（Ｂ）に示すトランジスタは、基板６００と、基板６００上に設けられた下地絶縁
層６０２と、下地絶縁層６０２上に設けられた酸化物半導体膜６０６と、酸化物半導体膜
６０６と接する一対の電極６１４と、酸化物半導体膜６０６および一対の電極６１４上に
設けられたゲート絶縁膜６０８と、ゲート絶縁膜６０８を介して酸化物半導体膜６０６と
重畳して設けられたゲート電極６１０と、ゲート絶縁膜６０８およびゲート電極６１０を
覆って設けられた層間絶縁膜６１６と、層間絶縁膜６１６に設けられた開口部を介して一
対の電極６１４と接続する配線６１８と、層間絶縁膜６１６および配線６１８を覆って設
けられた保護膜６２０と、を有する。
基板６００としてはガラス基板を、下地絶縁層６０２としては酸化シリコン膜を、酸化物
半導体膜６０６としてはＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を、一対の電極６１４としてはタングス
テン膜を、ゲート絶縁膜６０８としては酸化シリコン膜を、ゲート電極６１０としては窒
化タンタル膜とタングステン膜との積層構造を、層間絶縁膜６１６としては酸化窒化シリ
コン膜とポリイミド膜との積層構造を、配線６１８としてはチタン膜、アルミニウム膜、
チタン膜がこの順で形成された積層構造を、保護膜６２０としてはポリイミド膜を、それ
ぞれ用いた。
なお、図３１（Ａ）に示す構造のトランジスタにおいて、ゲート電極６１０と一対の電極
６１４との重畳する幅をＬｏｖと呼ぶ。同様に、酸化物半導体膜６０６に対する一対の電
極６１４のはみ出しをｄＷと呼ぶ。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
１００ 記憶装置
１０１ トランジスタ
１０２ 保持容量
１０４ アナログスイッチ
１０５ インバータ
１０６ セレクタ
１０７ インバータ
１０８ インバータ
１０９ アナログスイッチ
１２０ 記憶回路
１２１ 記憶回路
１２３ トランジスタ
１３０ 記憶装置
１３４ スイッチ
１３５ 位相反転素子
１３６ 選択回路
１３９ スイッチ
１５０ 信号処理回路
１５１ 演算回路
１５２ 演算回路
１５３ 記憶装置
１５４ 記憶装置
１５５ 記憶装置
１５６ 制御装置
１５７ 電源制御回路
４００ 記憶装置
４０１ スイッチング素子
４０２ 記憶素子
４０３ 記憶素子群
４１０ 記憶装置
４２１ ＲＦ回路
４２２ アナログベースバンド回路
４２３ デジタルベースバンド回路
４２４ バッテリー
４２５ 電源回路
４２６ アプリケーションプロセッサ
４２７ ＣＰＵ
４２８ ＤＳＰ
４２９ インターフェース
４３０ フラッシュメモリ
４３１ ディスプレイコントローラ
４３２ メモリ回路
４３３ ディスプレイ
４３４ 表示部
４３５ ソースドライバ
４３６ ゲートドライバ
４３７ 音声回路
４３８ キーボード
４３９ タッチセンサ
４４１ メモリコントローラ
４４２ 記憶装置
４４３ 記憶装置
４４４ スイッチ
４４５ スイッチ
４５１ バッテリー
４５２ 電源回路
４５３ マイクロプロセッサ
４５４ フラッシュメモリ
４５５ 音声回路
４５６ キーボード
４５７ メモリ回路
４５８ タッチパネル
４５９ ディスプレイ
４６０ ディスプレイコントローラ
６００ 基板
６０２ 下地絶縁層
６０６ 酸化物半導体膜
６０８ ゲート絶縁膜
６１０ ゲート電極
６１４ 一対の電極
６１６ 層間絶縁膜
６１８ 配線
６２０ 保護膜
７００ 基板
７０１ 絶縁膜
７０２ 半導体膜
７０３ ゲート絶縁膜
７０７ ゲート電極
７０９ 一対の不純物領域
７１０ チャネル形成領域
７１２ 絶縁膜
７１３ 絶縁膜
７１６ 酸化物半導体層
７１９ 導電膜
７２０ 導電膜
７２１ ゲート絶縁膜
７２２ ゲート電極
７３１ 基板
７３２ 絶縁膜
９０１ トランジスタ
９０２ 絶縁膜
９０３ 酸化物半導体層
９０４ ソース電極
９０５ ドレイン電極
９０６ ゲート絶縁膜
９０７ ゲート電極
９０８ 高濃度領域
９０９ チャネル形成領域
９１１ トランジスタ
９１２ 絶縁膜
９１３ 酸化物半導体層
９１４ ソース電極
９１５ ドレイン電極
９１６ ゲート絶縁膜
９１７ ゲート電極
９１８ 高濃度領域
９１９ チャネル形成領域
９２１ トランジスタ
９２２ 絶縁膜
９２３ 酸化物半導体層
９２４ ソース電極
９２５ ドレイン電極
９２６ ゲート絶縁膜
９２７ ゲート電極
９２８ 高濃度領域
９２９ 低濃度領域
９３０ サイドウォール
９３１ チャネル形成領域
９４１ トランジスタ
９４２ 絶縁膜
９４３ 酸化物半導体層
９４４ ソース電極
９４５ ドレイン電極
９４６ ゲート絶縁膜
９４７ ゲート電極
９４８ 高濃度領域
９４９ 低濃度領域
９５０ サイドウォール
９５１ チャネル形成領域
１１０１ 基板
１１０２ 下地絶縁層
１１０４ 保護絶縁膜
１１０６ａ 高抵抗領域
１１０６ｂ 低抵抗領域
１１０６ 酸化物半導体膜
１１０８ ゲート絶縁膜
１１１０ ゲート電極
１１１２ 側壁絶縁膜
１１１４ 一対の電極
１１１６ 層間絶縁膜
１１１８ 配線
３０００ 基板
３００１ トランジスタ
３００４ 論理回路
３１０６ 素子分離絶縁膜
３３０３ 電極
３５０３ 電極
３５０５ 電極
３００３ａ 電極
３００３ｂ 電極
３００３ｃ 電極
３１００ａ 配線
３１００ｂ 配線
３１００ｃ 配線
３１００ｄ 配線
３１４０ａ 絶縁膜
３１４０ｂ 絶縁膜
３１４１ａ 絶縁膜
３１４１ｂ 絶縁膜
３１４２ａ 絶縁膜
３１４２ｂ 絶縁膜
３１７０ａ 記憶素子
３１７０ｂ 記憶素子
３１７１ａ トランジスタ
３１７１ｂ トランジスタ
３５０１ａ 電極
３５０１ｂ 電極
３５０１ｃ 電極
３５０２ａ 電極
３５０２ｂ 電極
３５０２ｃ 電極
３５０３ａ 電極
３５０３ｂ 電極
８１０１ 下地絶縁膜
８１０２ 埋め込み絶縁物
８１０３ａ 半導体領域
８１０３ｂ 半導体領域
８１０３ｃ 半導体領域
８１０４ ゲート絶縁膜
８１０５ ゲート電極
８１０６ａ 側壁絶縁物
８１０６ｂ 側壁絶縁物
８１０７ 絶縁物
８１０８ａ ソース電極
８１０８ｂ ドレイン電極
９９００ 基板
９９０１ ＡＬＵ
９９０２ ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ
９９０３ Ｉｎｓｔｒｕｃｔｉｏｎ・Ｄｅｃｏｄｅｒ
９９０４ Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ
９９０５ Ｔｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ
９９０６ Ｒｅｇｉｓｔｅｒ
９９０７ Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ
９９０８ Ｂｕｓ・Ｉ／Ｆ
９９０９ ＲＯＭ
９９２０ ＲＯＭ・Ｉ／Ｆ

Claims (4)

  1. 第１の記憶回路と、
    第２の記憶回路と、
    電源電圧の停止期間中にデータ信号を前記第２の記憶回路に保持する機能と、を有し、
    前記第１の記憶回路は、第１のインバータと、第２のインバータと、を有し、
    前記第１のインバータの出力端子は、前記第２のインバータの入力端子と電気的に接続され、
    前記第２のインバータの出力端子は、前記第１のインバータの入力端子と電気的に接続され、
    前記第２の記憶回路は、トランジスタと、保持容量と、を有し、
    前記トランジスタのソース又はドレインの一方は、前記保持容量と電気的に接続され、
    前記トランジスタのチャネル形成領域は、酸化物半導体を有し、
    動作周波数が第１の周波数である場合、データ信号が前記第２の記憶回路を介さずに前記第１の記憶回路に入力され、
    動作周波数が第２の周波数である場合、データ信号が前記第２の記憶回路を介して前記第１の記憶回路に入力され、
    前記第１の周波数は、前記第２の周波数よりも高いことを特徴とする半導体装置。
  2. 第１の記憶回路と、
    第２の記憶回路と、
    選択回路と、
    電源電圧の停止期間中にデータ信号を前記第２の記憶回路に保持する機能と、を有し、
    前記第１の記憶回路は、第１のインバータと、第２のインバータと、を有し、
    前記第１のインバータの出力端子は、前記第２のインバータの入力端子と電気的に接続され、
    前記第２のインバータの出力端子は、前記第１のインバータの入力端子と電気的に接続され、
    前記第２の記憶回路は、トランジスタと、保持容量と、を有し、
    前記トランジスタのソース又はドレインの一方は、前記保持容量と電気的に接続され、
    前記トランジスタのチャネル形成領域は、酸化物半導体を有し、
    動作周波数が第１の周波数である場合、前記トランジスタはオフであり、前記選択回路は前記トランジスタのソース又はドレインの他方に入力されているデータ信号を前記第１の記憶回路に出力し、
    動作周波数が第２の周波数である場合、前記トランジスタはオンであり、前記選択回路は前記第２の記憶回路に保持されているデータ信号を前記第１の記憶回路に出力し、
    前記第１の周波数は、前記第２の周波数よりも高いことを特徴とする半導体装置。
  3. 第１の記憶回路と、
    第２の記憶回路と、
    選択回路と、を有し、
    前記第１の記憶回路は、第１のインバータと、第２のインバータと、を有し、
    前記第１のインバータの出力端子は、前記第２のインバータの入力端子と電気的に接続され、
    前記第２のインバータの出力端子は、前記第１のインバータの入力端子と電気的に接続され、
    前記第２の記憶回路は、トランジスタと、保持容量と、を有し、
    前記トランジスタのソース又はドレインの一方は、前記保持容量と電気的に接続され、
    前記トランジスタのチャネル形成領域は、酸化物半導体を有し、
    前記選択回路の第１の入力端子は、前記トランジスタのソース又はドレインの他方と電気的に接続され、
    前記選択回路の第２の入力端子は、前記保持容量と電気的に接続され、
    前記選択回路の出力端子は、前記第１の記憶回路と電気的に接続され、
    前記トランジスタのソース又はドレインの他方には、データ信号が入力され、
    動作周波数が第１の周波数である場合、前記トランジスタはオフであり、前記選択回路は第１の入力端子の信号を前記第１の記憶回路に出力し、
    動作周波数が第２の周波数である場合、前記トランジスタはオンであり、前記選択回路は第２の入力端子の信号を前記第１の記憶回路に出力し、
    前記第１の周波数は、前記第２の周波数よりも高いことを特徴とする半導体装置。
  4. 請求項１乃至３のいずれか一において、
    前記第１のインバータ及び前記第２のインバータは、チャネル形成領域に珪素を有するトランジスタを有することを特徴とする半導体装置。
JP2016016853A 2011-03-30 2016-02-01 半導体装置 Expired - Fee Related JP6203300B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011075664 2011-03-30
JP2011075664 2011-03-30
JP2011108888 2011-05-14
JP2011108888 2011-05-14

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012062930A Division JP5879165B2 (ja) 2011-03-30 2012-03-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2016105635A true JP2016105635A (ja) 2016-06-09
JP6203300B2 JP6203300B2 (ja) 2017-09-27

Family

ID=46927084

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012062930A Expired - Fee Related JP5879165B2 (ja) 2011-03-30 2012-03-20 半導体装置
JP2016016853A Expired - Fee Related JP6203300B2 (ja) 2011-03-30 2016-02-01 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012062930A Expired - Fee Related JP5879165B2 (ja) 2011-03-30 2012-03-20 半導体装置

Country Status (5)

Country Link
US (2) US8787084B2 (ja)
JP (2) JP5879165B2 (ja)
KR (1) KR101930085B1 (ja)
CN (1) CN102737707B (ja)
TW (1) TWI547945B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160093270A (ko) * 2015-01-29 2016-08-08 캄텍주식회사 밸브 유닛

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8498576B2 (en) * 2010-04-08 2013-07-30 Georgia Tech Research Corporation Inverse-mode bipolar transistor radio-frequency switches and methods of using same
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8582348B2 (en) 2010-08-06 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
TWI590249B (zh) * 2010-12-03 2017-07-01 半導體能源研究所股份有限公司 積體電路，其驅動方法，及半導體裝置
TWI562142B (en) * 2011-01-05 2016-12-11 Semiconductor Energy Lab Co Ltd Storage element, storage device, and signal processing circuit
JP5839474B2 (ja) 2011-03-24 2016-01-06 株式会社半導体エネルギー研究所 信号処理回路
JP5879165B2 (ja) * 2011-03-30 2016-03-08 株式会社半導体エネルギー研究所 半導体装置
US8854867B2 (en) 2011-04-13 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and driving method of the memory device
US9336845B2 (en) 2011-05-20 2016-05-10 Semiconductor Energy Laboratory Co., Ltd. Register circuit including a volatile memory and a nonvolatile memory
JP6099368B2 (ja) 2011-11-25 2017-03-22 株式会社半導体エネルギー研究所 記憶装置
US9466363B2 (en) * 2012-01-01 2016-10-11 Tohoku University Integrated circuit
US8754693B2 (en) 2012-03-05 2014-06-17 Semiconductor Energy Laboratory Co., Ltd. Latch circuit and semiconductor device
KR102178068B1 (ko) 2012-11-06 2020-11-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
KR102112367B1 (ko) 2013-02-12 2020-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9612795B2 (en) 2013-03-14 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Data processing device, data processing method, and computer program
US9294075B2 (en) 2013-03-14 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014199709A (ja) * 2013-03-14 2014-10-23 株式会社半導体エネルギー研究所 記憶装置、半導体装置
KR102290247B1 (ko) * 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
US9786350B2 (en) * 2013-03-18 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Memory device
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6542542B2 (ja) 2014-02-28 2019-07-10 株式会社半導体エネルギー研究所 半導体装置
JP6442321B2 (ja) 2014-03-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置及びその駆動方法、並びに電子機器
TWI646782B (zh) * 2014-04-11 2019-01-01 日商半導體能源研究所股份有限公司 保持電路、保持電路的驅動方法以及包括保持電路的半導體裝置
KR102433326B1 (ko) 2014-10-10 2022-08-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로, 처리 유닛, 전자 부품, 및 전자 기기
US9281305B1 (en) * 2014-12-05 2016-03-08 National Applied Research Laboratories Transistor device structure
US10177142B2 (en) 2015-12-25 2019-01-08 Semiconductor Energy Laboratory Co., Ltd. Circuit, logic circuit, processor, electronic component, and electronic device
WO2017178923A1 (en) * 2016-04-15 2017-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
ITUA20162959A1 (it) 2016-04-28 2017-10-28 St Microelectronics Srl Modulo di trasduzione multi-camera, apparecchiatura includente il modulo di trasduzione multi-camera e metodo di fabbricazione del modulo di trasduzione multi-camera
CN109565280B (zh) 2016-08-19 2023-02-17 株式会社半导体能源研究所 半导体装置的电源控制方法
TWI655577B (zh) 2018-05-14 2019-04-01 華邦電子股份有限公司 運算速度補償電路及其補償方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110392A (ja) * 1991-10-16 1993-04-30 Hitachi Ltd 状態保持回路を具備する集積回路
JPH07154228A (ja) * 1993-09-30 1995-06-16 Nippon Telegr & Teleph Corp <Ntt> 論理回路装置
JP2006050208A (ja) * 2004-08-04 2006-02-16 Denso Corp 電源瞬断対応論理回路
JP2010193432A (ja) * 2009-01-22 2010-09-02 Semiconductor Energy Lab Co Ltd Ｒｆｉｄタグ

Family Cites Families (145)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3775693A (en) 1971-11-29 1973-11-27 Moskek Co Mosfet logic inverter for integrated circuits
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JP2689416B2 (ja) 1986-08-18 1997-12-10 日本電気株式会社 フリツプフロツプ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US4800303A (en) 1987-05-19 1989-01-24 Gazelle Microcircuits, Inc. TTL compatible output buffer
US5039883A (en) 1990-02-21 1991-08-13 Nec Electronics Inc. Dual input universal logic structure
US5181187A (en) * 1991-03-29 1993-01-19 Silicon Storage Technology, Inc. Low power voltage sensing circuit
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3186889B2 (ja) 1993-03-12 2001-07-11 マツダ株式会社 エンジンの空燃比制御装置
US5420798A (en) * 1993-09-30 1995-05-30 Macronix International Co., Ltd. Supply voltage detection circuit
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US6078194A (en) 1995-11-13 2000-06-20 Vitesse Semiconductor Corporation Logic gates for reducing power consumption of gallium arsenide integrated circuits
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH1078836A (ja) * 1996-09-05 1998-03-24 Hitachi Ltd データ処理装置
US5980092A (en) 1996-11-19 1999-11-09 Unisys Corporation Method and apparatus for optimizing a gated clock structure using a standard optimization tool
JPH10334671A (ja) * 1997-05-27 1998-12-18 Sony Corp データ保護回路
US6016281A (en) * 1997-12-17 2000-01-18 Siemens Aktiengesellschaft Memory with word line voltage control
US6049883A (en) 1998-04-01 2000-04-11 Tjandrasuwita; Ignatius B. Data path clock skew management in a dynamic power management environment
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000077982A (ja) * 1998-08-27 2000-03-14 Kobe Steel Ltd 半導体集積回路
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6204695B1 (en) 1999-06-18 2001-03-20 Xilinx, Inc. Clock-gating circuit for reducing power consumption
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6281710B1 (en) 1999-12-17 2001-08-28 Hewlett-Packard Company Selective latch for a domino logic gate
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP3727838B2 (ja) * 2000-09-27 2005-12-21 株式会社東芝 半導体集積回路
US6570801B2 (en) 2000-10-27 2003-05-27 Kabushiki Kaisha Toshiba Semiconductor memory having refresh function
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
DE10119051B4 (de) 2001-04-18 2006-12-28 Infineon Technologies Ag Schaltungsanordnung zur Freigabe eines Taktsignals in Abhängigkeit von einem Freigabesignal
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP3772756B2 (ja) * 2002-02-13 2006-05-10 セイコーエプソン株式会社 不揮発性半導体記憶装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
ATE421098T1 (de) 2002-06-21 2009-01-15 Koninkl Philips Electronics Nv Schaltung mit asynchron arbeitenden komponenten
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR100498505B1 (ko) * 2003-07-15 2005-07-01 삼성전자주식회사 승압전압 발생회로 및 승압전압 발생방법
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7076748B2 (en) 2003-08-01 2006-07-11 Atrenta Inc. Identification and implementation of clock gating in the design of integrated circuits
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR20070116889A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 박막의 기상성막방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US20060095975A1 (en) 2004-09-03 2006-05-04 Takayoshi Yamada Semiconductor device
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7374984B2 (en) 2004-10-29 2008-05-20 Randy Hoffman Method of forming a thin film component
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7256622B2 (en) 2004-12-08 2007-08-14 Naveen Dronavalli AND, OR, NAND, and NOR logical gates
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100702310B1 (ko) * 2005-07-21 2007-03-30 주식회사 하이닉스반도체 비휘발성 래치 회로 및 이를 포함하는 시스템 온 칩
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US7323909B2 (en) 2005-07-29 2008-01-29 Sequence Design, Inc. Automatic extension of clock gating technique to fine-grained power gating
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JPWO2007125590A1 (ja) * 2006-04-28 2009-09-10 スパンション エルエルシー 半導体装置およびその制御方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4954639B2 (ja) 2006-08-25 2012-06-20 パナソニック株式会社 ラッチ回路及びこれを備えた半導体集積回路
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US7576582B2 (en) 2006-12-05 2009-08-18 Electronics And Telecommunications Research Institute Low-power clock gating circuit
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8145923B2 (en) * 2008-02-20 2012-03-27 Xilinx, Inc. Circuit for and method of minimizing power consumption in an integrated circuit device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101499494B1 (ko) 2009-10-30 2015-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
MY166309A (en) * 2009-11-20 2018-06-25 Semiconductor Energy Lab Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
CN104658598B (zh) * 2009-12-11 2017-08-11 株式会社半导体能源研究所 半导体器件、逻辑电路和cpu
CN102804603B (zh) * 2010-01-20 2015-07-15 株式会社半导体能源研究所 信号处理电路及其驱动方法
TWI555128B (zh) * 2010-08-06 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
JP5727892B2 (ja) * 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
JP5839474B2 (ja) * 2011-03-24 2016-01-06 株式会社半導体エネルギー研究所 信号処理回路
JP5879165B2 (ja) * 2011-03-30 2016-03-08 株式会社半導体エネルギー研究所 半導体装置
JP5883699B2 (ja) * 2011-04-13 2016-03-15 株式会社半導体エネルギー研究所 プログラマブルｌｓｉ
US8854867B2 (en) * 2011-04-13 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and driving method of the memory device
JP6001900B2 (ja) * 2011-04-21 2016-10-05 株式会社半導体エネルギー研究所 信号処理回路
SG11201504940RA (en) * 2012-01-23 2015-07-30 Semiconductor Energy Lab Semiconductor device
JP2014063557A (ja) * 2012-02-24 2014-04-10 Semiconductor Energy Lab Co Ltd 記憶装置及び半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110392A (ja) * 1991-10-16 1993-04-30 Hitachi Ltd 状態保持回路を具備する集積回路
JPH07154228A (ja) * 1993-09-30 1995-06-16 Nippon Telegr & Teleph Corp <Ntt> 論理回路装置
JP2006050208A (ja) * 2004-08-04 2006-02-16 Denso Corp 電源瞬断対応論理回路
JP2010193432A (ja) * 2009-01-22 2010-09-02 Semiconductor Energy Lab Co Ltd Ｒｆｉｄタグ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160093270A (ko) * 2015-01-29 2016-08-08 캄텍주식회사 밸브 유닛

Also Published As

Publication number Publication date
US9076520B2 (en) 2015-07-07
KR101930085B1 (ko) 2018-12-17
CN102737707B (zh) 2016-12-14
JP5879165B2 (ja) 2016-03-08
US8787084B2 (en) 2014-07-22
TW201246214A (en) 2012-11-16
CN102737707A (zh) 2012-10-17
TWI547945B (zh) 2016-09-01
KR20120112179A (ko) 2012-10-11
US20120250397A1 (en) 2012-10-04
US20140328124A1 (en) 2014-11-06
JP2012257200A (ja) 2012-12-27
JP6203300B2 (ja) 2017-09-27

Similar Documents

Publication Publication Date Title
JP6203300B2 (ja) 半導体装置
JP7395702B2 (ja) 半導体装置
JP6178466B2 (ja) 半導体装置及び半導体装置の作製方法
JP6538733B2 (ja) 信号処理回路
JP6194148B2 (ja) 半導体装置及び半導体装置の作製方法
JP6028064B2 (ja) 半導体装置
JP5931561B2 (ja) 信号処理装置
JP5781865B2 (ja) 半導体装置
JP5871715B2 (ja) 分周回路、及び分周回路を用いた半導体装置
JP2012256821A (ja) 記憶装置
US20120032161A1 (en) Semiconductor device
JP5955636B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170829

R150 Certificate of patent or registration of utility model

Ref document number: 6203300

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees