JP2016103572A - 積層コンデンサおよびその製造方法 - Google Patents

Abstract

【課題】所望の静電容量を有する極小型の積層コンデンサが得る。【解決手段】積層方向から見て導電体層が第１配置およびこの第１配置とは異なる第２配置に位置するように、５０層未満の導電体層の各々を第１配置または第２配置に位置させつつ誘電体層と交互に積層することにより、誘電体層を挟んで隣り合う少なくとも一対の導電体層が共に第１配置または共に第２配置に位置する積層体を形成する積層工程(Ｓ４)と、積層体を加圧して、導電体層を上記積層方向と直交する方向に延伸させる延伸工程(Ｓ５)と、積層体を加圧して、導電体層を上記積層方向に湾曲させる湾曲工程(Ｓ６)と、第１外部電極が導電体層のうちの第１配置に位置する導電体層と接続され、かつ、第２外部電極が導電体層のうちの第２配置に位置する導電体層と接続されるように、第１外部電極および第２外部電極の各々を積層体の表面に形成する外部電極形成工程(Ｓ１０)とを備える。【選択図】図６

Description

本発明は、積層コンデンサおよびその製造方法に関し、特に、極小型の積層コンデンサおよびその製造方法に関する。

静電容量のばらつきの低減を図った積層コンデンサを開示した先行文献として、特開２００７−２９９９８４号公報(特許文献１)がある。積層コンデンサは、所望の静電容量を有するように設計される。積層コンデンサの静電容量を決定するパラメータとして、有効誘電体層であるセラミック層を構成する誘電体の誘電率、セラミック層を挟む電極対の対向面積、電極間距離、および、セラミック層の積層数がある。積層コンデンサの静電容量は、誘電体の誘電率、電極対の対向面積およびセラミック層の積層数に比例し、電極間距離に反比例する。従来、所望の静電容量を有する積層コンデンサを設計する際、以下の３つの調整方法のいずれかが採用されることが一般的であった。

第１の調整方法は、セラミック層の積層数を増減させる方法である。第２の調整方法は、セラミック層の厚さを変更することにより電極間距離を増減させる方法である。第３の調整方法として、電極対の配置をずらすことで電極対の対向面積を増減させる方法である。

特開２００７−２９９９８４号公報

積層コンデンサが極小型になると、セラミック層の積層数が少なくなるため、セラミック層の積層数を増減することによる静電容量の変化率が相対的に大きくなる。具体的には、セラミック層の積層数が２００層の場合は、セラミック層の１層当たりの静電容量が積層コンデンサ全体の０．５％を占めるに過ぎず、０．５％単位で静電容量を調整することが可能である。しかしながら、セラミック層の積層数が５０層の場合は、セラミック層の１層当たりの静電容量が積層コンデンサ全体の２％を占め、セラミック層の積層数が１０層の場合は、セラミック層の１層当たりの静電容量が積層コンデンサ全体の１０％を占めることになる。

このように、セラミック層の積層数が少なくなるに従って、セラミック層の積層数の増減により、積層コンデンサの静電容量が大きく変化する。そのため、極小型の積層コンデンサにおいては、セラミック層の積層数を増減する調整方法により所望の静電容量を得ることが難しい。

セラミック層の１層当たりの静電容量が積層コンデンサ全体に占める割合が大きい場合は、電極間距離の増減により、積層コンデンサの静電容量が大きく変化する。そのため、極小型の積層コンデンサにおいては、電極間距離を増減させる調整方法により所望の静電容量を得ることが難しい。

積層コンデンサが極小型になると、耐湿性などの観点から、電極対の配置をずらせる余地が少なくなり、電極対の配置をずらすことによって対向面積を増減させることが困難になる。そのため、極小型の積層コンデンサにおいては、電極対の配置をずらすことで電極対の対向面積を増減させる調整方法により所望の静電容量を得ることが難しい。

上記のように、超小型の積層コンデンサにあっては、一般的な調整方法を用いて所望の静電容量を得ることが難しかった。

本発明は上記の問題点に鑑みてなされたものであって、所望の静電容量を有する極小型の積層コンデンサおよびその製造方法を提供することを目的とする。

本発明に基づく積層コンデンサの製造方法は、導電体層と誘電体層とが交互に積層され、積層方向から見て０．４５ｍｍ以下の長さおよび０．２５ｍｍ以下の幅の外形寸法を有する積層体と、積層体の表面に設けられた第１外部電極および第２外部電極を備える積層コンデンサの製造方法である。上記積層方向から見て導電体層が第１配置およびこの第１配置とは異なる第２配置に位置するように、５０層未満の導電体層の各々を第１配置または第２配置に位置させつつ誘電体層と交互に積層することにより、誘電体層を挟んで隣り合う少なくとも一対の導電体層が共に第１配置または共に第２配置に位置する積層体を形成する積層工程と、積層体を加圧して、導電体層を上記積層方向と直交する方向に延伸させる延伸工程と、積層体を加圧して、導電体層を上記積層方向に湾曲させる湾曲工程と、第１外部電極が導電体層のうちの第１配置に位置する導電体層と接続され、かつ、第２外部電極が導電体層のうちの第２配置に位置する導電体層と接続されるように、第１外部電極および第２外部電極の各々を積層体の表面に形成する外部電極形成工程とを備える。

本発明の一形態においては、上記積層工程にて、誘電体層のうちの第１配置に位置する導電体層と第２配置に位置する導電体層とに挟まれた有効誘電体層の１層当たりの静電容量と、誘電体層のうちの第１配置および第２配置のいずれか一方に位置している導電体層同士に挟まれた無効誘電体層の１層の増加による積層コンデンサの静電容量増加率とに基づいて決定された、有効誘電体層の総数および導電体層の総数の各々を満たすように、導電体層および誘電体層を積層する。

本発明の一形態においては、上記積層工程にて、上記積層方向において両端に位置する２つの導電体層の少なくとも一方が、無効誘電体層に隣接するように、導電体層および誘電体層を積層する。

本発明の一形態においては、上記積層工程にて、上記積層方向において両端に位置する２つの導電体層の間を三等分したうちの中央部に位置する少なくとも１つの導電体層が、無効誘電体層に隣接するように、導電体層および誘電体層を積層する。

本発明に基づく積層コンデンサは、導電体層と誘電体層とが交互に積層され、積層方向から見て０．４５ｍｍ以下の長さおよび０．２５ｍｍ以下の幅の外形寸法を有する積層体と、積層体の長さ方向にて互いに離間して積層体の表面に設けられた第１外部電極および第２外部電極とを備える。積層体においては、上記積層方向から見て導電体層が第１配置およびこの第１配置とは異なる第２配置に位置するように、５０層未満の導電体層の各々が第１配置または第２配置に位置しつつ誘電体層と交互に積層されている。第１外部電極は、導電体層のうちの第１配置に位置する導電体層と接続されている。第２外部電極は、導電体層のうちの第２配置に位置する導電体層と接続されている。導電体層の幅は、積層体の幅との差が０．１２ｍｍ未満、かつ、積層体の幅の７０％以下である。誘電体層のうちの少なくとも１つは、第１配置および第２配置のいずれか一方に位置している導電体層同士に挟まれた無効誘電体層である。誘電体層のうちの少なくとも１つは、第１配置に位置する導電体層と第２配置に位置する導電体層とに挟まれた有効誘電体層である。導電体層のうちの有効誘電体層に隣接する導電体層は、上記積層方向に湾曲している。

本発明の一形態においては、上記積層方向において両端に位置する２つの導電体層のうちの少なくとも一方は、上記長さ方向に直交する断面における湾曲量が、この導電体層に隣接している誘電体層の厚さの寸法より大きい。

本発明の一形態においては、上記積層方向において両端に位置する２つの導電体層のうちの少なくとも一方は、無効誘電体層に隣接している。

本発明の一形態においては、上記積層方向において両端に位置する２つの導電体層の間を三等分したうちの中央部に位置する少なくとも１つの導電体層が、無効誘電体層に隣接している。

本発明によれば、所望の静電容量を有する極小型の積層コンデンサが得られる。

本発明の実施形態１に係る積層コンデンサの外観を示す斜視図である。 図１の積層コンデンサをＩＩ−ＩＩ線矢印方向から見た断面図である。 図２の積層コンデンサをＩＩＩ−ＩＩＩ線矢印方向から見た断面図である。 図２の積層コンデンサをＩＶ−ＩＶ線矢印方向から見た断面図である。 図２の積層コンデンサをＶ−Ｖ線矢印方向から見た断面図である。 本発明の実施形態１に係る積層セラミックコンデンサの製造方法を示すフローチャートである。 加圧される前のマザーの積層体を示す、積層コンデンサの長さ方向Ｌに沿った断面図である。 加圧される前のマザーの積層体を示す、積層コンデンサの幅方向Ｗに沿った断面図である。 加圧された後のマザーの積層体を示す、積層コンデンサの長さ方向Ｌに沿った断面図である。 加圧された後のマザーの積層体を示す、積層コンデンサの幅方向Ｗに沿った断面図である。 無効誘電体層の積層数と積層コンデンサの静電容量との関係を示すグラフである。 無効誘電体層の積層数と導電体層の見かけ上の有効面積との関係を示すグラフである。 本発明の実施形態１に係る積層コンデンサの製造方法を示すフローチャートである。 本発明の実施形態２に係る積層コンデンサの構成を示す断面図である。 本発明の実施形態２に係る積層コンデンサの加圧される前のマザーの積層体を示す、積層コンデンサの長さ方向Ｌに沿った断面図である。 本発明の実施形態２に係る積層コンデンサの加圧された後のマザーの積層体を示す、積層コンデンサの長さ方向Ｌに沿った断面図である。

以下、本発明の各実施形態に係る積層コンデンサおよびその製造方法について図を参照して説明する。以下の実施形態の説明においては、図中の同一または相当部分には同一符号を付して、その説明は繰り返さない。

(実施形態１)
図１は、本発明の実施形態１に係る積層コンデンサの外観を示す斜視図である。図２は、図１の積層コンデンサをＩＩ−ＩＩ線矢印方向から見た断面図である。図３は、図２の積層コンデンサをＩＩＩ−ＩＩＩ線矢印方向から見た断面図である。図４は、図２の積層コンデンサをＩＶ−ＩＶ線矢印方向から見た断面図である。図５は、図２の積層コンデンサをＶ−Ｖ線矢印方向から見た断面図である。図１においては、後述する、積層体の長さ方向Ｌ、積層体の幅方向Ｗ、および、積層体の厚さ方向Ｔを図示している。

図１〜５に示すように、本発明の実施形態１に係る積層コンデンサ１００は、誘電体層１３０と導電体層１４０とが交互に積層されて互いに反対側に位置する第１主面１１１および第２主面１１２を有する積層体１１０と、積層体１１０の表面に設けられた第１外部電極１２１および第２外部電極１２２からなる１対の外部電極１２０とを備える。

誘電体層１３０と導電体層１４０との積層方向は、積層体１１０の長さ方向Ｌおよび積層体１１０の幅方向Ｗに対して直交している。すなわち、誘電体層１３０と導電体層１４０との積層方向は、積層体１１０の厚さ方向Ｔと平行である。

積層体１１０は、第１主面１１１と第２主面１１２とを結び互いに対向する第１端面１１５および第２端面１１６、第１主面１１１と第２主面１１２とを結ぶとともに第１端面１１５と第２端面１１６とを結んで互いに対向する第１側面１１３および第２側面１１４をさらに有する。第１側面１１３と第２側面１１４との最短距離は、第１端面１１５と第２端面１１６との最短距離未満である。すなわち、積層体１１０の幅方向Ｗの寸法は、積層体１１０の長さ方向Ｌの寸法より小さい。ただし、積層体１１０の幅方向Ｗの寸法が、積層体１１０の長さ方向Ｌの寸法より大きくてもよい。積層体１１０は、直方体状の外形を有する。直方体状の外形とは、直方体の角部および稜線部の少なくとも一方に丸みを有した形状も含む概念である。

積層体１１０は、積層方向から見て、０．４５ｍｍ以下の長さ、および、０．２５ｍｍ以下の幅の外形寸法を有する。本実施形態においては、積層体１１０の外形寸法(設計値)は、長さが０．２１２ｍｍ、幅が０．１０２ｍｍである。

本実施形態においては、１対の外部電極１２０は、積層体１１０の長さ方向Ｌにて互いに離間して積層体１１０の表面に設けられている。具体的には、１対の外部電極１２０は、積層体１１０の長さ方向Ｌの第１端面１１５側に設けられた第１外部電極１２１、および、積層体１１０の長さ方向Ｌの第２端面１１６側に設けられた第２外部電極１２２により構成されている。

積層体１１０においては、上記積層方向から見て導電体層１４０が第１配置およびこの第１配置とは異なる第２配置に位置するように、５０層未満の導電体層１４０の各々が第１配置または第２配置に位置しつつ誘電体層１３０と交互に積層されている。導電体層１４０は、第１配置に位置して第１外部電極１２１に接続された複数の第１導電体層１４１と、第２配置に位置して第２外部電極１２２に接続された複数の第２導電体層１４２とを含む。

第１導電体層１４１および第２導電体層１４２の各々は、平面視にて略矩形状である。より詳細には、第１導電体層１４１は、平面視にて、第１端面１１５側を除く３辺の各々が、外側に膨らんでいる。第２導電体層１４２は、平面視にて、第２端面１１６側を除く３辺の各々が、外側に膨らんでいる。

本実施形態においては、複数の第１導電体層１４１は、積層体１１０の第１端面１１５に露出し、第１外部電極１２１と第１端面１１５にて接続されている。複数の第２導電体層１４２は、積層体１１０の第２端面１１６に露出し、第２外部電極１２２と第２端面１１６にて接続されている。本実施形態においては、第１導電体層１４１の積層数が６層、第２導電体層１４２の積層数が７層であり、導電体層１４０の積層数が１３層である。

導電体層１４０の幅は、積層体１１０の幅との差が０．１２ｍｍ未満、かつ、積層体１１０の幅の７０％以下である。これにより、後述する積層コンデンサの静電容量の調整を容易にしている。本実施形態においては、導電体層１４０の幅(設計値)は、０．０４７ｍｍである。よって、導電体層１４０の幅(設計値)は、積層体１１０の幅(設計値)との差が０．０５５ｍｍ、かつ、積層体１１０の幅(設計値)の４６％である。

誘電体層１３０は、第１主面１１１を構成する第１外層部１３１と、第２主面１１２を構成する第２外層部１３２と、第１導電体層１４１および第２導電体層１４２に挟まれた少なくとも１つの有効誘電体層１３３と、第１導電体層１４１同士または第２導電体層１４２同士に挟まれた少なくとも１つの無効誘電体層とを含む。無効誘電体層は、第１導電体層１４１同士に挟まれた第１無効誘電体層１３４と、第２導電体層１４２同士に挟まれた第２無効誘電体層１３５とを含む。

無効誘電体層の厚さの寸法は、有効誘電体層１３３の厚さの寸法と実質的に同等である。具体的には、無効誘電体層の厚さの寸法は、有効誘電体層１３３の厚さの寸法の０．５倍より大きくかつ２倍未満である。無効誘電体層および有効誘電体層１３３の各々は、後述する同じ厚さのセラミックグリーンシートから形成されている。

導電体層１４０の中には、有効誘電体層１３３と無効誘電体層とに挟まれている導電体層１４０がある。具体的には、第１導電体層１４１と第２導電体層１４２との間に、第１導電体層１４１または第２導電体層１４２が、誘電体層１３０をそれぞれの間に挟みつつ積層されている。

積層体１１０のうち、第１外層部１３１および第２外層部１３２に挟まれた領域を内層部とする。本実施形態においては、内層部に９層の有効誘電体層１３３と、１層の第１無効誘電体層１３４と、２層の第２無効誘電体層１３５とが含まれている。

第１無効誘電体層１３４は、内層部の第２主面１１２側の端に位置している。２層の第２無効誘電体層１３５のうちの１層は、内層部の第１主面１１１側の端に位置している。すなわち、積層体１１０の積層方向において両端に位置する２つの導電体層１４０の各々が、無効誘電体層に隣接している。具体的には、積層体１１０の積層方向において最も第１主面１１１側に位置する第２導電体層１４８が、第２無効誘電体層１３５に隣接している。積層体１１０の積層方向において最も第２主面１１２側に位置する第１導電体層１４９が、第１無効誘電体層１３４に隣接している。

２層の第２無効誘電体層１３５のうちの他の１層は、積層体１１０の積層方向において両端に位置する２つの導電体層１４０の間を三等分したうちの中央部に位置し、内層部の中央に最も近く位置している。すなわち、積層体１１０の積層方向において両端に位置する２つの導電体層１４０の間を三等分したうちの中央部に位置する導電体層１４０が、無効誘電体層に隣接している。

本実施形態に係る積層コンデンサ１００においては、有効誘電体層１３３に隣接する導電体層１４０が湾曲している。具体的には、図２に示すように、有効誘電体層１３３に隣接する導電体層１４０は、積層体１１０の幅方向Ｗに直交する断面において、積層体１１０の中央から上記積層方向に沿って離れる方向に凸状に湾曲している。図３に示すように、有効誘電体層１３３に隣接する導電体層１４０は、積層体１１０の長さ方向Ｌに直交する断面において、積層体１１０の中央から上記積層方向に沿って離れる方向に凸状に湾曲している。

積層方向において積層体１１０の端側に行くに従って、誘電体層１３０に隣接する導電体層１４０の湾曲量が大きくなっている。図３に示すように、積層体１１０の積層方向において両端に位置する２つの導電体層１４０の各々の積層体１１０の長さ方向Ｌに直交する断面における湾曲量は、この導電体層１４０に隣接している無効誘電体層の厚さの寸法より大きい。具体的には、積層体１１０の積層方向において最も第１主面１１１側に位置する第２導電体層１４８の湾曲量Ｂ₁が、第２導電体層１４８に隣接している第２無効誘電体層１３５の厚さの寸法より大きい。積層体１１０の積層方向において最も第２主面１１２側に位置する第１導電体層１４９の湾曲量Ｂ₂が、第１導電体層１４９に隣接している第１無効誘電体層１３４の厚さの寸法より大きい。

積層体１１０の積層方向において両端に位置する２つの導電体層１４０の各々について、積層体１１０の長さ方向Ｌに直交する断面における湾曲量は、積層体１１０の幅方向Ｗに直交する断面における湾曲量より大きい方が好ましい。

以下、積層コンデンサ１００の各々の構成について詳細に説明する。
誘電体層１３０を構成する材料としては、ＢａＴｉＯ₃、ＣａＴｉＯ₃、ＳｒＴｉＯ₃またはＣａＺｒＯ₃などを主成分とする誘電体セラミックスを用いることができる。また、これらの主成分に、副成分として、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物，Ｎｉ化合物または希土類化合物などが添加された誘電体セラミックスを、誘電体層１３０を構成する材料として用いてもよい。

導電体層１４０を構成する材料としては、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属、または、これらの金属の少なくとも１種を含む合金、たとえばＡｇとＰｄとの合金などを用いることができる。導電体層１４０の各々の厚さは、焼成後において０．２μｍ以上２．０μｍ以下であることが好ましい。

１対の外部電極１２０は、積層体１１０の両端部を覆うように設けられた下地層と、この下地層を覆うように設けられためっき層とを含む。下地層を構成する材料としては、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属、または、これらの金属の少なくとも１種を含む合金、たとえばＡｇとＰｄとの合金などを用いることができる。下地層の厚さは、１０．０μｍ以上５０．０μｍ以下であることが好ましい。

下地層としては、積層体１１０の両端部に導電性ペーストを塗布して焼き付けたもの、または、導電体層１４０と同時に焼成したものでもよい。それ以外にも、下地層としては、積層体１１０の両端部にめっきすることにより形成したもの、または、積層体１１０の両端部に熱硬化性樹脂を含む導電性樹脂を塗布して硬化させたものでもよい。

めっき層を構成する材料としては、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属、または、これらの金属の少なくとも１種を含む合金、たとえばＡｇとＰｄとの合金などを用いることができる。

めっき層は、複数の層から構成されていてもよい。この場合、めっき層としては、Ｎｉめっき層の上にＳｎめっき層が形成された２層構造であることが好ましい。Ｎｉめっき層は、半田バリア層として機能する。Ｓｎめっき層は、半田との濡れ性が良好である。１層当たりのめっき層の厚さは、１．０μｍ以上１０．０μｍ以下であることが好ましい。

以下、本実施形態に係る積層コンデンサ１００の製造方法について説明する。図６は、本発明の実施形態１に係る積層セラミックコンデンサの製造方法を示すフローチャートである。

図６に示すように、積層コンデンサ１００を製造する際には、まず、セラミックスラリーの調製が行なわれる(工程Ｓ１)。具体的には、セラミックス粉末、バインダーおよび溶剤などが所定の配合比率で混合され、これによりセラミックスラリーが形成される。

次に、セラミックグリーンシートが形成される(工程Ｓ２)。具体的には、セラミックスラリーがキャリアフィルム上においてダイコータ、グラビアコータ、または、マイクログラビアコータなどを用いてシート状に成形されることにより、セラミックグリーンシートが作製される。

次に、マザーシートが形成される(工程Ｓ３)。具体的には、作製した複数のセラミックグリーンシートのうちの一部において、セラミックグリーンシート上に、スクリーン印刷法またはグラビア印刷法などにより導電体層を形成するための導電ペーストを所定のパターンとなるように塗布する。後述する図８に示すように、導電パターン１４は、幅方向において、導電パターン１４の中央部から端部に向かうに従って薄くなる円弧形状を有している。

上記のように、導電体層となる導電パターンが形成されたセラミックグリーンシートと、導電パターンが形成されていないセラミックグリーンシートとを、マザーシートとして用意する。なお、導電体層を形成するための導電ペーストには、公知のバインダーおよび溶媒が含まれていてもよい。

次に、マザーシートが積層される(工程Ｓ４)。具体的には、第２外層部１３２を形成するために導電パターンが形成されていないセラミックグリーンシートを所定枚数積層し、その上に、内層部を形成するために導電パターンが形成された複数のセラミックグリーンシートを順次積層し、その上に、第１外層部１３１を形成するために導電パターンが形成されていないセラミックグリーンシートを所定枚数積層することにより、複数のマザーシートが積層されたマザーの積層体を構成する。

次に、マザーの積層体が加圧され、導電体層となる導電パターンが延伸させられる(工程Ｓ５)とともに湾曲させられる(工程Ｓ６)。なお、本実施形態においては、導電体層となる導電パターンを延伸させる工程Ｓ５と、導電体層となる導電パターンを湾曲させる工程Ｓ６とが同時に行なわれるが、これに限られず、それぞれ別々に行われてもよい。たとえば、内層部のみを構成するマザーの積層体を加圧することにより、導電体層となる導電パターンを延伸させる工程Ｓ５を行なった後、そのマザーの積層体に第１外層部１３１および第２外層部１３２の少なくとも一方を構成するセラミックグリーンシートを所定枚数積層して再度加圧することにより、導電体層となる導電パターンを湾曲させる工程Ｓ６を行なってもよい。

図７は、加圧される前のマザーの積層体を示す、積層コンデンサの長さ方向Ｌに沿った断面図である。図８は、加圧される前のマザーの積層体を示す、積層コンデンサの幅方向Ｗに沿った断面図である。図９は、加圧された後のマザーの積層体を示す、積層コンデンサの長さ方向Ｌに沿った断面図である。図１０は、加圧された後のマザーの積層体を示す、積層コンデンサの幅方向Ｗに沿った断面図である。

図７に示すように、マザーの積層体１１には、積層体１１０の長さ方向Ｌにおいて、導電パターン１４が多数存在する領域Ａと、導電パターン１４が比較的少数のみ存在する領域Ｂとが交互に存在する。一方、図８に示すように、マザーの積層体１１には、幅方向Ｗにおいて、導電パターン１４が多数存在する領域Ａと、導電パターン１４が存在せずに誘電体部１３のみが存在する領域Ｃとが交互に存在する。

図７，８に示すように、１対の平板金型９１によって、マザーの積層体１１が積層方向に加圧されて圧着される。マザーの積層体１１においては、領域Ａにおける積層密度が、領域Ｂ，Ｃにおける積層密度より密である。そのため、領域Ａに位置する導電パターン１４が領域Ｂ，Ｃに向かって押し広げられる。さらに、領域Ｂ，Ｃに押し広げられた導電パターン１４は、第１外層部または第２外層部から流動したセラミック材料によって押圧され、下側に凸状に突出する。図７，８に示すように、１対の平板金型９１の押圧面にラバー９２を取り付けてマザーの積層体１１を加圧することが好ましい。これにより、より効果的に導電パターン１４を湾曲させることができる。上記のように、マザーの積層体が成形される。

ここで、後述するようにマザーの積層体が分断された際に積層体の長さ方向にて互いに隣接する積層体同士のうちの一方において、第１導電体層１４１となる第１配置に位置する導電パターンが形成されたセラミックグリーンシートをＡパターン、第２導電体層１４２となる第２配置に位置する導電パターンが形成されたセラミックグリーンシートをＢパターンとしたときに、ＡパターンとＢパターンとを重ねることにより各導電パターンに挟まれるセラミックグリーンシートは、有効誘電体層１３３となる。

一方、Ａパターン同士を重ねることにより各導電パターンに挟まれるセラミックグリーンシートは第１無効誘電体層１３４となる。Ｂパターン同士を重ねることにより各導電パターンに挟まれるセラミックグリーンシートは第２無効誘電体層１３５となる。

すなわち、導電パターンが形成されたセラミックグリーンシートについてＡパターンおよびＢパターンのみを用意することで、有効誘電体層１３３、第１無効誘電体層１３４および第２無効誘電体層１３５を形成することが可能になり、マザーの積層体を容易かつ効率的に製造することができる。なお、ＡパターンおよびＢパターンは、１種類の導電パターンが形成されたセラミックグリーンシートを積層時に位置をずらすことにより兼用して使用することができる。したがって、１種類の導電パターンが形成されたセラミックグリーンシートでマザーの積層体を製造することができる。

後述するようにマザーの積層体が分断された際に積層体の長さ方向にて互いに隣接する積層体同士のうちの他方においては、第１導電体層１４１となる第１配置に位置する導電パターンが形成されたセラミックグリーンシートがＢパターン、第２導電体層１４２となる第２配置に位置する導電パターンが形成されたセラミックグリーンシートをＡパターンとなる。このように、マザーの積層体が分断された際に積層体の長さ方向にて互いに隣接する積層体同士のいずれにおいても、積層工程(工程Ｓ４)において、第１配置に位置する導電体層と第２配置に位置する導電体層とが誘電体層を挟んで積層されている。

次に、マザーの積層体が分断される(工程Ｓ７)。具体的には、押し切りまたはダイシングによってマザーの積層体が領域Ｂおよび領域ＣにおいてカットラインＣ₁に沿って分断されることにより、複数の直方体状の軟質積層体が作製される。次に、適宜、軟質積層体のバレル研磨が行なわれ(工程Ｓ８)、軟質積層体の外表面(特に角部および稜線部)に曲面状の丸みがもたらされる。

次に、軟質積層体の焼成が行なわれる(工程Ｓ９)。具体的には、軟質積層体が所定の温度に加熱され、これによりセラミック材料および導電材料が焼結されることによって、積層体１１０が形成される。

次に、外部電極が形成される(工程Ｓ１０)。具体的には、外部電極形成用の導電ペーストを積層体１１０の両端部に各種印刷法またはディップ法などにより塗布し、加熱することにより下地層を設ける。

次に、下地層上に、めっき法により金属成分を付着させることによってめっき層を設ける。下地層を設ける工程およびめっき層を設ける工程により、導電体層１４０と電気的に接続されるように積層体１１０の両端部に外部電極１２０を設けることができる。上記の一連の工程により、本実施形態に係る積層コンデンサ１００を作製することができる。

超小型の積層コンデンサにおける外部電極においては、下地層を薄くすること、たとえば、導電性ペーストの塗布に代えてスパッタ法により下地層を形成することが好ましい。なお、下地層を必ずしも形成しなくてもよい。これにより、外部電極の厚さを薄くすることができ、積層コンデンサ１００のサイズを増大させることなく積層体の体積を大きくすることが可能になる。積層体の体積を大きくすることで、無効誘電体層の層数を多くすることが可能になり、所望の静電容量を得るための設計自由度を増加させることができる。

ここで、無効誘電体層の積層数および導電体層の積層数(総数)と積層コンデンサの静電容量との関係を明らかにした実験例について説明する。

(実験例)
本実験例においては、有効誘電体層の積層数が２１層であり、無効誘電体層の積層数が異なる３種類のサンプルを用意した。具体的には、無効誘電体層の積層数は、サンプル１が０層、サンプル２が１０層、サンプル３が２２層とした。すなわち、導電体層の積層数(総数)は、サンプル１が２２層、サンプル２が３２層、サンプル３が４４層とした。第１外層部１３１および第２外層部１３２を合わせた厚さは、無効誘電体層の積層数が増えた分だけ薄くなっている。よって、サンプル１、サンプル２、サンプル３の順に、第１外層部１３１および第２外層部１３２を合わせた厚さが薄くなっている。

３種類のサンプルに共通の条件を下記に示す。積層体(焼成後)の外形寸法(設計値)を、長さが０．２１２ｍｍ、幅が０．１０２ｍｍ、厚さが０．１０２ｍｍとした。導電体層(焼成後)の寸法(設計値)を、長さが０．１２２ｍｍ、幅が０．０４７ｍｍ、厚さが０．６５μｍとした。誘電体層(焼成後)の寸法(設計値)を、厚さが０．７５μｍとした。誘電体層の積層数を２１層とした。

積層コンデンサの静電容量は、標準規格(ＪＩＳ Ｃ ５１０１−１１９９８)に基づいた測定条件で、静電容量測定器(ＬＣＲメータ)を用いて測定した。

積層体１１０の長さ方向Ｌに直交する断面における導電体層の湾曲量は、積層体１１０の中心を通るＷＴ断面を研磨により露出させ、露出断面を走査型電子顕微鏡または光学顕微鏡にて観察することにより、積層体１１０の積層方向において最も第１主面１１１に近い導電体層１４０の湾曲量Ｂ₁、および、最も第２主面１１２に近い導電体層１４０の湾曲量Ｂ₂を測定し、大きい方の数値を採用した。

導電体層１４０の湾曲量Ｂ₁，Ｂ₂は、積層体１１０の幅方向Ｗにおける導電体層１４０の中心と端部との間の、積層体１１０の厚さ方向Ｔに沿った距離の測定値とした。誘電体層の厚みの寸法は、積層体１１０の中心を通るＷＴ断面を走査型電子顕微鏡または光学顕微鏡にて観察することにより測定した、積層体１１０の中心を通る直線上における誘電体層の厚みの測定値とした。

導電体層の有効幅としては、積層体１１０の中心を通るＷＴ断面を研磨により露出させ、露出断面を走査型電子顕微鏡または光学顕微鏡にて観察することにより、積層体の中心に最も近い有効誘電体層、および、積層体の積層方向の両端に位置する有効誘電体層の各々について、有効誘電体層を挟む導電体層同士が対向している部分の幅を測定し、それらの平均値を採用した。

導電体層の有効長さとしては、積層体１１０の中心を通るＬＴ断面を研磨により露出させ、露出断面を走査型電子顕微鏡または光学顕微鏡にて観察することにより、積層体の中心に最も近い有効誘電体層、および、積層体の積層方向の両端に位置する有効誘電体層の各々について、有効誘電体層を挟む導電体層同士が対向している部分の長さを測定し、それらの平均値を採用した。導電体層の見かけ上の有効面積は、導電体層の有効幅と導電体層の有効長さとの積から求めた。

表１は、実験例の結果をまとめた表である。図１１は、無効誘電体層の積層数と積層コンデンサの静電容量との関係を示すグラフである。図１２は、無効誘電体層の積層数と導電体層の見かけ上の有効面積との関係を示すグラフである。図１１においては、縦軸に積層コンデンサの静電容量(ｎＦ)、横軸に無効誘電体層の積層数を示している。図１２においては、縦軸に導電体層の見かけ上の有効面積(ｍｍ²)、横軸に無効誘電体層の積層数を示している。

表１および図１に示すように、無効誘電体層の積層数に比例して、積層コンデンサの静電容量が増加することが分かった。表１および図２に示すように、無効誘電体層の積層数に比例して、導電体層の見かけ上の有効面積が増加することが分かった。

本発明者らは、本実験結果をより詳細に考察することにより、下記のメカニズムを発見した。

まず、無効誘電体層の積層数に比例して、導電体層の見かけ上の有効面積が増加した理由は、無効誘電体層の積層数を増やすことにより、すなわち導電体層の積層数(総数)を増やすことにより、図７，８に示すように、マザーの積層体の領域Ｂ，Ｃにおいて誘電体部１３が存在しない空隙部の数が多くなる。マザーの積層体の圧着時に、導電パターン１４は、空隙部内に侵入するように押し広げられる。その結果、図４，５に示すように、導電体層が外側に膨らんで見かけ上の有効面積が増加する。

表１に示すように、サンプル２は、サンプル１に比較して、導電体層の見かけ上の有効面積が５．２％増加し、積層コンデンサの静電容量が１４．７％増加した。サンプル３は、サンプル１に比較して、導電体層の見かけ上の有効面積が１０．８％増加し、積層コンデンサの静電容量が２９．７％増加した。

このように、導電体層の見かけ上の有効面積の増加率より、積層コンデンサの静電容量の増加率の方が大きかった。この原因として、導電体層の湾曲量が影響していると考えられる。

無効誘電体層の積層数が増えるに従って、導電体層の湾曲量が増加する理由は、下記の通りである。上述の通り、無効誘電体層の積層数を増やすことにより、すなわち導電体層の積層数(総数)を増やすことにより、図７，８に示すように、マザーの積層体の領域Ｂ，Ｃにおいて誘電体部１３が存在しない空隙部の数が多くなる。すなわち、領域Ｂ，Ｃにおける積層密度がより低くなる。これにより、図９，１０に示すように、マザーの積層体の圧着時に、マザーの積層体の領域Ｂ，Ｃに位置するマザーシートの湾曲量が増加する。その結果、無効誘電体層の積層数が増えるに従って、導電体層の湾曲量が増加する。

有効誘電体層を互いの間に挟む導電体層が湾曲していることにより、導電体層の対向面積がさらに増加する。上記の導電体層の見かけ上の有効面積は、平面視における導電体層の対向面積であるが、導電体層が湾曲していることにより、静電容量に寄与する導電体層の実質的な対向面積が増加する。

本発明者らは、無効誘電体層の積層数を増加させることにより、静電容量に寄与する導電体層の実質的な対向面積を増加させて、積層コンデンサの静電容量を増加させられることを見い出すとともに、無効誘電体層の積層数に比例して、積層コンデンサの静電容量が増加することを明らかにした。すなわち、有効誘電体層の積層数を変えることなく、無効誘電体層の積層数を増やして、導電体層の積層数(総数)を増やすことにより、積層コンデンサの静電容量の微調整が可能であることを明らかにした。

本実験例においては、無効誘電体層の１層当たりの静電容量増加率は、２９．７％÷２２＝１．４％である。なお、有効誘電体層の１層当たりの静電容量増加率は、１÷２１×１００＝４．８％である。

上記のメカニズムを利用することにより、所望の静電容量を有する極小型の積層コンデンサが得られる。図１３は、本発明の実施形態１に係る積層コンデンサの製造方法を示すフローチャートである。

図１３に示すように、本発明の実施形態１に係る積層コンデンサの製造方法は、誘電体層を構成する誘電体の誘電率、第１導電体層と第２導電体層との対向面積、および、互いに対向する第１導電体層と第２導電体層との間の距離の３つのパラメータから算出される有効誘電体層の１層当りの静電容量と、無効誘電体層の１層の増加による積層コンデンサの静電容量増加率とに基づいて、有効誘電体層の総数および導電体層の総数の各々を決定する設計工程(工程Ｓ１１)と、設計工程における決定に基づいて積層コンデンサを製造する工程(工程Ｓ１２)とを備える。すなわち、積層コンデンサを製造する工程(工程Ｓ１２)においては、設計工程(工程Ｓ１１)にて決定された有効誘電体層の総数および導電体層の総数の各々を満たす積層数の、導電体層および誘電体層が積層される。

具体的には、無効誘電体層の１層当たりの静電容量増加率を把握したうえで、設計工程(Ｓ１１)において、約５％刻みの静電容量を確保するために有効誘電体層の積層数(総数)を決定し、約１．５％刻みの静電容量を確保するために導電体層の積層数(総数)を決定する。

上記の設計工程における決定に基づいて積層コンデンサを製造することにより、導電体層の積層数(総数)が少ない極小型の積層コンデンサにおいて、所望の静電容量を確保することが可能となる。

なお、セラミックスラリーおよび導電ペーストの各々に含まれるバインダーの量を調整して、セラミックグリーンシートおよび導電パターンの各々の延びやすさを変更することにより、無効誘電体層の１層当たりの静電容量増加率を調整することが可能である。

無効誘電体層を増減させることにより積層コンデンサの静電容量を調整するためには、上記延伸工程(工程Ｓ５)において導電パターンを延伸させ、上記湾曲工程(工程Ｓ６)において導電体層となる導電パターンを湾曲させる必要がある。本発明者らは、鋭意研究の結果、積層コンデンサにおいて、導電体層１４０の幅を、積層体１１０の幅との差が０．１２ｍｍ未満、かつ、積層体１１０の幅の７０％以下とすることで、導電パターンを効果的に延伸および湾曲させることができることを見出した。

具体的には、図８において、領域Ｃが狭すぎる場合、導電パターンが押し広げられ難くなる。この観点から、導電パターンを十分に押し広げるためには、導電体層１４０の幅が、積層体１１０の幅の７０％以下であることが好ましい。逆に領域Ｃが広すぎる場合、導電パターンが十分に押し広げられる前に、セラミックグリーンシート同士が圧着して領域Ｃの空隙を埋めてしまうため、導電パターンが押し広げられ難くなる。この観点から、導電パターンを十分に押し広げるためには、導電体層１４０の幅は、積層体１１０の幅との差が０．１２ｍｍ未満であることが好ましい。導電体パターンを十分に押し広げることにより、領域Ｃに流動したセラミックグリーンシートによって、導電パターンを十分に湾曲させることができる。

本発明の実施形態１に係る積層コンデンサのように、積層体１１０の積層方向において両端に位置する２つの導電体層１４０のうちの少なくとも一方の導電体層１４０の、積層体１１０の長さ方向Ｌに直交する断面における湾曲量が、この導電体層１４０に隣接している無効誘電体層の厚さの寸法より大きいことが、静電容量に寄与する導電体層の実質的な対向面積を確実に確保するために好ましい。

また、設計工程(工程Ｓ１１)にて、積層体１１０の積層方向において両端に位置する２つの導電体層１４０のうちの少なくとも一方の導電体層１４０が、無効誘電体層に隣接するように、無効誘電体層の配置を決定することが好ましい。この場合、積層体１１０の積層方向の端に位置する無効誘電体層が、内層部の内側に位置する有効誘電体層を保護する機能を有するため、積層コンデンサ１００の信頼性を向上することができる。

若しくは、設計工程(工程Ｓ１１)にて、積層体１１０の積層方向において中央に位置する導電体層１４０が、無効誘電体層に隣接するように、無効誘電体層の配置を決定することが好ましい。この場合、マザーシートの圧着時に最も薄くなりやすい積層体１１０の中央に位置する誘電体層を無効誘電体層にすることにより、無効誘電体層が薄くなって絶縁抵抗が低下したとしても短絡の可能性が無いため、積層コンデンサ１００の信頼性を向上することができる。

以下、本発明の実施形態２に係る積層コンデンサおよびその製造方法について説明する。なお、本実施形態に係る積層コンデンサおよびその製造方法は、積層体の積層パターンのみ実施形態１に係る積層コンデンサおよびその製造方法と異なるため、他の構成については説明を繰り返さない。

(実施形態２)
図１４は、本発明の実施形態２に係る積層コンデンサの構成を示す断面図である。図１４においては、図２と同一の断面視にて示している。図１４の積層コンデンサのＩＩＩ−ＩＩＩ線矢印方向から見た断面は、図３に示す通りである。

図１４に示すように、本発明の実施形態２に係る積層コンデンサ２００は、第１導電体層１４１の第２端面１１６側の端部に間隔を置いて、第２外部電極１２２に接続された第３導電体層２４０が設けられている。第２導電体層１４２の第１端面１１５側の端部に間隔を置いて、第１外部電極１２１に接続された第４導電体層２４１が設けられている。

本発明の実施形態２に係る積層コンデンサの製造方法において、マザーの積層体を圧着する際は下記のようになる。

図１５は、本発明の実施形態２に係る積層コンデンサの加圧される前のマザーの積層体を示す、積層コンデンサの長さ方向Ｌに沿った断面図である。図１６は、本発明の実施形態２に係る積層コンデンサの加圧された後のマザーの積層体を示す、積層コンデンサの長さ方向Ｌに沿った断面図である。なお、積層コンデンサの幅方向Ｗに沿った断面については、実施形態１に係るマザーの積層体と同様であるため説明を繰り返さない。

図１５に示すように、マザーの積層体２１には、長さ方向Ｌにおいて、導電パターン１４が多数存在する領域Ａ₁およびＡ₂と、導電パターン１４が比較的少数のみ存在する領域Ｂ₁およびＢ₂とが、Ａ₁，Ｂ₁，Ａ₂，Ｂ₂の順に繰り返し存在する。

図１５に示すように、静水圧プレスなどの手段により、押圧面にラバー９２が取り付けられた１対の平板金型９１によって、マザーの積層体２１が積層方向に加圧されて圧着される。マザーの積層体２１においては、領域Ａ₁，Ａ₂における積層密度が、領域Ｂ₁，Ｂ₂における積層密度より密である。そのため、マザーの積層体に押し付けられたラバー９２は、図１６に示すように、領域Ａ₁，Ａ₂から領域Ｂ₁，Ｂ₂に向けて流動変形して下側に凸状に突出し、マザーの積層体の領域Ｂ₁，Ｂ₂に位置するマザーシート同士を絞るように圧着して密着させる。これにより、マザーの積層体が形成される。

次に、マザーの積層体が分断される(工程Ｓ６)。具体的には、押し切りまたはダイシングによってマザーの積層体が領域Ａ₂においてカットラインＣ₂に沿って分断されることにより、複数の直方体状の軟質積層体が作製される。

本実施形態においては、積層コンデンサ２００の長さ方向Ｌにおいて、導電パターンが形成されたＡパターンおよびＢパターンのセラミックグリーンシートの積層位置を変更することにより、導電体層の有効面積を調整することが可能となる。本実施形態に係る積層コンデンサの製造方法においても、導電体層の積層数(総数)が少ない極小型の積層コンデンサにおいて、所望の静電容量を確保することが可能である。

今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１，２，３ サンプル、１１，２１ マザーの積層体、１３ 誘電体部、１４ 導電パターン、９１ 平板金型、９２ ラバー、１００，２００ 積層コンデンサ、１１０ 積層体、１１１ 第１主面、１１２ 第２主面、１１３ 第１側面、１１４ 第２側面、１１５ 第１端面、１１６ 第２端面、１２０ 外部電極、１２１ 第１外部電極、１２２ 第２外部電極、１３０ 誘電体層、１３１ 第１外層部、１３２ 第２外層部、１３３ 有効誘電体層、１３４ 第１無効誘電体層、１３５ 第２無効誘電体層、１４０ 導電体層、１４１，１４９ 第１導電体層、１４２，１４８ 第２導電体層、２４０ 第３導電体層、２４１ 第４導電体層、Ｂ₁，Ｂ₂ 湾曲量、Ｃ₁，Ｃ₂ カットライン、Ｌ 長さ方向、Ｔ 厚さ方向、Ｗ 幅方向。

Claims (8)

1. 導電体層と誘電体層とが交互に積層され、積層方向から見て０．４５ｍｍ以下の長さおよび０．２５ｍｍ以下の幅の外形寸法を有する積層体と、
   前記積層体の表面に設けられた第１外部電極および第２外部電極を備える積層コンデンサの製造方法であって、
   前記積層方向から見て前記導電体層が第１配置および該第１配置とは異なる第２配置に位置するように、５０層未満の前記導電体層の各々を前記第１配置または前記第２配置に位置させつつ前記誘電体層と交互に積層することにより、前記誘電体層を挟んで隣り合う少なくとも一対の前記導電体層が共に前記第１配置または共に前記第２配置に位置する積層体を形成する積層工程と、
   前記積層体を加圧して、前記導電体層を前記積層方向と直交する方向に延伸させる延伸工程と、
   前記積層体を加圧して、前記導電体層を前記積層方向に湾曲させる湾曲工程と、
   前記第１外部電極が前記導電体層のうちの前記第１配置に位置する導電体層と接続され、かつ、前記第２外部電極が前記導電体層のうちの前記第２配置に位置する導電体層と接続されるように、前記第１外部電極および前記第２外部電極の各々を前記積層体の表面に形成する外部電極形成工程とを備える、積層コンデンサの製造方法。
2. 前記積層工程にて、前記誘電体層のうちの前記第１配置に位置する導電体層と前記第２配置に位置する導電体層とに挟まれた有効誘電体層の１層当たりの静電容量と、前記誘電体層のうちの前記第１配置および前記第２配置のいずれか一方に位置している導電体層同士に挟まれた無効誘電体層の１層の増加による前記積層コンデンサの静電容量増加率とに基づいて決定された、前記有効誘電体層の総数および前記導電体層の総数の各々を満たすように、前記導電体層および前記誘電体層を積層する、請求項１に記載の積層コンデンサの製造方法。
3. 前記積層工程にて、前記積層方向において両端に位置する２つの導電体層の少なくとも一方が、前記無効誘電体層に隣接するように、前記導電体層および前記誘電体層を積層する、請求項２に記載の積層コンデンサの製造方法。
4. 前記積層工程にて、前記積層方向において両端に位置する２つの導電体層の間を三等分したうちの中央部に位置する少なくとも１つの導電体層が、前記無効誘電体層に隣接するように、前記導電体層および前記誘電体層を積層する、請求項２または３に記載の積層コンデンサの製造方法。
5. 導電体層と誘電体層とが交互に積層され、積層方向から見て０．４５ｍｍ以下の長さおよび０．２５ｍｍ以下の幅の外形寸法を有する積層体と、
   前記積層体の長さ方向にて互いに離間して前記積層体の表面に設けられた第１外部電極および第２外部電極とを備え、
   前記積層体においては、前記積層方向から見て前記導電体層が第１配置および該第１配置とは異なる第２配置に位置するように、５０層未満の前記導電体層の各々が前記第１配置または前記第２配置に位置しつつ前記誘電体層と交互に積層されており、
   前記第１外部電極は、前記導電体層のうちの前記第１配置に位置する導電体層と接続されており、
   前記第２外部電極は、前記導電体層のうちの前記第２配置に位置する導電体層と接続されており、
   前記導電体層の幅は、前記積層体の幅との差が０．１２ｍｍ未満、かつ、前記積層体の幅の７０％以下であり、
   前記誘電体層のうちの少なくとも１つは、前記第１配置および前記第２配置のいずれか一方に位置している導電体層同士に挟まれた無効誘電体層であり、
   前記誘電体層のうちの少なくとも１つは、前記第１配置に位置する導電体層と前記第２配置に位置する導電体層とに挟まれた有効誘電体層であり、
   前記導電体層のうちの前記有効誘電体層に隣接する導電体層は、前記積層方向に湾曲している、積層コンデンサ。
6. 前記積層方向において両端に位置する２つの導電体層のうちの少なくとも一方は、前記長さ方向に直交する断面における湾曲量が、該導電体層に隣接している誘電体層の厚さの寸法より大きい、請求項５に記載の積層コンデンサ。
7. 前記積層方向において両端に位置する２つの導電体層のうちの少なくとも一方は、前記無効誘電体層に隣接している、請求項５または６に記載の積層コンデンサ。
8. 前記積層方向において両端に位置する２つの導電体層の間を三等分したうちの中央部に位置する少なくとも１つの導電体層が、前記無効誘電体層に隣接している、請求項５から７のいずれか１項に記載の積層コンデンサ。

Images