CN105655127B - 层叠电容器的制造方法 - Google Patents

层叠电容器的制造方法 Download PDF

Info

Publication number
CN105655127B
CN105655127B CN201510848818.3A CN201510848818A CN105655127B CN 105655127 B CN105655127 B CN 105655127B CN 201510848818 A CN201510848818 A CN 201510848818A CN 105655127 B CN105655127 B CN 105655127B
Authority
CN
China
Prior art keywords
layer
conductor layer
laminated body
dielectric layer
configuration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510848818.3A
Other languages
English (en)
Other versions
CN105655127A (zh
Inventor
月田祐树
正井裕士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN105655127A publication Critical patent/CN105655127A/zh
Application granted granted Critical
Publication of CN105655127B publication Critical patent/CN105655127B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本发明的层叠电容器的制造方法，具备：层叠工序(S4)，使不足50层的导电体层各自位于第1配置或第2配置以使得从层叠方向观察导电体层位于第1配置以及和该第1配置不同的第2配置，并与电介质层交替地进行层叠，由此形成夹着电介质层相邻的至少一对导电体层都位于第1配置或都位于第2配置的层叠体；延伸工序(S5)，对层叠体加压来使导电体层在与上述层叠方向正交的方向上延伸；弯曲工序(S6)，对层叠体加压来使导电体层在上述层叠方向上弯曲；和外部电极形成工序(S10)，在层叠体的表面分别形成第1以及第2外部电极，使第1外部电极与导电体层当中位于第1配置的导电体层连接，且第2外部电极与导电体层当中位于第2配置的导电体层连接。

Description

层叠电容器的制造方法
技术领域
本发明涉及层叠电容器以及其制造方法，特别涉及极小型的层叠电容器以及其制造方法。
背景技术
作为公开了谋求静电容的偏差的减低的层叠电容器的先行文献，有特开2007-299984号公报(专利文献1)。层叠电容器设计为具有所期望的静电容。作为决定层叠电容器的静电容的参数，有构成有效电介质层的陶瓷层的电介质的介电常数、夹着陶瓷层的电极对的对置面积、电极间距离、以及陶瓷层的层叠数。层叠电容器的静电容和电介质的介电常数、电极对的对置面积以及陶瓷层的层叠数成正比，和电极间距离成反比。过去，在设计具有所期望的静电容的层叠电容器时，一般采用以下3种调整方法的任一种。
第1调整方法是使陶瓷层的层叠数增减的方法。第2调整方法是通过变更陶瓷层的厚度来使电极间距离增减的方法。作为第3调整方法，是通过错开电极对的配置来使电极对的对置面积增减的方法。
专利文献
专利文献1：JP特开2007-299984号公报
由于若层叠电容器成为极小型则陶瓷层的层叠数变少，因此增减陶瓷层的层叠数引起的静电容的变化率相对变大。具体地，在陶瓷层的层叠数为200层的情况下，陶瓷层的每1层的静电容仅占层叠电容器整体的0.5％，能以0.5％为单位调整静电容。但在陶瓷层的层叠数为50层的情况下，陶瓷层的每1层的静电容占层叠电容器整体的2％，在陶瓷层的层叠数为10层的情况下，陶瓷层的每1层的静电容占层叠电容器整体的10％。
如此，随着陶瓷层的层叠数变少，由于陶瓷层的层叠数的增减而使层叠电容器的静电容较大变化。为此，在极小型的层叠电容器中，难以用增减陶瓷层的层叠数的调整方法得到所期望的静电容。
在陶瓷层的每1层的静电容占层叠电容器整体的比例较大的情况下，通过电极间距离的增减，层叠电容器的静电容大幅变化。为此，在极小型的层叠电容器中，难以用使电极间距离增减的调整方法来得到所期望的静电容。
若层叠电容器成为极小型，则从耐湿性等的观点出发，使电极对的配置错开的余地变少，难以通过错开电极对的配置来使对置面积增减。为此，在极小型的层叠电容器中，难以用错开电极对的配置来使电极对的对置面积增减的调整方法得到所期望的静电容。
如上述那样，在超小型的层叠电容器中，难以用一般的调整方法得到所期望的静电容。
发明内容
本发明鉴于上述的问题点而提出，目的在于，提供具有所期望的静电容的极小型的层叠电容器以及其制造方法。
在基于本发明的层叠电容器的制造方法中，所述层叠电容器具备：层叠体，其交替层叠导电体层和电介质层，从层叠方向观察具有0.45mm以下的长度以及0.25mm以下的宽度的外形尺寸；和设置在层叠体的表面的第1外部电极以及第2外部电极。具备：层叠工序，使不足50层未的导电体层各自位于第1配置或第2配置，以使得从上述层叠方向观察导电体层位于第1配置以及和该第1配置不同的第2配置，并使上述导电体层和电介质层交替地进行层叠，由此形成夹着电介质层相邻的至少一对导电体层都位于第1配置或都位于第2配置的层叠体；延伸工序，对层叠体加压来使导电体层在与上述层叠方向正交的方向上延伸；弯曲工序，对层叠体加压来使导电体层在上述层叠方向上弯曲；和外部电极形成工序，在层叠体的表面分别形成第1外部电极以及第2外部电极，使得第1外部电极与导电体层当中的位于第1配置的导电体层连接，且第2外部电极与导电体层当中的位于第2配置的导电体层连接。
在本发明的1个形态中，在上述层叠工序中，层叠导电体层以及电介质层，使得分别满足有效电介质层的总数以及导电体层的总数，其中，基于电介质层当中被位于第1配置的导电体层和位于第2配置的导电体层所夹的有效电介质层的每1层的静电容、和电介质层当中被位于第1配置以及第2配置的任一方的导电体层彼此所夹的无效电介质层的1层的增加所带来的层叠电容器的静电容增加率，来分别决定有效电介质层的总数以及导电体层的总数。
在本发明的1个形态中，在上述层叠工序中，层叠导电体层以及电介质层，使得上述层叠方向上位于两端的2个导电体层的至少一方与无效电介质层邻接。
在本发明的1个形态中，在上述层叠工序中，层叠导电体层以及电介质层，使得位于将上述层叠方向上位于两端的2个导电体层之间三等分当中的中央部的至少1个导电体层与无效电介质层邻接。
基于本发明的层叠电容器具备：层叠体，其交替层叠导电体层和电介质层，从层叠方向观察具有0.45mm以下的长度以及0.25mm以下的宽度的外形尺寸；和在层叠体的长度方向上相互分开地设置在层叠体的表面的第1外部电极以及第2外部电极。在层叠体中，使不足50层未的导电体层各自位于第1配置或第2配置，以使得从上述层叠方向观察导电体层位于第1配置以及和该第1配置不同的第2配置，使上述导电体层和电介质层交替地进行层叠。第1外部电极与导电体层当中的位于第1配置的导电体层连接。第2外部电极与导电体层当中的位于第2配置的导电体层连接。导电体层的宽度与层叠体的宽度之差不足0.12mm，且为层叠体的宽度的70％以下。电介质层当中至少1个是被位于第1配置以及第2配置的任一方的导电体层彼此所夹的无效电介质层。电介质层的至少1个是被位于第1配置的导电体层和位于第2配置的导电体层所夹的有效电介质层。导电体层当中的与有效电介质层邻接的导电体层在上述层叠方向上弯曲。
在本发明的1个形态中，上述层叠方向上位于两端的2个导电体层当中至少一方，其与上述长度方向正交的截面中的弯曲量大于与该导电体层邻接的电介质层的厚度的尺寸。
在本发明的1个形态中，上述层叠方向上位于两端的2个导电体层当中至少一方与无效电介质层邻接。
在本发明的1个形态中，位于将上述层叠方向上位于两端的2个导电体层之间三等分当中的中央部的至少1个导电体层，与无效电介质层邻接。
发明的效果
根据本发明，能得到具有所期望的静电容的极小型的层叠电容器。
附图说明
图1是表示本发明的实施方式1所涉及的层叠电容器的外观的立体图。
图2是从II-II线箭头方向观察图1的层叠电容器的截面图。
图3是从III-III线箭头方向观察图2的层叠电容器的截面图。
图4是从IV-IV线箭头方向观察图2的层叠电容器的截面图。
图5是从V-V线箭头方向观察图2的层叠电容器的截面图。
图6是表示本发明的实施方式1所涉及的层叠陶瓷电容器的制造方法的流程图。
图7是表示加压前的母体的层叠体的沿着层叠电容器的长度方向L的截面图。
图8是表示加压前的母体的层叠体的沿着层叠电容器的宽度方向W的截面图。
图9是表示加压后的母体的层叠体的沿着层叠电容器的长度方向L的截面图。
图10是表示加压后的母体的层叠体的沿着层叠电容器的宽度方向W的截面图。
图11是表示无效电介质层的层叠数与层叠电容器的静电容的关系图表。
图12是表示无效电介质层的层叠数与导电体层可见的有效面积的关系的图表。
图13是表示本发明的实施方式1所涉及的层叠电容器的制造方法的流程图。
图14是表示本发明的实施方式2所涉及的层叠电容器的构成的截面图。
图15是表示本发明的实施方式2所涉及的层叠电容器的加压前的母体的层叠体的、沿着层叠电容器的长度方向L的截面图。
图16是表示本发明的实施方式2所涉及的层叠电容器的加压后的母体的层叠体的、沿着层叠电容器的长度方向L的截面图。
标号的说明
1、2、3 样本
11、21 母体的层叠体
13 电介质部
14 导电图案
91 平板金属模
92 橡胶
100、200 层叠电容器
110 层叠体
111 第1主面
112 第2主面
113 第1侧面
114 第2侧面
115 第1端面
116 第2端面
120 外部电极
121 第1外部电极
122 第2外部电极
130 电介质层
131 第1外层部
132 第2外层部
133 有效电介质层
134 第1无效电介质层
135 第2无效电介质层
140 导电体层
141、149 第1导电体层
142、148 第2导电体层
240 第3导电体层
241 第4导电体层
B1、B2 弯曲量
C1、C2 切割线
L 长度方向
T 厚度方向
W 宽度方向
具体实施方式
以下参考附图来说明本发明的各实施方式所涉及的层叠电容器以及其制造方法。在以下的实施方式的说明中，对图中的同一或相当部分标注同一标号，不反复其说明。
(实施方式1)
图1是表示本发明的实施方式1所涉及的层叠电容器的外观的立体图。图2是从II-II线箭头方向观察图1的层叠电容器的截面图。图3是从III-III线箭头方向观察图2的层叠电容器的截面图。图4是从IV-IV线箭头方向观察图2的层叠电容器的截面图。图5是从V-V线箭头方向观察图2的层叠电容器的截面图。在图1中，图示了后述的层叠体的长度方向L、层叠体的宽度方向W、以及层叠体的厚度方向T。
如图1～5所示那样，本发明的实施方式1所涉及的层叠电容器100具备：层叠体110，其交替层叠电介质层130和导电体层140，并具有相互位于相反侧的第1主面111以及第2主面112；和一对外部电极120，其由设于层叠体110的表面的第1外部电极121以及第2外部电极122构成。
电介质层130和导电体层140的层叠方向与层叠体110的长度方向L以及层叠体110的宽度方向W正交。即，电介质层130和导电体层140的层叠方向与层叠体110的厚度方向T平行。
层叠体110还具有：将第1主面111和第2主面112连结、相互对置的第1端面115以及第2端面116；和将第1主面111和第2主面112连结并将第1端面115和第2端面116连结、相互对置的第1侧面113以及第2侧面114。第1侧面113与第2侧面114的最短距离不足第1端面115与第2端面116的最短距离。即，层叠体110的宽度方向W的尺寸小于层叠体110的长度方向L的尺寸。但层叠体110的宽度方向W的尺寸也可以大于层叠体110的长度方向L的尺寸。层叠体110具有长方体的外形。所谓长方体的外形，是还包括直方体的角部以及棱线部的至少一方具有倒圆的形状的概念。
层叠体110从层叠方向观察，具有0.45mm以下的长度以及0.25mm以下的宽度的外形尺寸。在本实施方式中，层叠体110的外形尺寸(设计值)是长度为0.212mm，宽度为0.102mm。
在本实施方式中，一对外部电极120在层叠体110的长度方向L上相互分开地设置在层叠体110的表面。具体地，一对外部电极120由设置在层叠体110的长度方向L的第1端面115侧的第1外部电极121、以及设置在层叠体110的长度方向L的第2端面116侧的第2外部电极122构成。
在层叠体110中，使不足50层的导电体层140各自位于第1配置或第2配置并和电介质层130交替来进行层叠，使得从上述层叠方向观察，导电体层140位于第1配置以及和该第1配置不同的第2配置。导电体层140包括：位于第1配置并与第1外部电极121连接的多个第1导电体层141；和位于第2配置并与第2外部电极122连接的多个第2导电体层142。
第1导电体层141以及第2导电体层142的各自在俯视观察下是大致矩形。更详细地，第1导电体层141在俯视观察下，除了第1端面115侧以外的3边各自向外侧膨胀。第2导电体层142在俯视观察下，除了第2端面116侧以外的3边各自向外侧膨胀。
在本实施方式中，多个第1导电体层141在层叠体110的第1端面115露出，在第1端面115与第1外部电极121连接。多个第2导电体层142在层叠体110的第2端面116露出，在第2端面116与第2外部电极122连接。在本实施方式中，第1导电体层141的层叠数是6层，第2导电体层142的层叠数是7层，导电体层140的层叠数是13层。
导电体层140的宽度与层叠体110的宽度之差不足0.12mm，且为层叠体110的宽度的70％以下。由此使后述的层叠电容器的静电容的调整容易。在本实施方式中，导电体层140的宽度(设计值)为0.047mm。因而导电体层140的宽度(设计值)与层叠体110的宽度(设计值)之差为0.055mm，且为层叠体110的宽度(设计值)的46％。
电介质层130包含：构成第1主面111的第1外层部131；构成第2主面112的第2外层部132；被第1导电体层141以及第2导电体层142所夹的至少1个有效电介质层133；和被第1导电体层141彼此或第2导电体层142彼此所夹的至少1个无效电介质层。无效电介质层包含：被第1导电体层141彼此所夹的第1无效电介质层134；和被第2导电体层142彼此所夹的第2无效电介质层135。
无效电介质层的厚度的尺寸和有效电介质层133的厚度的尺寸实质同等。具体地，无效电介质层的厚度的尺寸大于有效电介质层133的厚度的尺寸的0.5倍且不足2倍。无效电介质层以及有效电介质层133各自由后述的相同厚度的陶瓷生片形成。
在导电体层140中，存在被有效电介质层133和无效电介质层所夹的导电体层140。具体地，在第1导电体层141与第2导电体层142间，第1导电体层141或第2导电体层142各自之间夹着电介质层130地被层叠起来。
将层叠体110当中被第1外层部131以及第2外层部132所夹的区域设为内层部。在本实施方式中，在内层部包含9层的有效电介质层133、1层的第1无效电介质层134、和2层的第2无效电介质层135。
第1无效电介质层134位于内层部的第2主面112侧的端。2层的第2无效电介质层135当中的1层位于内层部的第1主面111侧的端。即，层叠体110的层叠方向上位于两端的2个导电体层140各自与无效电介质层邻接。具体地，层叠体110的层叠方向上位于最靠第1主面111侧的位置的第2导电体层148。与第2无效电介质层135邻接。层叠体110的层叠方向上位于最靠第2主面112侧的位置的第1导电体层149与第1无效电介质层134邻接。
2层的第2无效电介质层135当中其它的1层，位于将层叠体110的层叠方向上位于两端的2个导电体层140之间三等分当中的中央部，位于最靠近内层部的中央的位置。即，位于将层叠体110的层叠方向上位于两端的2个导电体层140之间三等分当中的中央部的导电体层140，与无效电介质层邻接。
在本实施方式所涉及的层叠电容器100中，与有效电介质层133邻接的导电体层140弯曲。具体地，如图2所示那样，与有效电介质层133邻接的导电体层140在与层叠体110的宽度方向W正交的截面中，从层叠体110的中央沿上述层叠方向着远离方向凸状地弯曲。如图3所示那样，与有效电介质层133邻接的导电体层140在与层叠体110的长度方向L正交的截面中，从层叠体110的中央沿上述层叠方向着远离的方向凸状地弯曲。
随着层叠方向上靠向层叠体110的端侧，与电介质层130邻接的导电体层140的弯曲量变大。如图3所示那样，层叠体110的层叠方向上位于两端的2个导电体层140各自的与层叠体110的长度方向L正交的截面中的弯曲量，大于与该导电体层140邻接的无效电介质层的厚度的尺寸。具体地，层叠体110的层叠方向上位于最靠第1主面111侧的第2导电体层148的弯曲量B1，大于与第2导电体层148邻接的第2无效电介质层135的厚度的尺寸。层叠体110的层叠方向上位于最靠第2主面112侧的第1导电体层149的弯曲量B2，大于与第1导电体层149邻接的第1无效电介质层134的厚度的尺寸。
关于层叠体110的层叠方向上位于两端的2个导电体层140每一个，优选与层叠体110的长度方向L正交的截面中的弯曲量大于与层叠体110的宽度方向W正交的截面中的弯曲量。
以下详细说明层叠电容器100各自的构成。
作为构成电介质层130的材料，能使用以BaTiO3、CaTiO3、SrTiO3或CaZrO3等为主成分的电介质陶瓷。另外，也可以使用在这些主成分中作为副成分添加了Mn化合物、Mg化合物、Si化合物、Co化合物、Ni化合物或稀土类化合物等的电介质陶瓷，作为构成电介质层130的材料。
作为构成导电体层140的材料，能使用Ni、Cu、Ag、Pd、Au等的金属、或包含这些金属的至少1种的合金、例如Ag和Pd的合金等。导电体层140各自的厚度优选在烧成后为0.2μm以上2.0μm以下。
一对外部电极120包含：覆盖层叠体110的两端部而设的基底层；和覆盖该基底层而设的镀层。作为构成基底层的材料，能使用Ni、Cu、Ag、Pd、Au等金属、或包含这些金属的至少1种的合金、例如Ag和Pd的合金等。基底层的厚度优选为10.0μm以上50.0μm以下。
作为基底层，可以是在层叠体110的两端部涂布导电性膏并烧固的层，或者是和导电体层140同时烧成的层。除此以外，作为基底层，还可以是在层叠体110的两端部进行镀而形成的层，或者是在层叠体110的两端部涂布包含热硬化性树脂的导电性树脂并使之硬化的层。
作为构成镀层的材料，能使用Ni、Cu、Ag、Pd、Au等的金属、或者包含这些金属的至少1种的合金、例如Ag和Pd的合金等。
镀层也可以由多个层构成。这种情况下，作为镀层，优选是在Ni镀层上形成Sn镀层的2层结构。Ni镀层作为焊料阻挡层发挥功能。Sn镀层与焊料的润湿性良好。每1层的镀层的厚度优选为1.0μm以上10.0μm以下。
以下说明本实施方式所涉及的层叠电容器100的制造方法。图6是表示本发明的实施方式1所涉及的层叠陶瓷电容器的制造方法的流程图。
如图6所示那样，在制造层叠电容器100时，首先进行陶瓷浆的调制(工序S1)。具体地，以给定的配合比率混合陶瓷粉末、粘合剂以及溶剂等，由此形成陶瓷浆。
接下来形成陶瓷生片(工序S2)。具体地，使用印模涂机、凹版涂机或微型凹版涂机等将陶瓷浆在载体膜上薄片状地成形，由此制作陶瓷生片。
接下来形成母片材(工序S3)。具体地，在制作的多个陶瓷生片当中的一部分，用丝网印刷法或凹版印刷法等在陶瓷生片上涂布用于形成导电体层的导电膏，使其成为给定的图案。如后述的图8所示那样，导电图案14具有在宽度方向上随着从导电图案14的中央部朝向端部而变薄的圆弧形状。
如上述那样，准备形成了成为导电体层的导电图案的陶瓷生片、和未形成导电图案的陶瓷生片，作为母片材。另外，在用于形成导电体层的导电膏中，也可以包含公知的粘合剂以及溶媒。
接下来层叠母片材(工序S4)。具体地，为了形成第2外层部132而层叠给定片数的未形成导电图案的陶瓷生片，在其上，为了形成内层部而依次层叠形成了导电图案的多个陶瓷生片，在其上，为了形成第1外层部131而层叠给定片数的未形成导电图案的陶瓷生片，由此构成层叠多个母片材的母体的层叠体。
接下来，母体的层叠体被加压，使成为导电体层导电图案延伸(工序S5)并弯曲(工序S6)。另外，在本实施方式中，同时进行使成为电体层的导电图案延伸的工序S5、和使成为导电体层导电图案弯曲的工序S6，但并不限于此，也可以分别分开进行。例如，也可以在进行了通过对仅构成内层部的母体的层叠体加压来使成为导电体层的导电图案延伸的工序S5后，在该母体的层叠体层叠给定片数的构成第1外层部131以及第2外层部132的至少一方的陶瓷生片并再度加压，由此进行使成为导电体层的导电图案弯曲的工序S6。
图7是表示加压前的母体的层叠体的沿着层叠电容器的长度方向L的截面图。图8是表示加压前的母体的层叠体的沿着层叠电容器的宽度方向W的截面图。图9是表示加压后的母体的层叠体的沿着层叠电容器的长度方向L的截面图。图10是表示加压后的母体的层叠体的沿着层叠电容器的宽度方向W的截面图。
如图7所示那样，在母体的层叠体11中，在层叠体110的长度方向L上交替存在：存在众多导电图案14的区域A、和仅存在比较少的导电图案14的区域B。另一方面，如图8所示那样，在母体的层叠体11中，在宽度方向W上交替存在：存在众多导电图案14的区域A、和不存在导电图案14而仅存在电介质部13的区域C。
如图7、8所示那样，用一对平板金属模91将母体的层叠体11在层叠方向上加压而将其压接。在母体的层叠体11中，区域A中的层叠密度密于区域B、C中的层叠密度。为此，位于区域A的导电图案14向区域B、C扩张。进而，扩张到区域B、C的导电图案14被从第1外层部或第2外层部流动的陶瓷材料按压，向下侧凸状地突出。优选如图7、8所示那样，在一对平板金属模91的按压面安装橡胶92来对母体的层叠体11进行加压。由此能更有效果地使导电图案14弯曲。如上述那样将母体的层叠体成形。
在此，在如后述那样分断母体的层叠体时在层叠体的长度方向上相互邻接的层叠体彼此当中的一方，在将形成成为第1导电体层141的位于第1配置的导电图案的陶瓷生片设为A图案、将形成成为第2导电体层142的位于第2配置的导电图案的陶瓷生片设为B图案时，通过将A图案和B图案重叠，从而被各导电图案所夹的陶瓷生片成为有效电介质层133。
另一方面，通过将A图案彼此重叠，从而被各导电图案所夹的陶瓷生片成为第1无效电介质层134。通过将B图案彼此重叠，从而被各导电图案所夹的陶瓷生片成为第2无效电介质层135。
即，通过对形成了导电图案的陶瓷生片仅准备A图案以及B图案，能形成有效电介质层133、第1无效电介质层134以及第2无效电介质层135，能容易且有效率地制造母体的层叠体。另外，A图案以及B图案能通过将形成1个种类的导电图案的陶瓷生片在层叠时错开位置来兼用使用。因此，能用形成1个种类的导电图案的陶瓷生片来制造母体的层叠体。
在后述那样分断母体的层叠体时在层叠体的长度方向上相互邻接的层叠体彼此当中的另一方，形成成为第1导电体层141的配置于第1配置的导电图案的陶瓷生片成为B图案，形成成为第2导电体层142的位于第2配置的导电图案的陶瓷生片成为A图案。如此，在分断母体的层叠体时在层叠体的长度方向上相互邻接的层叠体彼此的任意一方，在层叠工序(工序S4)中，都是夹着电介质层将位于第1配置的导电体层和位于第2配置的导电体层层叠。
接下来分断母体的层叠体(工序S7)。具体地，通过以压切或切割来在区域B以及区域C沿着切割线C1分断母体的层叠体，来制作多个长方体的软质层叠体。接下来，适宜地进行软质层叠体的滚筒研磨(工序S8)，对软质层叠体的外表面(特别是角部以及棱线部)取曲面状的倒圆。
接下来进行软质层叠体的烧成(工序S9)。具体地，将软质层叠体加热到给定的温度，由此将陶瓷材料以及导电材料烧结，从而形成层叠体110。
接下来形成外部电极(工序S10)。具体地，用各种印刷法或浸渍法等在层叠体110的两端部涂布外部电极形成用的导电膏，并进行加热，由此设置基底层。
接下来，用镀法使金属成分附着在基底层上，来设置镀层。通过设置基底层的工序以及设置镀层的工序，能在层叠体110的两端部设置外部电极120，来与导电体层140电连接。通过上述的一系列的工序，能制作本实施方式所涉及的层叠电容器100。
在超小型的层叠电容器中的外部电极，优选使基底层较薄，例如取代导电性膏的涂布而用溅射法形成基底层。另外，并不一定非要形成基底层。由此能使外部电极的厚度较薄，能不增大层叠电容器100的尺寸地使层叠体的体积较大。通过使层叠体的体积较大，能使无效电介质层的层数较多，能使得用于得到所期望的静电容的设计自由度增加。
在此说明使无效电介质层的层叠数以及导电体层的层叠数(总数)与层叠电容器的静电容的关系明确的实验例。
(实验例)
在本实验例中，准备有效电介质层的层叠数为21层、无效电介质层的层叠数不同的3个种类的样本。具体地，对于无效电介质层的层叠数，将样本1设为0层，将样本2设为10层，将样本3设为22层。即，对于导电体层的层叠数(总数)，将样本1设为22层，将样本2设为32层，将样本3设为44层。将第1外层部131以及第2外层部132合起来的厚度，变薄了与无效电介质层的层叠数增加的量。因而，按照样本1、样本2、样本3的顺序，将第1外层部131以及第2外层部132合起来的厚度变薄。
在下述中示出3个种类的样本中共通的条件。将层叠体(烧成后)的外形尺寸(设计值)设为长度0.212mm、宽度0.102mm、厚度0.102mm。将导电体层(烧成后)的尺寸(设计值)设为长度0.122mm、宽度0.047mm、厚度0.65μm。将电介质层(烧成后)的尺寸(设计值)设为厚度0.75μm。将电介质层的层叠数设为21层。
层叠电容器的静电容，在基于标准规格(JIS C 5101-11998)的测定条件下，使用静电容测定器(LCR仪表)来测定。
通过研磨使穿过层叠体110的中心的WT截面露出，用扫描型电子显微镜或光学显微镜观察露出截面，测定层叠体110的层叠方向上最靠近第1主面111的导电体层140的弯曲量B1、以及最靠近第2主面112的导电体层140的弯曲量B2，采用大的一方的数值，作为与层叠体110的长度方向L正交的截面中的导电体层的弯曲量。
将导电体层140的弯曲量B1、B2设为层叠体110的宽度方向W上的导电体层140的中心与端部间的、沿着层叠体110的厚度方向T的距离的测定值。将电介质层的厚度的尺寸，设为用扫描型电子显微镜或光学显微镜观察穿过层叠体110的中心的WT截面而测定的、穿过层叠体110的中心的直线上的电介质层的厚度的测定值。
通过研磨使穿过层叠体110的中心的WT截面露出，用扫描型电子显微镜或光学显微镜观察露出截面，来对最靠近层叠体的中心的有效电介质层、以及位于层叠体的层叠方向的两端的有效电介质层各自测定夹着有效电介质层的导电体层彼此对置的部分的宽度，并用它们的平均值，来作为导电体层的有效宽度。
通过研磨使穿过层叠体110的中心的LT截面露出，用扫描型电子显微镜或光学显微镜观察露出截面，来对最靠近层叠体的中心的有效电介质层、以及位于层叠体的层叠方向的两端的有效电介质层各自测定夹着有效电介质层的导电体层彼此对置的部分的长度，采用它们的平均值来作为导电体层的有效长度。根据导电体层的有效宽度与导电体层的有效长度之积，来求取导电体层可见的有效面积。
表1是汇总实验例的结果的表。图11是表示无效电介质层的层叠数与层叠电容器的静电容的关系的图表。图12是表示无效电介质层的层叠数与导电体层可见的有效面积的关系的图表。在图11中，在纵轴示出层叠电容器的静电容(nF)，在横轴示出无效电介质层的层叠数。在图12中，在纵轴示出导电体层可见的有效面积(mm2)，在横轴示出无效电介质层的层叠数。
[表1]
如表1以及图1所示那样，可知层叠电容器的静电容与无效电介质层的层叠数成正比地增加。如表1以及图2所示那样，可知导电体层可见的有效面积与无效电介质层的层叠数成正比地增加。
本发明者的发明者们通过更详细地考察本实验结果，发现下述的机制。
首先，导电体层可见的有效面积与无效电介质层的层叠数成正比地增加的理由在于，由于增加了无效电介质层的层叠数，即增加了导电体层的层叠数(总数)，而如图7、8所示那样，在母体的层叠体的区域B、C，不存在电介质部13的空隙部的数量变多。在母体的层叠体的压接时，导电图案14扩张，侵入到空隙部内。其结果，如图4、5所示那样，导电体层向外侧膨胀，从而可见的有效面积增加。
如表1所示那样，样本2和样本1比较，导电体层可见的有效面积增加5.2％，层叠电容器的静电容增加14.7％。样本3和样本1比较，导电体层可见的有效面积增加10.8％，层叠电容器的静电容增加29.7％。
如此，层叠电容器的静电容的增加率大于导电体层可见的有效面积的增加率。作为其原因，认为是导电体层的弯曲量的影响。
随着无效电介质层的层叠数增大而导电体层的弯曲量增加的理由如下述那样。如上述那样，由于增大无效电介质层的层叠数、即增大导电体层的层叠数(总数)，而如图7、8所示那样，在母体的层叠体的区域B、C，不存在电介质部13的空隙部的数量变多。即，区域B、C中的层叠密度更加降低。由此，如图9、10所示那样，在母体的层叠体的压接时，位于母体的层叠体的区域B、C的母片材的弯曲量增加。其结果，随着无效电介质层的层叠数增大，从而导电体层的弯曲量增加。
由于相互间夹着有效电介质层的导电体层弯曲而使导电体层的对置面积进一步增加。上述的导电体层可见的有效面积是俯视观察下的导电体层的对置面积，但由于导电体层弯曲而使对静电容作出贡献的导电体层的实质的对置面积增加。
本发明的发明者们发现，通过使无效电介质层的层叠数增加来使对静电容作出贡献的导电体层的实质的对置面积增加，会使层叠电容器的静电容增加，并明确了层叠电容器的静电容与无效电介质层的层叠数成正比地增加。即，不用改变有效电介质层的层叠数，通过增大无效电介质层的层叠数来增大导电体层的层叠数(总数)，就能进行层叠电容器的静电容的微调整。
在本实验例中，无效电介质层的每1层的静电容增加率为29.7％÷22＝1.4％。另外，有效电介质层的每1层的静电容增加率为1÷21×100＝4.8％。
通过利用上述的机制，能得到具有所期望的静电容的极小型的层叠电容器。图13是表示本发明的实施方式1所涉及的层叠电容器的制造方法的流程图。
如图13所示那样，本发明的实施方式1所涉及的层叠电容器的制造方法具备设计工序(工序S11)、和基于设计工序中的决定来制造层叠电容器的工序(工序S12)，其中，在所述设计工序(工序S11)中，基于根据构成电介质层的电介质的介电常数、第1导电体层与第2导电体层的对置面积、以及相互对置的第1导电体层与第2导电体层间的距离这3个参数而算出的有效电介质层的每1层的静电容、和无效电介质层的1层的增加所带来的层叠电容器的静电容增加率，来分别决定有效电介质层的总数以及导电体层的总数。即，在制造层叠电容器的工序(工序S12)中，层叠满足在设计工序(工序S11)分别决定的有效电介质层的总数以及导电体层的总数的层叠数的、导电体层以及电介质层。
具体地，在掌握无效电介质层的每1层的静电容增加率的基础上，在设计工序(S11)中，为了确保约5％单位的静电容而决定有效电介质层的层叠数(总数)，为了确保约1.5％单位的静电容而决定导电体层的层叠数(总数)。
通过基于上述的设计工序中的决定来制造层叠电容器，能在导电体层的层叠数(总数)少的极小型的层叠电容器中确保所期望的静电容。
另外，通过调整包含在陶瓷浆以及导电膏各自中的粘合剂的量来变更陶瓷生片以及导电图案各自的延伸容易度，能调整无效电介质层的每1层的静电容增加率。
为了使无效电介质层增减来调整层叠电容器的静电容，需要在上述延伸工序(工序S5)中使导电图案延伸，在上述弯曲工序(工序S6)中使成为导电体层的导电图案弯曲。本发明的发明者们锐意研究的结果，发现在层叠电容器中，通过使导电体层140的宽度与层叠体110的宽度之差不足0.12mm且为层叠体110的宽度的70％以下，能使导电图案有效果地延伸以及弯曲。
具体地，在图8中，在区域C过窄的情况下，导电图案难以扩展。根据该观点，为了充分扩张导电图案，优选导电体层140的宽度为层叠体110的宽度的70％以下。反之在区域C过宽的情况下，在导电图案充分扩张前，陶瓷生片彼此就压接从而填埋区域C的空隙，因此导电图案变得难以扩张。根据该观点，为了充分扩张导电图案，优选导电体层140的宽度与层叠体110的宽度之差不足0.12mm。通过充分扩张导电体图案，能通过在区域C流动的陶瓷生片使导电图案充分弯曲。
如本发明的实施方式1所涉及的层叠电容器那样，由于层叠体110的层叠方向上位于两端的2个导电体层140当中至少一方的导电体层140的与层叠体110的长度方向L正交的截面中的弯曲量大于与该导电体层140邻接的无效电介质层的厚度的尺寸，确实地确保了对静电容作出贡献的导电体层的实质的对置面积，因此优选。
另外，优选在设计工序(工序S11)中决定无效电介质层的配置，使得层叠体110的层叠方向上位于两端的2个导电体层140当中至少一方的导电体层140与无效电介质层邻接。这种情况下，由于位于层叠体110的层叠方向的端部的无效电介质层具有保护位于内层部的内侧的有效电介质层的功能，因此能提升层叠电容器100的可靠性。
或者优选在设计工序(工序S11)中决定无效电介质层的配置，使得层叠体110的层叠方向上位于中央的导电体层140与无效电介质层邻接。这种情况下，通过使母片材的压接时最易变薄的位于层叠体110的中央的电介质层为无效电介质层，即使无效电介质层变薄而绝缘电阻降低也没有短路的可能性，因此能提升层叠电容器100的可靠性。
以下说明本发明的实施方式2所涉及的层叠电容器以及其制造方法。另外，本实施方式所涉及的层叠电容器以及其制造方法由于仅层叠体的层叠图案和实施方式1所涉及的层叠电容器以及其制造方法不同，因此关于其它构成不再反复说明。
(实施方式2)
图14是表示本发明的实施方式2所涉及的层叠电容器的构成的截面图。在图14中以和图2相同的截面观察进行表示。从图14的层叠电容器的III-III线箭头方向观察到的截面如图3所示那样。
如图14所示那样，本发明的实施方式2所涉及的层叠电容器200和第1导电体层141的第2端面116侧的端部空开间隔来设置于第2外部电极122连接的第3导电体层240。和第2导电体层142的第1端面115侧的端部空开间隔来设置与第1外部电极121连接的第4导电体层241。
在本发明的实施方式2所涉及的层叠电容器的制造方法中，压接母体的层叠体时成为下述那样。
图15是表示本发明的实施方式2所涉及的层叠电容器的加压前的母体的层叠体的、沿着层叠电容器的长度方向L的截面图。图16是表示本发明的实施方式2所涉及的层叠电容器的加压后的母体的层叠体的、沿着层叠电容器的长度方向L的截面图。另外，关于沿着层叠电容器的宽度方向W的截面，由于和实施方式1所涉及的母体的层叠体同样，因此不再反复说明。
如图15所示那样，在母体的层叠体21，在长度方向L上按照A1、B1、A2、B2的顺序反复存在：存在众多导电图案14的区域A1以及A2、和仅存在比较少的导电图案14的区域B1以及B2。
如图15所示那样，以静水压压机等手段，用在按压面安装橡胶92的一对平板金属模91对母体的层叠体21在层叠方向上加压而使其压接。在母体的层叠体21中，区域A1、A2中的层叠密度密于区域B1、B2中的层叠密度。由此，扩张到母体的层叠体的橡胶92如图16所示那样，从区域A1、A2向区域B1、B2流动变形而向下侧凸状地突出，使位于母体的层叠体的区域B1、B2的母片材彼此挤压地压接而紧贴。由此形成母体的层叠体。
接下来，分断母体的层叠体(工序S6)。具体地，以压切或切割在区域A2沿着切割线C2分断母体的层叠体，由此制作多个长方体的软质层叠体。
在本实施方式中，通过在层叠电容器200的长度方向L上变更形成导电图案的A图案以及B图案的陶瓷生片的层叠位置，能调整导电体层的有效面积。在本实施方式所涉及的层叠电容器的制造方法中，能在导电体层的层叠数(总数)少的极小型的层叠电容器中确保所期望的静电容。
本次公开的实施方式在全部点上都是例示，而不应认为是限制。本发明的范围并非由上述的说明而是由权利要求的范围给出，意图保护和权利要求的范围等同的意义以及范围内在全部变更。

Claims (3)

1.一种层叠电容器的制造方法，所述层叠电容器具备：
层叠体，其交替层叠导电体层和电介质层，从层叠方向观察具有0.45mm以下的长度以及0.25mm以下的宽度的外形尺寸；和
第1外部电极以及第2外部电极，其设于所述层叠体的表面，
其中，所述层叠电容器的制造方法具备：
层叠工序，使不足50层的所述导电体层各自位于第1配置或第2配置，以使得从所述层叠方向观察所述导电体层位于所述第1配置以及和该第1配置不同的所述第2配置，并使所述导电体层和所述电介质层交替地进行层叠，由此形成夹着所述电介质层而相邻的至少一对所述导电体层都位于所述第1配置或都位于所述第2配置的层叠体；
延伸工序，对所述层叠体加压来使所述导电体层在与所述层叠方向正交的方向上延伸；
弯曲工序，对所述层叠体加压来在与所述层叠体的长度方向正交的截面使所述导电体层在所述层叠方向上弯曲；和
外部电极形成工序，在所述层叠体的表面分别形成所述第1外部电极以及所述第2外部电极，使得所述第1外部电极与所述导电体层当中的位于所述第1配置的导电体层连接，且所述第2外部电极与所述导电体层当中的位于所述第2配置的导电体层连接，
在所述层叠工序中，层叠所述导电体层以及所述电介质层，使得分别满足有效电介质层的总数以及导电体层的总数，其中，基于所述电介质层当中被位于所述第1配置的导电体层和位于所述第2配置的导电体层所夹的有效电介质层的每1层的静电容、和所述电介质层当中被位于所述第1配置以及所述第2配置的任一方的导电体层彼此所夹的无效电介质层的1层的增加所带来的所述层叠电容器的静电容增加率，来分别决定所述有效电介质层的总数以及所述导电体层的总数。
2.根据权利要求1所述的层叠电容器的制造方法，其中，
在所述层叠工序中，层叠所述导电体层以及所述电介质层，使得所述层叠方向上位于两端的2个导电体层的至少一方与所述无效电介质层邻接。
3.根据权利要求1或2所述的层叠电容器的制造方法，其中，
在所述层叠工序中，层叠所述导电体层以及所述电介质层，使得位于将所述层叠方向上位于两端的2个导电体层之间三等分当中的中央部的至少1个导电体层与所述无效电介质层邻接。
CN201510848818.3A 2014-11-28 2015-11-27 层叠电容器的制造方法 Active CN105655127B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014241391A JP6265114B2 (ja) 2014-11-28 2014-11-28 積層コンデンサおよびその製造方法
JP2014-241391 2014-11-28

Publications (2)

Publication Number Publication Date
CN105655127A CN105655127A (zh) 2016-06-08
CN105655127B true CN105655127B (zh) 2019-08-06

Family

ID=56079604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510848818.3A Active CN105655127B (zh) 2014-11-28 2015-11-27 层叠电容器的制造方法

Country Status (4)

Country Link
US (4) US9911534B2 (zh)
JP (1) JP6265114B2 (zh)
KR (1) KR101728393B1 (zh)
CN (1) CN105655127B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6265114B2 (ja) * 2014-11-28 2018-01-24 株式会社村田製作所 積層コンデンサおよびその製造方法
JP2016152379A (ja) * 2015-02-19 2016-08-22 株式会社村田製作所 積層コンデンサおよびその製造方法
US10418181B2 (en) 2016-04-20 2019-09-17 Eulex Components Inc Single layer capacitors
JP6764692B2 (ja) 2016-05-24 2020-10-07 Koa株式会社 シャント抵抗器およびシャント抵抗器の実装構造
CN112242245A (zh) * 2019-07-16 2021-01-19 太阳诱电株式会社 层叠陶瓷电子部件和层叠陶瓷电子部件的制造方法
US20230129081A1 (en) * 2020-03-19 2023-04-27 Rohm Co., Ltd. Multilayer capacitor
KR102193564B1 (ko) 2020-09-14 2020-12-21 장석현 배터리모듈 케이스 외관 자동 검사장비의 제어방법
KR102204298B1 (ko) 2020-09-14 2021-01-15 장석현 배터리모듈 케이스 외관 인스펙션 장치
JP2022158987A (ja) * 2021-03-31 2022-10-17 太陽誘電株式会社 セラミック電子部品、回路基板構造、およびセラミック電子部品の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702786A (zh) * 2004-05-27 2005-11-30 京瓷株式会社 芯片型电子零件
JP3922436B2 (ja) * 2002-03-08 2007-05-30 Ｔｄｋ株式会社 積層セラミック電子部品、積層セラミック電子部品の製造方法、及び、積層セラミック電子部品の製造装置
CN102103927A (zh) * 2009-12-22 2011-06-22 三星电机株式会社 多层陶瓷电容器
CN102810397A (zh) * 2011-05-31 2012-12-05 三星电机株式会社 多层陶瓷电子元件和多层陶瓷电容器

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213560A (ja) * 1996-02-01 1997-08-15 Murata Mfg Co Ltd 積層セラミック電子部品
JPH10270281A (ja) * 1997-03-25 1998-10-09 Mitsubishi Materials Corp 積層セラミックコンデンサ
JP3644800B2 (ja) * 1997-08-07 2005-05-11 株式会社村田製作所 積層セラミック電子部品の製造方法
JP2000173852A (ja) * 1998-12-02 2000-06-23 Murata Mfg Co Ltd 積層セラミック電子部品
JP2003051423A (ja) * 2001-08-03 2003-02-21 Tdk Corp 電子部品
TWI264969B (en) * 2003-11-28 2006-10-21 Murata Manufacturing Co Multilayer ceramic electronic component and its manufacturing method
WO2005086247A1 (ja) * 2004-03-09 2005-09-15 Kyocera Corporation 積層型圧電素子とその製造方法
JP2005259964A (ja) * 2004-03-11 2005-09-22 Tdk Corp セラミック積層体の製造方法
US7075775B2 (en) 2004-05-27 2006-07-11 Kyocera Corporation Chip-type electronic component
JP4270395B2 (ja) * 2005-03-28 2009-05-27 Ｔｄｋ株式会社 積層セラミック電子部品
JP2007042743A (ja) 2005-08-01 2007-02-15 Tdk Corp 積層電子部品
JP4770570B2 (ja) 2006-05-01 2011-09-14 株式会社村田製作所 積層セラミック電子部品
JP5293971B2 (ja) * 2009-09-30 2013-09-18 株式会社村田製作所 積層セラミック電子部品、および積層セラミック電子部品の製造方法
KR101141417B1 (ko) * 2010-11-22 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP2013021298A (ja) * 2011-06-15 2013-01-31 Murata Mfg Co Ltd 積層セラミック電子部品
KR101761938B1 (ko) * 2012-04-26 2017-07-26 삼성전기주식회사 적층 세라믹 전자 부품
JP2014027255A (ja) * 2012-06-22 2014-02-06 Murata Mfg Co Ltd セラミック電子部品及びセラミック電子装置
JP5285819B1 (ja) * 2012-11-07 2013-09-11 太陽誘電株式会社 電子回路モジュール
KR101452048B1 (ko) * 2012-11-09 2014-10-22 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체
KR101412940B1 (ko) * 2013-03-29 2014-06-26 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR102076152B1 (ko) * 2013-08-14 2020-02-11 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
JP2015026841A (ja) * 2013-10-25 2015-02-05 株式会社村田製作所 積層セラミックコンデンサ
JP2016001695A (ja) * 2014-06-12 2016-01-07 株式会社村田製作所 積層コンデンサ、これを含む積層コンデンサ連および積層コンデンサ実装体
JP6265114B2 (ja) * 2014-11-28 2018-01-24 株式会社村田製作所 積層コンデンサおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3922436B2 (ja) * 2002-03-08 2007-05-30 Ｔｄｋ株式会社 積層セラミック電子部品、積層セラミック電子部品の製造方法、及び、積層セラミック電子部品の製造装置
CN1702786A (zh) * 2004-05-27 2005-11-30 京瓷株式会社 芯片型电子零件
CN102103927A (zh) * 2009-12-22 2011-06-22 三星电机株式会社 多层陶瓷电容器
CN102810397A (zh) * 2011-05-31 2012-12-05 三星电机株式会社 多层陶瓷电子元件和多层陶瓷电容器

Also Published As

Publication number Publication date
KR20160065013A (ko) 2016-06-08
US20160155569A1 (en) 2016-06-02
JP2016103572A (ja) 2016-06-02
US20180075969A1 (en) 2018-03-15
CN105655127A (zh) 2016-06-08
KR101728393B1 (ko) 2017-04-19
US9911534B2 (en) 2018-03-06
JP6265114B2 (ja) 2018-01-24
US20190027310A1 (en) 2019-01-24
US10332681B2 (en) 2019-06-25
US10074479B2 (en) 2018-09-11
US20180053600A1 (en) 2018-02-22
US10109420B2 (en) 2018-10-23

Similar Documents

Publication Publication Date Title
CN105655127B (zh) 层叠电容器的制造方法
CN105914038B (zh) 层叠电容器
CN102810397B (zh) 多层陶瓷电子元件和多层陶瓷电容器
JP6852253B2 (ja) 積層セラミック電子部品及びその製造方法
CN102810398B (zh) 多层陶瓷电子元件和多层陶瓷电容器
CN106356190A (zh) 层叠陶瓷电子部件及其制造方法
CN106356191B (zh) 层叠陶瓷电容器、浆料及钙钛矿型构造
CN103247441B (zh) 层叠陶瓷电容器的制造方法及层叠陶瓷电容器
CN105097282A (zh) 层叠陶瓷电容器
CN108461292A (zh) 多层陶瓷电容器
CN105788857B (zh) 叠层型电容器
CN103377823B (zh) 多层陶瓷电子元件及其制造方法
CN105469985B (zh) 陶瓷电子部件及其制造方法
CN116153666A (zh) 多层陶瓷电容器及其制造方法
KR20180113457A (ko) 적층 세라믹 콘덴서
CN104335305B (zh) 层叠陶瓷电容器
CN107369487A (zh) 导电性膏及电子部件的制造方法
CN103700500B (zh) 积层陶瓷电容器
CN109545552B (zh) 层叠陶瓷电容器
CN109920641A (zh) 层叠陶瓷电容器
CN107251178A (zh) 可变电容元件
JP6428329B2 (ja) グラビア印刷版及び積層セラミック電子部品の製造方法
KR20140044606A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2005044951A (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant