JP2016051886A - モノリシック集積ｉｉｉ−ｖ族及びｉｖ族複合半導体デバイス及び集積回路 - Google Patents

モノリシック集積ｉｉｉ−ｖ族及びｉｖ族複合半導体デバイス及び集積回路 Download PDF

Info

Publication number
JP2016051886A
JP2016051886A JP2014193025A JP2014193025A JP2016051886A JP 2016051886 A JP2016051886 A JP 2016051886A JP 2014193025 A JP2014193025 A JP 2014193025A JP 2014193025 A JP2014193025 A JP 2014193025A JP 2016051886 A JP2016051886 A JP 2016051886A
Authority
JP
Japan
Prior art keywords
group
group iii
monolithic integrated
iii
integrated composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014193025A
Other languages
English (en)
Inventor
エイ． ブライアー マイケル
A Briere Michael
エイ． ブライアー マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of JP2016051886A publication Critical patent/JP2016051886A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】モノリシック集積縦型複合デバイスを提供する。【解決手段】複合デバイスは、両面基板の第１面に形成されたIV族半導体ボディに製造された１つ又は複数のIV族半導体デバイスと、両面基板の第１面とは反対の第２面に形成されたIII-V族デバイスに製造された１つ又は複数のIII-V族デバイスを含む。１つ又は複数のIV族デバイスをPN接合ダイオード又はショットキーダイオードとすることができ、或いは、１つ又は複数のIV族デバイスを電界効果トランジスタ（FET）とすることができ、更に、この種の複合デバイスは１つ又は複数のIII-V族デバイスとIV族集積回路（IC）をモノリシック集積している。１つ又は複数のIII-V族デバイス及び１つ又は複数のIV族デバイス及び／又はICを１つ又は複数の基板ビアとウェハ貫通ビアを用い電気的結合可能である。【選択図】図１

Description

関連発明
本出願は、２０１３年１０月９日出願の原出願：発明の名称"Monolithic Integrated Group III-V and Group IV Device"（モノリシック集積III-V族及びIV族デバイス）、出願番号第14/049,564号、の一部継続出願であり、該原出願の利益及び優先権を主張するものである。該原出願は、２０１１年２月１５日出願の特許出願：発明の名称"Method for Fabricating a Monolithic Integrated Composite Group III-V and Group IV Semiconductor Device"（モノリシック集積III-V族及びIV族複合半導体デバイスの製造方法）、出願番号第13/028,143号、特許番号第8,557,644号として特許付与、の優先権を主張するものである。さらに該特許出願自体は、２００９年５月２８日出願の特許出願：発明の名称"Monolithic Vertically Integrated Composite Group III-V and Group IV Semiconductor Device and Method for Fabricating Same"（縦型モノリシック集積III-V族及びIV族半導体デバイス及び該半導体デバイスの製造方法）、出願番号第12/455,117号、特許番号第7,915,645号として特許付与、の優先権を主張するものである。ここで上記出願並びに特許を参照したことにより、それらの開示内容全体が本出願にすべて組み込まれたものとする。
Ｉ．定義
本発明において、「III−V族半導体」とは、少なくとも１つのIII族元素と少なくとも１つのV族元素とを含む化合物半導体のことであり、以下に限定されるものではないが、例えば窒化ガリウム（ＧａＮ）、砒化ガリウム（ＧａＡｓ）、窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）などを含む化合物半導体のことである。同様に、「III族窒化物半導体」とは、窒素と少なくとも１つのIII族元素とを含む化合物半導体とのことであり、以下に限定されるものではないが、例えば、ＧａＮ、ＡｌＧａＮ、ＩｎＮ、ＡｌＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮなどを含む化合物半導体のことである。
また、ここで用いられる「IV族」という表現は、少なくとも１つのIV族元素を含む半導体のことであり、例えばシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、炭素（Ｃ）などを含む半導体のことであり、さらに例えばシリコンゲルマニウム（ＳｉＧｅ）及びシリコンカーバイド（ＳｉＣ）などの化合物半導体も含めることができる。同様にIV族とは、IV族元素から成る２つ以上の層又は、歪みIV族材料を生成するIV族元素のドーピングを含む半導体材料のことであり、さらにIV族をベースとする複合基板も含むことができ、例えばシリコン・オン・インシュレータ（ＳＯＩ）、酸素移植分離（ＳＩＭＯＸ）プロセス基板、及びシリコン・オン・サファイアなどである。
ＩＩ．背景技術
半導体デバイス製造に用いられる材料の種類の多様性が広がるにつれて、慣用のシリコンデバイスにいっそう新しい世代の非シリコンデバイスを集積する試みがなされてきた。例えば、III族窒化物トランジスタをコントロールするためには、シリコン又は他の慣用のIV族半導体デバイス又はＩＣ（集積回路）を用いるのが非常に望ましいかもしれないが、そのようにするには一般に２つの異なるタイプのデバイスが必要とされ、それらのデバイスは単一のダイを共有するのではなく、各々異なるダイの上で製造され、いっしょにパッケージングされる。
しかしながら、別個のダイで別々に製造されたデバイスをいっしょにパッケーシングするには、いっそう多くのスペースが必要となり、デバイスを単一のダイ上に集積した場合よりも高価になってしまう。しかもパッケージングにおいて、別個のダイを典型的にはダイ相互のワイヤボンディングによって電気的に結合しなければならないことから、ボンディングの物理的耐久性並びにワイヤ自体により生じる寄生インダクタンスに起因して、信頼性及び性能に関して制約が加わる可能性がある。さらに、別個のダイ上で別々に製造されたデバイスは、理想的に整合された状態とはいえず、その結果、この種のデバイスの組み合わせによって形成された複合デバイスの性能は、最適なものとはならない。
US Serial Number 14/049,564 US Serial Number 13/028,143 US Serial Number 12/455,117
発明の概要
本発明は、モノリシック集積III-V族及びIV族複合半導体デバイス及び集積回路（ＩＣ）に関する。これらは基本的には、少なくとも１つの図面に示されており、及び／又は少なくとも１つの図面を参照しながら説明されており、特許請求の範囲にいっそう完全なかたちで記載されている。
縦型モノリシック集積III-V族及びIV族複合半導体デバイスの１つの実施形態を示す図 縦型モノリシック集積III-V族及びIV族複合半導体デバイス及び／又は集積回路（ＩＣ）を製造するための方法を例示したフローチャート 図１に例示した縦型モノリシック集積III-V族及びIV族複合半導体デバイスの動作に対応する回路を示す図 縦型モノリシック集積III-V族及びIV族複合半導体デバイスの別の実施形態を示す図 図４に例示した縦型モノリシック集積III-V族及びIV族複合半導体デバイスの動作に対応する回路を示す図 縦型モノリシック集積III-V族及びIV族複合ＩＣの１つの実施形態を示す図 図６に例示した縦型モノリシック集積III-V族複合デバイス及びＩＣの動作に対応する回路を示す図 縦型モノリシック集積III-V族及びIV族複合半導体デバイス及び／又は集積回路（ＩＣ）を製造するための別の方法を例示したフローチャート
発明の詳細な説明
以下の説明には、本発明の実施形態に関する固有の情報が含まれている。本出願の図面及び図面に付随する説明は、例示的な実施形態を示したにすぎない。また、特に言及しないかぎり、図中の同じ要素又は対応する要素には、同じ参照符号又は対応する参照符号が付されている。さらに本出願の図面並びに図解は、概してスケール通りではなく、実際の相対的な寸法との一致を意図したものではない。
図１は、１つの実施形態による縦型モノリシック集積III-V族及びIV族複合半導体デバイスを示す図である。複合構造体１００は、第１面１１１ａ及び第２面１１１ｂを備えた両面シリコン基板１１０を有している。複合構造体１００はさらにエピタキシャルシリコン層１２０を有しており、これはシリコンベースで組み合わせられた電界効果トランジスタ（ＦＥＴ）１４０とショットキーダイオード１５０を含むものとして描かれている（本出願では、ＦＥＴ１４０とショットキーダイオード１５０の組み合わせをＦＥＴＫＹ１６０と称する）。図１に示されているようにＦＥＴＫＹ１６０は、シリコン基板１１０の第１面１１１ａ側に形成されている。これらに加え複合構造体１００は、シリコン基板１１０の第２面１１１ｂ側に、III族窒化物半導体ボディ１３０を有しており、特定の例を挙げておくと、III族窒化物高電子移動度トランジスタ（ＨＥＭＴ）１７０を有している。
複合構造体１００に含まれている（図１には示されていない）１つ又は複数の金属化層が、基板ビア１１２及びウェハ貫通ビア１１４とともに、III族窒化物ＨＥＭＴ１７０とシリコンＦＥＴＫＹ１６０とを電気的に結合している。より一般的にいえば、複合構造体１００は、１つ又は複数の縦型モノリシック集積III-V族複合半導体デバイス例えばIII族窒化物ＨＥＭＴ１７０と、１つ又は複数のIV族半導体デバイス例えばシリコンＦＥＴＫＹ１６０とが電気的に結合されたものに該当し、さらにこれら双方のタイプのデバイスが、シリコン基板１１０をいっしょに共有している、とみなすことができる。
次に、図２のフローチャート２００を参照しながら、例示した複合構造体１００についてさらに説明する。図２のフローチャート２００には、縦型モノリシック集積III-V族及びIV族複合半導体デバイス及び／又は集積回路（ＩＣ）を製造するための方法が例示されている。図２に概略を示した方法に関して述べておくと、本出願に開示された本発明の特徴の考察が不明確にならないようにする目的で、フローチャート２００からはいくつかの詳細な点や特徴が省かれている。さらに付言しておくと、複合デバイスの一部の製造に使用されるIII-V族半導体材料例えばＧａＮ及びＡｌＧａＮの変質を避ける目的で、ここに例示した方法により概略的に表される処理は、約９５０℃よりも低い温度で行うものとする。
フローチャート２００は、第１面１１１ａ及び第１面１１１ａとは反対側の第２面１１１ｂを備えた両面シリコン基板１１０を準備するステップから始まる（２１０）。１つの実施形態によれば、両面シリコン基板１１０を仕上げ処理又は研磨処理されたシリコン基板とすることができ、このケースでは第１面１１１ａも第２面１１１ｂも、双方ともに仕上げ処理又は研磨処理された面である。図１に示されているように、第１面１１１ａと第２面１１１ｂ双方での処理に適した両面シリコン基板を使用することによって、個々の面各々に半導体デバイスを垂直方向に即ち縦型にモノリシック集積して形成できるようになる。図１の実施形態では、シリコン基板１１０は単一のシリコン基板であるが、別の実施形態によればシリコン基板１１０を、複合シリコン基板例えば両面シリコン・オン・インシュレータ（ＳＯＩ）基板とすることができ、これは例えば絶縁層を介して互いにボンディングされた２つのシリコン基板層を含んでいる。
次にフローチャート２００は、シリコン基板１１０の第１面１１１ａ側に、１つ又は複数のエピタキシャルシリコン層を形成するステップに進む（２２０）。図１に示した実施形態によれば、シリコン基板１１０の第１面１１１ａに、単一のエピタキシャルシリコン層１２０が形成される。エピタキシャルシリコン層１２０を、この技術分野で周知のどのような適切な手法を用いて形成してもよく、例えば化学気相成長（ＣＶＤ）或いは分子線エピタキシー（ＭＢＥ）などを用いて形成することができる。図１に描かれているように、エピタキシャルシリコン層１２０はＮ−導電型として示されており、Ｎ＋導電型のシリコン基板１１０の第１面１１１ａ側に形成されることになる。ただし、図１に描かれている特有の実施形態は例示にすぎない。
より一般的にいえば、１つ又は複数のエピタキシャルシリコン層を形成するステップ（２２０）は、何らかの適切なIV族半導体ボディを第１面１１１ａに形成することに該当する。したがって別の実施形態として、層１２０を２つ以上の層とすることができ、及び／又は必ずしもシリコンから形成しなくてもよい。例えば１つの実施形態によれば、層１２０を歪みゲルマニウム層又は歪み無しゲルマニウム層として、シリコン基板１１０の第１面１１１ａ上に形成することができる。さらに層１２０の導電型を、半導体基板１１０の導電型並びに層１２０に製造される固有の半導体デバイスの導電型に従い、適切に整合させることができる。
次にフローチャート２００は、シリコン基板１１０の第２面１１１ｂ側に、III族窒化物半導体ボディ１３０を形成するステップに進む（２３０）。図１に示されているように、III族窒化物半導体ボディ１３０は複数のIII族窒化物層を含み、この層には例えば、遷移層１３２と、窒化ガリウム（ＧａＮ）層１３４と、窒化アルミニウムガリウム（ＡｌＧａＮ）層１３６とを含めることができる。遷移層１３２自体をさらに２つ又はそれよりも多くのそれぞれ別々の層に対応させることができ、それらの層はシリコン基板１１０からＧａＮ層１３４への格子遷移を媒介する。例えば遷移層１３２には、シリコン基板１１０上に形成された窒化アルミニウム（ＡｌＮ）層と、一連のＡｌＧａＮ層とを含めることができ、それらの層には、ＧａＮ層１３４の適切な遷移が達成されるまで、漸次減少するアルミニウムと漸次増大するガリウムとを含めることができる。
III族窒化物半導体ボディ１３０の活性領域は、図１ではＧａＮ層１３４とＡｌＧａＮ層１３６とによって表されており、これらの層は一般にドーピングされておらず、二次元電子ガス（２ＤＥＧ）１７８を発生させるヘテロ接合界面を生成するのに適している。ＧａＮ層１３４及びＡｌＧａＮ層１３６は、多数の慣用の手法のいずれかを用いることによって形成できる。例えばＧａＮ層１３４及びＡｌＧａＮ層１３６を、いくつかの適切な例を挙げるとすれば、ＭＢＥ、有機金属化学気相成長（ＭＯＣＶＤ）、或いは水素化物気相エピタキシー（ＨＶＰＥ）などによって形成することができる。既述の通り、図１はスケール通りに描かれたものではない。例えばＧａＮ層１３４とＡｌＧａＮ層１３６は一般に、明確に異なる厚さをそれぞれ有しており、例えばＧａＮ層１３４は約２０００Åの厚さであり、ＡｌＧａＮ層は約２００Åの厚さであって、図１ではこれらの層は、同等の厚さで描かれている。
図１の実施形態並びにフローチャート２００では、III族窒化物ボディ１３０を挙げているが、もっと一般的にいえば半導体ボディ１３０を、上述の「定義」のところで述べたような、どのような適切なIII-V族半導体材料によって形成してもよい。典型的には、半導体ボディ１３０の組成に科される主たる制約は、層１３６を形成するIII-V族半導体材料が、層１３４を形成するIII-V族半導体材料よりも広いバンドギャップを有すること、双方のIII-V族半導体をそれらが二次元電子ガス（２ＤＥＧ）１７８を生成するように選定すること、並びに遷移層１３２がIII-V族半導体層１３４の成長に適した下地を提供すること、である。
いくつかの実施形態によれば、III-V族半導体ボディ例えばIII族窒化物半導体ボディ１３０を、シリコン基板１１０の第２面１１１ｂに形成するステップ（２３０）は、III族窒化物半導体ボディ１３０を（図１には示されていない）キャップ層で覆ってから終了する。キャップ層として使用するのに適した材料を、例えば窒化シリコン又はＧａＮとすることができ、これは後続のIV族例えばシリコンの加工処理中、ＡｌＧａＮ層１３６を封止して保護するために設けられる。
ここで再び図２を参照すると、次にフローチャート２００は、１つ又は複数のエピタキシャルシリコン層を加工処理するステップに進み（ステップ２４０）、シリコンＦＥＴＫＹ１６０及び／又はＩＣ例えば図６のＩＣ６９０などのような半導体ディバイスを製造する。図１の実施形態によれば、この種の加工処理は、ＦＥＴ１４０及びショットキーダイオード１５０の形成に該当する。これらはトレンチタイプのデバイスとして示されており、これらのデバイスが組み合わせられて、エピタキシャルシリコン層１２０にＦＥＴＫＹ１６０が形成される。ただし、図６を参照しながらあとでもっと詳しく説明するように、１つの実施形態によれば、ＩＣを製造するためにエピタキシャル層１２０を加工処理することができる。
図１のＦＥＴ１４０のようなトレンチＦＥＴの製造は、この技術分野において周知のものである。ここで詳細には立ち入らないが、ＦＥＴ１４０の製造において行われる可能性のあることを挙げておくと、エピタキシャルシリコン層１２０におけるＰウェル１２２の形成、ゲートトレンチ１４４ａ，１４４ｂの形成、適切な材料を用いたゲートトレンチ１４４ａ，１４４ｂのライニング、例えばポリシリコンなどによるゲートトレンチ１４４ａ，１４４ｂの充填、ポリシリコン充填物のドーピング、並びにソース領域１４２ａ，１４２ｂ，１４２ｃ，１４２ｄの注入、である。この技術分野では周知であり、図１に示されているように、シリコン基板１１０において第２面１１１ｂに隣接する部分は、ＦＥＴ１４０のドレイン領域１１６として用いられる。
トレンチショットキーダイオード１５０を形成するための製造技術も、この技術分野では知られている。この種の技術は例えば、Andoh等によるアメリカ合衆国特許出願第6,855,593号、Chiolaによるアメリカ合衆国特許出願第6,977,208号で述べられており、これら両方の文献は最近、本出願の譲渡人に譲渡されており、ここでこれらの文献を参照することによって、その開示内が本出願にすべて組み込まれたものとする。詳しくは立ち入らないが、ショットキーダイオード１５０の製造において行われる可能性のあることをここでも挙げておくと、エピタキシャルシリコン層１２０におけるダイオードトレンチ１５４ａ，１５４ｂの形成、例えば酸化物ライナなど適切な材料を用いたダイオードトレンチ１５４ａ，１５４ｂのライニング、例えばポリシリコンなどによるダイオードトレンチ１５４ａ，１５４ｂの充填、ポリシリコン充填物のドーピング、並びに例えばチタン又はチタンタングステンなどを用いたショットキーアノードバリア１５６の形成、である。図１に示したように、シリコン基板１１０において第２面１１１ｂに隣接する部分は、ＦＥＴ１４０のドレイン領域１１６として用いられるが、これと同じ部分がショットキーダイオード１５０のカソード領域１１６としても用いられる。
いくつかの実施形態によれば、１つ又は複数のシリコン半導体デバイス又は他のIV族半導体デバイス及び／又はＩＣ例えば図６に示したＩＣ６９０の製造は、IV族半導体の活性層例えばエピタキシャルシリコン層１２０を、（図１には示されていない）キャップ層で覆ってから終了する。キャップ層として使用するのに適した材料を、例えば酸化物とすることができ、これはIII-V族半導体ボディ例えばIII族窒化物半導体ボディ１３０の後続の加工処理中、エピタキシャルシリコン層１２０を封止して保護するために設けられる。なお、IV族半導体活性層１２０と、ＡｌＧａＮ層１３６として表されたIII-V族半導体層それぞれを保護するために使用されるキャップ材料を、互いに異ならせて選択するのが有利となる可能性がある。例えば、それぞれ異なるキャップ材料を使用することによって、キャップ層の一方によってなされる保護について妥協することなく、他方のキャップ層を除去することができる。
次にフローチャート２００は、III族窒化物半導体ボディ１３０を加工処理するステップに進み（２５０）、例えばIII族窒化物ＨＥＭＴ１７０が製造される。III族窒化物ＨＥＭＴ１７０の製造において最初に、ＡｌＧａＮ層１３６の上に形成された窒化物保護キャップ層を剥離することができ、或いは別の手法で変形することができる。いくつかの実施形態によれば保護層は、仕上げ処理されたデバイスの一部分となるフィールド誘電体（例えば窒化シリコン）と、保護機能完了後に除去されることになる犠牲膜（例えば酸化シリコン）の組み合わせから成る。この場合、III族窒化物ＨＥＭＴ１７０の製造を、フィールド絶縁層又はパッシベーション層の形成、デバイスアイソレーションプロセスの実施、III族窒化物ＨＥＭＴ１７０の活性領域及びコンタクト領域の開口、ゲート誘電体及び電極の形成、オーミックコンタクトの形成というように、当該技術分野で周知のようにして進めることができる。
IV族及びIII-V族のデバイスの製造に続いて、複合構造体１００の電気的な相互接続が形成される。つまりフローチャート２００は次に、シリコンＦＥＴＫＹ１６０及びIII族窒化物ＨＥＭＴ１７０を電気的に結合するステップに進む。図１に示されている実施例によれば、IV族及びIII-V族のデバイスを電気的に結合するステップにおいて、基板ビア１１２及びウェハ貫通ビア１１４が形成され、さらにＨＥＭＴソース１７２、ＨＥＭＴゲート１７４、ＨＥＭＴドレイン１７６、ＦＥＴソース１４２及びショットキーアノード１５８の相互接続が形成される。
なお、この実施形態では、ＨＥＭＴソース１７２とＨＥＭＴドレイン１７６とＦＥＴソース１４２は、オーミックコンタクトを有するものとして示されている一方、ショットキーアノード１５８は、ショットキーダイオード１５０とのショットキー接合を生じさせる。さらに図１に示されているように、ＨＥＭＴゲート１７４は、絶縁体上に設けられたゲート金属を含むことができ、或いはIII族窒化物半導体ボディ１３０とショットキー接合を形成することができる。また、図１に明示されているように、ＦＥＴソース領域１４２ｂと１４２ｃとを電気的に接触させることに加え、図１には示されていないけれども、ＦＥＴソース１４２又は図示されていない付加的なＦＥＴソースによって、ＦＥＴソース領域１４２ａと１４２ｄを電気的に接触させることができる。
上述のように、図１に示されていない金属化層と、複合構造体１００内に形成されたビアとによって、複合構造体１００において電気的な相互接続を行うことができる。これらのビアには、基板ビア１１２とウェハ貫通ビア１１４とが含まれており、適切なドーピングによって、或いは基板ビア１１２内及びウェハ貫通ビア１１４内に誘電体側壁層を形成することによって、それらをIII-V族及びIV族の層から絶縁することができる（図１にはビアの絶縁は示されていない）。図１には、基板ビア１１２とウェハ貫通ビア１１４とが各々１つずつしか示されていないけれども、自明の通り複合構造体１００は、基板ビア１１２及びウェハ貫通ビア１１４の一方又は両方を複数存在させることができ、例えばこれによって付加的な接続ポイント及び接続オプションが提供されるとともに、電流搬送能力が向上し、かつそれらのビアに付随して生じるインダクタンス及び抵抗が低減されるようになる。さらに別の実施形態によれば、１つ又は複数のIV族のデバイス又はＩＣと、１つ又は複数のIII族窒化物デバイスとの接続を、外部の手段によって行うことができ、例えばクリップ、リボン、ワイヤボンド又はリードフレームといった手法を用いて、パッケージ内などで行うことができる。
ＦＥＴＫＹ１６０は、ＦＥＴ１４０とショットキーダイオード１５０のパラレルな配置によって形成される。図１には明示されていない電気的な相互接続によって、ＦＥＴソース１４２とショットキーアノード１５８との電気的な結合が形成される。さらに付言しておくと、基板ビア１１２は、ＦＥＴ１４０のドレイン領域とショットキーダイオード１５０のカソード領域の両方の役割を果たす領域１１６において終端する。また、ここで例示した複合構造体１００の場合、概念的接続ライン１１３によって表されているように、ＨＥＭＴソース１７２は、ＦＥＴＫＹ１６０のＦＥＴドレイン及びショットキーカソード領域１１６と、基板ビア１１２を介して電気的に接続される。これに加え、ＨＥＭＴゲート１７４は、概念的接続ライン１１５によって表されているように、ＦＥＴソース１４２及びショットキーアノード１５８と、ウェハ貫通ビア１１４を介して電気的に結合される。これにより、縦型モノリシック集積複合構造体１００の製造が完了する。
さらに述べておくと、１つの実施形態によれば、複合構造体１００は、ＦＥＴ１４０又はショットキーダイオード１５０の一方を省くことができる。つまり複合構造体１００の１つの択一的な実施形態によれば、III族窒化物ＨＥＭＴ１７０のようなIII-V族デバイスを、シリコンショットキーダイオード１５０のようなIV族ショットキーダイオードとともに、垂直方向に即ち縦型にモノリシック集積させることができる。この実施形態の場合、アノード１５８を、ウェハ貫通ビア１１４を介してＨＥＭＴゲート１７４と電気的に結合することができる一方、ショットキーカソード領域１１６を、基板ビア１１２を介してＨＥＭＴソース１７２と電気的に接続することができる。さらに別の実施形態によれば、複合構造体１００によって、III族窒化物ＨＥＭＴ１７０を、シリコンＦＥＴ１４０とともに垂直方向に即ち縦型にモノリシック集積させることができる。後者の実施形態の場合、ＦＥＴソース１４２を、ウェハ貫通ビア１１４を介してＨＥＭＴゲート１７４と電気的に結合することができる一方、ＦＥＴドレイン領域１１６を、基板ビア１１２を介してＨＥＭＴソース１７２と電気的に接続することができる。図１を参照しながら説明したように、さらに別の実施形態において、１つ又は複数のIV族デバイスとIII族窒化物デバイスとの接続を、外部の手段によって行うことができ、例えばクリップ、リボン、ワイヤボンド又はリードフレームといった手法を用いて、パッケージ内などで行うことができる。さらに述べておくと、１つ又は複数のIII族窒化物ＨＥＭＴを１つ又は複数のIV族デバイスと接続することもできる。
対応する回路図を示した図３を参照することで、縦型モノリシック集積複合構造体１００の動作上の利点を、いっそう明瞭に理解することができる。図３の回路３００には、III族窒化物ＨＥＭＴ３７０と結合されたＦＥＴＫＹ３６０が示されている。図３に示されているように、ＦＥＴＫＹ３６０は、ソース３４２とゲート３４４を含むＦＥＴ３４０と、ショットキーアノード３５８を含むショットキーダイオード３５０を有しており、これらはそれぞれ、図１に示したＦＥＴソース領域１４２ａ，１４２ｂ，１４２ｃ，１４２ｄ及びゲートトレンチ１４４ａ，１４４ｂを備えたＦＥＴ１４０と、ショットキーアノード１５８を備えたショットキーダイオード１５０とを有するＦＥＴＫＹ１６０に対応する。さらに図３には、ＦＥＴ３４０のドレインと、ショットキーダイオード３５０のカソードが、アノード３１６のところで結合されていることも示されており、これは図１に示したＦＥＴドレイン及びショットキーカソードの共有領域１１６に対応する。
さらに図３に示されているIII族窒化物ＨＥＭＴ３７０は、ＨＥＭＴソース３７２、ＨＥＭＴゲート３７４及びＨＥＭＴドレイン３７６を含んでおり、これらはそれぞれ、図１に示したＨＥＭＴソース１７２、ＨＥＭＴゲート１７４及びＨＥＭＴドレイン１７６に対応する。図３に示されている回路３００はさらに、電気接続ライン３１２／３１３及び３１４／３１５を有しており、これらによってＦＥＴＫＹ３６０とIII族窒化物ＨＥＭＴ３７０との電気的な結合が形成される。電気接続ライン３１２／３１３及び３１４／３１５は、図１においてシリコンＦＥＴＫＹ１６０とIII族窒化物ＨＥＭＴ１７０とを電気的に結合する基板ビア１１２／概念的接続ライン１１３、及びウェハ貫通ビア１１４／概念的接続ライン１１５に、それぞれ対応する。図１に示した基板ビア１１２及びウェハ貫通ビア１１４によりそれぞれ形成される相互接続に関する既述の説明と同様、回路３００には、電気接続ライン３１２／３１３を介してＦＥＴドレインとショットキーカソードのノード３１６と結合されたＨＥＭＴソース３７２と、電気接続ライン３１４／３１５を介してＦＥＴソース３４２及びショットキーアノード３５８と結合されたＨＥＭＴゲート３７４が示されている。
図１に示されているように、２次元電子ガス１７８をＨＥＭＴゲートコンタクト１７４の下で連続的に生じさせることができ、このことは、III族窒化物ＨＥＭＴ３７０に対応するIII族窒化物ＨＥＭＴ１７０が、「ノーマリオン状態」を有するデプレッション型デバイスであることを表している。図１に示した複合構造体１００と、図３に示した回路３００を同時に参照することで、以下のことが明らかになる。即ち、カスコード接続されたシリコンＦＥＴ３４０と、逆並列ショットキーダイオードクランプ３５０（略して「逆並列クランプ」とも称する）と、デプレッション型III族窒化物ＨＥＭＴ３７０とを、これら３つのデバイスの組み合わせ（即ちＦＥＴＫＹ３６０とデプレッション型III族窒化物ＨＥＭＴ３７０の組み合わせ）がエンハンスメント型（即ち「ノーマリオフ」）スイッチとして振る舞うように、用いることができる。換言すれば、ゲート３４４、ソース３４２、ＨＥＭＴドレイン３７６はそれぞれ、結果として得られる複合エンハンスメント型スイッチのゲート、ソース、ドレインとして振る舞う。このように構成することの１つの利点は、低電圧ＦＥＴ３４０と逆並列ダイオードクランプ３５０とから成る低電圧シリコンＦＥＴＫＹデバイスを、パワーＨＥＭＴデバイスとともに高電圧の用途において使用できる一方、低電圧シリコンＦＥＴ及び逆並列ショットキーダイオードクランプの望ましい特性が、そのまま維持され、例えば低い電荷蓄積及びクランプ並びに良好な逆方向回復の特性がそのまま維持されることである。
ここで述べておくと、図１及び図３は実施形態の例示であり、図１にはゲート１７４の下に連続的な二次元電子ガス１７８が示されていて、デプレッション型ＨＥＭＴとして表されているけれども、エンハンスメント型ＨＥＭＴを用いることもでき、つまり二次元電子ガス１７８を、ゲート１７４の下で中断させたり、或いは非連続にしたりしてもよく、「ノーマリオフ」特性をもたせるようにしてもよい。
次に図４を参照すると、この図には、別の実施形態による縦型モノリシック集積III-V族及びIV族複合半導体デバイスが例示されている。複合構造体４００は、第１面４１１ａ及び第２面４１１ｂを備えた両面シリコン基板４１０を有している。複合構造体４００はさらに、ＰＮ接合ダイオード４５０が内部に形成されたシリコンボディ４２０を含んでいる。ＰＮ接合ダイオード４５０は、Ｐ型エピタキシャルシリコンアノード層４５２と、Ｎ型エピタキシャルシリコンカソード層４５４とを有している。図４に示されているように、ＰＮ接合ダイオード４５０は、シリコン基板４１０の第１面４１１ａ側に形成されている。さらに複合構造体４００は、III族窒化物半導体ボディ４３０も有しており、これには遷移層４３２、ＧａＮ層４３４、ＡｌＧａＮ層４３６が含まれていて、二次元電子ガス４７８を含むIII族窒化物ＨＥＭＴ４７０が形成される。シリコン基板４１０の第２面４１１ｂ側に、III族窒化物半導体ボディ４３０が形成されている。さらに図４には、ダイオードカソード領域４１６、基板ビア４１２、ウェハ貫通ビア４１４、概念的接続ライン４１３及び４１５、ＨＥＭＴソース４７２、ＨＥＭＴゲート４７４、並びにＨＥＭＴドレイン４７６も示されている。
複合構造体４００は、おおよそ図１の複合構造体１００に対応している。両面シリコン基板４１０及び、遷移層４３２とＧａＮ層４３４とＡｌＧａＮ層４３６とを含むIII族窒化物ボディ４３０は、図１の両面シリコン基板１１０及び、遷移層１３２とＧａＮ層１３４とＡｌＧａＮ層１３６とを含むIII族窒化物ボディ１３０に、それぞれ対応している。これらに加え、図４の基板ビア４１２、概念的接続ライン４１３及び４１５、並びにＨＥＭＴソース４７２とＨＥＭＴゲート４７４とＨＥＭＴドレイン４７６とを含むIII族窒化物ＨＥＭＴ４７０、並びに二次元電子ガス４７８は、図１の基板ビア１１２、概念的接続ライン１１３及び１１５、並びにＨＥＭＴソース１７２とＨＥＭＴゲート１７４とＨＥＭＴドレイン１７６とを含むIII族窒化物ＨＥＭＴ１７０、並びに二次元電子ガス１７８に、それぞれ対応する。さらに図４のウェハ貫通ビア４１４と、ダイオードカソード領域４１６と、シリコンボディ４２０とは、図１のウェハ貫通ビア１１４と、ＦＥＴドレイン及びショットキーカソード領域１１６と、エピタキシャルシリコン層１２０とに類似したものである。ただし、図１の実施形態とは異なり、この実施形態ではウェハ貫通ビア４１４は、ＰＮ接合ダイオード４５０のアノード層４５２において終端している。当業者に自明の通り、図２のフローチャート２００で例示した方法を、図４の複合構造体４００の製造に合わせて容易に適合することができる。
ＰＮ接合ダイオード４５０には、アノード層４５２とカソード層４５４とが含まれている。図４に示した実施例によれば、アノード層４５２はＰ型エピタキシャルシリコン層であるのに対し、カソード層４５４はＮ型エピタキシャル層である。ただし、もっと一般的に述べておくと、ＰＮ接合ダイオード４５０は、エピタキシャル成長が可能であっても不可能であってもよいIV族の層を、アノード層４５２及びカソード層４５４として適切に組み合わせたものを利用して、実現することができる。さらに図４に示されているように、この実施形態によればアノード層４５２を、概念的接続ライン４１５によって示されているようにして、ウェハ貫通ビア４１４を介して、ＨＥＭＴゲートコンタクト４７４と電気的に結合することができる。このことに加えカソード層４５４を、Ｎ+シリコン基板１１０により形成されたドリフト領域を介して、ダイオードカソード領域４１６と電気的に接続できる一方、ダイオードカソード領域を、概念的接続ライン４１３によって示されているように、基板ビア４１２を介して、ＨＥＭＴソース４７２と電気的に接続することができる。別の選択肢として１つの実施形態によれば、カソード層４５４とＨＥＭＴソース４７２とが電気的に結合されるように、基板ビア４１２をカソード４５４で終端するウェハ貫通ビアとして実装することができる。
既に述べたとおり、図４ではIII族窒化物デバイスとIV族のデバイスとを電気的に接続するために、基板ビアとウェハ貫通ビアを使用することが示されているけれども、別の実施形態によれば、１つ又は複数のIV族デバイスとIII族窒化物デバイスとの接続を、外部の手段によって行うことができ、例えばクリップ、リボン、ワイヤボンド又はリードフレームといった手法を用いて、パッケージ内などで行うことができる。さらに付言しておくと、１つ又は複数のIII族窒化物ＨＥＭＴを１つ又は複数のIV族デバイスと接続することもできる。
図５は、図４に例示した縦型モノリシック集積III-V族及びIV族複合半導体デバイスの動作に対応する回路を示す図である。図５の回路５００には、III族窒化物ＨＥＭＴ５７０と結合されたＰＮ接合ダイオード５５０が示されている。図５に示されているようにＰＮ接合ダイオード５５０には、アノード５５２とカソード５５４とが含まれており、これは図４に示したアノード層４５２とカソード層４５４とを含むＰＮ接合ダイオード４５０にそれぞれ対応する。
図５に示されているIII族窒化物ＨＥＭＴ５７０は、ＨＥＭＴソース５７２、ＨＥＭＴゲート５７４及びＨＥＭＴドレイン５７６を含んでおり、これらはそれぞれ、図４に示したIII族窒化物ＨＥＭＴ４７０のＨＥＭＴソース４７２、ＨＥＭＴゲート４７４及びＨＥＭＴドレイン４７６に対応する。図５に示されている回路５００はさらに、電気接続ライン５１２／５１３及び５１４／５１５を有しており、これらによってＰＮ接合ダイオード５５０とIII族窒化物ＨＥＭＴ５７０との電気的な結合が形成される。電気接続ライン５１２／５１３及び５１４／５１５は、図４においてＰＮ接合ダイオード４５０とIII族窒化物ＨＥＭＴ４７０とを電気的に結合する基板ビア４１２／概念的接続ライン４１３、及びウェハ貫通ビア４１４／概念的接続ライン４１５に、それぞれ対応する。図４に示したウェハ貫通ビア４１４及び基板ビア４１２によりそれぞれ形成される相互接続に関する既述の説明と同様、回路５００には、電気接続ライン５１４／５１５を介してＨＥＭＴゲート５７４と結合されたＰＮ接合ダイオード５５０のアノード５５２と、電気接続ライン５１２／５１３を介してＨＥＭＴソース５７２と結合されたＰＮ接合ダイオード５５０のカソード５５４が示されている。
縦型モノリシック集積III-V族及びIV族複合半導体デバイスのさらに別の実施形態によれば、III-V族トランジスタと逆並列のIV族ＰＮ接合ダイオードとが含まれており、この場合、IV族ＰＮ接合ダイオード４５０を、択一的にIII族窒化物ＨＥＭＴ４７０を介して結合することができる（図示せず）。つまりＰＮ接合ダイオード５５０のアノード５５２を、III族窒化物ＨＥＭＴ５７０のソースコンタクト５７２と結合することができ、ＰＮ接合ダイオード５５０のカソード５５４を、III族窒化物ＨＥＭＴ５７０のドレインコンタクト５７６と結合することができる。III-V族とIV族のデバイスの電気的な接続に関して、ＰＮ接合ダイオードをIII族窒化物ＨＥＭＴのクランプとして用いようとする場合には、図１、図３、図４、図５に示したようにカスコード接続で２つのデバイスを構成するよりも、この実施形態を有利な構成とすることができる。
次に図６を参照すると、この図には、縦型モノリシック集積III-V族複合デバイス及びIV族ＩＣの１つの実施形態が示されている。複合構造体６００は、第１面６１１ａ及び第２面６１１ｂを備えた両面シリコン基板６１０を有している。複合構造体６００はさらに、ＩＣ６９０が内部に形成されたエピタキシャルシリコン層６２０を含んでいる。図６に示されているように、ＩＣ６９０を含むエピタキシャルシリコン層６２０は、シリコン基板６１０の第１面６１１ａ側に形成されている。
さらに複合構造体６００は、III族窒化物半導体ボディ６３０も有しており、これには遷移層６３２、ＧａＮ層６３４、ＡｌＧａＮ層６３６が含まれていて、二次元電子ガス６７８を含むIII族窒化物ＨＥＭＴ６７０が形成される。シリコン基板６１０の第２面６１１ｂ側には、III族窒化物半導体ボディ６３０が形成されている。さらに図６には、ウェハ貫通ビア６１４、概念的接続ライン６１５、ＨＥＭＴソース６７２、ＨＥＭＴゲート６７４、並びにＨＥＭＴドレイン６７６も示されている。
複合構造体６００は、おおよそ図１の複合構造体１００に対応している。両面シリコン基板６１０及び、遷移層６３２とＧａＮ層６３４とＡｌＧａＮ層６３６とを含むIII族窒化物ボディ６３０は、図１の両面シリコン基板１１０及び、遷移層１３２とＧａＮ層１３４とＡｌＧａＮ層１３６とを含むIII族窒化物ボディ１３０に、それぞれ対応している。これらに加え、図６のウェハ貫通ビア６１４、概念的接続ライン６１５、並びにＨＥＭＴソースコンタクト６７２とＨＥＭＴゲートコンタクト６７４とＨＥＭＴドレインコンタクト６７６とを含むIII族窒化物ＨＥＭＴ６７０、並びに二次元電子ガス６７８は、図１のウェハ貫通ビア１１４、概念的接続ライン１１５、並びにＨＥＭＴソースコンタクト１７２とＨＥＭＴゲートコンタクト１７４とＨＥＭＴドレインコンタクト１７６とを含むIII族窒化物ＨＥＭＴ１７０、並びに二次元電子ガス１７８に、それぞれ対応する。さらに図６のエピタキシャルシリコン層６２０は、図１のエピタキシャルシリコン層１２０に対応する。当業者に自明の通り、図２のフローチャート２００で例示した方法を、図６の複合構造体６００の製造に合わせて適切に整合することができる。
ＩＣ６９０をドライバＩＣとすることができ、例えばこのＩＣは、駆動信号をＨＥＭＴゲート６７４へ供給することにより、１つ又は複数のIII族窒化物ＨＥＭＴ６７０を駆動するために実装される。概念的接続ライン６１５により表されているように、ＩＣ６９０の出力端をＨＥＭＴゲート６７４と電気的に結合するために、複合構造体６００に含まれる１つ又は複数の金属化層（図６には示されていない）を、ウェハ貫通ビア６１４とともに用いることができる。さらに別の実施形態において、IV族のデバイス又はＩＣと、１つ又は複数のIII族窒化物デバイスとの接続を、外部の手段によって行うことができ、例えばクリップ、リボン、ワイヤボンド又はリードフレームといった手法を用いて、パッケージ内などで行うことができる。
図７は、この種の縦型モノリシック集積III-V族複合デバイス及びIV族ＩＣの動作に対応する回路を示す図である。図７の回路７００には、III族窒化物ＨＥＭＴ７７０と結合されたＩＣ７９０が示されている。III族窒化物ＨＥＭＴ７７０及びＩＣ７９０は、図６のIII族窒化物ＨＥＭＴ６７０及びＩＣ６９０にそれぞれ対応する。III族窒化物ＨＥＭＴ７７０は、ＨＥＭＴソース７７２、ＨＥＭＴゲート７７４及びＨＥＭＴドレイン７７６を含んでおり、これらはそれぞれ、図６に示したＨＥＭＴソース６７２、ＨＥＭＴゲート６７４及びＨＥＭＴドレイン６７６に対応する。図７に示されている回路７００はさらに、電気接続ライン７１４／７１５を有しており、これらによってＩＣ７９０とIII族窒化物ＨＥＭＴ７７０との電気的な結合が形成される。電気接続線７１４／７１５は、図６のＩＣ６９０とIII族窒化物ＨＥＭＴ６７０を電気的に結合するウェハ貫通ビア６１４／概念的接続ライン６１５に対応する。
IV族ＩＣが、複数の統合型電力管理機能を含むことができ、これには例えば、１つ又は複数のIII-V族トランジスタ又はスイッチのためのゲートドライバＩＣ、レベルシフト回路、過電流と過小電圧と熱負荷と出力短絡に対する保護回路、論理回路及びＰＷＭ機能、ＤＣイネーブルスイッチ及びそれに付随する回路、コントローラ、フィルタ等を含むことができる。したがってIV族ＩＣは、III-V族デバイスのゲート電極に供給される電圧を変調することにより、少なくとも１つのIII-V族デバイスの導通状態をコントロールするために用いられる。
図２に示した方法に対する別の選択肢となる（本発明のコンセプトの範囲内での）数多くの方法のうちの１つとして、図８には、縦型モノリシック集積III-V族及びIV族複合半導体デバイス及び／又は集積回路（ＩＣ）を製造するための方法８００が例示されている。図８に概略を示した方法に関して述べておくと、本出願に開示された本発明の特徴の考察が不明確にならないようにする目的で、フローチャート８００からはいくつかの詳細な点や特徴が省かれている。さらに付言しておくと、複合デバイスの一部の製造に使用されるIII-V族半導体材料例えばＧａＮ及びＡｌＧａＮの変質を避ける目的で、例示した方法８００により概略的に表された処理は、約９５０℃よりも低い温度で行うものとする。
フローチャート８００は、第１面及び第１面とは反対側の第２面を備えた両面シリコン基板８１０を準備するステップから始まる。１つの実施形態によれば、両面シリコン基板を仕上げ処理又は研磨処理されたシリコン基板とすることができ、このケースでは第１面も第２面も、双方ともに仕上げ処理又は研磨処理された面である。別の実施形態によれば両面シリコン基板を、複合シリコン基板例えば両面シリコン・オン・インシュレータ（ＳＯＩ）基板とすることができ、これは例えば絶縁層を介して互いにボンディングされた２つのシリコン基板層を含んでいる。
次にフローチャート８００はオプションとなる動作ステップ８１５に進み、このステップによれば、シリコン基板の第２面側に１つ又は複数のシリコンエピタキシャル層が形成される。図８に示した実施形態によれば、シリコン基板の第２面側に、１つ又は複数のエピタキシャルシリコン層が形成される。また、１つ又は複数のエピタキシャルシリコン層を、当該技術分野で周知のどのような適切な手法を用いて形成してもよく、例えば化学気相成長（ＣＶＤ）或いは分子線エピタキシー（ＭＢＥ）などを用いて形成することができる。１つ又は複数のエピタキシャルシリコン層には、Ｎ-，Ｎ+，Ｐ-又はＰ+の導電型から成る１つ又は複数の層を含めることができる。ただしここで述べておくと、別の実施形態として、当該技術分野で周知の他の形態のシリコンエピタキシャル層であっても適している。
より一般的にいえば、１つ又は複数のエピタキシャルシリコン層を形成するステップは、何らかの適切なIV族半導体ボディを、シリコン基板の第２面側に形成することに該当する。したがって別の実施形態として、１つ又は複数のエピタキシャルシリコン層を、２つ以上の層とすることができ、及び／又は必ずしもシリコンから形成しなくてもよい。例えば１つの実施形態によれば、１つ又は複数のエピタキシャル層を歪みゲルマニウム層或いは歪み無しゲルマニウム層として、シリコン基板の第２面側に形成することができる。さらに１つ又は複数のエピタキシャル層の導電型を、半導体基板の導電型並びに製造される固有のIV族半導体デバイスの導電型に従い、適切に整合させることができる。これらに加え、付加的なエピタキシャルシリコン層或いはIV族層を、シリコン基板の第１面側に形成するのも有利である。
次にフローチャート８００は動作ステップ８２０に進み、このステップによれば、シリコン基板の第２面側に、或いは動作ステップ８１０及び／又は８１５で形成されていたならば、オプションとしての１つ又は複数のエピタキシャルシリコン層の上に、III族窒化物半導体ボディが形成される。シリコン基板の第２面側にIII族窒化物層を形成するための準備として有利であるのは、１つ又は複数の保護コーティングによって、例えば酸化シリコン、窒化シリコン或いはそれら２つの組み合わせによって、シリコンウェハの第１面を保護することである。この場合、III族窒化物半導体ボディは複数のIII族窒化物層を含むことができ、この層は例えば、遷移層、窒化ガリウム（ＧａＮ）層、窒化アルミニウムガリウム（ＡｌＧａＮ）層を含むことができる。図１及び図２を参照しながら説明したように、遷移層自体を、２つ又はそれよりも多くの別々の層に対応させることができ、それらの層は、シリコン基板（或いは用いられているのであればシリコン基板の第２面側に形成されたシリコンエピタキシャル層）から、ＧａＮ層又は他のIII族窒化物層の組成物への、格子遷移を媒介する。
フローチャート８００では、III族窒化物半導体ボディを挙げたけれども、もっと一般的にいえば半導体ボディを、上述の「定義」のところで述べたような、どのような適切なIII-V族半導体材料によって形成してもよい。また、III族窒化物半導体ボディの製造完了後、フローチャート８００に従って実施される後続の加工処理動作中、III族窒化物半導体ボディを保護するのが有利である。例えば保護窒化シリコン層を、III族窒化物ボディ上におけるIII族窒化物成長の終了後、ただちにイン・シチューで形成することができ、或いは当該技術分野において一般的である通常の窒化物堆積技術例えばプラズマ化学気相成長（ＰＥＣＶＤ）又は減圧化学気相成長（ＬＰＣＶＤ）を用い、エクス・シチューで形成することができる。別の実施形態によれば、III族窒化物ボディをさらに保護するために、保護窒化シリコン層の上に酸化物層（例えばシリコン酸化物）を付加的に形成することができる。
次にフローチャート８００は、オプションとなる動作ステップ８３０に進み、このステップによれば、シリコン基板の第１面側に１つ又は複数のエピタキシャルシリコン層が形成される。図８に示した実施形態によれば、シリコン基板の第１面側に、１つ又は複数のエピタキシャルシリコン層がオプションとして形成される。動作ステップ８１０のところで既に述べたように、エピタキシャルシリコン層（或いはより一般的にいえばIV族の層）を形成するステップを、当該技術分野で周知の何らかの適切な方法によって実施することができ、半導体基板及び製造すべき特定の半導体デバイスの導電型に従い、適切に整合された導電型を用いて形成することができる。
再び図８を参照すると、次にフローチャート８００は動作ステップ８４０に進み、このステップによれば、１つ又は複数のエピタキシャルシリコン層を加工処理して、１つ又は複数のIV族半導体デバイス及び／又は集積回路を製造し、III族窒化物ボディを加工処理して、１つ又は複数のIII族窒化物デバイス例えばIII族窒化物ＨＥＭＴを製造する。１つ又は複数のIV族デバイス及び１つ又は複数のIII族窒化物デバイスの加工処理を、図２を参照しながら説明したように別個に完全に実施することができる。この場合、統合されたプロセスフローを用いて、１つ又は複数のIV族デバイス及び１つ又は複数のIII族窒化物を形成するのに必要とされるいくつかのプロセス動作を交互に行うか、或いはIII族窒化物デバイスとIV族デバイスの双方を同時に加工処理する。この動作ステップ（８４０）中、シリコン基板の第１面及びIII族窒化物ボディの表面から、保護コーティング又は保護層を部分的又は完全に除去する必要が生じる可能性がある。さらに必要とされる可能性があるのは、IV族デバイス及びIII族窒化物デバイス双方の形成に必要とされるプロセスフローに依存して、付加的な保護コーティングを繰り返し修正及び除去することである。
動作ステップ８４０において述べたようなIV族及びIII-V族のデバイスの製造に続いて、モノリシック集積構造体の電気的な相互接続が形成される。つまりフローチャート８００は次に動作ステップ８５０に進み、IV族デバイス及びIII族窒化物デバイスを電気的に結合する。このステップは、図２の動作ステップ２６０のところで既に述べたものと同じ手法を用いて実施される。
このように本発明のコンセプトによる実施形態によれば、III-V族デバイス及びIV族デバイス及び／又はＩＣを含む縦型モノリシック集積デバイスが提供される。モノリシック集積されたIII-V族及びIV族のデバイス及び／又はＩＣに、垂直方向トポロジー即ち縦型トポロジーを適用することにより、本発明によるコンセプトの実施形態によれば、低コストでコンパクトな複合デバイス構造が提供される。これらに加え、III-V族デバイスとIV族デバイス及び／又はＩＣを電気的に結合するために、基板ビア及び／又はウェハ貫通ビアを適用することにより、本発明の開示によれば、信頼性が高められ、寄生作用が低減され、パッケージ要求がシンプルになり、かつ低コストの複合デバイス構造が提供される。しかも、III-V族デバイス及びIV族デバイス及び／又はＩＣを、１つの共通の半導体基板上に製造することにより、本出願によれば、III-V族デバイスとIV族デバイスをいっそう良好に整合させることができ、その結果、複合デバイスの性能が向上する。
これまで述べてきたことから明らかなように、本出願で説明したコンセプトを実現するために、それらのコンセプトの範囲を逸脱することなく、様々な技術を利用することができる。なお、それらのコンセプトについて、いくつかの特定の実施形態を挙げて説明してきたけれども、それらのコンセプトを逸脱することなく形状や細部に変更を加えることができるのは、当業者に自明である。したがって既述の実施形態は、あらゆる点で例示とみなすべきものであって、限定と捉えてはならない。さらに自明の通り、本発明は既述の固有の実施形態に限定されるものではなく、本発明の開示範囲を逸脱することなく、数多くの再構成、変形、置き換えを行うことができる。

Claims (20)

  1. 縦型モノリシック集積複合デバイスにおいて、
    両面基板の第１面に形成されたIV族半導体ボディに製造されたIV族ダイオードと、
    前記両面基板の、前記第１面とは反対側の第２面に形成されたIII-V族半導体ボディに製造されたIII-V族デバイスと
    が設けられており、
    前記IV族ダイオードは、前記III-V族デバイスと電気的に結合されている
    ことを特徴とする、
    縦型モノリシック集積複合デバイス。
  2. 前記IV族ダイオードはＰＮ接合ダイオードを含む、請求項１記載の縦型モノリシック集積複合デバイス。
  3. 前記IV族ダイオードは逆並列クランプを含む、請求項１記載の縦型モノリシック集積複合デバイス。
  4. 前記IV族ダイオードは、ウェハ貫通ビア及び／又は基板ビアによって、前記III-V族デバイスと電気的に結合される、請求項１記載の縦型モノリシック集積複合デバイス。
  5. 前記IV族ダイオードのアノードは、前記III-V族デバイスのソースと電気的に結合されている、請求項１記載の縦型モノリシック集積複合デバイス。
  6. 前記IV族ダイオードのカソードは、前記III-V族デバイスのドレインと電気的に結合されている、請求項１記載の縦型モノリシック集積複合デバイス。
  7. 前記III-V族デバイスはIII族窒化物デバイスを含む、請求項１記載の縦型モノリシック集積複合デバイス。
  8. 前記縦型モノリシック集積複合デバイスは、IV族電界効果トランジスタをさらに含む、請求項１記載の縦型モノリシック集積複合デバイス。
  9. 縦型モノリシック集積複合デバイスにおいて、
    両面基板の第１面に形成されたIV族半導体層に製造されたIV族電界効果トランジスタＦＥＴと、
    前記両面基板の、前記第１面とは反対側の第２面に形成されたIII-V族半導体ボディに製造されたIII-V族デバイスと
    が設けられており、
    前記IV族ＦＥＴは、前記III-V族デバイスと電気的に結合されている
    ことを特徴とする、
    縦型モノリシック集積複合デバイス。
  10. 前記IV族ＦＥＴは、ウェハ貫通ビア及び／又は基板ビアによって、前記III-V族デバイスと電気的に結合される、請求項９記載の縦型モノリシック集積複合デバイス。
  11. 前記IV族ＦＥＴはシリコンＦＥＴを含む、請求項９記載の縦型モノリシック集積複合デバイス。
  12. 前記III-V族デバイスはIII族窒化物デバイスを含む、請求項９記載の縦型モノリシック集積複合デバイス。
  13. 前記縦型モノリシック集積複合デバイスは、IV族ダイオードをさらに含む、請求項９記載の縦型モノリシック集積複合デバイス。
  14. 縦型モノリシック集積複合デバイスにおいて、
    両面基板の第１面に形成されたIV族層に製造された集積回路ＩＣと、
    前記両面基板の、前記第１面とは反対側の第２面に形成されたIII-V族半導体ボディに製造された少なくとも１つのIII-V族デバイスと
    が設けられており、
    前記ＩＣは、前記少なくとも１つのIII-V族デバイスと電気的に結合されている
    ことを特徴とする、
    縦型モノリシック集積複合デバイス。
  15. 前記ＩＣは、前記少なくとも１つのIII-V族デバイスのゲートに供給される電圧の変調により、前記少なくとも１つのIII-V族デバイスの導通状態をコントロールするために用いられる、請求項１４記載の縦型モノリシック集積複合デバイス。
  16. 前記少なくとも１つのIII-V族デバイスは、少なくとも１つのIII族窒化物デバイスを含む、請求項１４記載の縦型モノリシック集積複合デバイス。
  17. 前記ＩＣは、前記少なくとも１つのIII-V族デバイスを駆動するためのドライバＩＣを含む、請求項１４記載の縦型モノリシック集積複合デバイス。
  18. 前記少なくとも１つのIII-V族デバイスは、III-V族高電子移動度トランジスタＨＥＭＴを含んでおり、前記ＩＣは、前記少なくとも１つのIII-V族ＨＥＭＴの導通状態をコントロールするドライバＩＣを含む、請求項１４記載の縦型モノリシック集積複合デバイス。
  19. 前記ＩＣの出力端は、ウェハ貫通ビアにより前記少なくとも１つのIII-V族デバイスのゲートと電気的に結合されている、請求項１４記載の縦型モノリシック集積複合デバイス。
  20. 前記少なくとも１つのIII-V族デバイスは、２つ以上のIII-V族高電子移動度トランジスタＨＥＭＴを含んでおり、前記ＩＣは、前記２つ以上のIII-V族ＨＥＭＴの導通状態をコントロールする１つ又は複数のドライバＩＣを有する、請求項１４記載の縦型モノリシック集積複合デバイス。
JP2014193025A 2009-05-28 2014-09-22 モノリシック集積ｉｉｉ−ｖ族及びｉｖ族複合半導体デバイス及び集積回路 Pending JP2016051886A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/455,117 US7915645B2 (en) 2009-05-28 2009-05-28 Monolithic vertically integrated composite group III-V and group IV semiconductor device and method for fabricating same
US14/472,974 2014-08-29
US14/472,974 US20140367744A1 (en) 2009-05-28 2014-08-29 Monolithic Integrated Composite Group III-V and Group IV Semiconductor Device and IC

Publications (1)

Publication Number Publication Date
JP2016051886A true JP2016051886A (ja) 2016-04-11

Family

ID=42542963

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010122021A Expired - Fee Related JP5351832B2 (ja) 2009-05-28 2010-05-27 モノリシック垂直集積複合ｉｉｉ−ｖ族及びｉｖ族半導体デバイス
JP2014193025A Pending JP2016051886A (ja) 2009-05-28 2014-09-22 モノリシック集積ｉｉｉ−ｖ族及びｉｖ族複合半導体デバイス及び集積回路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010122021A Expired - Fee Related JP5351832B2 (ja) 2009-05-28 2010-05-27 モノリシック垂直集積複合ｉｉｉ−ｖ族及びｉｖ族半導体デバイス

Country Status (4)

Country Link
US (4) US7915645B2 (ja)
EP (1) EP2256799A3 (ja)
JP (2) JP5351832B2 (ja)
TW (1) TWI476895B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160037081A (ko) * 2014-09-26 2016-04-05 한국전자통신연구원 전력 소자
JP2020074399A (ja) * 2016-06-14 2020-05-14 クロミス，インコーポレイテッド 電力およびｒｆ用途用の設計された基板構造
JP2022045568A (ja) * 2020-09-09 2022-03-22 株式会社東芝 半導体装置
JP2022049609A (ja) * 2020-09-16 2022-03-29 株式会社東芝 半導体装置
US11387101B2 (en) 2016-06-14 2022-07-12 QROMIS, Inc. Methods of manufacturing engineered substrate structures for power and RF applications
WO2023145317A1 (ja) * 2022-01-28 2023-08-03 ローム株式会社 半導体モジュールおよび半導体ユニット

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090050939A1 (en) * 2007-07-17 2009-02-26 Briere Michael A Iii-nitride device
US7915645B2 (en) * 2009-05-28 2011-03-29 International Rectifier Corporation Monolithic vertically integrated composite group III-V and group IV semiconductor device and method for fabricating same
US9219058B2 (en) * 2010-03-01 2015-12-22 Infineon Technologies Americas Corp. Efficient high voltage switching circuits and monolithic integration of same
US8981380B2 (en) * 2010-03-01 2015-03-17 International Rectifier Corporation Monolithic integration of silicon and group III-V devices
JP2012146861A (ja) * 2011-01-13 2012-08-02 Toshiba Corp 半導体記憶装置
US8847408B2 (en) * 2011-03-02 2014-09-30 International Rectifier Corporation III-nitride transistor stacked with FET in a package
US20120241820A1 (en) * 2011-03-21 2012-09-27 International Rectifier Corporation III-Nitride Transistor with Passive Oscillation Prevention
US8766375B2 (en) * 2011-03-21 2014-07-01 International Rectifier Corporation Composite semiconductor device with active oscillation prevention
US9362905B2 (en) * 2011-03-21 2016-06-07 Infineon Technologies Americas Corp. Composite semiconductor device with turn-on prevention control
US9236376B2 (en) 2011-03-21 2016-01-12 Infineon Technologies Americas Corp. Power semiconductor device with oscillation prevention
US9859882B2 (en) * 2011-03-21 2018-01-02 Infineon Technologies Americas Corp. High voltage composite semiconductor device with protection for a low voltage device
US20120256190A1 (en) * 2011-04-11 2012-10-11 International Rectifier Corporation Stacked Composite Device Including a Group III-V Transistor and a Group IV Diode
US9343440B2 (en) * 2011-04-11 2016-05-17 Infineon Technologies Americas Corp. Stacked composite device including a group III-V transistor and a group IV vertical transistor
US8987833B2 (en) 2011-04-11 2015-03-24 International Rectifier Corporation Stacked composite device including a group III-V transistor and a group IV lateral transistor
US20120274366A1 (en) 2011-04-28 2012-11-01 International Rectifier Corporation Integrated Power Stage
WO2012176399A1 (ja) 2011-06-24 2012-12-27 パナソニック株式会社 窒化物半導体装置
US20130015501A1 (en) * 2011-07-11 2013-01-17 International Rectifier Corporation Nested Composite Diode
JP5919521B2 (ja) * 2011-07-12 2016-05-18 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
US9281388B2 (en) 2011-07-15 2016-03-08 Infineon Technologies Americas Corp. Composite semiconductor device with a SOI substrate having an integrated diode
US9087812B2 (en) * 2011-07-15 2015-07-21 International Rectifier Corporation Composite semiconductor device with integrated diode
US8598937B2 (en) * 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
CN103946978B (zh) * 2011-11-24 2017-03-01 夏普株式会社 半导体装置以及电子设备
US10290614B2 (en) * 2011-12-19 2019-05-14 Intel Corporation Group III-N transistors for system on chip (SOC) architecture integrating power management and radio frequency circuits
US9887139B2 (en) 2011-12-28 2018-02-06 Infineon Technologies Austria Ag Integrated heterojunction semiconductor device and method for producing an integrated heterojunction semiconductor device
US9379231B2 (en) 2012-02-17 2016-06-28 Infineon Technologies Americas Corp. Transistor having increased breakdown voltage
US9070755B2 (en) 2012-02-17 2015-06-30 International Rectifier Corporation Transistor having elevated drain finger termination
US9165839B2 (en) * 2012-03-13 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma protection diode for a HEMT device
EP2639832A3 (en) * 2012-03-15 2015-08-05 International Rectifier Corporation Group III-V and group IV composite diode
US9362267B2 (en) * 2012-03-15 2016-06-07 Infineon Technologies Americas Corp. Group III-V and group IV composite switch
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
EP2834850B1 (en) 2012-04-04 2020-10-14 Massachusetts Institute of Technology Monolithic integration of cmos and non-silicon devices
US8686342B2 (en) 2012-04-09 2014-04-01 Omnivision Technologies, Inc. Double-sided image sensor formed on a single semiconductor wafer die
US20140070627A1 (en) * 2012-09-07 2014-03-13 International Rectifier Corporation Integrated Group III-V Power Stage
KR101922123B1 (ko) * 2012-09-28 2018-11-26 삼성전자주식회사 반도체소자 및 그 제조방법
US9484418B2 (en) * 2012-11-19 2016-11-01 Delta Electronics, Inc. Semiconductor device
US20140197461A1 (en) 2013-01-14 2014-07-17 International Rectifier Corporation Semiconductor Structure Including A Spatially Confined Dielectric Region
US9041067B2 (en) * 2013-02-11 2015-05-26 International Rectifier Corporation Integrated half-bridge circuit with low side and high side composite switches
US20140225163A1 (en) * 2013-02-11 2014-08-14 International Rectifier Corporation Inverter Circuit Including Short Circuit Protected Composite Switch
US20140253217A1 (en) * 2013-03-06 2014-09-11 International Rectifier Corporation RF Switch Gate Control
JP6107435B2 (ja) 2013-06-04 2017-04-05 三菱電機株式会社 半導体装置及びその製造方法
US9142550B2 (en) * 2013-06-18 2015-09-22 Infineon Technologies Austria Ag High-voltage cascaded diode with HEMT and monolithically integrated semiconductor diode
US9330908B2 (en) 2013-06-25 2016-05-03 Globalfoundries Inc. Semiconductor structure with aspect ratio trapping capabilities
JP6223729B2 (ja) * 2013-06-25 2017-11-01 株式会社東芝 半導体装置
US9406674B2 (en) * 2013-07-12 2016-08-02 Infineon Technologies Americas Corp. Integrated III-nitride D-mode HFET with cascoded pair half bridge
US9184243B2 (en) 2013-07-12 2015-11-10 Infineon Technologies Americas Corp. Monolithic composite III-nitride transistor with high voltage group IV enable switch
TWI566328B (zh) * 2013-07-29 2017-01-11 高效電源轉換公司 具有用於產生附加構件之多晶矽層的氮化鎵電晶體
JP6143598B2 (ja) * 2013-08-01 2017-06-07 株式会社東芝 半導体装置
US9007117B2 (en) * 2013-08-02 2015-04-14 Infineon Technologies Dresden Gmbh Solid-state switching device having a high-voltage switching transistor and a low-voltage driver transistor
US9502401B2 (en) * 2013-08-16 2016-11-22 Infineon Technologies Austria Ag Integrated circuit with first and second switching devices, half bridge circuit and method of manufacturing
US9525063B2 (en) 2013-10-30 2016-12-20 Infineon Technologies Austria Ag Switching circuit
US9048838B2 (en) 2013-10-30 2015-06-02 Infineon Technologies Austria Ag Switching circuit
US9257424B2 (en) * 2013-11-08 2016-02-09 Infineon Technologies Austria Ag Semiconductor device
DE102013113682A1 (de) * 2013-12-09 2015-06-25 Otto-Von-Guericke-Universität Magdeburg Verbindungshalbleiterbauelement
US20150162832A1 (en) 2013-12-09 2015-06-11 International Rectifier Corporation Group III-V Voltage Converter with Monolithically Integrated Level Shifter, High Side Driver, and High Side Power Switch
US20150162321A1 (en) 2013-12-09 2015-06-11 International Rectifier Corporation Composite Power Device with ESD Protection Clamp
US9472625B2 (en) 2014-03-17 2016-10-18 Infineon Technologies Austria Ag Operational Gallium Nitride devices
US20160043218A1 (en) * 2014-08-05 2016-02-11 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
EP2991104A3 (en) * 2014-08-29 2016-03-09 International Rectifier Corporation Monolithic integrated composite group iii-v and group iv semiconductor device and ic
JP6256917B2 (ja) * 2014-09-08 2018-01-10 新電元工業株式会社 カスコード素子
US9349809B1 (en) 2014-11-14 2016-05-24 International Business Machines Corporation Aspect ratio trapping and lattice engineering for III/V semiconductors
CN104362147A (zh) * 2014-11-19 2015-02-18 佛山芯光半导体有限公司 一种带雪崩击穿特性的AlGaN/GaN HTMTs器件
CN104362145A (zh) * 2014-11-19 2015-02-18 佛山芯光半导体有限公司 一种带雪崩击穿特性的GaN基肖特基二极管的封装结构
US9614042B2 (en) 2015-03-06 2017-04-04 International Business Machines Corporation Heterojunction tunnel field effect transistor fabrication using limited lithography steps
US9437675B1 (en) 2015-06-12 2016-09-06 International Business Machines Corporation eDRAM for planar III-V semiconductor devices
JP6527423B2 (ja) * 2015-08-11 2019-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9627275B1 (en) * 2015-10-30 2017-04-18 Taiwan Semiconductor Manufacturing Company Ltd. Hybrid semiconductor structure on a common substrate
SG11201805857UA (en) * 2016-02-18 2018-08-30 Massachusetts Inst Technology High voltage logic circuit
DE102016106580B4 (de) * 2016-04-11 2020-12-24 Infineon Technologies Austria Ag Integrierte Transistoranordnung mit einer Vielzahl vertikaler Transistoren
US9941265B2 (en) 2016-07-01 2018-04-10 Nexperia B.V. Circuitry with voltage limiting and capactive enhancement
US10497602B2 (en) * 2016-08-01 2019-12-03 Semiconductor Components Industries, Llc Process of forming an electronic device including forming an electronic component and removing a portion of a substrate
TWI605552B (zh) 2016-12-08 2017-11-11 新唐科技股份有限公司 半導體元件、半導體基底及其形成方法
DE102017103111A1 (de) * 2017-02-16 2018-08-16 Semikron Elektronik Gmbh & Co. Kg Halbleiterdiode und elektronische Schaltungsanordnung hiermit
US10381310B2 (en) * 2017-03-13 2019-08-13 Intel Corporation Embedded multi-die interconnect bridge
US10128228B1 (en) 2017-06-22 2018-11-13 Infineon Technologies Americas Corp. Type III-V semiconductor device with integrated diode
US11699704B2 (en) * 2017-09-28 2023-07-11 Intel Corporation Monolithic integration of a thin film transistor over a complimentary transistor
US11810971B2 (en) * 2019-03-21 2023-11-07 Transphorm Technology, Inc. Integrated design for III-Nitride devices
FR3097682B1 (fr) * 2019-06-19 2023-01-13 St Microelectronics Gmbh Composant monolithique comportant un transistor de puissance au nitrure de gallium
CN111312712A (zh) * 2020-02-25 2020-06-19 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法
WO2021243654A1 (en) * 2020-06-04 2021-12-09 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and manufacturing method thereof
CN112289787B (zh) * 2020-09-17 2024-01-26 南京通华芯微电子有限公司 一种具有多种控制功能的mos器件
CN112786567A (zh) * 2021-01-12 2021-05-11 杰群电子科技（东莞）有限公司 一种半导体功率模组及半导体功率模组的封装方法
US20220384628A1 (en) * 2021-01-27 2022-12-01 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device structures and methods of manufacturing the same
US11784189B2 (en) 2021-08-20 2023-10-10 Globalfoundries U.S. Inc. Monolithic integration of diverse device types with shared electrical isolation
WO2023130336A1 (en) * 2022-01-07 2023-07-13 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor circuit and method for manufacturing the same
WO2023130337A1 (en) * 2022-01-07 2023-07-13 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor circuit and method for manufacturing thereof
US20240021716A1 (en) * 2022-07-14 2024-01-18 Globalfoundries Singapore Pte. Ltd. Compound semiconductor-based devices with stress-reduction features
CN116741787A (zh) * 2023-08-11 2023-09-12 中芯越州集成电路制造(绍兴)有限公司 半导体器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283346A (ja) * 2009-05-28 2010-12-16 Internatl Rectifier Corp モノリシック垂直集積複合ｉｉｉ−ｖ族及びｉｖ族半導体デバイス
JP2013038409A (ja) * 2011-07-15 2013-02-21 Internatl Rectifier Corp 集積されたダイオードを備える複合半導体装置

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3990101A (en) * 1975-10-20 1976-11-02 Rca Corporation Solar cell device having two heterojunctions
US4128733A (en) * 1977-12-27 1978-12-05 Hughes Aircraft Company Multijunction gallium aluminum arsenide-gallium arsenide-germanium solar cell and process for fabricating same
US4278474A (en) * 1980-03-25 1981-07-14 The United States Of America As Represented By The United States Department Of Energy Device for conversion of electromagnetic radiation into electrical current
JPS61201456A (ja) 1985-03-04 1986-09-06 Tdk Corp 半導体集積装置及びその製法
JPS6220372A (ja) * 1985-07-19 1987-01-28 Hitachi Ltd 光電素子およびこれを組み込んだ光電子装置
JPH0344039A (ja) * 1989-07-12 1991-02-25 Sharp Corp 半導体装置
US5412226A (en) * 1989-11-20 1995-05-02 British Telecommunications Public Limited Company Semi-conductor structures
JPH05110048A (ja) * 1991-10-14 1993-04-30 Mitsubishi Electric Corp 光−電子集積回路
JPH05291684A (ja) * 1992-04-13 1993-11-05 Hitachi Ltd 半導体装置
JPH06252351A (ja) * 1993-02-25 1994-09-09 Olympus Optical Co Ltd 化合物半導体素子
JPH0818004A (ja) * 1994-06-29 1996-01-19 Hitachi Ltd 半導体装置とその製法
US5837589A (en) * 1996-12-27 1998-11-17 Raytheon Company Method for making heterojunction bipolar mixer circuitry
JPH10229162A (ja) * 1997-02-14 1998-08-25 Tokai Rika Co Ltd 両面回路基板及びその製造方法
US5956578A (en) * 1997-04-23 1999-09-21 Motorola, Inc. Method of fabricating vertical FET with Schottky diode
US6090636A (en) * 1998-02-26 2000-07-18 Micron Technology, Inc. Integrated circuits using optical waveguide interconnects formed through a semiconductor wafer and methods for forming same
US6274892B1 (en) * 1998-03-09 2001-08-14 Intersil Americas Inc. Devices formable by low temperature direct bonding
US6424034B1 (en) * 1998-08-31 2002-07-23 Micron Technology, Inc. High performance packaging for microprocessors and DRAM chips which minimizes timing skews
US6150708A (en) * 1998-11-13 2000-11-21 Advanced Micro Devices, Inc. Advanced CMOS circuitry that utilizes both sides of a wafer surface for increased circuit density
WO2001006546A2 (en) 1999-07-16 2001-01-25 Massachusetts Institute Of Technology Silicon on iii-v semiconductor bonding for monolithic optoelectronic integration
JP5130641B2 (ja) * 2006-03-31 2013-01-30 サンケン電気株式会社 複合半導体装置
DE60032772T2 (de) * 2000-09-27 2007-11-08 Stmicroelectronics S.R.L., Agrate Brianza Integrierter chemischer Mikroreaktor mit thermisch isolierten Messelektroden und Verfahren zu dessen Herstellung
US20020179957A1 (en) 2001-05-29 2002-12-05 Motorola, Inc. Structure and method for fabricating high Q varactor diodes
US6646293B2 (en) * 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6855992B2 (en) * 2001-07-24 2005-02-15 Motorola Inc. Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same
US7253091B2 (en) 2001-09-28 2007-08-07 Hrl Laboratories, Llc Process for assembling three-dimensional systems on a chip and structure thus obtained
JP2003197854A (ja) * 2001-12-26 2003-07-11 Nec Electronics Corp 両面接続型半導体装置、多段積層型半導体装置、その製造方法および該半導体装置を搭載した電子部品
US6916717B2 (en) * 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
US6855593B2 (en) 2002-07-11 2005-02-15 International Rectifier Corporation Trench Schottky barrier diode
US6787885B2 (en) * 2002-11-04 2004-09-07 The United States Of America As Represented By The Secretary Of The Navy Low temperature hydrophobic direct wafer bonding
US6977208B2 (en) 2004-01-27 2005-12-20 International Rectifier Corporation Schottky with thick trench bottom and termination oxide and process for manufacture
JP2006310769A (ja) * 2005-02-02 2006-11-09 Internatl Rectifier Corp Ｉｉｉ族窒化物一体化ショットキおよび電力素子
DE112006000832B4 (de) * 2005-04-06 2018-09-27 Fairchild Semiconductor Corporation Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
DE112007000667T5 (de) * 2006-03-20 2009-01-29 International Rectifier Corp., El Segundo Vereinigter Gate-Kaskoden-Transistor
US7863877B2 (en) * 2006-12-11 2011-01-04 International Rectifier Corporation Monolithically integrated III-nitride power converter
US7485508B2 (en) * 2007-01-26 2009-02-03 International Business Machines Corporation Two-sided semiconductor-on-insulator structures and methods of manufacturing the same
US7501670B2 (en) * 2007-03-20 2009-03-10 Velox Semiconductor Corporation Cascode circuit employing a depletion-mode, GaN-based FET
JP5319084B2 (ja) * 2007-06-19 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置
JP2009004519A (ja) * 2007-06-20 2009-01-08 Toshiba Corp 半導体装置
US8174051B2 (en) * 2007-06-26 2012-05-08 International Rectifier Corporation III-nitride power device
US7723851B2 (en) * 2007-09-11 2010-05-25 International Business Machines Corporation Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias
US8137995B2 (en) * 2008-12-11 2012-03-20 Stats Chippac, Ltd. Double-sided semiconductor device and method of forming top-side and bottom-side interconnect structures
US8299583B2 (en) * 2009-03-05 2012-10-30 International Business Machines Corporation Two-sided semiconductor structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283346A (ja) * 2009-05-28 2010-12-16 Internatl Rectifier Corp モノリシック垂直集積複合ｉｉｉ−ｖ族及びｉｖ族半導体デバイス
JP2013038409A (ja) * 2011-07-15 2013-02-21 Internatl Rectifier Corp 集積されたダイオードを備える複合半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160037081A (ko) * 2014-09-26 2016-04-05 한국전자통신연구원 전력 소자
KR102003792B1 (ko) 2014-09-26 2019-07-31 한국전자통신연구원 전력 소자
JP2020074399A (ja) * 2016-06-14 2020-05-14 クロミス，インコーポレイテッド 電力およびｒｆ用途用の設計された基板構造
JP7001660B2 (ja) 2016-06-14 2022-01-19 クロミス，インコーポレイテッド 電力およびｒｆ用途用の設計された基板構造
JP2022058405A (ja) * 2016-06-14 2022-04-12 クロミス，インコーポレイテッド 電力およびｒｆ用途用の設計された基板構造
US11387101B2 (en) 2016-06-14 2022-07-12 QROMIS, Inc. Methods of manufacturing engineered substrate structures for power and RF applications
JP7416556B2 (ja) 2016-06-14 2024-01-17 クロミス，インコーポレイテッド 電力およびｒｆ用途用の設計された基板構造
JP2022045568A (ja) * 2020-09-09 2022-03-22 株式会社東芝 半導体装置
JP7379301B2 (ja) 2020-09-09 2023-11-14 株式会社東芝 半導体装置
JP2022049609A (ja) * 2020-09-16 2022-03-29 株式会社東芝 半導体装置
WO2023145317A1 (ja) * 2022-01-28 2023-08-03 ローム株式会社 半導体モジュールおよび半導体ユニット

Also Published As

Publication number Publication date
US20140035005A1 (en) 2014-02-06
US7915645B2 (en) 2011-03-29
JP5351832B2 (ja) 2013-11-27
TW201110315A (en) 2011-03-16
TWI476895B (zh) 2015-03-11
US20140367744A1 (en) 2014-12-18
EP2256799A2 (en) 2010-12-01
US8866193B2 (en) 2014-10-21
US8557644B2 (en) 2013-10-15
US20100301396A1 (en) 2010-12-02
EP2256799A3 (en) 2011-01-05
JP2010283346A (ja) 2010-12-16
US20110136325A1 (en) 2011-06-09

Similar Documents

Publication Publication Date Title
JP2016051886A (ja) モノリシック集積ｉｉｉ−ｖ族及びｉｖ族複合半導体デバイス及び集積回路
US9502398B2 (en) Composite device with integrated diode
EP2333827B1 (en) Monolithic integrated composite group III-V and group IV semiconductor device and method for fabricating same
CN102292812B (zh) 半导体结构、包括半导体结构的集成电路及制造半导体结构的方法
JP5793120B2 (ja) 集積されたダイオードを有するｓｏｉ基板を備える複合半導体装置
CN104241260B (zh) 具有高电子迁移率晶体管和单片集成半导体二极管的高压级联二极管
US20070051977A1 (en) Nitride semiconductor device
US9748242B2 (en) Semiconductor device
JP2013004967A (ja) エンハンスメント型ｉｉｉ−ｖ族高電子移動度トランジスタ（ｈｅｍｔ）および製造方法
JP5536897B2 (ja) 縦型パワートランジスタ装置、半導体チップ、および縦型パワートランジスタ装置の製造方法
EP2991104A2 (en) Monolithic integrated composite group iii-v and group iv semiconductor device and ic
US20220384424A1 (en) Nitride-based semiconductor bidirectional switching device and method for manufacturing the same
US20120223367A1 (en) Method For Fabricating Semiconductor Wafers For The Integration of Silicon Components With Hemts, And Appropriate Semiconductor Layer Arrangement
JP2006237430A (ja) 窒化物半導体装置
JP2009246045A (ja) 電界効果トランジスタ及びその製造方法
KR20170069479A (ko) 반도체 장치 및 이의 제조 방법
CN114207818A (zh) 基于氮化物的半导体装置和其制造方法
KR20140110197A (ko) 리세스-드레인 쇼트키 전극을 이용한 단방향 이종접합 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160322

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160822

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170123