DE102016106580B4 - Integrierte Transistoranordnung mit einer Vielzahl vertikaler Transistoren - Google Patents

Integrierte Transistoranordnung mit einer Vielzahl vertikaler Transistoren Download PDF

Info

Publication number
DE102016106580B4
DE102016106580B4 DE102016106580.3A DE102016106580A DE102016106580B4 DE 102016106580 B4 DE102016106580 B4 DE 102016106580B4 DE 102016106580 A DE102016106580 A DE 102016106580A DE 102016106580 B4 DE102016106580 B4 DE 102016106580B4
Authority
DE
Germany
Prior art keywords
transistor
transistors
region
semiconductor
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016106580.3A
Other languages
English (en)
Other versions
DE102016106580A1 (de
Inventor
Markus Zundel
Peter Irsigler
Wolfgang Werner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102016106580.3A priority Critical patent/DE102016106580B4/de
Publication of DE102016106580A1 publication Critical patent/DE102016106580A1/de
Application granted granted Critical
Publication of DE102016106580B4 publication Critical patent/DE102016106580B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors

Abstract

Transistoranordnung mit:einem Halbleiterkörper (100), welcher eine Vielzahl von Halbleiterschichten (110, 1201-120n) aufweist, welche zwischen einer ersten Oberfläche (101) und einer zweiten Oberfläche (102) des Halbleiterkörpers (100) übereinander gestapelt sind;einer Vielzahl von Transistoren (1, 21-2n), welche jeweils eine Laststrecke und einen Steueranschluss aufweisen,wobei die Laststrecken der Vielzahl von Transistoren in Reihe zwischen einen ersten Lastanschluss (31) und einen zweiten Lastanschluss (32) der Transistoranordnung geschaltet sind,wobei jeder der Vielzahl von Transistoren (1, 21-2n) zumindest teilweise in einer entsprechenden der Vielzahl von Halbleiterschichten (110, 1201-120n) integriert ist,wobei die Transistoranordnung einen Steueranschluss (33) aufweist, welcher mit dem Steueranschluss eines ersten Transistors (1) der Vielzahl von Transistoren (1, 21-2n) verbunden ist,wobei die Vielzahl von Transistoren (1, 21-2n) den ersten Transistor (1) und wenigstens einen zweiten Transistor (21-2n) aufweist,wobei der wenigstens eine zweite Transistor (21-2n) ein selbstleitender Transistor ist und wenigstens eine Transistorzelle (20) mit einem Sourcegebiet (21), einem Bodygebiet (24) eines zu einem Dotierungstyp des Sourcegebiets (21) entgegengesetzten Dotierungstyps und eine in der Halbleiterschicht (120) des wenigstens einen zweiten Transistors angeordnete Kontaktelektrode (28) aufweist,wobei die Kontaktelektrode (28) einen ohmschen Kontakt zwischen dem Bodygebiet (24) und dem Sourcegebiet (21) herstellt.

Description

  • Die vorliegende Anmeldung betrifft allgemein eine Transistoranordnung, insbesondere eine integrierte Transistoranordnung mit einer Vielzahl in Reihe geschalteter Transistoren.
  • Transistoren, wie beispielsweise MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistoren, engl.: Metal Oxide Semiconductor Field-Effect Transistors), werden häufig in Automotive-, Industrie- oder Unterhaltungselektronikanwendungen zum Treiben von Lasten, zur Leistungswandlung oder ähnlichem verwendet. Solche Transistoren werden häufig auch als Leistungstransistoren bezeichnet. Gemäß einem Gestaltungskonzept kann die Funktionalität eines Leistungstransistors mittels einer Transistoranordnung erhalten werden, welche eine Vielzahl von Transistorbauelementen aufweist, deren Laststrecken in Reihe zueinander geschaltet sind.
  • Die US 2009/01522667 A1 beschreibt einen vertikalen MOSFET mit einem zwischen einem Bodygebiet und einem Draingebiet angeordneten Driftgebiet. In dem Driftgebiet sind mehrere komplementär zu dem Driftgebiet dotierte Halbleitergebiete angeordnet, die an einen Spannungsteiler angeschlossen sind und die mit daran angrenzenden Gebieten des Driftgebiets jeweils einen JFET bilden.
  • Die US 2010/0301396 A1 beschreibt eine Halbleiteranordnung mit einem mehrere Schichten aufweisenden Halbleiterkörper. In Schichten, die im Bereich einer Seite des Halbleiterkörpers angeordnet sind, ist ein HEMT realisiert, in einer an die gegenüberliegende Seite angrenzenden Schicht sind MOSFETs realisiert.
  • Die der vorliegenden Erfindung zugrunde liegende Aufgabe besteht darin, eine Transistoranordnung der zuvor erläuterten Art, die eine Vielzahl von Bauelementen aufweist, auf Platz sparende Art und Weise zu implementieren zu können. Diese Aufgabe wird jeweils durch eine Transistoranordnung nach Anspruch 1 oder 4 gelöst.
  • Beispiele werden im Weiteren unter Bezugnahme auf die Figuren beschrieben. Die Figuren dienen dazu, bestimmte Grundsätze darzustellen, so dass nur solche Aspekte dargestellt werden, welche für das Verständnis dieser Grundsätze erforderlich sind. Die Figuren sind nicht maßstabsgetreu. In den Figuren bezeichnen gleiche Bezugszeichen gleiche Merkmale.
    • 1 zeigt schematisch eine Transistoranordnung mit einer Vielzahl von Transistoren gemäß einem Beispiel;
    • 2 zeigt schematisch eine Transistoranordnung mit einer Vielzahl von Transistoren gemäß einem anderen Beispiel;
    • 3 zeigt einen vertikalen Querschnitt eines Beispiels eines ersten Transistors der Transistoranordnung;
    • 4 zeigt eine Abwandlung des in 3 dargestellten ersten Transistors;
    • 5 zeigt einen horizontalen Querschnitt eines Bereiches eines ersten Transistors der in 4 dargestellten Art;
    • 6 zeigt einen horizontalen Querschnitt eines anderen Bereiches eines ersten Transistors der in 4 dargestellten Art;
    • 7 zeigt einen vertikalen Querschnitt des ersten Transistors in einer in 6 dargestellten Schnittebene B-B;
    • 8 zeigt einen vertikalen Querschnitt eines zweiten Transistors der Transistoranordnung gemäß einem Beispiel;
    • 9 zeigt einen vertikalen Querschnitt eines zweiten Transistors der Transistoranordnung gemäß einem anderen Beispiel;
    • 10 zeigt einen vertikalen Querschnitt eines zweiten Transistors der Transistoranordnung gemäß einem weiteren Beispiel;
    • 11 zeigt einen vertikalen Querschnitt eines zweiten, als JFET ausgebildeten Transistors;
    • 12 zeigt einen horizontalen Querschnitt eines zweiten Transistors gemäß einem Beispiel;
    • 13 zeigt einen vertikalen Querschnitt einer Transistoranordnung mit einer Vielzahl von Transistoren in größerem Detail; und
    • 14A-14H zeigen ein Beispiel eines Verfahrens zum Ausbilden von zwei benachbarten Transistoren in der Transistoranordnung.
  • In der folgenden detaillierten Beschreibung wird auf die beigefügten Figuren Bezug genommen. Die Figuren zeigen zur Veranschaulichung bestimmte Ausführungsformen, in welchen die Erfindung Verwendung finden kann. Es versteht sich, dass die Merkmale der beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht anders angegeben.
  • 1 zeigt eine Transistoranordnung 3 gemäß einem Beispiel. Die Transistoranordnung 3 weist einen Halbleiterkörper 100 mit einer ersten Oberfläche 101 und einer zweiten Oberfläche 102 auf. Die zweite Oberfläche 102 liegt der ersten Oberfläche 101 in einer vertikalen Richtung des Halbleiterkörpers 100 gegenüber. Die „vertikale Richtung“ ist eine Richtung senkrecht zu der ersten Oberfläche 101 und der zweiten Oberfläche 102. 1 zeigt einen vertikalen Querschnitt des Halbleiterkörpers 100, was eine Ansicht in einer Schnittebene senkrecht zu der ersten Oberfläche 101 und der zweiten Oberfläche 102 darstellt. Der Halbleiterkörper 100 kann ein herkömmliches Halbleitermaterial aufweisen, wie beispielsweise Silizium (Si), Siliziumkarbid (SiC), Galliumarsenid (GaAs), Galliumnitrid (GaN), oder ähnliches.
  • Der Halbleiterkörper 100 weist eine Vielzahl von Halbleiterschichten 110, 1201 auf, welche zwischen der ersten Oberfläche 101 und der zweiten Oberfläche 102 übereinander angeordnet sind. Die Transistoranordnung 3 weist weiterhin eine Vielzahl von Transistoren 1, 21 auf, welche jeweils eine Laststrecke und einen Steueranschluss aufweisen, wobei die Laststrecken der Vielzahl von Transistoren 1, 21 in Reihe zwischen einen ersten Lastanschluss 31 und einen zweiten Lastanschluss 32 der Transistoranordnung geschaltet sind. Ein Steueranschluss 33 der Transistoranordnung ist mit dem Steueranschluss eines ersten Transistors 1 der Vielzahl von Transistoren 1, 21 verbunden.
  • In 1 ist die Vielzahl von Transistoren 1, 21 durch Schaltzeichen schematisch dargestellt. Beispiele dafür, wie diese Transistoren implementiert werden können, werden in größerem Detail im Weiteren beschrieben. Jeder der Transistoren 1, 21 ist zumindest teilweise in einer entsprechenden der Vielzahl von Halbleiterschichten 110, 1201 integriert. „Zumindest teilweise integriert“ bedeutet, dass wenigstens aktive Halbleitergebiete dieser Transistoren 1, 21 in der entsprechenden Halbleiterschicht 110, 1201 integriert sind. In der in 1 dargestellten Ausführungsform ist ein erster Transistor 1 zumindest teilweise in einer ersten Halbleiterschicht 110 integriert und ein zweiter Transistor 21 ist zumindest teilweise in einer zweiten Halbleiterschicht 1201 , welche an die erste Halbleiterschicht 110 angrenzt, integriert. In dem in 1 dargestellten Beispiel sind die Transistoren 1, 21 als MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistor) dargestellt. Aktive Bauelementgebiete eines MOSFETs weisen ein Sourcegebiet, ein Bodygebiet, ein Driftgebiet und ein Draingebiet auf. Dies wird im Weiteren in größerem Detail beschrieben.
  • Die Laststrecke von jedem der Vielzahl von Transistoren 1, 21 verläuft zwischen einem ersten Lastanschluss und einem zweiten Lastanschluss des entsprechenden Transistors. In einem MOSFET wird der erste Lastanschluss allgemein als Drainanschluss und der zweite Lastanschluss generell als Sourceanschluss bezeichnet. Daher werden die Laststrecken der Transistoren 1, 21 im Folgenden auch als Drain-Source-Strecke bezeichnet.
  • Bezugnehmend auf 1 weist der Halbleiterkörper 100 weiterhin eine Vielzahl dotierter Halbleitergebiete auf, welche in der vertikalen Richtung des Halbleiterkörpers 100 beabstandet zueinander angeordnet sind. Jedes dieser Halbleitergebiete bildet den Sourceanschluss oder den Drainanschluss wenigstens eines der Vielzahl von Transistoren. In dem vorliegenden Beispiel bildet ein Halbleitergebiet 11, welches an die erste Oberfläche 101 angrenzt, ein Sourcegebiet des ersten Transistors 1, ein Halbleitergebiet 12, 211 bildet das Draingebiet des ersten Transistors 1 und das Sourcegebiet des zweiten Transistors 21 und ein Halbleitergebiet 221 , welches an die zweite Oberfläche 102 angrenzt, bildet das Draingebiet des zweiten Transistors 21 .
  • 2 zeigt eine Transistoranordnung 3 gemäß einem weiteren Beispiel. Die in 2 dargestellte Transistoranordnung 3 unterscheidet sich von der in 1 dargestellten Transistoranordnung dadurch, dass sie eine Vielzahl von zweiten Transistoren 21-2n aufweist, wobei jeder dieser zweiten Transistoren 21-2n zumindest teilweise in einer entsprechenden Halbleiterschicht 1201-120" eines Schichtstapels integriert ist. Dieser Schichtstapel weist eine erste Halbleiterschicht 110 und die Vielzahl von zweiten Halbleiterschichten 1201-120" auf. Diese Halbleiterschichten 110, 1201 120n sind zwischen der ersten Oberfläche 101 und der zweiten Oberfläche 102 übereinander angeordnet. Insbesondere sind die zweiten Halbleiterschichten 1201-120" zwischen der zweiten Oberfläche 102 und der ersten Halbleiterschicht 110 übereinander angeordnet und die erste Halbleiterschicht 110 ist auf dem Schichtstapel mit den zweiten Halbleiterschichten 1201-120" angeordnet. In dem in 2 dargestellten Beispiel bildet ein dotiertes Halbleitergebiet 11, welches an die erste Oberfläche 101 angrenzt, ein Sourcegebiet des ersten Transistors 1 und ein Halbleitergebiet 22n , welches an die zweite Oberfläche 102 angrenzt, bildet ein Draingebiet des zweiten Transistors 2n . Andere Halbleitergebiete, welche zu den Halbleitergebieten 11 und 22n beabstandet angeordnet sind, bilden jeweils das Sourcegebiet eines der Vielzahl von Transistoren 1, 21-2n und ein Draingebiet eines anderen der Vielzahl von Transistoren 1, 21-2n . Diese Halbleitergebiete sind in 2 mit 12, 211, 221, 212, 222, 21n bezeichnet.
  • Im Folgenden ist beabsichtigt, dass „der wenigstens eine zweite Transistor 21-2n “ nur einen der in 1 dargestellten zweiten Transistoren oder mehr als einen zweiten Transistor aufweist, wie in 2 dargestellt. Die Transistoranordnung 3 mit der Vielzahl von in Reihe geschalteten Transistoren, das heißt mit dem ersten Transistor 1 und dem wenigstens einen zweiten Transistor 21-2n , kann wie ein elektronischer Schalter oder Transistor betrieben werden. Hierfür ist der erste Transistor 1 dazu ausgebildet, eine externe Ansteuerspannung VDRV zu empfangen. Hierfür ist in den in den 1 und 2 dargestellten Beispielen der Gateanschluss des ersten Transistors 1 mit dem Steueranschluss 33 der Transistoranordnung 3 verbunden und der Sourceanschluss ist mit dem ersten Lastanschluss 31 verbunden. Das externe Ansteuersignal VDRV kann zwischen dem Steueranschluss 33 und dem ersten Lastanschluss 31 angelegt werden. Der erste Transistor 1 schaltet in Abhängigkeit von einem Signalpegel des Ansteuersignals VDRV ein oder aus. Wenn, wie in den 1 und 2 dargestellt, der erste Transistor 1 ein MOSFET ist, ist das Ansteuersignal VDRV eine Ansteuerspannung und der erste Transistor 1 schaltet in Abhängigkeit von einem Spannungspegel dieser Ansteuerspannung VDRV ein oder aus. Lediglich zum Zwecke der Erläuterung ist der erste Transistor 1 in den in den 1 und 2 dargestellten Beispielen als n-Kanal-MOSFET vom Anreicherungstyp dargestellt. Ein erster Transistor 1 dieser Art schaltet ein, wenn ein Spannungspegel der Ansteuerspannung VDRV oberhalb einer positiven Schwellenspannung des Transistors liegt und schaltet aus, wenn der Spannungspegel der Ansteuerspannung VDRV unterhalb dieser positiven Schwellenspannung liegt. Wenn der erste Transistor 1 als n-Kanal-MOSFET vom Verarmungstyp anstatt als n-Kanal-MOSFET vom Anreicherungstyp implementiert ist, schaltet er ein, wenn der Spannungspegel der Ansteuerspannung VDRV oberhalb einer negativen Schwelle liegt und schaltet aus, wenn der Spannungspegel unterhalb der negativen Schwelle liegt.
  • Jeder der zweiten Transistoren 21-2n wird durch wenigstens einen anderen Transistor der Vielzahl von Transistoren 1, 21-2n in der Reihenschaltung gesteuert. Insbesondere wird jeder der zweiten Transistoren 21-2n durch eine Laststreckenspannung wenigstens eines der Vielzahl von Transistoren 1, 21-2n gesteuert. In den in den 1 und 2 dargestellten Beispielen wird jeder zweite Transistor 21-2n durch eine Laststreckenspannung genau eines anderen Transistors der Vielzahl von Transistoren 1, 21-2n gesteuert. Insbesondere wird jeder der zweiten Transistoren 21-2n durch die Laststreckenspannung eines Transistors gesteuert, mit welchem er in der Reihenschaltung direkt verbunden ist. In den in den 1 und 2 dargestellten Beispielen sind zwei Transistoren der Reihenschaltung „direkt miteinander verbunden“, wenn das Sourcegebiet eines der beiden Transistoren und das Draingebiet des anderen der beiden Transistoren durch das selbe dotierte Halbleitergebiet gebildet werden.
  • In dem in 1 dargestellten Beispiel ist der zweite Transistor 21 direkt mit dem ersten Transistor 1 verbunden. Der zweite Transistor 21 wird durch die Laststreckenspannung des ersten Transistors 1 gesteuert, indem der Steueranschluss (Gateanschluss) des zweiten Transistors 21 mit dem ersten Lastanschluss (Sourceanschluss) des ersten Transistors 1 verbunden ist.
  • In dem in 2 dargestellten Beispiel ist der zweite Transistor 21 direkt mit dem ersten Transistor 1 verbunden und der zweite Transistor 21 wird durch die Laststrecke des ersten Transistors 1 gesteuert, indem der Steueranschluss (Gateanschluss) des zweiten Transistors 21 mit dem ersten Lastanschluss (Sourceanschluss) des ersten Transistors 1 verbunden ist. Der zweite Transistor 22 in der Reihenschaltung wird durch die Laststreckenspannung des zweiten Transistors 21 gesteuert, indem der Steueranschluss (Gateanschluss) mit dem ersten Lastanschluss (Sourceanschluss) des zweiten Transistors 21 verbunden ist, usw. Es sollte verstanden werden, dass das Steuern jedes der zweiten Transistoren 21-2n durch die Laststreckenspannung genau eines anderen Transistors in der Reihenschaltung lediglich ein Beispiel darstellt. Gemäß einem weiteren Beispiel (nicht dargestellt) empfängt wenigstens einer der zweiten Transistoren 21-2n als Ansteuerspannung eine Summe der Laststreckenspannungen von zwei oder mehr anderen Transistoren in der Reihenschaltung. In jedem Fall ist der Gateanschluss jedes der zweiten Transistoren 21-2n mit dem Sourceanschluss eines anderen Transistors in der Reihenschaltung verbunden. Das heißt, dass bei keinem der zweiten Transistoren 21-2n der entsprechende Gateanschluss G mit seinem entsprechenden Sourceanschluss S verbunden ist.
  • Eine Art zum Betreiben der in den 1 und 2 dargestellten Transistoranordnung 3 wird im Folgenden beschrieben. Zum Zwecke der Erläuterung wird angenommen, dass der erste Transistor 1 ein n-Kanal-MOSFET vom Anreicherungstyp und der wenigstens eine zweite Transistor 21-2n ein n-Kanal-MOSFET vom Verarmungstyp ist. Zum Zwecke der Erläuterung wird weiterhin angenommen, dass eine Lastspannung VLOAD zwischen dem zweiten Lastanschluss 32 und dem ersten Lastanschluss 31 der Transistoranordnung 3 angelegt wird, das heißt zwischen dem Drainanschluss des zweiten Transistors, welcher am Weitesten entfernt von dem ersten Transistor 1 in der Reihenschaltung angeordnet ist, und dem Sourceanschluss S des ersten Transistors 1. Der „zweite Transistor, welcher am Weitesten entfernt von dem ersten Transistor 1 in der Reihenschaltung angeordnet ist“ ist in dem Beispiel in 1 der Transistor 21 und in dem in 2 dargestellten Beispiel der Transistor 2n .
  • Die Transistoranordnung 3 befindet sich in einem eingeschalteten Zustand, in welchem sie einen elektrischen Strom zwischen dem ersten Lastanschluss 31 und dem zweiten Lastanschluss 32 führen kann, wenn die Ansteuerspannung VDRV zwischen dem Steueranschluss 33 und dem ersten Lastanschluss 31 einen Spannungspegel aufweist, welcher den ersten Transistor 1 einschaltet. In dem eingeschalteten Zustand des ersten Transistors 1 ist ein Spannungspegel der Laststreckenspannung des ersten Transistors 1 zu niedrig um den zweiten Transistor 21, welcher direkt mit dem ersten Transistor 1 verbunden ist, auszuschalten (abzuklemmen, engl.: pinch-off), so dass der zweite Transistor 21 in dem eingeschalteten Zustand ist. In dem eingeschalteten Zustand des zweiten Transistors 21 ist ein Spannungspegel der Laststreckenspannung dieses zweiten Transistors 21 zu niedrig, um den weiteren zweiten Transistor 22 auszuschalten, so dass sich der weitere zweite Transistor 22 in dem eingeschalteten Zustand befindet, usw. Daher sind die zweiten Transistoren 21-2n wenn der erste Transistor 1 in dem eingeschalteten Zustand ist, „automatisch“ in dem eingeschalteten Zustand oder sie schalten in den eingeschalteten Zustand, so dass sich die Transistoranordnung 3 in dem eingeschalteten Zustand befindet.
  • Wenn die Ansteuerspannung VDRV einen Spannungspegel aufweist, welcher den ersten Transistor 1 ausschaltet, erhöht sich ein Spannungspegel der Laststreckenspannung des ersten Transistors 1, bis er einen Spannungspegel erreicht, welcher den zweiten Transistor 21 ausschaltet, welcher direkt mit dem ersten Transistor 1 verbunden ist. Wenn der zweite Transistor 21 ausschaltet, erhöht sich ein Spannungspegel seiner Laststreckenspannung bis er einen Spannungspegel erreicht, welcher den weiteren zweiten Transistor 22 ausschaltet, usw. Die Anzahl der zweiten Transistoren, welche in den ausgeschalteten Zustand geschaltet werden, hängt von der Gesamt-Lastspannung VLOAD und von der Spannung, welcher jeder der zweiten Transistoren 21-2n in dem ausgeschalteten Zustand standhält, ab.
  • Indem die Transistoren der Reihenschaltung von Transistoren in Halbleiterschichten implementiert werden, welche übereinander angeordnet sind, kann die Transistoranordnung auf Platz sparende Art und Weise implementiert werden. In diesem Zusammenhang bedeutet „Platz sparend“, dass eine geringe Chipfläche benötigt wird. Die Chipfläche, welche durch die Transistoranordnung benötigt wird, ist beispielsweise der Bereich der ersten Oberfläche 101 oberhalb der Transistoranordnung mit der Vielzahl von Transistoren 1, 21-2n . Gemäß einem Beispiel ist jeder der Transistoren 1, 21-2n der Reihenschaltung von Transistoren als vertikaler Transistor ausgebildet. Ein „vertikaler Transistor“ ist ein Transistor bei welchem das Draingebiet und das Sourcegebiet in der vertikalen Richtung des Halbleiterkörpers 100 beabstandet zueinander angeordnet sind. Beispiele von vertikalen Transistoren, welche dazu geeignet sind, in der Transistoranordnung 3 verwendet zu werden, werden unter Bezugnahme auf die Figuren im Weiteren erläutert.
  • 3 zeigt einen vertikalen Querschnitt des ersten Transistors 1 gemäß einem Beispiel. Insbesondere zeigt 3 einen vertikalen Querschnitt eines Bereiches der ersten Halbleiterschicht 110 und des ersten Transistors 1, welcher darin integriert ist. Gemäß einem Beispiel weist der ersten Transistor 1 wenigstens eine Transistorzelle 10 auf. Die wenigstens eine Transistorzelle 10 weist das Sourcegebiet 11 und das Draingebiet 12, welche bereits unter Bezugnahme auf die 1 und 2 erläutert wurden, ein Driftgebiet 13 und ein Bodygebiet 14 auf. Das Driftgebiet 13 ist zwischen dem Draingebiet 12 und dem Bodygebiet 14 angeordnet und das Bodygebiet 14 ist zwischen dem Sourcegebiet 11 und dem Driftgebiet 13 angeordnet. Das Bodygebiet 14 grenzt an das Driftgebiet 13 an und bildet, gemäß einem Beispiel, einen pn-Übergang mit dem Driftgebiet 13. Eine Gateelektrode 15 ist benachbart zu dem Bodygebiet 14 angeordnet und wird durch ein Gatedielektrikum 16 dielektrisch von dem Bodygebiet 14 isoliert. Die Gateelektrode 15 ist mit dem Steueranschluss 33 elektrisch verbunden und das Sourcegebiet 11 ist elektrisch mit dem ersten Lastanschluss 31 der Transistoranordnung verbunden. Elektrische Verbindungen zwischen der Gateelektrode 15 und dem Steueranschluss 33 und zwischen dem Sourcegebiet 11 und dem ersten Lastanschluss 31 sind in 3 lediglich schematisch dargestellt. Gemäß einem Beispiel ist das Bodygebiet 14 auch elektrisch mit dem ersten Lastanschluss 31 verbunden.
  • Der erste Transistor 1 kann eine Vielzahl von Transistorzellen 10 aufweisen. Diese Transistorzellen 10 sind parallel zueinander geschaltet, indem die Gateelektroden 15 mit dem Steueranschluss 33 verbunden sind und indem die Sourcegebiete 11 und die Bodygebiete 14 mit dem ersten Lastanschluss 31 verbunden sind. Weiterhin können die einzelnen Transistorzellen 10, wie in 3 dargestellt, das Driftgebiet 13 und das Draingebiet 12 gemeinsam haben.
  • In dem in 3 dargestellten Beispiel ist die Gateelektrode 15 der wenigstens einen Transistorzelle 10 eine Grabenelektrode (engl.: trench electrode). Das heißt, dass die Gateelektrode 15 in einem Graben angeordnet ist, welcher sich von der ersten Oberfläche 101 in die erste Halbleiterschicht 110 hinein erstreckt. Das Ausbilden der Gateelektrode 15 des ersten Transistors 1 als eine Grabenelektrode ist lediglich ein Beispiel. Gemäß einem weiteren Beispiel (nicht dargestellt) ist die Gateelektrode 15 eine planare Gateelektrode, welche oberhalb der ersten Oberfläche der ersten Halbleiterschicht 110 angeordnet ist.
  • Der in 3 dargestellte erste Transistor 1 ist ein MOSFET. Der erste Transistor 1 kann als n-Kanal-MOSFET (wie in den 1 und 2 dargestellt) oder als p-Kanal-MOSFET implementiert werden. Der Typ des MOSFETs wird durch den Dotierungstyp (Leitungstyp) des Sourcegebiets 11 definiert. In einem n-Kanal-MOSFET ist das Sourcegebiet 11 n-dotiert, das Driftgebiet 13 und das Draingebiet 12 sind n-dotiert und das Bodygebiet 14 ist p-dotiert. In einem p-Kanal-MOSFET sind die Dotierungstypen der aktiven Bauelementgebiete komplementär zu den entsprechenden Bauelementgebieten in einem n-Kanal-MOSFET dotiert. Die „aktiven Bauelementgebiete“ sind das Sourcegebiet 11, das Draingebiet 12, das Driftgebiet 13 und das Bodygebiet 14.
  • Gemäß einem Beispiel ist der erste Transistor 1 ein MOSFET vom Anreicherungstyp (wie in den 1 und 2 dargestellt). In einem MOSFET vom Anreicherungstyp grenzt das Bodygebiet 14 an das Gatedielektrikum 16 an, so dass das Sourcegebiet 11 vollständig von dem Driftgebiet 13 durch das Bodygebiet 14 getrennt wird. Gemäß einem weiteren Beispiel (nicht dargestellt) ist der erste Transistor 1 ein MOSFET vom Verarmungstyp. In diesem Fall befindet sich in dem Bodygebiet 14 ein Kanalgebiet von demselben Dotierungstyp wie das Sourcegebiet 11 und das Draingebiet 12. Dieses Kanalgebiet grenzt an das Gatedielektrikum 16 an und erstreckt sich von dem Sourcegebiet 11 zu dem Driftgebiet 13. Ein Beispiel eines MOSFETs vom Verarmungstyp wird unter Bezugnahme auf die zweiten Transistoren im Weiteren erläutert. Eine Dotierstoffkonzentration des Sourcegebiets 11 liegt beispielsweise zwischen 1E18cm-3 und 1E20cm-3, eine Dotierstoffkonzentration des Draingebiets 12 liegt beispielsweise zwischen 1E17 cm-3 und 1E19 cm-3, eine Dotierstoffkonzentration des Bodygebiets 14 liegt beispielsweise zwischen 1E15 cm-3 und 1E18 cm-3, und eine Dotierstoffkonzentration des Driftgebiets 13 liegt beispielsweise zwischen 1E13 cm-3 und 1E16 cm-3.
  • 4 zeigt ein Beispiel dafür, wie die Sourcegebiete 11 und die Bodygebiete 14 des ersten Transistors 1 mit dem ersten Lastanschluss 31 verbunden werden können. Der in 4 dargestellte erste Transistor 1 basiert auf dem in 3 dargestellten ersten Transistor 1 und weist zusätzlich eine Elektrode 18 auf der ersten Oberfläche 101 auf. Diese Elektrode 18 wird im Folgenden als Sourceelektrode bezeichnet. Die Sourceelektrode 18 ist elektrisch mit dem ersten Lastanschluss 31 verbunden oder bildet den ersten Lastanschluss 31, ist dielektrisch von der Gateelektrode 15 der wenigstens einen Transistorzelle isoliert und ist elektrisch mit dem Sourcegebiet 11 der wenigstens einen Transistorzelle verbunden. Optional ist die Sourceelektrode 18 elektrisch mit dem Bodygebiet 14 der wenigstens einen Transistorzelle verbunden. In dem in 4 dargestellten Beispiel weist die Sourceelektrode 18 Elektrodenbereiche auf, welche sich durch die Sourcegebiete 11 der einzelnen Transistorzellen in die Bodygebiete 14 der einzelnen Transistorzellen hinein erstrecken und mit den Bodygebieten 14 elektrisch verbunden sind. Gemäß einem Beispiel weisen die Bodygebiete 14 jeweils ein Kontaktgebiet 17 auf, welches mit der Sourceelektrode 18 verbunden ist. Das Kontaktgebiet 17 weist denselben Dotierungstyp auf wie das Bodygebiet 14, ist jedoch höher dotiert. Insbesondere ist eine Dotierstoffkonzentration des Kontaktgebietes 17 derart, dass ein ohmscher Kontakt zwischen dem Kontaktgebiet 17 und der Sourceelektrode 18 ausgebildet wird.
  • 5 zeigt einen horizontalen Querschnitt in einer horizontalen Schnittebene A-A des in 4 dargestellten ersten Transistors 1. In diesem Beispiel sind die einzelnen Transistorzellen 10 lang gestreckte Transistorzellen, welche auch als Streifenzellen (engl.: stripe cells) bezeichnet werden können. In dieser Art von Transistorzelle sind die Gateelektrode 15, das Sourcegebiet 11 und das Bodygebiet 14 (in 5 nicht dargestellt) in einer ersten horizontalen Richtung (laterale Richtung) des Halbleiterkörpers 100 und der ersten Halbleiterschicht 110 lang gestreckt. „Lang gestreckt“ bedeutet, dass eine Länge der Gateelektrode 15 in der ersten horizontalen Richtung wenigstens zehn Mal, wenigstens einhundert Mal oder wenigstens eintausend Mal so groß ist wie die Breite der Gateelektrode 15. Die „Breite“ der Gateelektrode 15 ist die Abmessung in einer zweiten horizontalen Richtung senkrecht zu der ersten horizontalen Richtung.
  • In den 3 und 4 ist eine Verbindung zwischen der Gateelektrode 15 der wenigstens einen Transistorzelle 10 und dem Steueranschluss 33 lediglich schematisch dargestellt. Die 6 und 7 zeigen ein Beispiel dafür, wie die Gateelektroden 15 verschiedener Transistorzellen mit dem Steueranschluss 33 verbunden werden können. 6 zeigt einen horizontalen Querschnitt eines ersten Transistors 1 der in 4 dargestellten Art, in einem Randbereich des Zellengebietes. Das „Zellengebiet“ ist ein Gebiet der ersten Halbleiterschicht 110, in welchem die einzelnen Transistorzellen 10 integriert sind; der „Randbereich“ begrenzt das Zellengebiet in einer lateralen Richtung. 6 zeigt den ersten Transistor 1 in einer Schnittebene, welche der in 4 dargestellten Schnittebene A-A entspricht. Diese Schnittebene geht durch die Sourcegebiete 11, die Gateelektroden 15, die Gatedielektrika 16 und die Bereiche der Sourceelektrode 18, welche sich in das Bodygebiet 14 hinein erstrecken. Die in 6 dargestellten gestrichelten und gepunkteten Linien zeigen einen Rand der Sourceelektrode, welche oberhalb der einzelnen Transistorzellen angeordnet ist. 7 zeigt einen vertikalen Querschnitt des ersten Transistors 1 in einer Schnittebene B-B, welche durch den Randbereich des ersten Transistors 1 verläuft.
  • Bezugnehmend auf 6 erstrecken sich die Gateelektroden 15 der einzelnen Transistorzellen über die Sourceelektrode 18 hinaus in den Randbereich. Während, wie in 4 dargestellt, die Gateelektroden 15 in dem Zellenbereich elektrisch von der Sourceelektrode 18 isoliert sind, sind die Gateelektroden 15 in dem Randbereich mit einer Steuerelektrode 19 elektrisch verbunden. Gemäß einem in 7 dargestellten Beispiel, ist diese Steuerelektrode 19 mit dem Steueranschluss 33 elektrisch verbunden oder bildet den Steueranschluss 33, und ist oberhalb einer Isolationsschicht 16' angeordnet. Diese Isolationsschicht 16' isoliert in dem Zellengebiet die Gateelektroden 15 von der Sourceelektrode 18. In dem Randbereich weist die Isolationsschicht 16' Öffnungen auf, in welchen die Steuerelektrode 19 elektrisch mit den Gateelektroden 15 verbunden ist.
  • 8 zeigt einen vertikalen Querschnitt eines zweiten Transistors 2 gemäß einem Beispiel ohne die anspruchsgemäß vorgesehene Kontaktelektrode. Insbesondere zeigt 8 einen vertikalen Querschnitt einer zweiten Halbleiterschicht 120 und dem darin integrierten zweiten Transistor 2. In 8 bezeichnet das Bezugszeichen 2 einen der in den 1 und 2 dargestellten zweiten Transistoren 21-2n und das Bezugszeichen 120 bezeichnet eine entsprechende in den 1 und 2 dargestellte zweite Halbleiterschicht 1201-120". Folglich bezeichnen die Bezugszeichen 21 und 22 die Source- und Draingebiete des zweiten Transistors 2.
  • Bezugnehmend auf 8 weist der zweite Transistor 2 wenigstens eine Transistorzelle 20 auf. Die wenigstens eine Transistorzelle 20 weist das Sourcegebiet 21 und das Draingebiet 22, welche bereits unter Bezugnahme auf die 1 und 2 beschrieben wurden, ein Driftgebiet 23 und ein Bodygebiet 24 auf. Das Driftgebiet 23 ist zwischen dem Draingebiet 22 und dem Bodygebiet 24 angeordnet und das Bodygebiet 24 ist zwischen dem Driftgebiet 23 und dem Sourcegebiet 21 angeordnet. Das Bodygebiet 24 grenzt an das Driftgebiet 23 an. Gemäß einem Beispiel liegt ein pn-Übergang zwischen dem Driftgebiet 23 und dem Bodygebiet 24. Weiterhin weist die wenigstens eine Transistorzelle 20 eine Gateelektrode 25 auf, welche durch ein Gatedielektrikum 26 dielektrisch von einem Kanalgebiet 29 isoliert wird. Das Kanalgebiet 29 ist zwischen dem Bodygebiet 24 und dem Gatedielektrikum 26 angeordnet und erstreckt sich von dem Sourcegebiet 21 zu dem Driftgebiet 23.
  • Der in 8 dargestellte zweite Transistor ist ein MOSFET vom Verarmungstyp. Dieser MOSFET vom Verarmungstyp kann ein n-Kanal-MOSFET vom Verarmungstyp oder ein p-Kanal-MOSFET vom Verarmungstyp sein. Gemäß einem Beispiel ist der zweite Transistor 2, welcher einen beliebigen der in den 1 und 2 dargestellten Vielzahl von zweiten Transistoren 21-2n darstellt, ein Transistor vom selben Typ wie der erste Transistor 1. In einem n-Kanal-Transistor vom Verarmungstyp sind das Sourcegebiet 21, das Draingebiet 22, das Driftgebiet 23 und das Kanalgebiet 29 n-dotierte Halbleitergebiete und das Bodygebiet 24 ist ein p-dotiertes Halbleitergebiet. In einem p-Kanal-MOSFET vom Verarmungstyp weisen die verschiedenen Bauelementgebiete einen Dotierungstyp auf, welcher entgegengesetzt ist zu dem Dotierungstyp des entsprechenden Bauelementgebietes in einem n-Kanal-MOSFET vom Verarmungstyp. Eine Dotierstoffkonzentration des Sourcegebiets 21 liegt beispielsweise zwischen 1E18cm-3 und 1E20cm-3, eine Dotierstoffkonzentration des Draingebiets liegt beispielsweise zwischen 1E17cm-3 und 1E19cm-3, eine Dotierstoffkonzentration des Bodygebiets 24 liegt beispielsweise zwischen 1E15cm-3 und 1E18cm-3, und eine Dotierstoffkonzentration des Driftgebiets 23 liegt beispielsweise zwischen 1E13cm-3 und 1E16cm-3.
  • Gemäß dem in 8 dargestellten Beispiel kann der zweite Transistor 2 eine Vielzahl von parallel geschalteten Transistorbauelementen 20 aufweisen. In dem in 8 dargestellten Beispiel sind die einzelnen Transistorzellen parallel geschaltet, indem sie das Sourcegebiet 21, das Driftgebiet 23 und das Draingebiet 22 gemeinsam haben und indem die Gateelektroden 25 mit einem gemeinsamen Gateanschluss G verbunden sind. Die Verbindung zwischen den Gateelektroden 25 und dem Gateanschluss G sind in 8 lediglich schematisch dargestellt. Ein Beispiel dafür, wie die Gateelektroden 25 mit dem Gateanschluss G und dem Sourceanschluss eines anderen der Vielzahl von Transistoren in der Reihenschaltung von Transistoren verbunden werden können, wir im Weiteren erläutert. Die einzelnen Gateelektroden 25 sind von dem Sourcegebiet 21 elektrisch isoliert.
  • 9 zeigt eine Modifikation des in 8 dargestellten zweiten Transistors 2. In dem in 9 dargestellten Transistor 2 sind die Bodygebiete 24 der einzelnen Transistorzellen 20 durch Verbindungselektroden 28 elektrisch mit dem Sourcegebiet 21 verbunden. Diese Verbindungselektroden 28 weisen eine ohmsche Verbindung mit dem Sourcegebiet 21 und mit dem entsprechenden Bodygebiet 24 auf, um die Bodygebiete 24 mit den Sourcegebieten 21 elektrisch zu verbinden. Gemäß einem Beispiel weisen die Bodygebiete 24 Kontaktgebiete 27 desselben Dotierungstyps wie die Bodygebiete 24 auf, jedoch höher dotiert als die Bodygebiete. Diese Kontaktgebiete 27 grenzen an die Verbindungselektroden 28 an. Gemäß einem Beispiel ist eine Dotierstoffkonzentration der Kontaktgebiete 27 derart, dass ein ohmscher Kontakt zwischen den Verbindungsgebieten 27 und den entsprechenden Verbindungselektroden 28 gebildet wird.
  • Die Verbindungselektroden 28 weisen elektrisch leitendes Material auf. Gemäß einem Beispiel weisen die Verbindungselektroden 28 wenigstens eines von einem ternären Karbid (engl.: ternary carbide) und einem ternären Nitrid (engl.: ternary nitride) auf. Im Allgemeinen wird ein ternäres Karbid oder ein ternäres Nitrid durch die chemische Formel AxByRz gegeben, wobei A eines von Sc, Ti, Cr, V, Zr, Nb, No, Hf, und Ta ist, B eines von Al, Si, P, S, Ga, Ge, As, Cd, In, Sn, Te, und Pb ist, und R eines von C und N ist. [x, y, z] ist eines von [2, 1, 1], [3, 1, 2], [4, 1, 3]. Diese ternären Karbide und ternären Nitride haben einen hohen Schmelzpunkt, beispielsweise größer als 900°C. Daher sind sie hoch temperaturbeständig. Verbindungselektroden 28, welche wenigstens eines von einem ternären Karbid und einem ternären Nitrid aufweisen, sind daher robust gegen hohe Temperaturen und können in Herstellungsprozessen auftreten, nachdem die Verbindungselektroden 28 hergestellt wurden. Dies wird unter Bezugnahme auf die 14A-14H weiter unten in größerem Detail beschrieben.
  • 10 zeigt eine Modifikation des in 9 dargestellten zweiten Transistors 2. Der in 10 dargestellte zweite Transistor 2 unterscheidet sich von dem in 9 dargestellten zweiten Transistor dadurch, dass das Bodygebiet 24 weggelassen wurde, so dass sich das Kanalgebiet 29 von dem Gatedielektrikum 26 einer Gateelektrode 25 zu dem Gatedielektrikum 26 einer benachbarten Gateelektrode 25 erstreckt. Jeder der in den 8 und 9 dargestellten zweiten Transistoren 2 befindet sich in dem ausgeschalteten Zustand, wenn zwischen der Gateelektrode 25 und dem Sourcegebiet 21 eine Ansteuerspannung angelegt wird, welche bewirkt, dass das Kanalgebiet 29 von Ladungsträgern freigeräumt wird. Dasselbe gilt für den in 10 dargestellten zweiten Transistor 2, mit dem Unterschied, dass sich das Kanalgebiet 29 in dem in 2 dargestellten zweiten Transistor 2 zwischen zwei benachbarten Gatedielektrika 26 erstreckt. Optional weist der in 10 dargestellte zweite Transistor ein Kontaktgebiet 29 in dem Kanalgebiet 29 und eine Verbindungselektrode 28 auf. In diesem Beispiel „sammelt“ das Kontaktgebiet 27, welches einen Dotierungstyp aufweist, der entgegengesetzt ist zu dem Dotierungstyp des Kanalgebiets 29, Minoritätsladungsträger in dem Kanalgebiet 29 und kann als Sammelgebiet bezeichnet werden. Diese Minoritätsladungsträger können thermisch erzeugt werden und können, wenn sie nicht gesammelt werden, das Schaltverhalten des Transistors 2 beeinflussen. Das Kontaktgebiet 27 und das Verbindungsgebiet 28 sammeln diese Minoritätsladungsträger und wandeln diese Minoritätsladungsträger in Majoritätsladungsträger um, welche in dem eingeschalteten Zustand des Transistors 2 zwischen dem Sourcegebiet 21 und dem Draingebiet 22 fließen.
  • In den in den 8, 9 und 10 dargestellten zweiten Transistoren 2 weisen die Gateelektroden 25 ein elektrisch leitendes Material auf, wie beispielsweise ein Metall, ein polykristallines Halbleitermaterial oder ähnliches. Ein polykristallines Halbleitermaterial ist beispielsweise Polysilizium. 11 zeigt ein Beispiel eines zweiten Transistors 2, welcher als JFET (Sperrschicht-Feldeffekttransistor, engl.: Junction Field-Effect Transistor) ausgebildet ist. Dieser JFET unterscheidet sich von den in den 8, 9 und 10 dargestellten MOSFETs vom Verarmungstyp dadurch, dass das Gatedielektrikum 26 fehlt und die Gateelektrode 25 ein (monokristallines) dotiertes Halbleitergebiet aufweist, mit einem Dotierungstyp, welcher entgegengesetzt ist zu dem Dotierungstyp des Kanalgebiets 29, des Sourcegebiets 21, des Driftgebiets 23 und des Draingebiets 22. Der in 11 dargestellte JFET 2 ist eine Modifikation des in 10 dargestellten MOSFETs 2 vom Verarmungstyp. Das heißt, der in 11 dargestellte JFET 2 weist kein Bodygebiet auf. Dies ist jedoch lediglich ein Beispiel. Ein JFET kann auch basierend auf dem in 9 dargestellten MOSFET 2 vom Verarmungstyp implementiert werden, welcher ein Bodygebiet 24 aufweist, indem das Gatedielektrikum 26 weggelassen wird und die Gateelektrode 25 mit einem dotierten Halbleitergebiet implementiert wird, welches einen Dotierungstyp aufweist, der entgegen gesetzt ist zu dem Dotierungstyp des Kanalgebiets 29.
  • 12 zeigt einen horizontalen Querschnitt des in 8 dargestellten MOSFETs 2 vom Verarmungstyp. In dem vorliegenden Beispiel weist der MOSFET 2 vom Verarmungstyp eine Vielzahl von Transistorzellen 20 auf. Jede dieser Transistorzellen ist eine langgestreckte Transistorzelle. Das heißt, dass die Gateelektrode 25, das Kanalgebiet 29 und das optionale Bodygebiet 24 in einer ersten horizontalen Richtung des Halbleiterkörpers 100 und der Halbleiterschicht 120 langgestreckt sind. Obwohl 12 einen horizontalen Querschnitt des in 8 dargestellten MOSFETs 2 vom Verarmungstyp zeigt, ist eine Implementierung der Transistorzellen 20 als langgestreckte Transistorzellen nicht auf diesen spezifischen in 8 dargestellten MOSFET vom Verarmungstyp beschränkt. Stattdessen können jeder der anderen MOSFETs vom Verarmungstyp wie in den 9 und 10 dargestellt und der in 11 dargestellte JFET ebenfalls mit lang gestreckten Transistorzellen 20 implementiert werden.
  • Bezugnehmend auf die 1 und 2 ist der Gateanschluss G jedes der zweiten Transistoren 21-2n mit dem Sourceanschluss eines anderen der Vielzahl von Transistoren in der Reihenschaltung verbunden. Diese Verbindungen sind in den 1 und 2 lediglich schematisch dargestellt. 13 zeigt ein Beispiel dafür, wie diese Verbindungen implementiert werden können. 13 zeigt einen vertikalen Querschnitt eines Halbleiterkörpers 100, in welchem ein erster Transistor 1 und n zweite Transistoren 21-2n integriert sind. Lediglich zum Zwecke der Erläuterung ist n=3 und der erste Transistor 1 und jeder der zweiten Transistoren 21-2n ist in diesem Beispiel ein MOSFET. 13 zeigt einen vertikalen Querschnitt in einer Schnittebene D-D, welche durch die Gateelektrode 15, 251-25n einer Transistorzelle in jedem der ersten Transistoren 1 und der zweiten Transistoren 21-2n schneidet. Insbesondere schneidet die zweite Ebene D-D durch die Gateelektroden 15, 251-25" der entsprechenden Transistorzellen in den longitudinalen Richtungen der Transistorzellen.
  • In der in 13 dargestellten Transistoranordnung 3 ist die Gateelektrode 15 wie unter Bezugnahme auf die 6 und 7 oben erläutert mit der Steuerelektrode 19 verbunden. Das Sourcegebiet 11 erstreckt sich in der longitudinalen Richtung der Gateelektrode 15 über die Gateelektrode 15 hinaus. Auf ähnliche Art und Weise erstreckt sich die Gateelektrode 251 des zweiten Transistors 21 , welcher in der zweiten Halbleiterschicht 1201 integriert ist, die an die erste Halbleiterschicht 110 angrenzt, über die Gateelektrode 15 des ersten Transistors 1 hinaus, so dass die Gateelektrode 251 des zweiten Transistors 21 mit einem Bereich des Sourcegebiets 11 überlappt, welcher sich über die Gateelektrode 15 hinaus erstreckt. Eine elektrisch leitende Leitung 411 erstreckt sich von dem Sourcegebiet 11 durch die erste Halbleiterschicht 110 in die Gateelektrode 251, um die Gateelektrode 251 elektrisch mit dem Sourcegebiet 11 zu verbinden. Die elektrisch leitende Leitung ist von anderen Gebieten als dem Sourcegebiet 11 durch eine Isolationsschicht 421 elektrisch isoliert.
  • Der in der zweiten Halbleiterschicht 1202, welche an die zweite Halbleiterschicht 1201 angrenzt, integrierte zweite Transistor 22 ist mit dem Sourcegebiet 211 des zweiten Transistors 21 auf ähnliche Art und Weise verbunden. Das heißt, eine Gateelektrode 252 des zweiten Transistors 22 erstreckt sich über die Gateelektrode 251 in der longitudinalen Richtung der Gateelektrode 251 hinaus. Die Gateelektrode 252 ist mit dem Sourcegebiet 212 durch eine elektrisch leitende Leitung 412 elektrisch verbunden, wobei die Leitung 412 von Bauelementgebieten, welche nicht das Sourcegebiet 211 sind, durch eine Isolationsschicht 422 elektrisch isoliert ist. Ebenso ist der zweite Transistor 2n , welcher in der zweiten Halbleiterschicht 120n die an die Halbleiterschicht 1202 angrenzt integriert ist, elektrisch mit dem Sourcegebiet 212 des zweiten Transistors 22 durch eine elektrisch leitende Leitung 41n elektrisch verbunden. Diese elektrisch leitende Leitung 41n wird von anderen Halbleitergebieten als dem Sourcegebiet 212 durch eine Isolationsschicht 42n elektrisch isoliert. In 13 bezeichnet das Bezugszeichen 261, 262, 26n die Gatedielektrika einzelner Gateelektroden 251, 252, 25n .
  • Bezugnehmend auf das obenstehende kann die Transistoranordnung 3 mit der Vielzahl von in Reihe geschalteten Transistoren 1, 21-2n wie ein Transistor (elektronischer Schalter) betrieben werden. Die Transistoranordnung 3 weist eine Sperrspannungsfähigkeit auf, welche die maximale Spannung ist, der die Transistoranordnung 3 im ausgeschalteten Zustand standhalten kann. In einer ersten Näherung wird die Sperrspannungsfähigkeit der Transistoranordnung 3 durch die Summe der Sperrspannungsfähigkeiten der einzelnen Transistoren gegeben. Gemäß einem Beispiel sind die Transistoren 1, 21-2n derart ausgebildet, dass sie im Wesentlichen dieselbe Sperrspannungsfähigkeit aufweisen. Gemäß einem weiteren Beispiel weisen wenigstens zwei der Vielzahl von Transistoren unterschiedliche Sperrspannungsfähigkeiten auf. Die Sperrspannungsfähigkeit eines Transistors wird im Wesentlichen durch die Dotierstoffkonzentration des Driftgebiets und einer Länge des Driftgebiets bestimmt. Die Länge des Driftgebiets ist der Abstand zwischen dem Bodygebiet und dem Draingebiet des entsprechenden Transistors. Der Einschaltwiderstand der Transistoranordnung 3, welches der elektrische Widerstand zwischen dem ersten Lastanschluss 31 und dem zweiten Lastanschluss 32 in dem eingeschalteten Zustand der Transistoranordnung 3 ist, wird durch die Summe der Einschaltwiderstände der einzelnen Transistoren gegeben. Der Einschaltwiderstand eines Transistors ist der elektrische Widerstand zwischen dem Draingebiet und dem Sourcegebiet des entsprechenden Transistors in dem eingeschalteten Zustand.
  • Es kann gezeigt werden, dass eine Transistoranordnung 3 mit einer Vielzahl von Transistoren, welche in dem Halbleiterkörper 100 mit einer gegebenen Dicke integriert ist, und welche eine gegebene Sperrspannungsfähigkeit aufweist, einen niedrigeren Einschaltwiderstand aufweist als ein einzelner Transistor, welcher in dem Halbleiterkörper integriert ist und die selbe Chipfläche und die selbe Dicke aufweist. Gemäß einer ersten Näherung ist der Einschaltwiderstand RON eines MOSFETs proportional zu VBR 2,5, wobei VBR die Sperrspannungsfähigkeit ist. In einem herkömmlichen MOSFET-Design resultiert eine Erhöhung der Sperrspannungsfähigkeit von beispielsweise VBR0 auf m·VBR0 in einer exponentiellen Erhöhung des Einschaltwiderstands von RON0 auf m2,5·RON0. In der oben beschriebenen Transistoranordnung 3 erhöht sich der Einschaltwiderstand jedoch linear, wenn sich die Sperrspannungsfähigkeit erhöht. Wenn beispielsweise VBR0 die Sperrspannungsfähigkeit und RON0 der Einschaltwiderstand eines Transistors der Vielzahl von Transistoren 1, 21-2n ist und die einzelnen Transistoren die selbe Sperrspannungsfähigkeit und den selben Einschaltwiderstand aufweisen, können die Gesamt-Sperrspannungsfähigkeit VBR3 und der Gesamt-Einschaltwiderstand RON3 gegeben werden als: V BR3 = ( n + 1 ) ⋅ V BR0
    Figure DE102016106580B4_0001
     R ON3 = ( n + 1 ) ⋅ R ON0
    Figure DE102016106580B4_0002
  • Daher hängen sowohl die Sperrspannungsfähigkeit VBR3, als auch der Einschaltwiderstand RON3 linear von der Anzahl n+1 von Transistoren in der Transistoranordnung ab. Gemäß einem Beispiel ist die Sperrspannungsfähigkeit des ersten Transistors 1 wesentlich geringer als die Sperrspannungsfähigkeit jedes der zweiten Transistoren 21-2n . In diesem Fall ist die Gesamt-Sperrspannungsfähigkeit im Wesentlichen proportional zu n, wenn die zweiten Transistoren im Wesentlichen dieselbe Sperrspannungsfähigkeit aufweisen.
  • Die 14A-14H zeigen ein Beispiel eines Verfahrens zum Herstellen zwei zweiter Transistoren in der Transistoranordnung 3. Insbesondere zeigen die 14A-14G vertikale Querschnitte einer Halbleiterschicht 120i in welcher ein zweiter Transistor 2i integriert ist und 14H zeigt einen vertikalen Querschnitt der Halbleiterschicht 120i und einer weiteren Halbleiterschicht 120i-1 auf der Halbleiterschicht 120i. Die Halbleiterschicht 120i kann jede der oben beschriebenen Halbleiterschichten 1202-120n sein.
  • Bezugnehmend auf 14A weist die Halbleiterschicht 120i eine erste Teilschicht, welche das Draingebiet 22i bildet, eine zweite Teilschicht, welche das Driftgebiet 23i bildet, und eine dritte Teilschicht 241i auf, welche das Bodygebiet des fertigen zweiten Transistors 2i bildet. Gemäß einem Beispiel ist die Halbleiterschicht 120i eine epitaktische Schicht, wobei die Teilschichten lokal (in situ) während eines epitaktischen Wachstumsprozesses dotiert werden.
  • 14B zeigt die Halbleiterschicht 120i nach dem Ausbilden der Gategräben, welche dazu dienen, die Gateelektroden der einzelnen Transistorzellen in dem fertigen Transistor 2i aufzunehmen. Gemäß einem Beispiel weist die Teilschicht 241i einen Dotierungstyp auf, welcher entgegengesetzt ist zu dem Dotierungstyp des Driftgebiets 23i. In diesem Fall kann das Kanalgebiet 29i durch Implantation von Dotierstoffatomen in Seitenwände der Gategräben in gekippten Implementierungsprozessen (engl.: tilted implementation process) gebildet werden. In dem in 14B dargestellten Beispiel sind diese gekippten Implementierungsprozesse schematisch durch gekippte Pfeile dargestellt, welche jeweils eine Implantationsrichtung darstellen. Gemäß einem weiteren Beispiel weist die Teilschicht 241i den selben Dotierungstyp auf wie das Driftgebiet 13i, sowie den gewünschten Dotierungstyp und die gewünschte Dotierstoffkonzentration des Kanalgebiets 29i. In diesem Fall bildet die Teilschicht 241i das Kanalgebiet 29, so dass der in 14B dargestellte Implantationsprozess weggelassen werden kann.
  • Bezugnehmend auf 14C, weist das Verfahren weiterhin das Ausbilden von Gatedielektrika 26i und Gateelektroden 25i in den Gategräben auf. Das Ausbilden der Gateelektroden 25i und der Gatedielektrika 26i kann das Oxidieren von Seitenwänden der Gategräben zum Bilden der Gatedielektrika 26i, das Auffüllen verbleibender Gräben, welche nach dem Ausbilden der Gatedielektrika 26i zurückbleiben mit einem Elektrodenmaterial, welches die Gateelektroden 25i bildet, das Zurückätzen des Elektrodenmaterials derart, dass die Gateelektroden 25i in den Gategräben vertieft angeordnet sind, und das Oxidieren von oberen Oberflächen der Gateelektroden 25i aufweisen.
  • Bezugnehmend auf 14D, weist das Verfahren weiterhin das Ausbilden von Gräben in der dritten Teilschicht 241i zwischen den Gateelektroden auf. Das Ausbilden dieser Gräben kann einen Ätzprozess unter Verwendung einer Ätzmaske 201 aufweisen. Bezugnehmend auf 14E werden die Verbindungselektroden 28i in diesen Gräben ausgebildet. Vor dem Ausbilden der Verbindungselektroden 28i können Kontaktgebiete 27i ausgebildet werden, indem Dotierstoffatome in die Böden der in 14D dargestellten Gräben implantiert werden.
  • In dem in 14F dargestellten nächsten Prozessschritt werden Halbleiterschichten 242i, 243i oberhalb der Gateelektroden 25i und der Verbindungselektro-den 28i gebildet. Das Ausbilden dieser Halbleiterschichten kann einen selektiven epitaktischen Wachstumsprozess aufweisen, in welchem die Gateelektroden 25i und die Gatedielektrika 26i und die Verbindungselektroden 28i lateral überwachsen werden. Hierfür werden die Gateelektroden 25i und die Gatedielektrika 26i wie auch die Verbindungselektroden 28i derart ausgebildet, dass Seitenwände der Gräben in welchen die Gateelektroden 25i und die Verbindungselektroden 28i ausgebildet werden nicht von den Gateelektroden 25i und den Gatedielektrika 26i und den Verbindungselektroden 28i bedeckt werden.
  • Bezugnehmend auf 14G weist das Verfahren weiterhin das Ausbilden eines Sourcegebiets 21i auf, mittels Implantation von Dotierstoffatomen in die Halbleiterschichten 242i , 243i und die dritte Teilschicht 241i .
  • 14H zeigt die Halbleiterschicht 120i nach dem Ausbilden des Sourcegebiets 21i und nach dem Ausbilden der Halbleiterschicht 120i-1 auf der Halbleiterschicht 120i. Das Ausbilden der Halbleiterschicht 120i-1 kann einen epitaktischen Wachstumsprozess aufweisen, in welchem die Halbleiterschicht 120i-1 auf dem Sourcegebiet 21i des Transistorbauelements 2i aufgewachsen wird. Dieses Sourcegebiet 21i ist auch das Draingebiet des Transistorbauelements 2i-1 , welches in der Halbleiterschicht 120i-1 hergestellt werden soll. Dieses Transistorbauelement 2i-1 kann auf dieselbe Art und Weise hergestellt werden wie das oben beschriebene Transistorbauelement 2i. Vergleichbar zu dem Ausbilden des zweiten Transistorbauelements 2i, kann das erste Transistorbauelement 1 in einer Halbleiterschicht 110 auf der obersten zweiten Halbleiterschicht hergestellt werden. Die „oberste zweite Halbleiterschicht“ ist die zweite Halbleiterschicht, welche an die erste Halbleiterschicht 110 angrenzt, in welcher der erste Transistor 1 integriert ist.
  • Es sollte erwähnt werden, dass Merkmale welche unter Bezugnahme auf eine bestimmte Figur erläutert wurden mit Merkmalen anderer Figuren kombiniert werden können, und zwar auch in solchen Fällen, in welchen dies nicht explizit angegeben ist.

Claims (16)

  1. Transistoranordnung mit: einem Halbleiterkörper (100), welcher eine Vielzahl von Halbleiterschichten (110, 1201-120n) aufweist, welche zwischen einer ersten Oberfläche (101) und einer zweiten Oberfläche (102) des Halbleiterkörpers (100) übereinander gestapelt sind; einer Vielzahl von Transistoren (1, 21-2n), welche jeweils eine Laststrecke und einen Steueranschluss aufweisen, wobei die Laststrecken der Vielzahl von Transistoren in Reihe zwischen einen ersten Lastanschluss (31) und einen zweiten Lastanschluss (32) der Transistoranordnung geschaltet sind, wobei jeder der Vielzahl von Transistoren (1, 21-2n) zumindest teilweise in einer entsprechenden der Vielzahl von Halbleiterschichten (110, 1201-120n) integriert ist, wobei die Transistoranordnung einen Steueranschluss (33) aufweist, welcher mit dem Steueranschluss eines ersten Transistors (1) der Vielzahl von Transistoren (1, 21-2n) verbunden ist, wobei die Vielzahl von Transistoren (1, 21-2n) den ersten Transistor (1) und wenigstens einen zweiten Transistor (21-2n) aufweist, wobei der wenigstens eine zweite Transistor (21-2n) ein selbstleitender Transistor ist und wenigstens eine Transistorzelle (20) mit einem Sourcegebiet (21), einem Bodygebiet (24) eines zu einem Dotierungstyp des Sourcegebiets (21) entgegengesetzten Dotierungstyps und eine in der Halbleiterschicht (120) des wenigstens einen zweiten Transistors angeordnete Kontaktelektrode (28) aufweist, wobei die Kontaktelektrode (28) einen ohmschen Kontakt zwischen dem Bodygebiet (24) und dem Sourcegebiet (21) herstellt.
  2. Transistoranordnung nach Anspruch 1, bei der die wenigstens eine Transistorzelle (20) weiterhin aufweist: ein Kontaktgebiet (27) desselben Dotierungstyps wie das Bodygebiet (24), wobei das Kontaktgebiet (27) zumindest teilweise in dem Bodygebiet (24) angeordnet ist und an die Kontaktelektrode (28) angrenzt.
  3. Transistoranordnung nach Anspruch 1 oder 2, bei der die wenigstens eine Transistorzelle außerdem aufweist: ein Draingebiet (22) desselben Dotierungstyps wie das Sourcegebiet (21); ein zwischen dem Bodygebiet (24) und dem Draingebiet (22) angeordnetes Driftgebiet (23) desselben Dotierungstyps wie das Sourcegebiet (21); ein Kanalgebiet (29) desselben Dotierungstyps wie das Sourcegebiet (21), wobei sich das Kanalgebiet entlang des Bodygebiets (24) von dem Sourcegebiet (21) zu dem Driftgebiet (23) erstreckt; und eine Gatelektrode (25), die durch ein Gatedielektrikum (26) dielektrisch gegenüber dem Kanalgebiet (29) isoliert ist.
  4. Transistoranordnung mit: einem Halbleiterkörper (100), welcher eine Vielzahl von Halbleiterschichten (110, 1201-120n) aufweist, welche zwischen einer ersten Oberfläche (101) und einer zweiten Oberfläche (102) des Halbleiterkörpers (100) übereinander gestapelt sind; einer Vielzahl von Transistoren (1, 21-2n), welche jeweils eine Laststrecke und einen Steueranschluss aufweisen, wobei die Laststrecken der Vielzahl von Transistoren in Reihe zwischen einen ersten Lastanschluss (31) und einen zweiten Lastanschluss (32) der Transistoranordnung geschaltet sind, wobei jeder der Vielzahl von Transistoren (1, 21-2n) zumindest teilweise in einer entsprechenden der Vielzahl von Halbleiterschichten (110, 1201-120n) integriert ist, wobei die Transistoranordnung einen Steueranschluss (33) aufweist, welcher mit dem Steueranschluss eines ersten Transistors (1) der Vielzahl von Transistoren (1, 21-2n) verbunden ist, wobei die Vielzahl von Transistoren (1, 21-2n) den ersten Transistor (1) und wenigstens einen zweiten Transistor (21-2n) aufweist, wobei der wenigstens eine zweite Transistor (21-2n) ein selbstleitender Transistor ist und wenigstens eine Transistorzelle (20) mit einem Sourcegebiet (21), einem Kanalgebiet (29) desselben Dotierungstyps wie das Sourcegebiet (21), einem Kontaktgebiet (27) eines zu dem Dotierungstyp des Sourcegebiets (21) entgegengesetzten Dotierungstyps und eine in der Halbleiterschicht (120) des wenigstens einen zweiten Transistors angeordnete Kontaktelektrode (28) aufweist, wobei das Kontaktgebiet (27) zumindest teilweise in dem Kanalgebiet (29) angeordnet ist und wobei die Kontaktelektrode (28) eine ohmsche Verbindung zwischen dem Sourcegebiet (21) und dem Kontaktgebiet (27) herstellt.
  5. Transistoranordnung nach Anspruch 4, bei der die wenigstens eine Transistorzelle außerdem aufweist: ein Draingebiet (22) desselben Dotierungstyps wie das Sourcegebiet (21); ein zwischen dem Kanalgebiet (29) und dem Draingebiet (22) angeordnetes Driftgebiet (23) desselben Dotierungstyps wie das Sourcegebiet (21); und eine Gatelektrode (25), die durch ein Gatedielektrikum (26) dielektrisch gegenüber dem Kanalgebiet (29) isoliert ist.
  6. Transistoranordnung nach einem der vorangehenden Ansprüche, bei der der Halbleiterkörper eine Vielzahl beabstandet zueinander angeordneter Halbleitergebiete (11, 12, 211-21n, 221-22n) aufweist, wobei die Laststrecken jedes der Vielzahl von Transistoren (1, 21-2n) sich zwischen einem entsprechenden Paar der Vielzahl von Halbleitergebieten (11, 12, 211-21n, 221-22n) erstrecken.
  7. Transistoranordnung nach einem der vorangehenden Ansprüche, bei der der erste Transistor (1) ein selbstsperrender Transistor ist.
  8. Transistoranordnung nach Anspruch 7, bei der der erste Transistor (1) einen MOSFET aufweist.
  9. Transistoranordnung nach einem der vorangehenden Ansprüche, bei der der wenigstens eine zweite Transistor (21-2n) einen von einem MOSFET und einem JFET aufweist.
  10. Transistoranordnung nach einem der Ansprüche 1 bis 9, bei der der wenigstens eine zweite Transistor einen zweiten Transistor (21) aufweist, wobei der Steueranschluss des einen zweiten Transistors (21) mit der Laststrecke des ersten Transistors (1) derart verbunden ist, dass der eine zweite Transistor (21) als Ansteuerspannung eine Spannung über der Laststrecke des ersten Transistors (1) erhält.
  11. Transistoranordnung nach einem der Ansprüche 1 bis 9, bei der der wenigstens eine zweite Transistor eine Vielzahl von zweiten Transistoren (21-2n) aufweist, wobei der Steueranschluss eines (21) der Vielzahl von zweiten Transistoren (21-2n) mit der Laststrecke des ersten Transistors (1) derart verbunden ist, dass der eine (21) der Vielzahl von zweiten Transistoren (21-2n) als Ansteuerspannung eine Spannung über der Laststrecke des ersten Transistors (1) erhält, und wobei andere als der eine (21) der Vielzahl von zweiten Transistoren (21-2n) jeweils als Ansteuerspannung eine Spannung über der Laststrecke eines entsprechenden anderen zweiten Transistors empfangen.
  12. Transistoranordnung nach einem der vorhergehenden Ansprüche, bei der die Vielzahl (1, 21-2n) von Transistoren wenigstens ein Paar von Transistoren aufweist, deren Laststrecken direkt miteinander verbunden sind, und wobei die Transistoren des wenigstens einen Paares von Transistoren sich ein dotiertes Halbleitergebiet in dem Halbleiterkörper teilen.
  13. Transistoranordnung nach einem der vorhergehenden Ansprüche, bei der jeder der Vielzahl von Transistoren (1, 21-2n) ein vertikaler Transistor ist.
  14. Transistoranordnung nach einem der vorangehenden Ansprüche, bei der wenigstens einer der Vielzahl von Transistoren (1, 21-2n) eine Vielzahl von parallel geschalteten Transistorzellen aufweist.
  15. Transistoranordnung nach einem der vorangehenden Ansprüche, bei der die Kontaktelektrode zumindest eines von einem ternären Karbid und einem ternären Nitrid aufweist.
  16. Transistoranordnung nach Anspruch 15, bei der das wenigstens eine von dem ternären Karbid und dem ternären Nitrid AxByRz aufweist, wobei A eines ist von Sc, Ti, Cr, V, Zr, Nb, No, Hf, und Ta, B eines ist von Al, Si, P, S, Ga, Ge, As, Cd, In, Sn, Te, und Pb, R eines ist von C und N, und [x, y, z] eines ist von [2, 1, 1], [3, 1, 2], [4, 1,3],
DE102016106580.3A 2016-04-11 2016-04-11 Integrierte Transistoranordnung mit einer Vielzahl vertikaler Transistoren Active DE102016106580B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102016106580.3A DE102016106580B4 (de) 2016-04-11 2016-04-11 Integrierte Transistoranordnung mit einer Vielzahl vertikaler Transistoren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016106580.3A DE102016106580B4 (de) 2016-04-11 2016-04-11 Integrierte Transistoranordnung mit einer Vielzahl vertikaler Transistoren

Publications (2)

Publication Number Publication Date
DE102016106580A1 DE102016106580A1 (de) 2017-10-26
DE102016106580B4 true DE102016106580B4 (de) 2020-12-24

Family

ID=60020809

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016106580.3A Active DE102016106580B4 (de) 2016-04-11 2016-04-11 Integrierte Transistoranordnung mit einer Vielzahl vertikaler Transistoren

Country Status (1)

Country Link
DE (1) DE102016106580B4 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090152667A1 (en) * 2007-12-12 2009-06-18 Infineon Technologies Austria Ag Semiconductor with active component and method for manufacture
US20100301396A1 (en) * 2009-05-28 2010-12-02 International Rectifier Corporation Monolithic Vertically Integrated Composite Group III-V and Group IV Semiconductor Device and Method for Fabricating same
US20110018005A1 (en) * 2009-07-21 2011-01-27 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
US20140008714A1 (en) * 2012-07-09 2014-01-09 Sandisk Technologies Inc. Three Dimensional NAND Device and Method of Charge Trap Layer Separation and Floating Gate Formation in the NAND Device
DE102014108790A1 (de) * 2013-07-03 2015-01-08 Infineon Technologies Dresden Gmbh Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE102015112584A1 (de) * 2014-08-04 2016-02-04 Infineon Technologies Ag Halbleitervorrichtung und herstellungsverfahren

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090152667A1 (en) * 2007-12-12 2009-06-18 Infineon Technologies Austria Ag Semiconductor with active component and method for manufacture
US20100301396A1 (en) * 2009-05-28 2010-12-02 International Rectifier Corporation Monolithic Vertically Integrated Composite Group III-V and Group IV Semiconductor Device and Method for Fabricating same
US20110018005A1 (en) * 2009-07-21 2011-01-27 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
US20140008714A1 (en) * 2012-07-09 2014-01-09 Sandisk Technologies Inc. Three Dimensional NAND Device and Method of Charge Trap Layer Separation and Floating Gate Formation in the NAND Device
DE102014108790A1 (de) * 2013-07-03 2015-01-08 Infineon Technologies Dresden Gmbh Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE102015112584A1 (de) * 2014-08-04 2016-02-04 Infineon Technologies Ag Halbleitervorrichtung und herstellungsverfahren

Also Published As

Publication number Publication date
DE102016106580A1 (de) 2017-10-26

Similar Documents

Publication Publication Date Title
DE102013224134B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102014107325B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102012206605B4 (de) Transistoranordnung mit einem mosfet und herstellungsverfahren
DE102007017002B4 (de) SiC-Halbleiteranordnung und Verfahren zum Herstellen derselben
DE102009047786B4 (de) Halbleiterbauelemente, Leistungshalbleiterbauelemente und Verfahren zum Ausbilden von Halbleiterbauelementen
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102013110180B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102012107523B4 (de) HEMT mit integrierter Diode mit niedriger Durchlassspannung
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE19702102A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102016107714B4 (de) Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE102015116611B4 (de) Transistorbauelement
DE102014114832B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE112016002613T5 (de) Leistungs-Halbleiterbauelement
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements
DE102015119771A1 (de) Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
DE102013113540A1 (de) Transistorzellenanordnung mit halbleiterdiode
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102017115536B4 (de) Ladungskompensationshalbleiterbauelement und Herstellungsverfahren dafür
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102016106580B4 (de) Integrierte Transistoranordnung mit einer Vielzahl vertikaler Transistoren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative