JP5536897B2 - 縦型パワートランジスタ装置、半導体チップ、および縦型パワートランジスタ装置の製造方法 - Google Patents

縦型パワートランジスタ装置、半導体チップ、および縦型パワートランジスタ装置の製造方法 Download PDF

Info

Publication number
JP5536897B2
JP5536897B2 JP2012539420A JP2012539420A JP5536897B2 JP 5536897 B2 JP5536897 B2 JP 5536897B2 JP 2012539420 A JP2012539420 A JP 2012539420A JP 2012539420 A JP2012539420 A JP 2012539420A JP 5536897 B2 JP5536897 B2 JP 5536897B2
Authority
JP
Japan
Prior art keywords
substrate
layer
power transistor
transistor device
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012539420A
Other languages
English (en)
Other versions
JP2013511833A (ja
Inventor
ルノー、フィリップ
グリーン、ブルース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2013511833A publication Critical patent/JP2013511833A/ja
Application granted granted Critical
Publication of JP5536897B2 publication Critical patent/JP5536897B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、特許請求の範囲に記載した縦型パワートランジスタ装置、半導体チップ、および縦型パワートランジスタ装置の製造方法に関する。
内燃機関が環境へ与える重大な不利益の増大の結果、車両製造者には、自身の製造した車両エンジンによる二酸化炭素（ＣＯ２）排出量を低減することが、圧力として加えられ続けている。そのため、車両製造者等は、製造した車両によるカーボンフットプリントを低減する一手段として、ハイブリッド車（ＨＶ）技術、電気自動車（ＥＶ）技術、燃料電池（ＦＣ）技術、および進歩したバイオ燃料技術を開発している。
ＨＶ技術に関連して、いわゆるハイブリッド車両は、ハイブリッド車の制御系により制御されるパワートレインを備えることが知られている。パワートレインは、内燃機関と電気モータとを備え、この内燃機関および電気モータは、パワースプリッタを経由して駆動輪に接続されている。パワースプリッタは、駆動輪の動力が、内燃機関のみ、電気モータのみ、または内燃機関と電気モータの両方の何れかによって供給されることを可能として、内燃機関が所与の時間において最も効率な負荷と速度を保つことを実現する。電気モータは高電圧バッテリによって駆動される。いわゆる「インバータアセンブリ」が設けられており、この「インバータアセンブリ」は、インバータと、いわゆる「ブーストコンバータ」とを備える。インバータは車両の高電圧バッテリの高電圧直流を三相交流に変換し、電気モータの動力とする。車両のパワートレインは、複数の電気モータを備えることもある。
三相交流を提供するべく、高電圧バッテリの出力電圧は、ブーストコンバータにより例えば、２００Ｖから５００Ｖへと段階的に昇圧される。その後、インバータはブーストコンバータによって提供される段階的に昇圧された電圧から三相交流を提供する役割を担う。三相交流を生成するために、インバータが絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）と電力変調用の並列ダイオードとからなるバンクを備えることは知られており、このＩＧＢＴが電力切替部を構成している。
しかし、将来のハイブリッドまたはその他の電気駆動車両では、エネルギー損失の低減、小型化、コスト効率化を含め、インバータへの要求は高くなる。さらにインバータの半導体装置には、ワイドバンドギャップ半導体材料から形成されており高い絶縁破壊電圧を示すこと、高い動作温度に耐えられることが求められる。
シリコンを材料としたＩＧＢＴの性能は現時点では許容可能だが、これらの装置は将来の車両設計によってシリコンを材料としたＩＧＢＴに要求される高電流密度の要求や、高電源電圧および高動作温度の要求の観点においては、性能が十分でありそうにない。
パワートランジスタを製造するための半導体材料として有望な候補は、窒化ガリウムである。しかし、これらの装置は、窒化ガリウム（ＧａＮ）基板を必要とする。シリコン基板上に窒化ガリウム基板を成長させて後にシリコン基板から分離することは、格子不整合によって生じる応力のため実行し難い。これに関して、シリコン基板から窒化ガリウム層を分離しようとするときに、窒化ガリウム層にクラックを生じさせることなく、窒化ガリウムの層を十分に厚く成長させることはできない。
この問題を軽減するために、窒化ガリウムの結晶構造と十分に格子整合する炭化ケイ素基板上に窒化ガリウムを成長させる方法が知られている。しかし、炭化ケイ素基板上に所望の厚さの窒化ガリウム基板を形成することはコストが高いため、製造者の選択肢として比較的望ましくない。
炭化ケイ素を使用する代わりに、サファイア基板上に窒化ガリウムを成長させることにより、結果として、よりコスト効率的に窒化ガリウム基板が生産されることが知られている。実際に、サファイア基板上に成長させた自立窒化ガリウム基板上に形成された縦型パワートランジスタ装置構造は、非特許文献１に記載されている。非特許文献１では、自立ＧａＮ基板であって、その上に形成されたｎ型ＧａＮドリフト層を有する自立ＧａＮ基板について説明している。絶縁ゲートを有する埋め込み型の構造が、次いで、このｎ型ＧａＮドリフト層上に形成される。ゲートおよびソースは、装置の上面上に形成される一方、ドレインは、装置の裏面上に形成されることにより、この装置は縦型トランジスタ装置となる。しかし、そのような装置構造は、高い絶縁破壊電圧を維持することができない。
杉本（Ｓｕｇｉｍｏｔｏ）ら、「自立ｎ‐ＧａＮ基板上のＡｌＧａＮ／ＧａＮ ＨＥＭＴの垂直デバイス動作（Ｖｅｒｔｉｃａｌ ｄｅｖｉｃｅ ｏｐｅｒａｔｉｏｎ ｏｆ ＡｌＧａＮ／ＧａＮ ＨＥＭＴｓ ｏｎ ｆｒｅｅ−ｓｔａｎｄｉｎｇ ｎ−ＧａＮ ｓｕｂｓｔｒａｔｅｓ）」、電力変換国際会議２００７（Ｐｏｗｅｒ Ｃｏｎｖｅｒｓｉｏｎ Ｃｏｎｆｅｒｅｎｃｅ ２００７）、名古屋、２００７年４月２日〜５日
本発明の一実施形態を構成する縦型パワートランジスタ装置の製造方法の一連の工程による例示的な段階の模式図。 本発明の一実施形態を構成する縦型パワートランジスタ装置の製造方法の一連の工程による例示的な段階の模式図。 本発明の一実施形態を構成する縦型パワートランジスタ装置の製造方法の一連の工程による例示的な段階の模式図。 本発明の一実施形態を構成する縦型パワートランジスタ装置の製造方法の一連の工程による例示的な段階の模式図。 本発明の一実施形態を構成する縦型パワートランジスタ装置の製造方法の一連の工程による例示的な段階の模式図。 本発明の一実施形態を構成する縦型パワートランジスタ装置の製造方法の一連の工程による例示的な段階の模式図。 本発明の一実施形態を構成する縦型パワートランジスタ装置の製造方法の一連の工程による例示的な段階の模式図。 本発明の一実施形態を構成する縦型パワートランジスタ装置の製造方法の一連の工程による例示的な段階の模式図。 図１から８に関連した製造方法の例示的な工程のフローチャート。 本発明の他の実施形態を構成する隣接した縦型パワートランジスタ装置を例示した模式図。 本発明のさらなる実施形態を構成する隣接した縦型パワートランジスタ装置の他の例を示す模式図。
本発明の特定な実施形態については、従属請求項に記載する。本発明のそれらの特徴および他の特徴については、後述の実施形態の参照により明確に理解される。
示した本発明の実施形態は、ほとんどの部分において当業者にとって既知である電子部品や回路を用いて実装されていることから、本発明の基本的な概念が理解され認められることに必要と見なされる程度を越えては、また本発明の教示を不明瞭にしたり紛らわしくしたりしないよう、詳細な説明はしない。
図１から図９を参照すると、パワートランジスタ装置の製造に係る自立窒化ガリウム基板１００が提供（工程２００）され、ウエハ１０２を構成する。本例では、窒化ガリウム基板は、ＨＶＰＥ（Ｈｉｇｈ Ｖａｐｏｕｒ Ｐｒｏｃｅｓｓ Ｅｐｉｔａｘｙ）法を用いて形成されてよく、サファイア基板上に成長させた後に、適切な分離または当技術分野において知られている開裂技術により、サファイア基板からの分離（工程２０２）が行われてもよい。しかし、窒化ガリウム基板１００はサファイア基板上に配置されたまま、後述する処理工程を用いて処理されてもよく、その後、窒化ガリウム基板をサファイア基板から分離することが可能であることを、当業者であれば理解されるであろう。また、所望であれば、例えば原子結合技術を用いてシリコン基板上に形成され得ることを、当業者であれば理解されるであろう。さらに、窒化ガリウム基板１００は、自立する必要はない。確かに、基板１００は、所望であれば、適切な材料、例えばＩＩＩ−Ｖ族半導体材料の適切な窒化物から形成されてもよい。
窒化ガリウム基板１００の成長処理は、主に鉄（Ｆｅ）による汚染の傾向にある。しかし、本例では、汚染物質の存在は窒化ガリウム基板１００を導電性として、基板１００を、例えばトランジスタ装置のドレインの端子として機能させることができるため、この汚染は有益である。
凹部１０６は、基板１００内に形成されてもよい。例えば、窒化ガリウム基板を用意した後、二酸化シリコン（ＳｉＯ２）キャップ層１０４（図２）は、例えば物理気相成長（ＰＶＤ）法を用いて窒化ガリウム基板１００上に配置（工程２０４）されてもよく、その後、フォトレジスト（図なし）は、二酸化シリコンキャップ層１０４上に、例えばスピンコーティングによって塗付され、フォトレジストは適切なマスクを用いてパターニング（工程２０６）されてよい。硬化されていないフォトレジストは、次いで、窒化ガリウム基板１００内に凹部１０６（図３）を形成するように除去され、ウエハは、例えば塩素ガスをエッチング剤として用いるプラズマエッチングを行うことにより、エッチングされる（工程２０８）。凹部１０６の適切な深さは、約１μｍ厚〜約２μ厚の間だが、他の深さが用いられてもよい。ＳｉＯ２キャップ層１０４の提供は、以下に説明する選択的な局所的なエピタキシャル再成長を可能にするよう機能し、ゆえに、凹部１６６の外側における成長を防止する。本例において、キャップ層１０４はＳｉＯ２から形成されることができるが、キャップ層１０４は窒化シリコン（ＳｉＮ）または他の適切な材料から形成されることができる。
凹部１０６を形成した後、ウエハ１０２は多層選択的エピタキシャル再成長処理される。例えば、半絶縁エピタキシャル層１０８（図４）は、はじめに凹部内において成長（工程２１０）されてよい。半絶縁層１０８は、基板１００と（凹部領域内における）半絶縁層１０８の上に形成された複数の層とを電気的に絶縁する。半絶縁層１０８は、特に、垂直方向における上の層から基板へ、またはその逆方向の電荷キャリアのドリフトを抑制、または少なくとも減少させる。こうして、絶縁破壊電圧の向上を可能にする。半絶縁層１０８の厚みは、凹部１０６の深度より小さいため、半絶縁層１０８は、凹部の外、本例では基板１００の面１０９の上に延びない。この層は例えば凹部１０６内において、約１μｍ〜約１．５μｍの間の厚みでもよいため、半絶縁層１０８の上面１０７は、基板１００の面１０９より下になる。本例では、成長技術は、分子線エピタキシー（ＭＢＥ）法または有機金属化学気相成長（ＭＯＣＶＤ）法であってもよく、半絶縁層１０８は、基板１００内に凹設される。本例では、半絶縁層１０８はｐ型にドープされた窒化ガリウムであり、ドーパントはマグネシウム（Ｍｇ）である。しかし、半絶縁層１０８の電気抵抗を高めるため、またはその層にｐ型の性質を発達させるために、例えば、炭素（Ｃ）、鉄（Ｆｅ）などの他のドーパントを用いることができる。あるいは、半絶縁層１０８は、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）、または他の適切なドープされている、あるいはドープされていない半絶縁材料の層であることができる。
半絶縁層１０８を配置した後、第１の窒化ガリウム層１１０（図５）は、半絶縁層１０８上に成長（工程２１２）される。適切な厚みは、約２００ｎｍ〜約０．５μｍの間であるが、他の厚みが用いられてもよい。窒化ガリウム層１１０は、半絶縁層１０８に隣接している。示されるように、ＧａＮ層１１０は、凹部１０６において半絶縁層１０８の上面１０７の上方に延びている。ＧａＮ層１１０の上面１１３は、面１０９と同じ高さあるいは、より低い高さである。窒化ガリウム層１１０を形成するために、例えば、ＭＢＥ法またはＭＯＣＶＤ法など、適切な成長技術が用いられ得る。本例では、層１０８は、意図的にドープされていないＧａＮ層である。もちろん、第１の層１０８は、他の適切な材料、例えばＩＩＩ族窒化物の半導体材料などの適切なＩＩＩ−Ｖ族半導体材料から形成されることができる。用いられる複数のあるいは単一のＩＩＩ族窒化物材料は、例えば、ＩＩＩ族窒化物材料の二元系、ＩＩＩ族窒化物材料の三元系、ＩＩＩ族窒化物材料の四元系、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＮ、ＡｌＩｎＧａＮ、およびエピタキシー法により成長されたＩＩＩ族窒化物材料からなる群における１つ以上の材料でもよい。
本例に示されるように、半絶縁層１０８およびＧａＮ層１１０は、（自立）窒化ガリウム基板１００により、ほぼ囲まれている。関連して、水平面において、すなわち面１０９に平行に、半絶縁層１０８およびＧａＮ層１１０は、基板１００の凹部の側面１１１によって囲まれており、層１０８，１１０の配置されている凹部１０６の底面もまた、基板１００によって塞がれている。凹部１０６の上は、しかしながら、基板１００によって覆われておらず、本例においては、基板１００に関して開いている。
その後、例えば意図的にドープされない窒化アルミニウムガリウムにより形成される第２の障壁層１１２（図６）が成長（工程２１４）されてもよい。ＧａＮ層１１０と障壁層１１２との界面は、ヘテロ接合として機能するため、形成されるパワートランジスタ装置は、高電子移動度トランジスタ（ＨＥＭＴ）またはヘテロ接合電界効果トランジスタ（ＨＦＥＴ）である。層１１２は、例えば同様のエピタキシー手法（ＭＯＣＶＤまたはＭＢＥ）を用いて窒化ガリウム層１１０上に成長されてもよい。適切な障壁層１１２の厚みは、約１５ｎｍ〜約３０ｎｍの間であるが、他の厚みが用いられてもよい。窒化アルミニウムガリウム障壁層１１２は、窒化ガリウム層１１０に隣接して配置されてもよく、例えば層１１０上に提供されてもよい。窒化アルミニウムガリウム中のアルミニウム原子濃度は、約２０％〜３０％程度とすることができ、これは、式：ＡｌｘＧａ１−ｘＮ（ｘは、約０．２０〜約０．３０）として表すことができる。あるいは、障壁層１１２は、窒化インジウムガリウム（ＩｎＧａＮ）から形成することができ、インジウム原子濃度は、約１０％〜約２０％であり、式：ＩｎｘＧａ１−ｘＮ（ｘは、約０．１〜約０．２）として表すことができる。またあるいは、障壁層１１２は、窒化アルミニウムインジウム（ＡｌＩｎＮ）から形成することができ、インジウム原子の割合は、約１０％〜約２０％であり、式：Ａｌ１−ｘＩｎｘＮ（ｘは、約０．１〜約０．２）として表すことができる。前述の材料は、適切なＩＩＩ−Ｖ族半導体材料の例であって、ヘテロ接合を形成するための他の適切な材料、例えば界面において量子井戸の形成を引き起こす異なるバンドギャップ、または界面から基板へ横断方向に圧電分極を引き起こす異なる格子定数を有する材料を用いることができることは、当業者であれば理解されるであろう。例えば、ＩＩＩ族窒化物（の化合物、あるいは合成物、合金）、Ａｌおよび／またはＩｎおよび／またはＧａなどの窒化物など他の適切なＩＩＩ−Ｖ族半導体材料が用いられてもよい。ＩＩＩ族窒化物材料、または、例えば複数のあるいは単一のＩＩＩ族窒化物材料、例えば、ＩＩＩ族窒化物材料の二元系、ＩＩＩ族窒化物材料の三元系、ＩＩＩ族窒化物材料の四元系、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＮ、ＡｌＩｎＧａＮ、およびエピタキシー法により成長されたＩＩＩ族窒化物材料からなる群における１つ以上の材料を用いられてもよい。
窒化ガリウムキャップ層１１４（図７）は、窒化アルミニウムガリウム障壁層１１２上に成長（工程２１６）されてもよいため、窒化ガリウムキャップ層１１４は、ＡｌＧａＮ障壁層１１２の酸化を防止するように窒化アルミニウムガリウム障壁層１１２に隣接している。多層スタック１１６の形成後、二酸化シリコンキャップ層１０４は除去（工程２１８）されてもよく、サファイア基板（図なし）は、もし既に除去されていなければ、前述した方法により除去（工程２２０）されてもよいため、窒化ガリウムキャップ基板１００は、自立窒化ガリウム基板１００になる。
選択的なエピタキシー再成長により形成された半絶縁層１０８、窒化ガリウム層１１０、窒化アルミニウムガリウム層１１２、および窒化ガリウムキャップ層１１４は、多層スタック１１６を構成する。多層スタック１１６は、窒化ガリウム基板１００に関連しており、多層スタック１１６は窒化ガリウム基板１００内に形成されている。図７に示すように、多層スタック１１６の上面１１５は凹部のエッジと同じ高さ、あるいはエッジの上に、すなわち基板１００の面１０９の上に延びている。図８に例示するように、半絶縁層１０８は、面１０９から基板１００の底面へ垂直方向において、基板１００と多層スタック１１６内の他の層とを分離する。このようにして、障壁層は凹部１０６において、基板からスタック１１６へ、あるいは逆へ垂直方向に流れる直流電流を抑制、または少なくとも減少させる。
ＧａＮ層１１０と障壁層１１２との間の界面付近において水平方向に、それからＧａＮ基板１００内において垂直方向に直流電流が流れるように、ＧａＮ層１１０と障壁層１１２との間の界面は、凹部１０６のエッジと同じ高さ、あるいはそれよりも低く配置されている。すなわち、本例では、基板１００との電気的な接続を確実にするように、基板１００の面１０９よりも低い。本例では、界面は面１０９と同じ高さであるため、障壁層１１２およびキャップ層１１４は面１０９の上に位置している。しかし、界面が面１０９より下の十分な距離に配置されていれば、多層スタック１１６の残りの層は、多層スタック１１６の上面が面１０９と同じ高さに形成されることができる。図８に示すように、ドレインコンタクト１１８は基板１００の裏側１２０上に形成（工程２２２）されてもよい。ドレインコンタクト１１８は、電気的にＧａＮ基板１００に接続する。ＧａＮ基板が他の基板上、例えばＳｉ上に提供されている場合には、その基板を部分的に導体にするように部分的にドーピングされた金属のビアなどのコネクタが、その基板を通じて提供されてもよい。ソースコンタクト１２２およびゲートコンタクト１２４は、適切な金属配線技術を用いることにより、窒化ガリウムキャップ層１１４上に形成されてもよい。ゲートコンタクト１２４は、例えば、ニッケル、白金、モリブデン、またはイリジウムから形成されるショットキー接点にすることができる。あるいは、ゲートコンタクト１２４は、例えば、二酸化シリコン、窒化シリコンまたは、酸化ハフニウムなど、金属−絶縁体−半導体（ＭＩＳ）接点にすることもできる。ソースとドレインコンタクトは、タンタル、チタン、およびアルミニウムの組み合わせから当技術分野において知られている適切な技術を用いて形成されたオーミック接点でもよい。ＧａＮ層内において、いわゆるオーミック接点を形成するために金属の元素を拡散する高速熱アニール処理をすることができる。
パワートランジスタ装置の構造は「ノーマリーオン」型の装置の構造であるので、パワートランジスタ装置の動作について対応して説明する。しかしながら、パワートランジスタ装置を「ノーマリーオフ」型となるように形成できることは、当業者であれば理解されるであろう。
動作中には、−５Ｖの負バイアス電圧ＶＧＳを、例えば、装置のうちの一つのソースとゲート接点１２２，１２４との間に印可すると、その結果として、パワートランジスタ装置はオフ状態とされる。オン状態では、ヘテロ接合部における自発的な圧電分極に起因する約２．５ナノメートル（２５Å）の厚みの量子井戸によって、ゲート接点１２２より下における２次元電子ガス（２ＤＥＧ）領域と、ＧａＮ層１１０と障壁層１１２との間の界面とを形成する。この２ＤＥＧ領域は、横方向のドリフト領域を構成する。しかしながら、−５Ｖのバイアス電圧ＶＧＳが印可されると、２ＤＥＧ領域は空乏化するため、電流が流れず、結果としてオフ状態になる。
バイアス電圧ＶＧＳを０Ｖに近づくように上昇させると、２ＤＥＧ領域の空乏が現減少し、２ＤＥＧ領域は電子で満たされる。極めて抵抗性の半絶縁層１０８が存在するため、電流は、基板１００を通ってドレインコンタクト１１８に向かって下に流れる前に、凹部、正式には凹部の側面１１１と隣接する基板１００の領域へ向かって水平方向に流れ始める。バイアス電圧ＶＧＳを上昇させて正とすると、２ＤＥＧ領域の空乏が減少し、２ＤＥＧ領域に電子が堆積されて、これがドレイン電流の増加に寄与する。
他の実施形態（図１０）では、自立窒化ガリウム基板１００内に形成された第１の多層スタック１１６に加えて、第２の多層スタック１２６は、自立窒化ガリウム基板１００内において水平方向に並ぶように、同様に形成されてもよく、第１および第２の多層スタック、１１６，１２６は窒化ガリウム基板１００の垂直領域によって分離されている。これを達成するために、実行されたパターニング（工程２０６）は、第１の凹部１０６をエッチングすると同時に、自立窒化ガリウム基板１００内にエッチングされてもよい第２の凹部１２８の位置を定義してもよい。それから第２の凹部１２８は、第１の多層スタック１１６が第１の凹部１０６内に形成されると同時に、第２の多層スタック１２６により充填されてもよい。ゆえに、自立窒化ガリウム基板１００は本例において、第１と第２の多層スタック１１６，１２６が形成される共通の基板を構築する。したがって、第１のパワートランジスタ装置と第２のパワートランジスタ装置は、ウエハ１０２上および／またはウエハ内に形成される。第１の多層スタック１１６は第１のパワートランジスタ装置と関連しており、第２の多層スタック１２６は第２のパワートランジスタ装置と関連している。
第１および第２の多層スタック１１６，１２６の形成後、接続領域１３０は、第１と第２の多層スタックである１１６と１２６との間、本例では、第１と第２の多層スタックである１１６と１２６との間を架橋するように、第１と第２の多層スタック１１６と１２６との対向する側面の間に形成されてもよい。これに関して、ゲートおよびソースコンタクトを形成する前に、ウエハ１０２の表面は、例えばフォトレジストを用いることによりパターニングされてもよく、接続領域１３０の位置は定義される。接続領域１３０は、それから約０．５μｍの厚みよりも薄いｎ＋型領域１３２を形成するために、例えばシリコンイオンを用いるイオン注入法によって形成される。ｎ＋型領域１３２は、第１と第２のパワートランジスタ装置のそれぞれの窒化ガリウム層１１０、窒化アルミニウムガリウム障壁層１１２、および窒化ガリウムキャップ層１１４同士を架橋する。本例では、接続領域はゲートコンタクト１２４から約１０μｍ〜約３０μｍ離れていてもよい。所望であれば、ｎ＋型領域１３２は、第１および第２の多層スタック１１６，１２６のそれぞれと相対的に隣接する二つの分離領域に分割されることができる。したがって、他の実施形態において、複数のトランジスタ装置は、高電流用途において、ネットワークあるいは二次元アレイを形成するために平行に配置されることができる。ゆえに、前述の実施形態では、ｎ＋型オーミック領域が単一領域であって、二つの多層スタック間を架橋しているという文脈で説明されているが、前記多層スタックの側面に相対して延びるｎ＋型オーミック領域にある程度関係して、上述された方法により多層スタックに隣接して配置されたｎ＋型オーミック領域におけるそれぞれの架橋しない領域の提供が考えられることを、当業者であれば理解されるであろう。
動作時において、第１および第２のパワートランジスタ装置は、オン状態において、ＡｌＧａＮ障壁１１２とＧａＮ層１１０との間の界面の下であり、かつゲート１２４の反対であるｎ＋型領域１３２の方向に延びるように、それぞれ相対する水平ドリフト領域を生成する。関連して、第１および第２のパワートランジスタ装置のそれぞれは、単一のパワートランジスタ装置の形成に関連して前述された方法で動作する。しかし、接続領域１３０の存在は、第１および第２のパワートランジスタ装置の水平ドリフト領域から第１および第２の多層スタック１１６と１２６との間に配置された垂直ドリフト領域１３４への基板１００内における電流伝達を向上するために機能する。関連して、接続領域１３０は、第１および第２の多層スタックにおけるヘテロ接合と基板１００の垂直ドリフト領域とを電気的に結合させる。単一のパワートランジスタ装置を、それ自身の水平ドリフト領域を生成するパワートランジスタ装置であり、多層スタックに隣接して配置された架橋しないｎ＋型オーミック領域における単一のパワートランジスタ装置とみなすのであれば、ｎ＋型領域１３２の存在もまた、パワートランジスタ装置の水平ドリフト領域から垂直ドリフト領域１３４への電流伝達を向上するために機能することは理解されるであろう。
さらなる実施形態（図１１）において、接続領域１３０はｎ＋型領域１３２を覆うように形成されるオーミックコンタクト１３６によって補われてもよいため、オーミックコンタクト１３６はｎ＋型領域１３２に隣接して配置される。オーミックコンタクト１３６は、ソースコンタクト１２２を形成するために用いられた工程と同じ処理工程内において実装されることができる。第１および第２のパワートランジスタ装置における水平ドリフト領域から垂直ドリフト領域１３４への電流伝達は、したがって更に向上される。前述されるように、二つの分離した領域として配列されているｎ＋型オーミック領域に加えて、オーミックコンタクト１３６もまた、それぞれが第１および第２の多層スタック１１６，１２６と相対的に隣接している二つの分離したオーミックコンタクトとして配置されることができる。
このように、縦型トランジスタ装置および製造方法を提供することが可能であり、その結果、バンドギャップは、例えば約３．５ｅＶ（電子ボルト）に向上し、よってオフ状態における絶縁破壊電圧を高くする。装置は、キャリアの移動性の向上による利益も得る。接続領域１３０の提供は、オフ状態において、装置のゲートとソースとの間において三次元状に電界を分散する機能もする。そのため、絶縁破壊電圧の向上にも対応し、その結果、装置のチップ専有領域が低減され、同様に、縦型パワートランジスタ装置の正規化オン抵抗は低減する。さらに、共通の基板上のスタック間に接続領域が提供されることにより、２次元電子ガスと隣接する装置における垂直ドリフト領域との間の電気的な不連続性を減少させ、よって、隣接した装置の水平ドリフト領域から共通の基板に対応する垂直ドリフト領域への電流の伝達が容易になる。ゆえに、水平ドリフト領域と垂直ドリフト領域との間の高い抵抗は、ドレイン−ソース間の電気的な絶縁を犠牲にすることなく下げられる。
もちろん、上述した利点は一例であり、本発明により、これらの点、またはその他の利点も実現される。さらに、上述した利点のすべてをここで説明する実施形態により実現する必要がないことは、当業者であれば理解されるであろう。
前述した明細において、本発明は、発明の実施形態の特定の例を参照して説明されている。しかし、広義の精神や特許請求の範囲に記述されている発明の範囲から大きくかけ離れることがなければ、様々な変形および変更をしてよいことは明白である。
例えば、抵抗、ダイオード、コンデンサ、およびその他同様の他の受動または能動装置は、単一のトランジスタあるいは複数のトランジスタと一緒に基板上に提供されてもよい。さらに、他の層が上に提供されてもよい。
また例えば、一つの実施形態における実施例は、一つの集積回路上または同じ装置内に配置される回路として実装される。例えば、図１０および図１１の実施形態に示すように、第１と第２の多層スタック１１６，１２６は、共通の自立窒化ガリウム基板１００を共有している。代替えとして、適切な方法で互いに接続された複数の別々の集積回路または別々の装置を実装する例がある。
しかしながら、他の変形と、変化と、代替えもまた可能である。明細書および図面は、したがって、限定的な意味よりも実例とすることを考慮したものである。

Claims (8)

  1. 縦型パワートランジスタ装置において、
    ＩＩＩ−Ｖ族半導体材料から形成された基板であって、該基板の第１の側に凹部を有する基板と、
    少なくとも部分的に前記基板の凹部内に設けられる多層スタックと、を備え
    前記多層スタックは、
    前記凹部内に配置されて第１のＩＩＩ−Ｖ族半導体材料から形成された第１の層と、
    第２のＩＩＩ−Ｖ族半導体材料から形成された第２の層と、
    前記第１の層と前記第２の層との界面に形成されたヘテロ接合部と、
    前記凹部において前記基板から前記ヘテロ接合部を電気的に絶縁するべく、該凹部内において該基板と前記第１の層との間に配置された半絶縁層とを備え、
    前記基板の第１の側と反対側の第２の側には、該基板に電気的に接続される第１コンタクトが形成され、
    前記基板の第１の側において、前記多層スタック上には第２コンタクトおよびゲートコンタクトが形成され、
    前記半絶縁層および前記第１の層は前記基板の面に平行な水平面において該基板の凹部の側面によって囲まれており、該半絶縁層は前記凹部の側面に隣接する前記基板の領域に向かって水平方向に電流を流すように構成される、装置。
  2. 前記多層スタックは、前記第２の層上に形成されて該第２の層の酸化を防止するように構成される第３の層をさらに備え、前記第２コンタクトおよび前記ゲートコンタクトは該第３の層上に形成される、請求項１に記載の装置。
  3. 前記半絶縁層は、ＩＩＩ族窒化物材料、ＩＩＩ族窒化物材料の二元系、ＩＩＩ族窒化物材料の三元系、ＩＩＩ族窒化物材料の四元系、ｐ型のドーパントを含む窒化ガリウム、ＡｌＧａＮ、ＩｎＧａＮ、およびＡｌＩｎＮからなる群から選択されるＩＩＩ−Ｖ族の半導体材料から形成される、請求項１または２に記載の装置。
  4. 前記第１の層、前記第２の層またはその両方は、ＩＩＩ族窒化物材料、ＩＩＩ族窒化物材料の二元系、ＩＩＩ族窒化物材料の三元系、ＩＩＩ族窒化物材料の四元系、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、およびＡｌＩｎＮからなる群から選択される、ドープされた、または意図的にドープされていないＩＩＩ−Ｖ族半導体材料から形成される、請求項１〜３のいずれか一項に記載の装置。
  5. 半導体チップにおいて、
    請求項１〜４のいずれか一項に記載の縦型パワートランジスタ装置の構造を備える第１のパワートランジスタ装置と、
    請求項１〜４のいずれか一項に記載の縦型パワートランジスタ装置の構造を備える第２のパワートランジスタ装置と、を備え、
    前記第１および第２のパワートランジスタ装置の基板は、該第１および第２のパワートランジスタ装置に共通した基板であって、該基板は前記第１のパワートランジスタ装置における第１の多層スタックと前記第２のパワートランジスタ装置における第２の多層スタックとの間の垂直ドリフト領域を支持可能であり、
    前記半導体チップはさらに、
    前記第１および第２のパワートランジスタ装置における前記第１および第２の多層スタックの対向する側面の間の接続領域であって、該第１および第２の多層スタックのヘテロ接合部を垂直ドリフト領域に電気的に結合させるための接続領域、を備える半導体チップ。
  6. 前記接続領域は、前記第１の多層スタックにおける第１の層と前記第２の多層スタックにおける第１の層とを架橋するように配列されたイオン注入領域を備える、請求項５に記載の半導体チップ。
  7. 前記イオン注入領域は、前記第１の多層スタックにおける第２の層および第３の層と、前記第２の多層スタックにおける第２の層および第３の層とを架橋する、請求項２に従属する請求項６に記載の半導体チップ。
  8. 縦型トランジスタ装置の製造方法において、
    ＩＩＩ−Ｖ族半導体材料の窒化物から形成されている基板を提供する工程と、
    前記基板の第１の側において該基板内にエッチングによって凹部を形成する工程と、
    第１のＩＩＩ−Ｖ族半導体材料から形成される第１の層を前記凹部内に成長させる工程と、
    第２のＩＩＩ−Ｖ族半導体材料から形成される第２の層を成長させる工程と、
    前記第１の層と前記第２の層との界面にヘテロ接合部を形成する工程と、
    前記凹部において前記基板から前記ヘテロ接合部を電気的に絶縁して該凹部の側面に隣接する前記基板の領域に向かって水平方向に電流を流すべく、前記凹部内において前記基板と前記第１の層との間に配置される半絶縁層を成長させる工程と、
    前記基板の第１の側と反対側の第２の側に第１コンタクトを形成する工程と、
    前記第１コンタクトと前記基板とを電気的に接続する工程と、
    前記基板の第１の側において、第２コンタクトおよびゲートコンタクトを形成する工程と、を備える方法。
JP2012539420A 2009-11-19 2009-11-19 縦型パワートランジスタ装置、半導体チップ、および縦型パワートランジスタ装置の製造方法 Expired - Fee Related JP5536897B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2009/056014 WO2011061573A1 (en) 2009-11-19 2009-11-19 Vertical power transistor device, semiconductor die and method of manufacturing a vertical power transistor device

Publications (2)

Publication Number Publication Date
JP2013511833A JP2013511833A (ja) 2013-04-04
JP5536897B2 true JP5536897B2 (ja) 2014-07-02

Family

ID=44059251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012539420A Expired - Fee Related JP5536897B2 (ja) 2009-11-19 2009-11-19 縦型パワートランジスタ装置、半導体チップ、および縦型パワートランジスタ装置の製造方法

Country Status (6)

Country Link
US (1) US9825162B2 (ja)
EP (1) EP2502274B1 (ja)
JP (1) JP5536897B2 (ja)
CN (1) CN102612750B (ja)
TW (1) TWI524517B (ja)
WO (1) WO2011061573A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5536897B2 (ja) * 2009-11-19 2014-07-02 フリースケール セミコンダクター インコーポレイテッド 縦型パワートランジスタ装置、半導体チップ、および縦型パワートランジスタ装置の製造方法
US9685545B2 (en) * 2015-11-25 2017-06-20 Texas Instruments Incorporated Isolated III-N semiconductor devices
WO2017111852A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Vertical iii-n transistors with lateral epitaxial overgrowth
US11430882B2 (en) * 2016-06-24 2022-08-30 Wolfspeed, Inc. Gallium nitride high-electron mobility transistors with p-type layers and process for making the same
US10840334B2 (en) 2016-06-24 2020-11-17 Cree, Inc. Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same
US10192980B2 (en) 2016-06-24 2019-01-29 Cree, Inc. Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same
US10892356B2 (en) 2016-06-24 2021-01-12 Cree, Inc. Group III-nitride high-electron mobility transistors with buried p-type layers and process for making the same
TWI785106B (zh) * 2018-08-28 2022-12-01 晶元光電股份有限公司 半導體裝置
TWI806793B (zh) * 2018-08-28 2023-06-21 晶元光電股份有限公司 半導體裝置
WO2020181548A1 (zh) * 2019-03-14 2020-09-17 中国科学院微电子研究所 GaN基超结型垂直功率晶体管及其制作方法
US11929428B2 (en) 2021-05-17 2024-03-12 Wolfspeed, Inc. Circuits and group III-nitride high-electron mobility transistors with buried p-type layers improving overload recovery and process for implementing the same
CN116169158A (zh) * 2021-11-25 2023-05-26 广州华瑞升阳投资有限公司 一种半导体装置及制备方法
DE102023109595A1 (de) 2023-04-17 2024-10-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Hochleistungsbauelement auf Basis von III-Nitrid-Verbindungshalbleitern, Zwischenerzeugnis und Verfahren zur Herstellung eines Hochleistungsbauelementes

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396085B1 (en) * 2000-04-25 2002-05-28 The Furukawa Electric Co., Ltd GaN-type semiconductor vertical field effect transistor
US7465997B2 (en) 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
US7523330B2 (en) 2004-06-30 2009-04-21 Sun Microsystems, Inc. Thread-based clock enabling in a multi-threaded processor
JP4744109B2 (ja) 2004-07-20 2011-08-10 トヨタ自動車株式会社 半導体装置とその製造方法
JP4974454B2 (ja) * 2004-11-15 2012-07-11 株式会社豊田中央研究所 半導体装置
JP2007081154A (ja) 2005-09-14 2007-03-29 Sumitomo Electric Ind Ltd 電界効果トランジスタ
JP2007115861A (ja) 2005-10-20 2007-05-10 Toyota Motor Corp へテロ接合トランジスタ
JP2008053312A (ja) * 2006-08-22 2008-03-06 Toyota Motor Corp 半導体装置
JP5252813B2 (ja) * 2007-03-15 2013-07-31 株式会社豊田中央研究所 半導体装置の製造方法
CN101689564B (zh) 2007-07-09 2012-01-18 飞思卡尔半导体公司 异质结构场效应晶体管及其制造方法和集成电路
JP5208463B2 (ja) * 2007-08-09 2013-06-12 ローム株式会社 窒化物半導体素子および窒化物半導体素子の製造方法
JP2009152462A (ja) 2007-12-21 2009-07-09 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
JP2010263087A (ja) 2009-05-07 2010-11-18 Toyota Motor Corp トランジスタ
JP5536897B2 (ja) * 2009-11-19 2014-07-02 フリースケール セミコンダクター インコーポレイテッド 縦型パワートランジスタ装置、半導体チップ、および縦型パワートランジスタ装置の製造方法

Also Published As

Publication number Publication date
US20120217511A1 (en) 2012-08-30
US9825162B2 (en) 2017-11-21
EP2502274B1 (en) 2019-07-31
EP2502274A4 (en) 2013-05-01
CN102612750A (zh) 2012-07-25
TW201140823A (en) 2011-11-16
TWI524517B (zh) 2016-03-01
CN102612750B (zh) 2015-07-29
EP2502274A1 (en) 2012-09-26
WO2011061573A1 (en) 2011-05-26
JP2013511833A (ja) 2013-04-04

Similar Documents

Publication Publication Date Title
JP5536897B2 (ja) 縦型パワートランジスタ装置、半導体チップ、および縦型パワートランジスタ装置の製造方法
US20120217512A1 (en) Lateral power transistor device and method of manufacturing the same
TWI770134B (zh) 半導體裝置及半導體裝置之製造方法
US7498618B2 (en) Nitride semiconductor device
CN103797581B (zh) 用于生长iii‑v外延层的方法和半导体结构
US8389977B2 (en) Reverse side engineered III-nitride devices
US8941117B2 (en) Monolithically integrated vertical JFET and Schottky diode
US20150270356A1 (en) Vertical nitride semiconductor device
US8330187B2 (en) GaN-based field effect transistor
JP5731687B2 (ja) 窒化物半導体素子及びその製造方法
KR20140085543A (ko) 반도체 장치
JP5003813B2 (ja) 半導体装置およびその製造方法
TWI775276B (zh) 高電子遷移率電晶體及其製作方法
JP5379391B2 (ja) 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法
JP2016058721A (ja) 半導体装置
JP2019114581A (ja) 化合物半導体装置及びその製造方法
JP6166508B2 (ja) 半導体装置及び半導体装置の製造方法
CN115997287B (zh) 氮化物基半导体ic芯片及其制造方法
TWI831494B (zh) 高電子遷移率電晶體
EP4187616A1 (en) A vertical hemt, an electrical circuit, and a method for producing a vertical hemt
US20240178285A1 (en) High electron mobility transistor and fabrication method thereof
WO2024204537A1 (ja) 半導体装置および半導体装置の製造方法
JP2023179139A (ja) 窒化物半導体装置および半導体パッケージ
CN118630051A (zh) 具有改进的导通状态性能的hemt器件及其制造过程

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140424

R150 Certificate of patent or registration of utility model

Ref document number: 5536897

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees