JP2016006713A - 有向自動リフレッシュ同期 - Google Patents
有向自動リフレッシュ同期 Download PDFInfo
- Publication number
- JP2016006713A JP2016006713A JP2015156164A JP2015156164A JP2016006713A JP 2016006713 A JP2016006713 A JP 2016006713A JP 2015156164 A JP2015156164 A JP 2015156164A JP 2015156164 A JP2015156164 A JP 2015156164A JP 2016006713 A JP2016006713 A JP 2016006713A
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- bank
- bank address
- memory
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
- G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- Multi Processors (AREA)
- Memory System (AREA)
Abstract
【解決手段】DARFモードに入ると、メモリ内部のバンクアドレスカウンターは第1の所定値にイニシャライズされる。メモリは、DARFコマンドに応答して現在アドレスされているバンクをリフレッシュし、所定のシーケンスでバンクアドレスカウンターをインクリメントする。コントローラーはバンクアドレスを追跡し、メモリアクセスとリフレッシュが異なるバンクに向けられているならDARF動作が実行されている間1つ以上のメモリアクセスコマンドを発行する。自己リフレッシュモードを抜け出すと、バンクアドレスカウンターは第2の所定値を持つ。第2の所定値は固定であってよく、またはn+1であってよい。nは自己リフレッシュモードが開始されるときのバンクアドレスカウンターの値である。
【選択図】図1
Description
ROW B1 B0 COLUMN BYTE SELECT
低位ビットは、バイトセレクトフィールドを含んでいてもよい。この場合、メモリモジュールは単一アクセスにおいて数バイトにまたがるデータを提供する。次の最上位ビットは列アドレスであり、同じ行内のデータが迅速にアクセスされることを可能にする。行アドレスの上にバンク選択ビットがある。バンク選択ビットは複数のDRAMバンク(この例では、4つのバンク)の1つを独立してアドレスする。行アドレスは、より意味のあるビットからなる。当業者は、メモリアドレスはさまざまな方法でメモリにマップされてもよいことを認識するであろう。上記マッピングは例証にすぎず制限するものではない。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[C1]
コントローラーにより、リフレッシュバンクアドレスをメモリモジュール内のリフレッシュバンクアドレスカウンターに同期させる方法において、
前記メモリモジュールに有向自動リフレッシュモードに入るように命令することと、
第1の所定のバンクアドレスで始まるメモリに有向自動リフレッシュサイクルを発行することと、を備えた方法。
[C2]
各有向自動リフレッシュサイクルを前記メモリに発行すると前記バンクアドレスをインクリメントすることをさらに備えた、C1の方法。
[C3]
有向自動リフレッシュサイクルが実行されている間にメモリアクセス動作を実行することをさらに備え、前記メモリアクセス動作は前記有向自動リフレッシュサイクルによりリフレッシュされなかったバンクにアドレスされる、C2の方法。
[C4]
前記メモリに自己リフレッシュモードに入るように指示することをさらに備え、前記自己リフレッシュモードを抜け出すと、第2の所定バンクアドレスで始まるメモリに有向自動リフレッシュサイクルを発行する、C1の方法。
[C5]
前記第2の所定バンクアドレスは固定である、C4の方法。
[C6]
前記第2の所定バンクアドレスは前記第1の所定バンクアドレスに等しい、C4の方法。
[C7]
前記第2の所定バンクアドレスはn+1であり、nは前記自己リフレッシュモードの前に前記コントローラーにより発行された最後の有向自動リフレッシュサイクルに相当するバンクアドレスである、C4の方法。
[C8]
メモリモジュールにより複数のメモリバンクをリフレッシュする方法において、
コントローラーから同期コマンドを受理することと、
前記同期コマンドに応答してバンクリフレッシュカウンターを所定のバンクアドレスに設定することと、を備えた方法。
[C9]
前記コントローラーから有向自動リフレッシュコマンドを受信すると、前記アドレスメモリバンクをリフレッシュし所定の順番で前記バンクリフレッシュカウンターをインクリメントする、C8の方法。
[C10]
前記バンクリフレッシュカウンターが前記複数のメモリバンクのすべてを循環させると、行アドレスカウンターをインクリメントする、C9の方法。
[C11]
前記複数のメモリバンクの1つに向けられた前記コントローラーからの有向自動リフレッシュコマンドと別の前記複数のメモリバンクに向けられたメモリアクセス要求を受信すると、前記リフレッシュ動作と前記アクセス動作の両方を実行することをさらに備えた、C9の方法。
[C12]
前記コントローラーから受信した自己リフレッシュコマンドに応答して自己リフレッシュモードに入ることと、前記コントローラーからリフレッシュコマンドを受信せずにデータを維持するのに十分なレートで前記メモリバンクをリフレッシュすることをさらに備えた、C8の方法。
[C13]
前記バンクアドレスカウンターによりアドレスされる前記メモリバンクは前記リフレッシュコマンドを受信するとすぐにリフレッシュされる、C12の方法。
[C14]
前記すべてのメモリバンクは前記自己リフレッシュコマンドを受信するとすぐに同時にリフレッシュされる、C12の方法。
[C15]
前記自己リフレッシュモードを抜け出ると、前記バンクリフレッシュカウンターを第2の所定のバンクアドレスに設定することをさらに備えた、C12の方法。
[C16]
前記バンクリフレッシュカウンターを第2の所定のバンクアドレスに設定することは、連続するリフレッシュ動作を実行することと、前記バンクリフレッシュカウンターを前記第2の所定のバンクアドレスに設定するために必要に応じて前記バンクリフレッシュカウンターをインクリメントすることとを備えた、C15の方法。
[C17]
前記バンクリフレッシュカウンターを第2の所定のバンクアドレスに設定することは、すべてのバンクを同時にリフレッシュすることと、前記バンクリフレッシュカウンターを前記第2の所定のバンクアドレスに設定することを備えた、C15の方法。
[C18]
前記第2の所定のバンクアドレスは固定である、C15の方法。
[C19]
前記第2の所定のバンクアドレスは前記第1の所定のバンクアドレスに等しい、C15の方法。
[C20]
前記第2の所定のバンクアドレスはn+1であり、nは前記自己リフレッシュモードの前に前記コントローラーから受信した最後の有向自動リフレッシュサイクルに相当するバンクアドレスである、C15の方法。
[C21]
電子装置において、
メモリモジュールに対してデータをリードおよびライトするように機能的に作用し、さらに、前記メモリモジュールを有向自動リフレッシュモードに設定し、有向自動リフレッシュコマンドを発行するように機能的に作用するコントローラーと、
DRAMの少なくとも2つのバンクを有するメモリモジュールであって、各バンクはリフレッシュサイクルを実行するために別個にアドレス可能であり、前記メモリモジュールは有向自動リフレッシュモードにおいて1つのバンクに向けられたリフレッシュサイクルを実行するように機能的に作用し、前記コントローラーからのコマンドに応答して前記リフレッシュサイクルが実行されている間に異なるバンクに対してメモリアクセスサイクルを実行するように機能的に作用するメモリモジュールと、
前記メモリモジュールが有向自動リフレッシュモードに入ると、第1の所定値を持つように機能的に作用する前記メモリモジュール内のバンクアドレスカウンターと、を備えた電子装置。
[C22]
前記バンクアドレスカウンターは、各有向自動リフレッシュサイクルに続いて所定のシーケンスにおいてインクリメントするようにさらに機能的に作用する、C21の電子装置。
[C23]
前記コントローラーはさらに前記メモリモジュールを自己リフレッシュモードに設定するように機能的に作用し、前記メモリモジュールは自己リフレッシュモードに入るとすぐにDRAMバンクに向けられたリフレッシュサイクルを実行する、C21の電子装置。
[C24]
前記コントローラーは、前記メモリモジュールを自己リフレッシュモードから取り除くように機能的に作用し、前記バンクアドレスカウンターは自己リフレッシュモードを抜け出すと第2の所定値を持つように機能的に作用する、C23の電子装置。
[C25]
前記メモリモジュールは前記DRAMバンクに対して連続リフレッシュサイクルを実行し、自己リフレッシュモードを抜け出すと前記バンクアドレスカウンターを前記第2の所定値に設定するために必要に応じて前記バンクアドレスカウンターをインクリメントするように機能的に作用する、C24の電子装置。
[C26]
前記メモリモジュールはすべてのDRAMバンクを同時にリフレッシュし、自己リフレッシュモードを抜け出すと前記バンクアドレスを前記第2の所定値に設定するように機能的に作用する、C24の電子装置。
[C27]
前記第2の所定値は固定である、C24の電子装置。
[C28]
前記第2の所定バンクアドレスは前記第1の所定バンクアドレスに等しい、C24の電子装置。
[C29]
前記第2の所定値はn+1であり、nは自己リフレッシュモードの前に前記コントローラーにより発行された最後の有向自動リフレッシュサイクルに相当するバンクアドレスである、C24の電子装置。
Claims (29)
- コントローラーにより、リフレッシュバンクアドレスをメモリモジュール内のリフレッシュバンクアドレスカウンターに同期させる方法において、
前記メモリモジュールに有向自動リフレッシュモードに入るように命令することと、
第1の所定のバンクアドレスで始まるメモリに有向自動リフレッシュサイクルを発行することと、を備えた方法。 - 各有向自動リフレッシュサイクルを前記メモリに発行すると前記バンクアドレスをインクリメントすることをさらに備えた、請求項1の方法。
- 有向自動リフレッシュサイクルが実行されている間にメモリアクセス動作を実行することをさらに備え、前記メモリアクセス動作は前記有向自動リフレッシュサイクルによりリフレッシュされなかったバンクにアドレスされる、請求項2の方法。
- 前記メモリに自己リフレッシュモードに入るように指示することをさらに備え、前記自己リフレッシュモードを抜け出すと、第2の所定バンクアドレスで始まるメモリに有向自動リフレッシュサイクルを発行する、請求項1の方法。
- 前記第2の所定バンクアドレスは固定である、請求項4の方法。
- 前記第2の所定バンクアドレスは前記第1の所定バンクアドレスに等しい、請求項4の方法。
- 前記第2の所定バンクアドレスはn+1であり、nは前記自己リフレッシュモードの前に前記コントローラーにより発行された最後の有向自動リフレッシュサイクルに相当するバンクアドレスである、請求項4の方法。
- メモリモジュールにより複数のメモリバンクをリフレッシュする方法において、
コントローラーから同期コマンドを受理することと、
前記同期コマンドに応答してバンクリフレッシュカウンターを所定のバンクアドレスに設定することと、を備えた方法。 - 前記コントローラーから有向自動リフレッシュコマンドを受信すると、前記アドレスメモリバンクをリフレッシュし所定の順番で前記バンクリフレッシュカウンターをインクリメントする、請求項8の方法。
- 前記バンクリフレッシュカウンターが前記複数のメモリバンクのすべてを循環させると、行アドレスカウンターをインクリメントする、請求項9の方法。
- 前記複数のメモリバンクの1つに向けられた前記コントローラーからの有向自動リフレッシュコマンドと別の前記複数のメモリバンクに向けられたメモリアクセス要求を受信すると、前記リフレッシュ動作と前記アクセス動作の両方を実行することをさらに備えた、請求項9の方法。
- 前記コントローラーから受信した自己リフレッシュコマンドに応答して自己リフレッシュモードに入ることと、前記コントローラーからリフレッシュコマンドを受信せずにデータを維持するのに十分なレートで前記メモリバンクをリフレッシュすることをさらに備えた、請求項8の方法。
- 前記バンクアドレスカウンターによりアドレスされる前記メモリバンクは前記リフレッシュコマンドを受信するとすぐにリフレッシュされる、請求項12の方法。
- 前記すべてのメモリバンクは前記自己リフレッシュコマンドを受信するとすぐに同時にリフレッシュされる、請求項12の方法。
- 前記自己リフレッシュモードを抜け出ると、前記バンクリフレッシュカウンターを第2の所定のバンクアドレスに設定することをさらに備えた、請求項12の方法。
- 前記バンクリフレッシュカウンターを第2の所定のバンクアドレスに設定することは、連続するリフレッシュ動作を実行することと、前記バンクリフレッシュカウンターを前記第2の所定のバンクアドレスに設定するために必要に応じて前記バンクリフレッシュカウンターをインクリメントすることとを備えた、請求項15の方法。
- 前記バンクリフレッシュカウンターを第2の所定のバンクアドレスに設定することは、すべてのバンクを同時にリフレッシュすることと、前記バンクリフレッシュカウンターを前記第2の所定のバンクアドレスに設定することを備えた、請求項15の方法。
- 前記第2の所定のバンクアドレスは固定である、請求項15の方法。
- 前記第2の所定のバンクアドレスは前記第1の所定のバンクアドレスに等しい、請求項15の方法。
- 前記第2の所定のバンクアドレスはn+1であり、nは前記自己リフレッシュモードの前に前記コントローラーから受信した最後の有向自動リフレッシュサイクルに相当するバンクアドレスである、請求項15の方法。
- 電子装置において、
メモリモジュールに対してデータをリードおよびライトするように機能的に作用し、さらに、前記メモリモジュールを有向自動リフレッシュモードに設定し、有向自動リフレッシュコマンドを発行するように機能的に作用するコントローラーと、
DRAMの少なくとも2つのバンクを有するメモリモジュールであって、各バンクはリフレッシュサイクルを実行するために別個にアドレス可能であり、前記メモリモジュールは有向自動リフレッシュモードにおいて1つのバンクに向けられたリフレッシュサイクルを実行するように機能的に作用し、前記コントローラーからのコマンドに応答して前記リフレッシュサイクルが実行されている間に異なるバンクに対してメモリアクセスサイクルを実行するように機能的に作用するメモリモジュールと、
前記メモリモジュールが有向自動リフレッシュモードに入ると、第1の所定値を持つように機能的に作用する前記メモリモジュール内のバンクアドレスカウンターと、を備えた電子装置。 - 前記バンクアドレスカウンターは、各有向自動リフレッシュサイクルに続いて所定のシーケンスにおいてインクリメントするようにさらに機能的に作用する、請求項21の電子装置。
- 前記コントローラーはさらに前記メモリモジュールを自己リフレッシュモードに設定するように機能的に作用し、前記メモリモジュールは自己リフレッシュモードに入るとすぐにDRAMバンクに向けられたリフレッシュサイクルを実行する、請求項21の電子装置。
- 前記コントローラーは、前記メモリモジュールを自己リフレッシュモードから取り除くように機能的に作用し、前記バンクアドレスカウンターは自己リフレッシュモードを抜け出すと第2の所定値を持つように機能的に作用する、請求項23の電子装置。
- 前記メモリモジュールは前記DRAMバンクに対して連続リフレッシュサイクルを実行し、自己リフレッシュモードを抜け出すと前記バンクアドレスカウンターを前記第2の所定値に設定するために必要に応じて前記バンクアドレスカウンターをインクリメントするように機能的に作用する、請求項24の電子装置。
- 前記メモリモジュールはすべてのDRAMバンクを同時にリフレッシュし、自己リフレッシュモードを抜け出すと前記バンクアドレスを前記第2の所定値に設定するように機能的に作用する、請求項24の電子装置。
- 前記第2の所定値は固定である、請求項24の電子装置。
- 前記第2の所定バンクアドレスは前記第1の所定バンクアドレスに等しい、請求項24の電子装置。
- 前記第2の所定値はn+1であり、nは自己リフレッシュモードの前に前記コントローラーにより発行された最後の有向自動リフレッシュサイクルに相当するバンクアドレスである、請求項24の電子装置。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US64010004P | 2004-12-28 | 2004-12-28 | |
US60/640,100 | 2004-12-28 | ||
US11/115,915 US7953921B2 (en) | 2004-12-28 | 2005-04-27 | Directed auto-refresh synchronization |
US11/115,915 | 2005-04-27 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011252607A Division JP2012089231A (ja) | 2004-12-28 | 2011-11-18 | 有向自動リフレッシュ同期 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017002706A Division JP6396515B2 (ja) | 2004-12-28 | 2017-01-11 | 有向自動リフレッシュ同期 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016006713A true JP2016006713A (ja) | 2016-01-14 |
JP6169658B2 JP6169658B2 (ja) | 2017-07-26 |
Family
ID=36178030
Family Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007549544A Active JP5032337B2 (ja) | 2004-12-28 | 2005-12-23 | 有向自動リフレッシュ同期 |
JP2011252607A Withdrawn JP2012089231A (ja) | 2004-12-28 | 2011-11-18 | 有向自動リフレッシュ同期 |
JP2015156164A Active JP6169658B2 (ja) | 2004-12-28 | 2015-08-06 | 有向自動リフレッシュ同期 |
JP2017002706A Active JP6396515B2 (ja) | 2004-12-28 | 2017-01-11 | 有向自動リフレッシュ同期 |
JP2018074717A Withdrawn JP2018137034A (ja) | 2004-12-28 | 2018-04-09 | 有向自動リフレッシュ同期 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007549544A Active JP5032337B2 (ja) | 2004-12-28 | 2005-12-23 | 有向自動リフレッシュ同期 |
JP2011252607A Withdrawn JP2012089231A (ja) | 2004-12-28 | 2011-11-18 | 有向自動リフレッシュ同期 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017002706A Active JP6396515B2 (ja) | 2004-12-28 | 2017-01-11 | 有向自動リフレッシュ同期 |
JP2018074717A Withdrawn JP2018137034A (ja) | 2004-12-28 | 2018-04-09 | 有向自動リフレッシュ同期 |
Country Status (12)
Country | Link |
---|---|
US (1) | US7953921B2 (ja) |
EP (2) | EP1839313B1 (ja) |
JP (5) | JP5032337B2 (ja) |
KR (1) | KR101166949B1 (ja) |
CN (1) | CN101091221B (ja) |
BR (1) | BRPI0519703B1 (ja) |
ES (1) | ES2744354T3 (ja) |
HK (1) | HK1109492A1 (ja) |
HU (1) | HUE045655T2 (ja) |
IL (1) | IL184020A0 (ja) |
TW (1) | TWI385673B (ja) |
WO (1) | WO2006071854A1 (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7751894B1 (en) * | 2004-03-04 | 2010-07-06 | Cardiac Pacemakers, Inc. | Systems and methods for indicating aberrant behavior detected by an implanted medical device |
US7953921B2 (en) * | 2004-12-28 | 2011-05-31 | Qualcomm Incorporated | Directed auto-refresh synchronization |
US9286198B2 (en) | 2005-04-21 | 2016-03-15 | Violin Memory | Method and system for storage of data in non-volatile media |
US8452929B2 (en) | 2005-04-21 | 2013-05-28 | Violin Memory Inc. | Method and system for storage of data in non-volatile media |
US9384818B2 (en) * | 2005-04-21 | 2016-07-05 | Violin Memory | Memory power management |
US7565479B2 (en) * | 2005-08-04 | 2009-07-21 | Rambus Inc. | Memory with refresh cycle donation to accommodate low-retention-storage rows |
KR100640722B1 (ko) * | 2005-10-05 | 2006-11-01 | 삼성전자주식회사 | 반도체 제어장치, 반도체 장치, 및 이들을 구비하는 시스템 |
US20070086261A1 (en) * | 2005-10-17 | 2007-04-19 | Freebern Margaret C | Directed auto-refresh for a dynamic random access memory |
US9262326B2 (en) * | 2006-08-14 | 2016-02-16 | Qualcomm Incorporated | Method and apparatus to enable the cooperative signaling of a shared bus interrupt in a multi-rank memory subsystem |
US8028186B2 (en) * | 2006-10-23 | 2011-09-27 | Violin Memory, Inc. | Skew management in an interconnection system |
US7590021B2 (en) * | 2007-07-26 | 2009-09-15 | Qualcomm Incorporated | System and method to reduce dynamic RAM power consumption via the use of valid data indicators |
CN101640065B (zh) * | 2008-07-29 | 2012-07-04 | 国际商业机器公司 | 用于嵌入式dram的刷新控制器及刷新控制方法 |
US8949520B2 (en) | 2009-01-22 | 2015-02-03 | Rambus Inc. | Maintenance operations in a DRAM |
US8392650B2 (en) * | 2010-04-01 | 2013-03-05 | Intel Corporation | Fast exit from self-refresh state of a memory device |
US20110296098A1 (en) * | 2010-06-01 | 2011-12-01 | Dell Products L.P. | System and Method for Reducing Power Consumption of Memory |
US9053812B2 (en) | 2010-09-24 | 2015-06-09 | Intel Corporation | Fast exit from DRAM self-refresh |
US9292426B2 (en) * | 2010-09-24 | 2016-03-22 | Intel Corporation | Fast exit from DRAM self-refresh |
KR101796116B1 (ko) | 2010-10-20 | 2017-11-10 | 삼성전자 주식회사 | 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법 |
TWI473090B (zh) * | 2011-08-08 | 2015-02-11 | Winbond Electronics Corp | 動態記憶體的重刷新電路及方法 |
CN102956260B (zh) * | 2011-08-19 | 2015-12-16 | 华邦电子股份有限公司 | 动态存储器的重刷新电路及方法 |
US9293187B2 (en) * | 2011-09-26 | 2016-03-22 | Cisco Technology, Inc. | Methods and apparatus for refreshing digital memory circuits |
EP2620838B1 (en) * | 2012-01-26 | 2015-04-22 | ST-Ericsson SA | Automatic partial array self-refresh |
US9007862B2 (en) | 2012-07-12 | 2015-04-14 | Rambus Inc. | Reducing memory refresh exit time |
US9355704B2 (en) * | 2012-12-28 | 2016-05-31 | Mediatek Inc. | Refresh method for switching between different refresh types based on at least one parameter of volatile memory and related memory controller |
US9117542B2 (en) * | 2013-09-27 | 2015-08-25 | Intel Corporation | Directed per bank refresh command |
KR102194003B1 (ko) | 2014-02-25 | 2020-12-22 | 삼성전자주식회사 | 메모리 모듈 및 이를 포함하는 메모리 시스템 |
KR102326018B1 (ko) * | 2015-08-24 | 2021-11-12 | 삼성전자주식회사 | 메모리 시스템 |
KR20170045795A (ko) * | 2015-10-20 | 2017-04-28 | 삼성전자주식회사 | 메모리 장치 및 이를 포함하는 메모리 시스템 |
KR102373544B1 (ko) | 2015-11-06 | 2022-03-11 | 삼성전자주식회사 | 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법 |
US9754655B2 (en) | 2015-11-24 | 2017-09-05 | Qualcomm Incorporated | Controlling a refresh mode of a dynamic random access memory (DRAM) die |
CN106875971B (zh) * | 2017-02-16 | 2021-01-22 | 上海兆芯集成电路有限公司 | 动态随机存取存储器控制器及其控制方法 |
US10878879B2 (en) * | 2017-06-21 | 2020-12-29 | Mediatek Inc. | Refresh control method for memory system to perform refresh action on all memory banks of the memory system within refresh window |
US10262719B1 (en) * | 2017-12-22 | 2019-04-16 | Nanya Technology Corporation | DRAM and refresh method thereof |
US11011217B1 (en) * | 2019-12-20 | 2021-05-18 | Micron Technology, Inc. | Selective extension of a fine granularity mode for memory refresh operations |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030007406A1 (en) * | 2001-06-27 | 2003-01-09 | Kye-Hyun Kyung | Memory system capable of increasing utilization efficiency of semiconductor memory device and method of refreshing the semiconductor memory device |
JP2003123469A (ja) * | 2001-10-05 | 2003-04-25 | Seiko Epson Corp | メモリ制御回路、メモリ制御方法及び情報処理装置 |
JP5032337B2 (ja) * | 2004-12-28 | 2012-09-26 | クゥアルコム・インコーポレイテッド | 有向自動リフレッシュ同期 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4687107A (en) * | 1985-05-02 | 1987-08-18 | Pennwalt Corporation | Apparatus for sizing and sorting articles |
JPH06124587A (ja) * | 1992-10-09 | 1994-05-06 | Mitsubishi Electric Corp | ダイナミックランダムアクセスメモリ装置 |
JPH0877770A (ja) * | 1994-08-31 | 1996-03-22 | Sanyo Electric Co Ltd | リフレッシュアドレスカウンタ |
US5627791A (en) | 1996-02-16 | 1997-05-06 | Micron Technology, Inc. | Multiple bank memory with auto refresh to specified bank |
JP4000206B2 (ja) * | 1996-08-29 | 2007-10-31 | 富士通株式会社 | 半導体記憶装置 |
JPH10247384A (ja) * | 1997-03-03 | 1998-09-14 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
JPH1166843A (ja) * | 1997-08-08 | 1999-03-09 | Mitsubishi Electric Corp | 半導体記憶装置 |
WO1999019879A1 (en) | 1997-10-10 | 1999-04-22 | Rambus Incorporated | Dram core refresh with reduced spike current |
WO1999046775A2 (en) * | 1998-03-10 | 1999-09-16 | Rambus, Inc. | Performing concurrent refresh and current control operations in a memory subsystem |
KR100355226B1 (ko) * | 1999-01-12 | 2002-10-11 | 삼성전자 주식회사 | 뱅크별로 선택적인 셀프 리프레쉬가 가능한 동적 메모리장치 |
JP2000315385A (ja) * | 1999-04-30 | 2000-11-14 | Nec Ic Microcomput Syst Ltd | セルフリフレッシュ回路及びセルフリフレッシュ方法 |
JP2001332083A (ja) * | 2000-05-18 | 2001-11-30 | Nec Corp | 半導体記憶装置およびそのアドレス制御方法 |
US6665224B1 (en) * | 2002-05-22 | 2003-12-16 | Infineon Technologies Ag | Partial refresh for synchronous dynamic random access memory (SDRAM) circuits |
DE10306062B3 (de) | 2003-02-13 | 2004-08-19 | Infineon Technologies Ag | Speichermodul mit einer Mehrzahl von integrierten Speicherbauelementen und einer Refresh-Steuerschaltung |
US7236416B2 (en) | 2004-05-21 | 2007-06-26 | Qualcomm Incorporated | Method and system for controlling refresh in volatile memories |
US7079440B2 (en) * | 2004-05-27 | 2006-07-18 | Qualcomm Incorporated | Method and system for providing directed bank refresh for volatile memories |
US7184350B2 (en) * | 2004-05-27 | 2007-02-27 | Qualcomm Incorporated | Method and system for providing independent bank refresh for volatile memories |
US7088633B2 (en) | 2004-05-27 | 2006-08-08 | Qualcomm Incorporated | Method and system for providing seamless self-refresh for directed bank refresh in volatile memories |
US7200062B2 (en) * | 2004-08-31 | 2007-04-03 | Micron Technology, Inc. | Method and system for reducing the peak current in refreshing dynamic random access memory devices |
-
2005
- 2005-04-27 US US11/115,915 patent/US7953921B2/en active Active
- 2005-12-23 BR BRPI0519703-1A patent/BRPI0519703B1/pt active IP Right Grant
- 2005-12-23 EP EP05855572.3A patent/EP1839313B1/en active Active
- 2005-12-23 ES ES05855572T patent/ES2744354T3/es active Active
- 2005-12-23 EP EP19169318.3A patent/EP3531421B1/en active Active
- 2005-12-23 KR KR1020077017451A patent/KR101166949B1/ko active IP Right Grant
- 2005-12-23 JP JP2007549544A patent/JP5032337B2/ja active Active
- 2005-12-23 WO PCT/US2005/047037 patent/WO2006071854A1/en active Application Filing
- 2005-12-23 CN CN2005800451749A patent/CN101091221B/zh active Active
- 2005-12-23 HU HUE05855572A patent/HUE045655T2/hu unknown
- 2005-12-28 TW TW094147055A patent/TWI385673B/zh active
-
2007
- 2007-06-18 IL IL184020A patent/IL184020A0/en unknown
-
2008
- 2008-03-27 HK HK08103428.8A patent/HK1109492A1/xx unknown
-
2011
- 2011-11-18 JP JP2011252607A patent/JP2012089231A/ja not_active Withdrawn
-
2015
- 2015-08-06 JP JP2015156164A patent/JP6169658B2/ja active Active
-
2017
- 2017-01-11 JP JP2017002706A patent/JP6396515B2/ja active Active
-
2018
- 2018-04-09 JP JP2018074717A patent/JP2018137034A/ja not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030007406A1 (en) * | 2001-06-27 | 2003-01-09 | Kye-Hyun Kyung | Memory system capable of increasing utilization efficiency of semiconductor memory device and method of refreshing the semiconductor memory device |
JP2003016782A (ja) * | 2001-06-27 | 2003-01-17 | Samsung Electronics Co Ltd | 半導体メモリ装置の利用効率を高めるメモリシステム及び半導体メモリ装置のリフレッシュ方法 |
JP2003123469A (ja) * | 2001-10-05 | 2003-04-25 | Seiko Epson Corp | メモリ制御回路、メモリ制御方法及び情報処理装置 |
JP5032337B2 (ja) * | 2004-12-28 | 2012-09-26 | クゥアルコム・インコーポレイテッド | 有向自動リフレッシュ同期 |
Also Published As
Publication number | Publication date |
---|---|
JP2008525942A (ja) | 2008-07-17 |
EP1839313A1 (en) | 2007-10-03 |
EP3531421B1 (en) | 2022-06-01 |
JP5032337B2 (ja) | 2012-09-26 |
TWI385673B (zh) | 2013-02-11 |
US7953921B2 (en) | 2011-05-31 |
JP2012089231A (ja) | 2012-05-10 |
BRPI0519703A2 (pt) | 2009-03-10 |
WO2006071854A1 (en) | 2006-07-06 |
ES2744354T3 (es) | 2020-02-24 |
JP6169658B2 (ja) | 2017-07-26 |
JP2018137034A (ja) | 2018-08-30 |
CN101091221B (zh) | 2012-04-18 |
JP6396515B2 (ja) | 2018-09-26 |
CN101091221A (zh) | 2007-12-19 |
EP1839313B1 (en) | 2019-06-05 |
BRPI0519703B1 (pt) | 2018-02-06 |
TW200632939A (en) | 2006-09-16 |
JP2017117510A (ja) | 2017-06-29 |
US20060143372A1 (en) | 2006-06-29 |
HK1109492A1 (en) | 2008-06-06 |
EP3531421A1 (en) | 2019-08-28 |
KR20070103013A (ko) | 2007-10-22 |
HUE045655T2 (hu) | 2020-01-28 |
KR101166949B1 (ko) | 2012-07-23 |
IL184020A0 (en) | 2007-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6396515B2 (ja) | 有向自動リフレッシュ同期 | |
KR100870478B1 (ko) | 휘발성 메모리들에 대한 독립적 뱅크 리프레시를 제공하는방법 및 시스템 | |
EP1749300B1 (en) | Method and system for providing directed bank refresh for volatile memories | |
US5889714A (en) | Adaptive precharge management for synchronous DRAM | |
EP1751769B1 (en) | Method and system for providing seamless self-refresh for directed bank refresh in volatile memories | |
US7603512B2 (en) | Dynamic memory refresh controller, memory system including the same and method of controlling refresh of dynamic memory | |
JP2005517242A (ja) | アドレス空間、バスシステム、メモリコントローラ及びデバイスシステム | |
CN108139994B (zh) | 内存访问方法及内存控制器 | |
JPH09180438A (ja) | メモリ制御装置 | |
US7536519B2 (en) | Memory access control apparatus and method for accomodating effects of signal delays caused by load | |
US7778103B2 (en) | Semiconductor memory device for independently selecting mode of memory bank and method of controlling thereof | |
CN115686383A (zh) | 存储器的控制方法和控制器以及芯片系统 | |
JPH09237492A (ja) | メモリ制御装置 | |
JP4012393B2 (ja) | 記憶装置、記憶装置の内部制御方法、システム、及びシステムにおける記憶手段の制御方法 | |
JP2011159341A (ja) | メモリ制御回路 | |
JP2006107614A (ja) | メモリコントローラ | |
JPH10275461A (ja) | 複数バンクsdramメモリ・システムを制御する方法及びシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160816 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20161116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170530 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170628 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6169658 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |