JPH0877770A - リフレッシュアドレスカウンタ - Google Patents

Abstract

(57)【要約】 【目的】メモリセルが複数のメモリセルアレイに分割さ
れているＤＲＡＭなどにおいて、リフレッシュ／プリチ
ャージなどにおいて、ワード線指定の際のアドレスを生
成するリフレッシュアドレスカウンタの改善に関する。 【構成】ワード線とビット線を有する複数のメモリセル
アレイを備えた半導体記憶装置のリフレッシュ又は初期
化の際に、いずれのワード線を選択するかを示すアドレ
スを生成するリフレッシュアドレスカウンタであって、
アドレスは、複数のメモリセルアレイのうちのいずれを
選択するかを示すセルアレイ選択アドレスと、選択され
たメモリセルアレイのうちの何本目のワード線を選択す
るかを示すワード線選択アドレスとからなり、かつセル
アレイ選択アドレスが、ワード線選択アドレスよりも下
位ビットに割り付けられていること。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はリフレッシュアドレスカ
ウンタに関し、更に詳しく言えば、同期型ＤＲＡＭ（Sy
nchronous DRAM）などのように、メモリセルが複数のメ
モリセルアレイに分割されているＤＲＡＭなどにおい
て、リフレッシュ／プリチャージなどにおいて、ワード
線指定の際のアドレスを生成するリフレッシュアドレス
カウンタの改善に関する。

【０００２】

【従来の技術】以下で、内部のメモリセルが複数のバン
クに分割されている一般の同期型ＤＲＡＭについて説明
する。この同期型ＤＲＡＭは、図３に示すようにリフレ
ッシュアドレスカウンタ（１）と、アドレスマルチプレ
クサデコーダ（２，３）と、メモリセルの分割領域であ
る第１，第２のバンク（４，５）を有する。第１，第２
のバンク（４，５）にはそれぞれワード線（ＷＬ１，Ｗ
Ｌ２）、ビット線（ＢＬ１，ＢＬ２）が接続されてい
る。

【０００３】以下で電源投入時の各バンクの初期化につ
いて説明する。このようなＤＲＡＭの電源投入時には、
ビット線（ＢＬ１，ＢＬ２）の電位を、データの読み出
し／書き込みの際の基準電圧となる電源電圧（＋Ｖｃ
ｃ）の半分の値である｛＋（１／２）Ｖｃｃ｝まで立ち
上げることが必要である。この動作を以下で「ビット線
を初期化する」と称する。

【０００４】全てのビット線（ＢＬ１，ＢＬ２）には不
図示の電圧生成回路が接続されており、電源投入と同時
にこれが起動してビット線の電位を｛＋（１／２）Ｖｃ
ｃ｝まで立ち上げることによりビット線の初期化がなさ
れるが、ビット線と直交し、マトリクス状に交差してい
るワード線を電源電圧（＋Ｖｃｃ）まで引き上げること
により、ビット線の電位の立ち上がりを加速させて、初
期化を短時間で行う方法が一般にとられている。

【０００５】その詳細な動作について以下で説明する。
まず、リフレッシュアドレスカウンタ（１）に内部信号
（ＳＩ）が入力されると、リフレッシュアドレスカウン
タ（１）によってこれがカウントアップされ、どのワー
ド線を選択するかを示すアドレスが生成される。次に、
こうして生成されたアドレスに基づいて、選択されたワ
ード線の電位がアドレスマルチプレクサデコーダ（２，
３）によって電源電圧（＋Ｖｃｃ）まで引き上げられ、
そのワード線と交差するバンク内の全てのビット線の初
期化が加速される。

【０００６】その後、再びリフレッシュアドレスカウン
タ（１）に内部信号（ＳＩ）が入力されて、カウントア
ップされることで、アドレスが生成され、そのアドレス
に基づいて、アドレスマルチプレクサデコーダ（２，
３）によって、次に選択されたワード線の電位が電源電
圧（＋Ｖｃｃ）まで引き上げられ、ビット線の初期化が
なされる。

【０００７】上記の動作を繰り返すことにより、選択さ
れたアドレスに対応するワード線（ＷＬ１，ＷＬ２）の
電位が電源電圧（＋Ｖｃｃ）まで引き上げられ、そのワ
ード線（ＷＬ１，ＷＬ２）と交差するビット線の電位が
｛＋（１／２）Ｖｃｃ｝まで立ち上げられ、初期化がな
される。上記の動作において、いかなるアドレスがリフ
レッシュアドレスカウンタによって生成され、それによ
ってどのワード線が選択されるかといった対応関係につ
いて以下で説明する。

【０００８】図３に示すような２ＭバイトのＤＲＡＭに
おいては、１つのバンクに各々１０２４本のワード線が
接続されており、その全てに通しの番号が振り分けられ
ている。例えば、図３に示すように、第１のバンクの１
番目のワード線は１，第１のバンクの２番目のワード線
は２，第１のバンクの３番目のワード線は３，…，第１
のバンクの１０２４番目のワード線は１０２４，第２の
バンクの１番目のワード線は１０２５，第２のバンクの
２番目のワード線は１０２６，…，第２のバンクの１０
２４番目のワード線は２０４８となっている。

【０００９】これらの関係を二進法で表現すると下記の
表１に示すようになる。

【００１０】

【表１】

【００１１】上の表１に示すように、１と１０２５，２
と１０２６，…，１０２４と２０４８とは、二進表記で
は最上位のビットが異なるだけで、あとは全て等しくな
っている。このように、アドレスの最上位のビットは第
１，第２のバンクのうちいずれのバンクが選択されてい
るかを示すアドレスとなっており、これを以下でセルア
レイ選択アドレス（ＳＡ）と称する。アドレスの残余の
下位ビットは、選択されたバンクのうち、何番目のワー
ド線を指定するかを示すアドレスとなっており、これを
以下でワード線選択アドレス（ＷＡ）と称する。

【００１２】このように、従来のリフレッシュアドレス
カウンタは、図４に示すように、最上位のビットにセル
アレイ選択アドレス（ＳＡ）を割り付けており、残余の
下位ビットにワード線選択アドレス（ＷＡ）を割り付け
ている。従来は、入力信号（ＳＩ）が入力されると、そ
れがリフレッシュアドレスカウンタ（１）によってカウ
ントアップされてアドレスが生成されるので、かりにそ
の初期値が１から始まって１のワード線が指定されたと
すると、カウンタによってそれが順次カウントアップさ
れてアドレスが生成され、そのアドレスに従ってワード
線の電位が電源電圧まで引き上げられる。

【００１３】したがって、リフレッシュアドレスカウン
タ（１）によって、ワード線（ＷＬ１，ＷＬ２）は図５
の左から右への順で選択され、この順番でワード線の電
位が電源電圧まで引き上げられる。この場合１０２４回
目のカウントアップがなされたときに第１のバンクの１
０２４番目のワード線の電位が引き上げられ、次のカウ
ントアップで第２のバンクの１番目のワード線（全体を
通しては１０２５番目のワード線となる）の電位が引き
上げられ、順次上記動作を繰り返し、２０４８番目のカ
ウントアップがなされたときに第２のバンクの最後のワ
ード線の電位が電源電圧まで引き上げられる。

【００１４】この動作を繰り返して計２０４８回のカウ
ントアップをすれば、各バンクの全てのビット線が確実
に初期化されることになるが、実際にはこれよりもかな
り少ない本数（例えば８回）のワード線の電位を立ち上
げることによって対応している。というのは、１本のワ
ード線には、そのバンク内の全てのビット線が直交して
いるので、１つのバンクにつき１本のワード線だけを電
源電圧まで立ち上げれば、その時点で同一バンク内の全
てのビット線の電位の上昇が加速され、全てのビット線
が初期化されたことになるからである。

【００１５】

【発明が解決しようとする課題】しかしながら、上記従
来のリフレッシュアドレスカウンタによると、上述した
ようにワード線選択アドレスよりも上位にセルアレイ選
択アドレスが割り付けられているので、セルアレイ選択
アドレスが変わるには、その下位ビットのワード線選択
アドレスの桁上げを待たなければならない。換言すれ
ば、選択されたバンクの最後のワード線が選択されたの
ちに、はじめて次のバンクが選択されるので、あるバン
クが選択されると、その最後のワード線の初期化がすむ
までは、次のバンクのワード線の初期化には移行できな
いことになる。

【００１６】ところで、電源投入時の初期化について
は、なるべく時間を短縮するために、電源電圧まで電位
を引き上げるワード線の本数をできるだけ小さく抑えよ
うとしている。例えば８本のワード線の電位を引き上げ
ることで対応しようとしている。そこで、例えば８本の
ワード線の電位を引き上げただけでは、第１のバンクの
ビット線が初期化されても、第２のバンクのワード線が
１本も選択されないことでその電位が電源電圧まで引き
上げられず、第２のバンクのビット線の初期化が全くな
されず、全てのバンクが確実に初期化されないという問
題が生じていた。

【００１７】

【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、ワード線とビット線を有する複
数のメモリセルアレイを備えた半導体記憶装置のリフレ
ッシュ又は初期化の際に、いずれのワード線を選択する
かを示すアドレスを生成するリフレッシュアドレスカウ
ンタであって、前記アドレスは、前記複数のメモリセル
アレイのうちのいずれを選択するかを示すセルアレイ選
択アドレスと、選択されたメモリセルアレイのうちの何
本目のワード線を選択するかを示すワード線選択アドレ
スとからなり、かつ前記セルアレイ選択アドレスが、前
記ワード線選択アドレスよりも下位ビットに割り付けら
れていることにより、電源電圧まで引き上げるワード線
の数を最小限に抑えつつ、各メモリセルアレイのビット
線の確実な初期化が可能になるリフレッシュアドレスカ
ウンタを提供するものである。

【００１８】

【作 用】本発明に係るリフレッシュアドレスカウンタ
によれば、図１に示すように、ワード線とビット線を有
する複数のメモリセルアレイを備えた半導体記憶装置の
リフレッシュ又は初期化の際に、いずれのワード線を選
択するかを示すアドレスが、複数のメモリセルアレイの
うちのいずれを選択するかを示すセルアレイ選択アドレ
スと、選択されたメモリセルアレイのうちの何本目のワ
ード線を選択するかを示すワード線選択アドレスとから
なり、かつセルアレイ選択アドレスが、ワード線選択ア
ドレスよりも下位のビットに割り付けられている。

【００１９】このため、カウンタによるカウントアップ
の度ごとに、選択されるバンクが変わるので、当該リフ
レッシュアドレスカウンタに入力される入力信号がカウ
ントされて、あるバンクのいずれかのワード線が選択さ
れて、その電位が電源電圧まで引き上げられたのちに、
次に選択されるワード線は直前に選択されたワード線を
含むバンクとは異なるバンクのワード線が選択されるこ
とになる。

【００２０】これにより、かりにバンクが２つだとする
と、一方のバンクの１本のワード線が選択されたのち
に、他方のバンクの１本のワード線が選択されて電源電
圧まで引き上げられる。１つのバンクの初期化は１本の
ワード線の電位を電源電圧まで立ち上げることによって
できるので、このときには計２本のワード線が選択され
ることにより全てのバンクのビット線が初期化されるこ
とになる。

【００２１】従って、必要最小限の本数のワード線を選
択して、確実に各メモリセルアレイのワード線の初期化
をすることが可能になる。なお、本発明に係るリフレッ
シュアドレスカウンタにおいて、メモリセルアレイが２
ⁿ（n は自然数）個のときには下位 nビットにセルアレ
イ選択アドレスが割り付けられているので、順次異なる
バンクに移行しながらワード線の電位を立ち上げること
により、必要最小限の回数で全部のバンクのビット線を
初期化することが可能となる。

【００２２】一例として、メモリセルアレイが４個のと
きを挙げる。この場合には最下位の２ビットにセルアレ
イ選択アドレスが割り付けられ、４個の状態を表示でき
ることになるので、第１〜第４の計４個のメモリセルア
レイの各々についてそれぞれ"00","01","10","11"なる
アドレスを対応づけておけば、第１，第２，…，第４の
メモリセルアレイの一本目のワード線の電位を電源電圧
まで引き上げることができ、４本のワード線を選択する
ことで全てのビット線の初期化を確実に行うことが可能
となる。

【００２３】

【実施例】以下で本発明の実施例に係るリフレッシュア
ドレスカウンタについて図面を参照しながら説明する。
このリフレッシュアドレスカウンタは，図３に示すよう
な同期型ＤＲＡＭに用いられるリフレッシュアドレスカ
ウンタである。本実施例が従来例と異なる特徴点は、リ
フレッシュアドレスカウンタ（１）のアドレスの割付が
異なっている点であって、図１に示すように、第１，第
２のバンク（４，５）のうちいずれを選択するかを示す
セルアレイ選択アドレス（ＳＡ）が最下位ビットに割り
付けられており、これによって選択されたバンクのう
ち、何番目のワード線を指定するかを示すワード線選択
アドレス（ＷＡ）が残余の上位ビットに割り付けられて
いる点である。その詳細については後述する。

【００２４】上記のリフレッシュアドレスカウンタが用
いられる同期型ＤＲＡＭについて以下で説明する。これ
は、図３に示すようにリフレッシュ／プリチャージや、
電源投入時の初期化などの際に当該同期型ＤＲＡＭのワ
ード線のアドレスを生成するリフレッシュアドレスカウ
ンタ（１）と、指定されたアドレスに基づいて第１のバ
ンク（４）に所定の電圧を印加して、第１のバンク
（４）のリフレッシュ，プリチャージ，電源投入時の初
期化などをするアドレスマルチプレクサデコーダ（２）
とを有し、指定されたアドレスに基づいて第２のバンク
（５）に所定の電圧を印加して、第２のバンク（５）の
リフレッシュ／プリチャージ時や、電源投入時の初期化
などをするアドレスマルチプレクサデコーダ（３）と、
それぞれがメモリセルの分割領域である第１，第２のバ
ンク（４，５）とを有する。

【００２５】また第１，第２のバンク（４，５）にはワ
ード線（ＷＬ１，ＷＬ２）、ビット線（ＢＬ１，ＢＬ
２）がそれぞれ接続されている。以下で電源投入時の各
バンクの初期化の動作について説明する。このようなＤ
ＲＡＭの電源投入時には、電源電圧（＋Ｖｃｃ）の半分
の値であって、基準電圧となる｛＋（１／２）Ｖｃｃ｝
までビット線（ＢＬ１，ＢＬ２）の電位を立ち上げるこ
とが必要である。この動作を「ビット線を初期化する」
と称する。

【００２６】全てのビット線（ＢＬ１，ＢＬ２）には不
図示の電圧生成回路が接続されており、電源投入と同時
にこれが起動してビット線の電位を｛＋（１／２）Ｖｃ
ｃ｝まで立ち上げることによりビット線の初期化がなさ
れるが、ビット線と直交して交差しているワード線を電
源電圧（＋Ｖｃｃ）まで引き上げることにより、ビット
線の電位の立ち上がりを加速させて、初期化を短時間で
行う方法が一般にとられている。

【００２７】その動作について以下で説明する。まず、
リフレッシュアドレスカウンタ（１）に内部信号（Ｓ
Ｉ）が入力されると、リフレッシュアドレスカウンタ
（１）によってこれがカウントアップされ、どのワード
線を選択するかを示すアドレスが生成される。次に、こ
うして生成されたアドレスに基づいて、アドレスマルチ
プレクサデコーダ（２，３）によって、選択された１本
のワード線の電位が電源電圧（＋Ｖｃｃ）まで引き上げ
られ、そのワード線と交差するバンク内の全てのビット
線の初期化が加速される。

【００２８】その後、再びリフレッシュアドレスカウン
タ（１）に内部信号（ＳＩ）が入力されて、カウントア
ップされて、アドレスが生成され、そのアドレスに基づ
いて、アドレスマルチプレクサデコーダ（２，３）によ
って、次に選択された１本のワード線の電位が電源電圧
（＋Ｖｃｃ）まで引き上げられ、ビット線の初期化がな
される。

【００２９】上記の動作を繰り返すことにより、選択さ
れたアドレスに対応するワード線（ＷＬ１，ＷＬ２）の
電位が電源電圧（＋Ｖｃｃ）まで引き上げられ、そのワ
ード線（ＷＬ１，ＷＬ２）と交差するビット線の電位が
｛＋（１／２）Ｖｃｃ｝まで立ち上げられ、初期化がな
される。上記の動作において、どのようなアドレスがリ
フレッシュアドレスカウンタによって生成され、それに
よってどのワード線が選択されて初期化されるかといっ
た対応関係について以下で説明する。

【００３０】入力信号（ＳＩ）がリフレッシュアドレス
カウンタ（１）に入力されてカウントアップされ、アド
レスが生成されるが、このときいかなるアドレスが生成
され、それによってどのようなワード線が選択されて電
源電圧まで引き上げられるかを下記の表２を参照しなが
ら説明する。表２は、リフレッシュアドレスカウンタに
よって生成されたアドレスと、それによって選択された
ワード線の番号（二進表記、十進表記）との関係を説明
する表である。

【００３１】

【表２】

【００３２】上述の通り、リフレッシュアドレスカウン
タ（１）のアドレスの割付は図１に示すように、第１，
第２のバンク（４，５）のうちいずれを選択するかを示
すセルアレイ選択アドレス（ＳＡ）が最下位に割り付け
られており、これによって選択されたバンクのうち、何
番目のワード線を指定するかを示すワード線選択アドレ
ス（ＷＡ）が残余の上位ビットに割り付けられているの
で、入力信号（ＳＩ）が１から始まってカウントアップ
されたとすると、ワード線（ＷＬ１，ＷＬ２）は、表２
や図２に示すように、１，１０２５，２，１０２６，…
といった順に選択されることになる。

【００３３】このように、順次１，２，３，…の順番で
移行し、第１のバンク（４）の全てのワード線の電位を
立ち上げてから第２のバンク（５）のビット線の初期化
に移行するのではなく、図２に示すように、まず第１の
バンク（４）の一本目のワード線を電源電圧まで立ち上
げたら、次は第２のバンク（５）の一本目のワード線の
電位を立ち上げ、次は第１のバンク（４）の二本目のワ
ード線、その次は第２のバンク（５）の二本目のワード
線…という順で、図２に示す(i),(ii)、(iii)、(iv).(v)
…,という順番で初期化が移行するので、第１のバンク
（４）のワード線と、第２のバンク（５）のワード線と
を順次交互に選択して電源電圧まで引き上げることがで
きる。

【００３４】すなわち、リフレッシュアドレスカウンタ
（１）によるカウントアップの度ごとに、選択されるバ
ンクが変わるので、当該リフレッシュアドレスカウンタ
（１）に入力される入力信号（ＳＩ）がカウントされ
て、あるバンクのいずれかのワード線が選択されて、そ
の電位が電源電圧まで引き上げられたのちに、次に選択
されるワード線は直前に選択されたワード線を含むバン
クとは異なるバンクのワード線が選択されることにな
る。

【００３５】これにより、本実施例ではメモリセルが２
つのバンクに分割されており、バンクの初期化は１本の
ワード線の電位を電源電圧まで立ち上げることによって
できるので、この場合には２本のワード線選択により全
てのバンクのビット線が初期化されたことになる。従っ
て、必要最小限の本数のワード線を選択して、確実に各
メモリセルアレイのワード線の初期化をすることが可能
になる。

【００３６】なお、本実施例ではメモリセルが２個のバ
ンクに分割されている場合について説明しているが、本
発明はこれに限らず、メモリセルアレイが２ⁿ（nは自然
数）個のときには最下位のnビットにセルアレイ選択ア
ドレスが割り付けられているようなリフレッシュアドレ
スカウンタであれば、同様の効果を奏する。一例とし
て、メモリセルアレイが４個の場合について説明する。
このときには最下位２ビットにセルアレイ選択アドレス
が割り付けられ、４個の状態を表示できることになるの
で、第１〜第４の計４個のメモリセルアレイの各々につ
いてそれぞれ"00","01","10","11"なるアドレスを対応
づけておけば、第１，第２，…，第４のメモリセルアレ
イの一本目が終了した後には第１，第２，…，第４のメ
モリセルアレイの二本目に移行する。

【００３７】実際には各バンクにつき１本のワード線の
電位を立ち上げれば全てのビット線の初期化がなされる
ので、第１，第２，…，第４のメモリセルアレイの一本
目のワード線すなわち、計４本のワード線を立ち上げれ
ば全てのバンクのビット線の初期化をすることができ
る。

【００３８】従って、必要最小限の本数のワード線を選
択して、確実に各メモリセルアレイのワード線の初期化
をすることが可能となる。また、本実施例では複数のバ
ンクを有する同期型ＤＲＡＭについて説明しているが、
本発明はこれに限らず、メモリセルが複数のメモリセル
アレイに分割されているＤＲＡＭであれば、特に同期型
ＤＲＡＭでなくとも、同様の効果を奏する。さらに、１
つのバンクがさらに複数の領域に分割されているような
同期型ＤＲＡＭであっても、同様の効果を奏する。

【００３９】さらに、本実施例では電源投入時の初期化
について説明しているが、初期化が終了して、動作に入
って後には、下記に示すような効果を奏する。すなわ
ち、ＤＲＡＭのリフレッシュ／プリチャージの際に、従
来のリフレッシュアドレスカウンタでは上述のような順
番でワード線を選択していたので、１つのバンクの全て
のワード線のリフレッシュが終了するまでは、次のバン
クのリフレッシュに移行できず、その間はリフレッシュ
中のバンクには全くデータのアクセスができず、無駄な
時間が多く発生していた。

【００４０】しかしながら、本実施例に係るリフレッシ
ュアドレスカウンタを用いれば、１つのワード線のリフ
レッシュが終了すれば、異なるバンクのワード線のリフ
レッシュに移行するので、直前にリフレッシュしていた
バンクでデータのアクセスをすることができる。このよ
うにしてバンクを１本のワード線のリフレッシュごとに
変えつつリフレッシュすることにより、従来１つのバン
クのリフレッシュが終了するまでそのバンクにおいてデ
ータのアクセスができないことにより生じていた無駄な
時間を従来に比して削減することが可能になり、当該リ
フレッシュアドレスカウンタを搭載したＤＲＡＭを有効
に動作させることが可能になる。

【００４１】また、複数のバンクを同時にリフレッシュ
することができるので、全メモリセルをリフレッシュす
る時間を短縮することが可能になる。

【００４２】

【発明の効果】以上説明したように本発明に係るリフレ
ッシュアドレスカウンタによれば、ワード線とビット線
を有する複数のメモリセルアレイを備えた半導体記憶装
置のリフレッシュ又は初期化の際に、いずれのワード線
を選択するかを示すアドレスが、複数のメモリセルアレ
イのうちのいずれを選択するかを示すセルアレイ選択ア
ドレスと、選択されたメモリセルアレイのうちの何本目
のワード線を選択するかを示すワード線選択アドレスと
からなり、かつセルアレイ選択アドレスが、ワード線選
択アドレスよりも下位のビットに割り付けられている。

【００４３】これにより、カウンタによるカウントアッ
プの度ごとに、選択されるバンクが変わるので、必要最
小限の本数のワード線を選択して、確実に各メモリセル
アレイのワード線の初期化をすることが可能になる。

【図面の簡単な説明】

【図１】本発明の実施例に係るリフレッシュアドレスカ
ウンタを説明する構成図である。

【図２】本発明の実施例に係るリフレッシュアドレスカ
ウンタの動作を説明する図である。

【図３】一般の同期型ＤＲＡＭを説明する構成図であ
る。

【図４】従来例に係るリフレッシュアドレスカウンタの
構成図である。

【図５】従来例に係るリフレッシュアドレスカウンタの
動作を説明する図である。

【符号の説明】

（１） リフレッシュアドレスカウンタ （２，３） アドレスマルチプレクサデコーダ （４） 第１のバンク （５） 第２のバンク （ＷＬ１，ＷＬ２） ワード線 （ＢＬ１，ＢＬ２） ビット線 （ＳＩ） 入力信号 （ＳＡ） セルアレイ選択アドレス （ＷＡ） ワード線選択アドレス

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ワード線とビット線を有する複数のメモ
   リセルアレイを備えた半導体記憶装置のリフレッシュ又
   は初期化の際に、いずれのワード線を選択するかを示す
   アドレスを生成するリフレッシュアドレスカウンタであ
   って、 前記アドレスは、前記複数のメモリセルアレイのうちの
   いずれを選択するかを示すセルアレイ選択アドレスと、
   選択されたメモリセルアレイのうちの何本目のワード線
   を選択するかを示すワード線選択アドレスとからなり、
   かつ前記セルアレイ選択アドレスが、前記ワード線選択
   アドレスよりも下位ビットに割り付けられていることを
   特徴とするリフレッシュアドレスカウンタ。
2. 【請求項２】 ワード線とビット線を有する複数のメモ
   リセルアレイを備えた半導体記憶装置のリフレッシュ又
   は初期化の際に、いずれのワード線を選択するかを示す
   アドレスを生成するリフレッシュアドレスカウンタであ
   って、 前記アドレスは、前記複数のメモリセルアレイのうちの
   いずれを選択するかを示すセルアレイ選択アドレスと、
   選択されたメモリセルアレイのうちの何本目のワード線
   を選択するかを示すワード線選択アドレスとからなり、
   かつ前記セルアレイ選択アドレスが、前記ワード線選択
   アドレスよりも下位ビットに割り付けられており、 前記メモリセルアレイが２ⁿ（n は自然数）個のときに
   は下位 nビットに前記セルアレイ選択アドレスが割り付
   けられていることを特徴とするリフレッシュアドレスカ
   ウンタ。