CN102956260B - 动态存储器的重刷新电路及方法 - Google Patents
动态存储器的重刷新电路及方法 Download PDFInfo
- Publication number
- CN102956260B CN102956260B CN201110243023.1A CN201110243023A CN102956260B CN 102956260 B CN102956260 B CN 102956260B CN 201110243023 A CN201110243023 A CN 201110243023A CN 102956260 B CN102956260 B CN 102956260B
- Authority
- CN
- China
- Prior art keywords
- refresh
- heavy
- memory cell
- activity
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Dram (AREA)
Abstract
本发明公开了一种动态存储器的重刷新电路和方法,该重刷新电路包括控制器以及重刷新信号产生器。控制器传送自刷新启动信号。重刷新信号产生器依据自刷新启动信号以启动自刷新模式,重刷新信号产生器在自刷新模式被启动时,先针对动态存储器的记忆胞阵列执行丛发式重刷新动作后,接着再针对该记忆胞阵列执行分配式重刷新动作。本发明可以提升动态存储器的可靠度。
Description
技术领域
本发明涉及一种动态存储器的重刷新电路及方法。
背景技术
动态存储器(DynamicRandomAccessMemory,DRAM)由于其架构的关系,需利用重刷新动作(refresh)来维持其记忆胞中所存储的数据的正确性。在公知技术中,重刷新动作可以通过所谓的丛发式(burstmode)的重刷新方式或是分配式(distributemode)重刷新方式来进行。
在动态存储器的自动重刷新(auto-refresh)阶段中,是采用丛发式的重刷新方式,而当其由自动重刷新阶段切换至自刷新(self-refresh)阶段时,重刷新动作则被切换成分配式重刷新方式来进行。请参照图1,图1为公知的动态存储器的重刷新状态的示意图。其中,当在时间T1时,动态存储器由自动重刷新阶段切换至自刷新阶段,并启动分配式重刷新模式。在分配式重刷新模式,动态存储器的每一条字元线(wordline)是依据一个延迟时间来依序进行重刷新的。由于时间T1可能会随时发生,因此字元线Wn被重刷新的时间点与前一次进行丛发式重刷新动作BR的时间点,很容易产生间隔过长的情形,而导致字元线Wn上的记忆胞所存储的数据产生漏失的现象。
发明内容
有鉴于此,本发明的目的在于提供一种动态存储器的重刷新电路及其重刷新方法,使动态存储器进入待机模式时,不会因过慢执行重刷新动作而造成存储数据的漏失。
本发明提出一种动态存储器的重刷新电路,包括控制器及重刷新信号产生器。控制器传送自刷新启动信号。重刷新信号产生器耦接控制器,依据自刷新启动信号以启动自刷新模式,重刷新信号产生器在自刷新模式被启动时,先针对动态存储器的记忆胞阵列执行丛发式重刷新动作后,接着再针对该记忆胞阵列执行分配式重刷新动作。
本发明提出一种动态存储器的重刷新方法,包括:首先依据自刷新启动信号以启动自刷新模式。并在自刷新模式被启动时,先针对动态存储器的记忆胞阵列执行丛发式重刷新动作后,接着再针对记忆胞阵列执行分配式重刷新动作。
本发明的有益效果在于,基于上述,本发明利用在动态存储器进入自刷新模式时,先行执行丛发式重刷新动作,再进行分配式重刷新动作。如此一来,可避免在进入自刷新模式时,字元线Wn被重刷新的时间点与前次丛发式重刷新动作BR发生的时间点间隔过久,而导致字元线Wn上记忆胞存储的数据因未及时被重刷新而产生漏失的问题,进以提升动态存储器的可靠度。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明。
附图说明
图1为公知的动态存储器的重刷新状态的示意图。
图2为本发明动态存储器的重刷新电路一实施例的示意图。
图3为本发明实施例的动态存储器的重刷新电路的重刷新动作波形图。
图4为本发明重刷新信号产生器一实施例的示意图。
图5为本发明动态存储器的重刷新方法一实施例的流程图。
图6为本发明动态存储器的重刷新方法一实施例的流程图。
其中,附图标记说明如下:
200:重刷新电路
210:控制器
220:重刷新信号产生器
230:记忆胞阵列
221:重刷新信号产生电路
222:计时电路
223:重刷新计数电路
FS:重刷新信号
RTRI:重刷新触发信号
SREN:自刷新启动信号
STCTRL:计时临界值控制信号
Td:延迟时间
td:时间点的距离
Wn:字元线
STEN:致能信号
T1、TS、Tb1~Tbn:时间
BR、BR1:丛发式的重刷新动作
S510~S520、S610~S670:重刷新方法的步骤
具体实施方式
请参照图2,图2为本发明动态存储器的重刷新电路一实施例的示意图。重刷新电路200包括控制器210及重刷新信号产生器220。控制器210耦接重刷新信号产生器220。控制器210用以在当动态存储器要进入自刷新模式时,传送自刷新启动信号SREN至重刷新信号产生器220。
重刷新信号产生器220接收自刷新启动信号SREN后,依据自刷新启动信号SREN来启动自刷新模式,并在自刷新模式被启动后,先针对动态存储器的记忆胞阵列230执行丛发式重刷新动作。在丛发式重刷新动作完成后,重刷新信号产生器220会计算一个延迟时间,并在一个延迟时间后,针对动态存储器其中的一个字元线(例如第一条字元线)进行重刷新动作。接着,重刷新信号产生器220继续下一个延迟时间的计数,并在下一个延迟时间后,针对动态存储器的其中的另一个字元线(例如第二条字元线)进行重刷新动作。
需注意的是,在进行分配式的重刷新动作时,上述的延迟时间是固定的。而延迟时间的设定,可依据动态存储器的规格中所制定的字元线需要进行重刷新的时间距离来计算获得。简单来说,同一条字元线进行两次重刷新的时间距离不能超过规格所订定的最大值。
请同时参照图2及图3,其中图3为本发明动态存储器的重刷新电路一实施例的重刷新动作波形图。其中在时间点TS时,控制器210发送自刷新启动信号SREN至重刷新信号产生器220,重刷新信号产生器220并据以启动自刷新模式。紧接着重刷新信号产生器220先产生重刷新信号并将其传送至记忆胞阵列230以针对记忆胞阵列230执行丛发式重刷新动作BR1。在完成丛发式重刷新动作BR1后,重刷新信号产生器220并在每隔一个延迟时间Td后的多个时间点Tb1~Tbn,来依序对记忆胞阵列230中不同的单一条字元线进行重刷新的动作,即对记忆胞阵列230执行分配式重刷新动作。
由图3可知,由于在自刷新模式被启动后,本实施例的重刷新电路200立即先对动态存储器的记忆胞阵列230执行丛发式的重刷新动作BR1。因此,不管自刷新模式被启动的时间点TS发生在何时,都不会因为后续分配式重刷新动作发生的时间点Tb1~Tbn过晚,而出现记忆胞阵列230中有字元线因来不及进行重刷新动作,使其上记忆胞的数据发生衰减而导致漏失的现象。
请参照图4,图4为本发明重刷新信号产生器一实施例的示意图。重刷新信号产生器220包括重刷新信号产生电路221、计时电路222以及重刷新计数电路223。重刷新信号产生电路221耦接于控制器210及记忆胞阵列230间。重刷新信号产生电路接收自刷新启动信号SREN以启动自刷新模式。另外,重刷新信号产生电路221还依据重刷新触发信号RTRI发送重刷新信号FS以重刷新记忆胞阵列230。
计时电路222耦接至重刷新信号产生电路221。在自刷新模式启动时,计时电路222进行计时动作,并依据比较计时动作的计时结果以及计时临界值来产生重刷新触发信号RTRI。重刷新计数电路223耦接计时电路222。重刷新计数电路223接收并依据重刷新触发信号RTRI以产生计时临界值控制信号STCTRL以改变计时临界值。
具体来说,当重刷新信号产生电路221接收到自刷新启动信号SREN,重刷新信号产生电路221依据自刷新启动信号SREN来启动自刷新模式。同时,重刷新信号产生电路221在自刷新模式被启动时,会通过致能信号STEN来启动计时电路222的计时功能。计时电路222则依据计时的结果以及计时临界值来产生重刷新触发信号RTRI。由于在本发明的实施例中,此时必须先执行一次性的丛发式重刷新动作,因此,此时的计时临界值是一个预先设定好,且很小的数值。也就是说,重刷新触发信号RTRI可以很快速的被产生。而重刷新信号产生电路221则可以依据快速产生的重刷新触发信号RTRI来对应产生重刷新信号FS以快速的重刷新存储器阵列230上的每一个字元线,也就是针对存储器阵列230进行所谓的丛发性重刷新动作。
在此同时,重刷新计数电路223会接收重刷新触发信号RTRI并据以进行计数的动作。当重刷新计数电路223的计数结果等于存储器阵列230的字元线的个数时,表示存储器阵列230的丛发式重刷新动作已经完成。藉此,重刷新计数电路223传送计时临界值控制信号STCTRL以改变计时电路222中的计时临界值为较大的数值。
之后,由于计时电路222中的计时临界值被调整为相对于原先设定的计时临界值较大的数值。因此,计时电路222依据比较计时结果与计时临界值而产生的重刷新触发信号RTRI的频率会对应降低。具体来说,计时电路222在每隔一个延迟时间后产生一个重刷新触发信号RTRI。而重刷新信号产生电路221则对应在每一个延迟时间后对记忆胞阵列230的其中一个字元线进行重刷新的动作,也就是对记忆胞阵列230进行所谓的分配式重刷新动作。
附带一提的,本实施例中的重刷新信号产生电路221在未进入自刷新模式时,会周期性的对记忆胞阵列230执行多次的丛发式重刷新动作。另外,本实施例中的重刷新计数电路223在自刷新模式由启动变更为结束时,重刷新计数电路223的计数结果会被重置为“0”,而计时电路222中的计时临界值则被还原为原先设定的较小的数值。
请参照图5,图5为本发明动态存储器的重刷新方法一实施例的流程图。其中的步骤包括:首先,依据自刷新启动信号以启动自刷新模式(S510),而在自刷新模式被启动时,先针对动态存储器的记忆胞阵列执行丛发式重刷新动作后,接着再针对记忆胞阵列执行分配式重刷新动作(S520)。而关于上述的动态存储器的重刷新方法的动作细节,请参照图6的说明。
请参照图6,图6为本发明动态存储器的重刷新方法一实施例的流程图。首先,依据所接收的自刷新启动信号以启动自刷新模式(S610),并在自刷新模式被启动后,执行丛发式重刷新动作(S620)。另外,在自刷新模式被启动后,同时启动计时动作(S630),并且在当计时结果大于或等于计时临界值时(S640),进行重刷新的计数动作(S650)。步骤S660中则依据判断重刷新的计数动作的计数结果来获知丛发式重刷新动作是否已经完成,若丛发式重刷新动作已经完成,则变更计时临界值(S670),使动态存储器进行分配式重刷新动作。
综上所述,本发明利用在动态存储器进入自刷新模式后,先行执行丛发式重刷新动作,再针对记忆胞阵列执行分配式重刷新动作。有效确保动态存储器的所有的记忆胞阵列皆可以在规定的时间内进行重刷新,消除动态存储器因重刷新动作过慢,而产生的数据衰减并漏失的现象。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中的技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视权利要求所界定者为准。
Claims (6)
1.一种动态存储器的重刷新电路,包括:
一控制器,传送一自刷新启动信号;以及
一重刷新信号产生器,耦接该控制器,依据该自刷新启动信号以启动一自刷新模式,该重刷新信号产生器在该自刷新模式被启动时,先针对该动态存储器的一记忆胞阵列执行一丛发式重刷新动作后,接着再针对该记忆胞阵列执行一分配式重刷新动作,该重刷新信号产生器包括:
一重刷新信号产生电路,耦接该控制器及该记忆胞阵列,用以依据一重刷新触发信号发送一重刷新信号以重刷新该记忆胞阵列,该重刷新信号产生电路接收该自刷新启动信号以启动该自刷新模式;
一计时电路,耦接该重刷新信号产生电路,在该自刷新模式启动时进行一计时动作,并依据比较该计时动作的计时结果以及一计时临界值来产生该重刷新触发信号;以及
一重刷新计数电路,耦接该计时电路,接收并依据该重刷新触发信号以改变该计时临界值。
2.如权利要求1所述的动态存储器的重刷新电路,其特征在于,该丛发式重刷新动作为针对该记忆胞阵列的多个字元线进行连续的重刷新动作。
3.如权利要求1所述的动态存储器的重刷新电路,其特征在于,该分配式重刷新动作为针对该记忆胞阵列的多个字元线的其中之一进行重刷新动作,接着等待一延迟时间,再针对该记忆胞阵列的所述多个字元线中的另一字元线进行重刷新动作。
4.一种动态存储器的重刷新方法,其特征在于,该重刷新方法包括步骤:
依据自刷新启动信号以启动一自刷新模式;以及
在该自刷新模式被启动时,先针对该动态存储器的一记忆胞阵列执行一丛发式重刷新动作后,接着再针对该记忆胞阵列执行一分配式重刷新动作,
其中,针对该动态存储器的该记忆胞阵列执行该丛发式重刷新动作的步骤包括:
在该自刷新模式启动时进行一计时动作,并依据比较该计时动作的计时结果以及一计时临界值来产生重刷新触发信号;以及
依据该重刷新触发信号以发送一重刷新信号以对该记忆胞阵列执行该丛发式重刷新动作,
其中,针对该记忆胞阵列执行该分配式重刷新动作的步骤中包括:
依据该重刷新触发信号以改变该计时临界值;
依据比较该计时动作的计时结果以及更新后的该计时临界值来产生更新后的该重刷新触发信号;以及
依据更新后的该重刷新触发信号以发送更新后的该重刷新信号以对该记忆胞阵列执行该分配式重刷新动作。
5.如权利要求4所述的动态存储器的重刷新方法,其特征在于,该丛发式重刷新动作为针对该记忆胞阵列的多个字元线进行连续的重刷新动作。
6.如权利要求4所述的动态存储器的重刷新方法,其特征在于,该分配式重刷新动作为针对该记忆胞阵列的多个字元线的其中之一进行重刷新动作,接着等待一延迟时间,再针对该记忆胞阵列的所述多个字元线中的另一字元线进行重刷新动作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110243023.1A CN102956260B (zh) | 2011-08-19 | 2011-08-19 | 动态存储器的重刷新电路及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110243023.1A CN102956260B (zh) | 2011-08-19 | 2011-08-19 | 动态存储器的重刷新电路及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102956260A CN102956260A (zh) | 2013-03-06 |
CN102956260B true CN102956260B (zh) | 2015-12-16 |
Family
ID=47764973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110243023.1A Active CN102956260B (zh) | 2011-08-19 | 2011-08-19 | 动态存储器的重刷新电路及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102956260B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110797061B (zh) * | 2018-08-03 | 2021-03-23 | 华邦电子股份有限公司 | 存储器装置及其控制方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1392565A (zh) * | 2001-06-15 | 2003-01-22 | 三菱电机株式会社 | 半导体存储装置 |
CN101091221A (zh) * | 2004-12-28 | 2007-12-19 | 高通股份有限公司 | 引导式自动刷新同步 |
CN101346709A (zh) * | 2005-12-29 | 2009-01-14 | 英特尔公司 | 在co期间的自刷新机制 |
CN102157191A (zh) * | 2010-02-08 | 2011-08-17 | 精工爱普生株式会社 | 电子机器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7522464B2 (en) * | 2006-07-26 | 2009-04-21 | Zmos Technology, Inc. | Dynamic memory refresh configurations and leakage control methods |
US7961534B2 (en) * | 2007-09-10 | 2011-06-14 | Hynix Semiconductor Inc. | Semiconductor memory device for writing data to multiple cells simultaneously and refresh method thereof |
-
2011
- 2011-08-19 CN CN201110243023.1A patent/CN102956260B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1392565A (zh) * | 2001-06-15 | 2003-01-22 | 三菱电机株式会社 | 半导体存储装置 |
CN101091221A (zh) * | 2004-12-28 | 2007-12-19 | 高通股份有限公司 | 引导式自动刷新同步 |
CN101346709A (zh) * | 2005-12-29 | 2009-01-14 | 英特尔公司 | 在co期间的自刷新机制 |
CN102157191A (zh) * | 2010-02-08 | 2011-08-17 | 精工爱普生株式会社 | 电子机器 |
Also Published As
Publication number | Publication date |
---|---|
CN102956260A (zh) | 2013-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7603512B2 (en) | Dynamic memory refresh controller, memory system including the same and method of controlling refresh of dynamic memory | |
JP4869011B2 (ja) | メモリシステム | |
US9007862B2 (en) | Reducing memory refresh exit time | |
US6879536B2 (en) | Semiconductor memory device and system outputting refresh flag | |
JP3881289B2 (ja) | 半導体メモリ装置の利用効率を高めるメモリシステム及び半導体メモリ装置のリフレッシュ方法 | |
KR102021401B1 (ko) | 메모리 장치 | |
US7580309B2 (en) | Memory refresh method and system | |
EP1975941B1 (en) | Semiconductor memory, system, and operating method of semiconductor memory | |
US7292490B1 (en) | System and method for refreshing a DRAM device | |
CN101495958A (zh) | 用于控制处理器低功率状态的系统和方法 | |
US5808952A (en) | Adaptive auto refresh | |
KR20090067031A (ko) | 반도체 메모리 및 시스템 | |
KR20180129233A (ko) | 리프레시 동작을 제어하는 반도체 장치 및 이를 포함하는 메모리 시스템 | |
CN113383317A (zh) | 一种处理装置、方法及相关设备 | |
CN102956260B (zh) | 动态存储器的重刷新电路及方法 | |
CN102855925A (zh) | 自我刷新控制电路和包含自我刷新控制电路的存储器 | |
CN109767797A (zh) | 伪静态随机存取存储器及其刷新的方法 | |
US20160099042A1 (en) | Devices, Systems and Methods of Setting Machines | |
US20120127817A1 (en) | Semiconductor device having reset function | |
CN103544987B (zh) | 具有自我更新时序电路的半导体存储器元件 | |
KR20150144809A (ko) | 누설 전력을 감소시키기 위해 데이터 액세스 이전의 정적 랜덤 액세스 메모리(sram)의 비트라인들의 사전-충전 및 관련된 시스템들 및 방법들 | |
US11145350B2 (en) | Memory device for refreshing redundancy area word lines, and refresh method thereof | |
CN102376346B (zh) | 动态随机存取存储器单元及其数据更新方法 | |
TWI424434B (zh) | 記憶體裝置之電壓調整電路 | |
CN103761152A (zh) | 一种在ddr变频时避免显示异常的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |